JPH0252396A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は表示制御装置に関し、例えばパーソナルコンピ
ュータ（以下、「パソコン」という）等の表示画面を制
御する表示制御装置に関するものである。

［従来の技術］ 従来、ハードウェアによるグラフィックカーソル表示は
、グラフィックカーソルデータを全体の画像データと合
成して表示するときに、グラフィックカーソルデータの
ロード時に行っている。

このために、複数のグラフィックカーソルを表示する場
合には、グラフィックカーソルデータのロート時に、各
々のグラフィックカーソルデータ間での競合を防ぐため
に、複数のグラフィックカーソル用メモリを用いている
。

［発明が解決しようとする課題］ ここで、従来例について第４図〜第６図を用いて説明す
る。

１種類のグラフィックカーソルをパソコン１００より表
示制御装置６０の表示制御によりＣＲＴ、即ち、画面表
示部５８に表示する場合には、予め表示制御部６０に設
けられているメモリ５２中にグラフィックカーソルのパ
ターンデータが記憶されている。メモリ５２中のデータ
は、制御部５１よりのアドレスバス５３を介して送出さ
れるアドレス信号によってアクセスされる。このように
してロードされたグラフィックカーソルデータは、デー
タバス５６を介してシフタ５７に格納される。そして制
御部５１はパソコン本体１００よりの画面信号５４にシ
フタ５７中のグラフィックカーソルデータを同期させて
画面合成部５５に出力させる。そして画面合成部５９で
は２つの信号を合成した後に、−本の合成信号５９を画
面表示部５８に出力する。

ここで、表示制御部６０と画面表示部５８との関係及び
表示制御のタイミングを説明する。

第５図のように、メモリ５２中のグラフィックカーソル
データはメモリ制御されると、画面表示部５８上に２つ
のグラフィックカーソル３００゜３０１を同時に表示す
る。この場合には、第６図のように、まず制御部５１よ
りメモリ５２に対してアドレス信号が送出される。この
送出されるタイミングは、グラフィックカーソルがまだ
表示されていない領域での非表示区間中にはなされず、
表示区間に入るとグラフィックカーソルデータをメモリ
５２よりロードし始める。ロードされたグラフィックカ
ーソルデータはデータバスを介してシフタ５７に格納さ
れる。そしてパラレルなデータはシリアルなデータとし
て画面合成部５５に出力される。この場合、シリアルな
データ、即ち、グラフィックカーソル信号は制御部５１
より出力されるタイミングに同期して出力され、画面合
成部５５においてパソコン本体１００よりの画面信号と
合成される。

このように、単数のグラフィックカーソルの場合にはグ
ラフィックカーソルデータのロード時に問題が発生しな
いが、複数のグラフィックカーソルを同時に表示させる
場合には、例えば表示位置が重なると、即ち、グラフィ
ックカーソル用のメモリよりのロードが重なると、従来
例では対処できなくなるという問題が発生する。

このように、上記従来例では、複数のグラフィックカー
ソルを使用すると、表示が重複したときに合成するグラ
フィックカーソルデータのロードが競合してしまい、正
常な表示ができなくなるという欠点がある。

本発明は上述の課題に鑑みてなされたものであり、その
目的とするところは、グラフィックカーソルを合成して
表示させるときに、例えばグラフィックカーソルデータ
のロード時の競合を回避させることによって複数のグラ
フィックカーソルを同時に表示することを可能とし、ま
たグラフィックカーツルと同様に複数の画像を合成して
表示させるときにもロード時の競合を回避可能な表示制
御装置を提供する点にある。

［課題を解決するための手段］ 上述した課題を解決し、目的を達成するため、本発明に
係わる表示制御装置は、複数の合成画像情報を合成して
出力する表示制御手段において、合成画像情報の非表示
区間中に複数の合成画像情報をそれぞれ単独に保持する
保持手段と、合成画像情報の表示区間中に前記保持手段
で保持したそれぞれの合成画像情報を合成する合成手段
とを備えることを特徴とする。

［作用］ 以上の構成によれば、複数の合成画像情報を非表示区間
中に保持しておくので、例えば同一のタイミングでロー
ドされるべき合成画像情報間の競合は起きず、良好に複
数の合成画像情報を合成して出力することができる。

［実施例］ 以下、添付図面を参照しつつ本発明に係る好適な実施例
を詳細に説明する。

第１図は本実施例の画像表示装置の構成を概略的に示す
ブロック図である。第１図において、２０は本実施例の
表示制御装置を示している。１は装置１のタイミング等
を全体的に制御する表示タイミング制御部（以下、「制
御部」という）を示している。この制御部１中には、ク
ロックを発振するためのクロックジェネレータが内蔵さ
れている。２は本実施例による３種類のグラフィックカ
ーソルパターンを格納しているグラフィックカーソル用
メモリ（以下、「メモリ」という）を示している。３は
制御部１の命令によりメモリ２のアドレスを指定するア
ドレス信号伝送用のアドレスバスを示し、４はパソコン
本体１００より送出され、グラフィックカーソルパター
ンと合成される全体の画面信号を示している。

そして、６は制御部１に指示されるアドレス上のグラフ
ィックカーソルデータを後述のラッチ８８〜８Ｃに伝送
するグラフィックカーソルデータバス（以下、「データ
バス」という）を示している。８８〜８ｃはデータバス
６を介して伝送されるグラフィックカーソルデータを制
御部１の指示に基づいてラッチするラッチを示している
。ここで、制御部１はラッチ８ａ〜８Ｃに対してラッチ
のイネーブル信号或はディセーブル信号を出力している
。

また、７ａ〜７ｃはラッチ８ａ〜８Ｃにラッチされてい
るグラフィックカーソルデータ、即ち、本実施例による
８ビツトのパラレルなフォーマット（グラフィックカー
ソルデータをいう）を制御部１より指示されるタイミン
グにより１ビツトのシリアルなフォーマット（グラフィ
ックカーソル信号をいう）に変換して出力するシフタを
示している。そして１０ａ〜１０Ｃはシフタ７ａ〜７ｃ
よりそれぞれ送出されるグラフィックカーソル化号を示
している。５は画面信号４に複数のグラフィックカーソ
ル信号１０ａ〜１０ｂを合成して一つの画面データを形
成する画面合成部を示し、９は画面合成部５より出力さ
れる合成信号を示している。ここで、画面合成部５では
、グラフィックカーソルと元の画面とを合成する場合に
、画面信号４とグラフィックカーソル信号１０ａ〜１０
ｃとを同時に論理和により合成した１本の合成信号９を
出力する。そして、１１は合成信号９に基づいて、パソ
コン本体１００より入力した元の画像に複数のグラフィ
ックカーソルを合成した画像を表示するＣＲＴ、即ち画
面表示部を示している。

次に、上述の画像表示装置２０の表示動作について第２
図及び第３図を用いて説明する。

第２図は本実施例のグラフィックカーソルを説明する図
である。尚、本実施例では、画面表示部１１上に３つの
グラフィックカーソルを表示することができる。

第２図において、２００は右手の形状をしているグラフ
ィックカーソル、２０１は直方体の形状をしているグラ
フィックカーソル、そして２０２は矢印の形状をしてい
るグラフィックカーソルをそれぞれ示している。これら
のグラフィックカーソルは、パソコン本体１００側で図
示されないマウス等により移動指示される。

第３図は本実施例による表示制御装置２０のタイミング
チャートである。ここでは、上述のグラフィックカーソ
ル２００〜２０２がお互いに重なる場合の表示方法につ
いて説明する。

〈非表示区間の説明〉 まず、画面上の非表示区間において、制御部１はパソコ
ン本体１００の指示により各グラフイツクカーソルのパ
ターンをロードするため、メモリ２に対してアドレス信
号を出力する。ここで、グラフィックカーソル２００に
はアドレス１、グラフィックカーソル２０１にはアドレ
ス２、そしてグラフィックカーソル２０２にはアドレス
３がそれぞれ対応している。まず、アドレス１をアクセ
スするアドレス信号により、メモリ２からはグラフィッ
クカーソル２００のパターン、即ち、データ１が出力さ
れる。このデータ１はデータバス６を介してラッチ８ａ
に保持される。グラフィックカーソル２０１，２０２の
データ２．３もデータ１と同様に、それぞれラッチ８ｂ
或はラッチ８ｃに保持される。このようにしてデータ１
〜３は表示区間になるまで各々のラッチに保持される。

〈表示区間の説明〉 次に、上述の様にラッチ８８〜８ｃにグラフィックカー
ソルデータを保持した後に、グラフィックカーソルの画
面表示位置、即ち、画面信号４との画面合成位置まで到
達すると、すでに非表示区間においてそれぞれのグラフ
ィックカーソルデータを保持しているラッチ８ａ〜８ｃ
よりそれぞれ８ビツトのパラレルデータが制御部１のタ
イミングパルスに同期して同時にシフタ７ａ〜７ｃに出
力される。さらに、シフタ７では入力したパラレルデー
タをシリアルデータ、即ち、グラフィックカーソル信号
１０ａ、１０ｂ、１０ｃとして画面合成部５に同時に入
力される。このとき、それぞれのグラフィックカーソル
信号がお互いに重なる部分を有している。そこで、画面
合成部５より信号が出力されるときには、第３図の如く
、グラフィックカーソルの合成表示区間中、それぞれの
グラフィックカーソル信号がオアされた状態で出力され
る。尚、第３図では、画面合成部５でグラフィックカー
ソル信号に合成する画面信号４を省略して示している。

このように、グラフィックカーソル２００〜２０２が相
互に画面表示部１１上で重なるようなことがあっても、
非表示区間を表示している間にすべてのグラフィックカ
ーソルデータがロードされて保持される。これによって
グラフィックカーソルデータのロードしタイミングがか
ち合うようなメモリアクセスの競合が回避される。

以上の説明により本実施例によれば、１つのグラフィッ
クカーソル用メモリで複数のグラフィックカーソルを表
示させることができると共に、リアルタイムなメモリア
クセスを行わないので高速メモリ機能が必要とされず、
コスト面での低減が実現される。

さて、前述の実施例においては、グラフィックカーソル
の表示方法について説明したが、本発明はこれに限定さ
れず、次のような表示内容についても考えられる。

（１）ウィンドウ画面表示、そして、 （２）フルサイズの画面同士の画面合成表示、との２点
、及びこれに類似するものであっても本発明の作用・効
果を得ることができる。

［発明の効果コ 以上の説明により本実施例によれば、複数の合成画像情
報、例えば複数のグラフィックカーソルデータのロード
時に、データ同士の競合は起きず、円滑な合成処理によ
り、良好な合成画像を表示させることができる。

また、リアルタイムなメモリアクセスを行わないので高
速メモリ機能は必要とされず、コスト面での低減が実現
される。さらには、グラフィックカーソルに限らず複数
の合成画像情報を合成して表示させるときにもデータロ
ードが円滑に行われ、良好な合成画像を表示させること
ができる。

【図面の簡単な説明】

第１図は本実施例の画像表示装置２０の構成を概略的に
示すブロック図、 第２図は本実施例のグラフィックカーソルを説明する図
、 第３図は本実施例による表示制御装置２０のタイミング
チャート、 第４図は従来例による画像表示装置６０の構成を概略的
に示すブロック図、 第５図は従来例によるグラフィックカーソルを説明する
図、 第６図は従来例による表示制御装置６０のタイミングチ
ャートである。 図中、１．５１・・・制御部、２．５２・・・メモリ、
３．５３・・・アドレスバス、４，５４・・・画面信号
、５．５５・・・画面合成部、６．５６・・・データバ
ス、７ａ〜７ｃ、５７・・・シフタ、８ａ〜８Ｃ・・・
ラッチ、９．５９・・・合成信号、１０ａ〜１０ｃ・・
・グラフィックカーソル信号、１１．５８・・・画面表
示部、２０．６０・・・表示制御部、１００・・・パソ
コン本体である。

Claims (4)

【特許請求の範囲】
1. （１）複数の合成画像情報を合成して出力する表示制御
   手段において、 合成画像情報の非表示区間中に複数の合成画像情報をそ
   れぞれ単独に保持する保持手段と、合成画像情報の表示
   区間中に前記保持手段で保持したそれぞれの合成画像情
   報を合成する合成手段とを備えることを特徴とする表示
   制御装置。
2. （２）さらに、前記複数の合成画像情報を予め記憶して
   いるメモリを備え、前記保持手段には前記メモリより複
   数の合成画像情報をロードするロード手段が含まれるこ
   とを特徴とする請求項第１項記載の表示制御装置。
3. （３）前記合成画像情報をグラフィックカーソルデータ
   とすることを特徴とする請求項第２項記載の表示制御装
   置。
4. （４）前記ロード手段は前記複数のグラフィックカーソ
   ルデータを前記メモリより所定の順番でロードするメモ
   リアクセス手段を含むことを特徴とする請求項第３項記
   載の表示制御装置。