JP2905509B2 - 表示情報処理回路 - Google Patents
表示情報処理回路Info
- Publication number
- JP2905509B2 JP2905509B2 JP1240534A JP24053489A JP2905509B2 JP 2905509 B2 JP2905509 B2 JP 2905509B2 JP 1240534 A JP1240534 A JP 1240534A JP 24053489 A JP24053489 A JP 24053489A JP 2905509 B2 JP2905509 B2 JP 2905509B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- graphic
- address signal
- refresh address
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はCRTやプラズマディスプレイなどの表示器
に供給する表示情報の処理回路に関する。
に供給する表示情報の処理回路に関する。
CRT等の表示器の画面表示方法としてキャラクタ（文
字）画面表示法とグラフィック（曲線）画面表示法とが
あり、いずれの方法とも一般的に、市販の表示制御LSI
を用いて回路を構成している。それぞれの方法による回
路構成の違いは、キャラクタ画面表示回路では表示制御
LSI1からリフレッシュアドレス２とラスタアドレス３と
が出力されている（第３図）のに対し、グラフィック画
面表示回路では表示制御LSI7よりリフレッシュアドレス
８のみが出力されている点である（第４図）。図中４は
ビデオメモリ（キャラクタ用）、５はキャラクタゼネレ
ータ、６はキャラクタ表示データ、９はビデオメモリ
（グラフィック用）、10はグラフィック表示データであ
る。
字）画面表示法とグラフィック（曲線）画面表示法とが
あり、いずれの方法とも一般的に、市販の表示制御LSI
を用いて回路を構成している。それぞれの方法による回
路構成の違いは、キャラクタ画面表示回路では表示制御
LSI1からリフレッシュアドレス２とラスタアドレス３と
が出力されている（第３図）のに対し、グラフィック画
面表示回路では表示制御LSI7よりリフレッシュアドレス
８のみが出力されている点である（第４図）。図中４は
ビデオメモリ（キャラクタ用）、５はキャラクタゼネレ
ータ、６はキャラクタ表示データ、９はビデオメモリ
（グラフィック用）、10はグラフィック表示データであ
る。
［発明が解決しようとする課題］ しかしながら、従来は上記の用に表示装置LSIがキャ
ラクタ表示用とグラフィック表示用とに別々に存在する
のでキャラクタとグラフィックを同一画面上に表示する
ことができないという問題があった。
ラクタ表示用とグラフィック表示用とに別々に存在する
のでキャラクタとグラフィックを同一画面上に表示する
ことができないという問題があった。
そこで本発明の目的は以上のような問題を解消した表
示情報処理回路を提供することにある。
示情報処理回路を提供することにある。
［課題を解決するための手段］ 上記目的を達成するため本発明は、１種類のリフレッ
シュアドレス信号および１種類のラスタアドレス信号を
出力する表示制御回路と、該表示制御回路からのリフレ
ッシュアドレス信号およびラスタアドレス信号によって
アクセスされキャラクタ表示データを出力する第１出力
手段と、前記表示制御回路からのリフレッシュアドレス
信号およびラスタアドレス信号をグラフィック用リフレ
ッシュアドレス信号に変換するプログラマブル・アレイ
・ロジックと、該プログラマブル・アレイ・ロジックか
らのグラフィック用リフレッシュアドレス信号によって
アクセスされグラフィック表示データを出力する第２出
力手段とを具えたことを特徴とする。
シュアドレス信号および１種類のラスタアドレス信号を
出力する表示制御回路と、該表示制御回路からのリフレ
ッシュアドレス信号およびラスタアドレス信号によって
アクセスされキャラクタ表示データを出力する第１出力
手段と、前記表示制御回路からのリフレッシュアドレス
信号およびラスタアドレス信号をグラフィック用リフレ
ッシュアドレス信号に変換するプログラマブル・アレイ
・ロジックと、該プログラマブル・アレイ・ロジックか
らのグラフィック用リフレッシュアドレス信号によって
アクセスされグラフィック表示データを出力する第２出
力手段とを具えたことを特徴とする。
［作 用］ 本発明によれば、例えばキャラクタ画面表示LSIを用
い、そのリフレッシュアドレスでキャラクタ用ビデオメ
モリとキャラクタゼネレータをアクセスし、キャラクタ
表示をおこなう。その一方でリフレッシュアドレスとラ
スタアドレスをPAL（プログラマブル・アレイ・ロジッ
ク）によって連続的なグラフィック用リフレッシュアド
レスに変換し、グラフィック用ビデオメモリをアクセス
し、グラフィック表示をおこなう。
い、そのリフレッシュアドレスでキャラクタ用ビデオメ
モリとキャラクタゼネレータをアクセスし、キャラクタ
表示をおこなう。その一方でリフレッシュアドレスとラ
スタアドレスをPAL（プログラマブル・アレイ・ロジッ
ク）によって連続的なグラフィック用リフレッシュアド
レスに変換し、グラフィック用ビデオメモリをアクセス
し、グラフィック表示をおこなう。
第１図に本発明による表示回路を示す。キャラクタ用
表示制御LSI1は、まずキャラクタ表示に関してはリフレ
ッシュアドレス２とラスタアドレス３を出力し、リフレ
ッシュアドレス２でキャラクタ用ビデオメモリ４をアク
セスすると共にリフレッシュアドレスおよびラスタアド
レス３でキャラクタゼネレータ５をアクセスし、キャラ
クタ表示データ６を出力させる。
表示制御LSI1は、まずキャラクタ表示に関してはリフレ
ッシュアドレス２とラスタアドレス３を出力し、リフレ
ッシュアドレス２でキャラクタ用ビデオメモリ４をアク
セスすると共にリフレッシュアドレスおよびラスタアド
レス３でキャラクタゼネレータ５をアクセスし、キャラ
クタ表示データ６を出力させる。
グラフィック表示に関しては表示制御LSI1より出力さ
れたリフレッシュアドレス２とラスタアドレス３はPAL1
2に入力され、このPAL12によってグラフィック用リフレ
ッシュアドレス８に変換される。なお、PAL12は第２図
に示すように、リフレッシュアドレス２（12本）とラス
タアドレス３（３本）よりグラフィック用リフレッシュ
アドレス８（15本）を生成する。図の例では一文字（８
×８）ドットで表示画面の大きさが（80×50）文字のサ
イズであることを示す。なおビデオメモリ4,9はCPU（不
図示）が、リフレッシュアドレスと調停をとり自由に読
み書き可能なメモリである。
れたリフレッシュアドレス２とラスタアドレス３はPAL1
2に入力され、このPAL12によってグラフィック用リフレ
ッシュアドレス８に変換される。なお、PAL12は第２図
に示すように、リフレッシュアドレス２（12本）とラス
タアドレス３（３本）よりグラフィック用リフレッシュ
アドレス８（15本）を生成する。図の例では一文字（８
×８）ドットで表示画面の大きさが（80×50）文字のサ
イズであることを示す。なおビデオメモリ4,9はCPU（不
図示）が、リフレッシュアドレスと調停をとり自由に読
み書き可能なメモリである。
グラフィック用リフレッシュアドレス８はグラフィッ
ク用ビデオメモリ９をアクセスし、グラフィック表示デ
ータ10を出力させる。
ク用ビデオメモリ９をアクセスし、グラフィック表示デ
ータ10を出力させる。
キャラクタ表示データ６とグラフィック表示データ10
はオアされてキャラクタ・グラフィック混合表示データ
11となり表示器（不図示）へ送られる。
はオアされてキャラクタ・グラフィック混合表示データ
11となり表示器（不図示）へ送られる。
［発明の効果］ 本発明により、例えば表示器の同一画面にキャラクタ
とグラフィックの重ね書きができるようになり、画面の
表現方法の自由度が増し、マンマシンインターフェース
をよりすぐれたものにすることができる。
とグラフィックの重ね書きができるようになり、画面の
表現方法の自由度が増し、マンマシンインターフェース
をよりすぐれたものにすることができる。
第１図は本発明実施例による表示回路図、 第２図は表示制御LSIからのリフレッシュアドレス及び
ラスタアドレスをグラフィック用リフレッシュアドレス
に変換する手段を示す図、 第３図は一般的なキャラクタ画面表示回路図、 第４図は一般的なグラフィック画面表示回路図である。
ラスタアドレスをグラフィック用リフレッシュアドレス
に変換する手段を示す図、 第３図は一般的なキャラクタ画面表示回路図、 第４図は一般的なグラフィック画面表示回路図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/40
Claims (1)
- 【請求項１】１種類のリフレッシュアドレス信号および
１種類のラスタアドレス信号を出力する表示制御回路
と、該表示制御回路からのリフレッシュアドレス信号お
よびラスタアドレス信号によってアクセスされキャラク
タ表示データを出力する第１出力手段と、前記表示制御
回路からのリフレッシュアドレス信号およびラスタアド
レス信号をグラフィック用リフレッシュアドレス信号に
変換するプログラマブル・アレイ・ロジックと、該プロ
グラマブル・アレイ・ロジックからのグラフィック用リ
フレッシュアドレス信号によってアクセスされグラフィ
ック表示データを出力する第２出力手段とを具えたこと
を特徴とする表示情報処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240534A JP2905509B2 (ja) | 1989-09-19 | 1989-09-19 | 表示情報処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240534A JP2905509B2 (ja) | 1989-09-19 | 1989-09-19 | 表示情報処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103898A JPH03103898A (ja) | 1991-04-30 |
| JP2905509B2 true JP2905509B2 (ja) | 1999-06-14 |
Family
ID=17060964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240534A Expired - Fee Related JP2905509B2 (ja) | 1989-09-19 | 1989-09-19 | 表示情報処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2905509B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086593A (ja) * | 1983-10-17 | 1985-05-16 | 三洋電機株式会社 | 表示制御装置 |
-
1989
- 1989-09-19 JP JP1240534A patent/JP2905509B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03103898A (ja) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4234217B2 (ja) | サイズ変更ビットブロック転送処理の一部として透過イネーブルビットの埋込みを行うシステム、装置および方法 | |
| EP0197412B1 (en) | Variable access frame buffer memory | |
| KR950001544A (ko) | 고성능 3차원 그래픽 가속기를 위한 드로우처리기 | |
| JPH07501164A (ja) | ビデオ／グラフィックメモリシステム | |
| JPH06217200A (ja) | ポータブルビデオアニメーション装置 | |
| JPH0355832B2 (ja) | ||
| US4748442A (en) | Visual displaying | |
| JPS5958538A (ja) | 文字図形表示装置 | |
| JP2905509B2 (ja) | 表示情報処理回路 | |
| GB2252223A (en) | Displaying pictorial and non-pictorial characters | |
| JPH1069548A (ja) | コンピュータ・グラフィックス・システム | |
| JPS58136093A (ja) | 表示制御装置 | |
| JPS6138987A (ja) | Ｃｒｔ制御装置 | |
| JPS6362750B2 (ja) | ||
| JPS62113193A (ja) | 記憶回路 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JP2001505674A (ja) | Ｖｇａと整合性を有するビデオ表示アダプタを用いて効率的なメモリ読み出し動作を行なうための方法及び装置 | |
| JPS6213690B2 (ja) | ||
| Qing et al. | A TV graphics demonstration system design using FPGA | |
| JPH0816461A (ja) | 画像表示用メモリ | |
| JPH05189581A (ja) | 図形データの書込装置 | |
| JPH0441835B2 (ja) | ||
| JPH0318895A (ja) | デイスプレイ装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH11162158A (ja) | メモリ装置および画像生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |