JPH0318895A - デイスプレイ装置 - Google Patents

デイスプレイ装置

Info

Publication number
JPH0318895A
JPH0318895A JP1152383A JP15238389A JPH0318895A JP H0318895 A JPH0318895 A JP H0318895A JP 1152383 A JP1152383 A JP 1152383A JP 15238389 A JP15238389 A JP 15238389A JP H0318895 A JPH0318895 A JP H0318895A
Authority
JP
Japan
Prior art keywords
data
frame buffer
ram
density conversion
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1152383A
Other languages
English (en)
Inventor
Hiroyuki Tanaka
田中 洋幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1152383A priority Critical patent/JPH0318895A/ja
Publication of JPH0318895A publication Critical patent/JPH0318895A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatus For Radiation Diagnosis (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Closed-Circuit Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は濃淡の階調画像を表示するディスプレイ装置に
係り、特に画像処理、画像診断を行なう時に多用される
濃度変換を高速で行なうのに好適な濃度変換方式を持つ
ディスプレイ装置に関する。
〔従来の技術〕
画像処理、画像診断等の分野では計測または演算により
求めた画像データをCRTなどのディスプレイに表示す
る際濃度変換処理が孤用されている。その理由は、上記
画像データは1画素当り、16ビツト前後の濃度データ
であるが、CRTディスプレイの階調は8ビツト(25
6階調)程度であること、また画像データを表示する際
濃度変換を行なうと濃度分布にむらのある画像を見易く
したり、患部を強調することが可能である為である。
この濃度変換には従来2つの方式がある。
1つは(マイクロ)プロセッサのソフトウェアまたは画
像処理装置のファームウェアにより処理する方式である
。即ち元の画像データは上記プロセッサあるいは処理装
置が直接アクセス可能なメモリ上にあり、プロセッサま
たは画像処理装置がそのデータを濃度変換してフレーム
バッファに書き込む方式である。
他の1つは、フレームバッファ内に元の画像データを書
き込み、表示時に表示リフレッシュ回路内でディスプレ
イへ出力するピクセルデータに変換された時点でピクセ
ル毎にリアルタイムに変換する方式である(第2図)。
〔発明が解決しようとする課題〕
上記第1の方法は変換速度が遅く、ユーザがマウス、ト
ラックボール等のデバイスを用いてインタラクティブに
濃度を変換する目的で使用する場合応答性が遅くなると
いう問題があった。
また第2の方法は、ディスプレイの解像度が向上し、ピ
クセルレートが上った場合、高速の変換メモリ(遅延時
間数ns以下)が必要となり、高解像度のディスプレイ
への対応が困菫であるという問題があった。
本発明の目的は高解像度のディスプレイに対し。
インタラクティブな濃度変換を高速に行なうことのでき
るディスプレイ装置を提供することにある。
〔課題を解決するための手段〕
上記目的を達成する為に、本発明では、ディスプレイコ
ントローラとしては一般的になっているB I TB 
LTの機能を利用し、BITBLTを行なう過程で濃度
変換を行なえるようにしたものである。さらにそのため
にフレームバッファを2つに分割し、相互のデータ転送
路の中間にデータ変換のRAMt!を置くようにしたも
のである。
〔作用〕
第1図に本発明の構成を示す。フレームバッファ1には
元の画像データが入っている。濃度変換を行なう場合、
RA Mの入力(RAMのアドレス信号)とRAMの出
力(RAMのデータ)の関数値をRAM内に書き込む0
次にBITBLT制御回路を動作させフレームバッファ
1からフレームバッファ2ヘデータを転送させる。BI
TBLT中の動作は以下の様になる。フレームバッファ
1へ画像データのアドレスを入力し、データを読み出す
。このデータはRAMに入力され前記で既に書き込まれ
ている関数に従った出力データを出す。
このデータをフレームバッファ2の目的のアドレス1こ
データを書き込む、ブロック転送を必要な画素全転送し
終ると濃度変換が終了する。このときフレームバッファ
1とフレームバッファ2の1画素当りのビット数は異っ
ていても良い。
RAMデータの書き込み量は16ビツト→8ビツト変換
の場合64にバイトで良く、ホスト(プロセッサ、画像
処理装置)の負荷はこのRAMの書き換えとBITBL
T制御回路の起動のみで良い。
〔実施例〕
以下本発明の一実施例を第3図を用いて説明する。BI
TBLT制御回路としては市販のCRTコントローラL
SIを用いている。フレームバッファ1は16ビツト/
画素の画像データを記憶するものであり、アドレスマル
チプレクサ10を介してホストプロセッサ及びCRTコ
ントローラからアドレス指定可能である。ホストプロセ
ッサからはアドレスを指定し、データをデータバッファ
11を介して書き込むことができ、CRTコントローラ
からは、アドレスを指定し、マルチプレクサ12にデー
タを読み出すことができる。濃度変換RAM2はマルチ
プレクサ12を介しホストプロセッサからアドレスを指
定し、マルチプレクサ13を介して変換テーブル用デー
タを書き込むことができる。BITBLT時はフレー1
5バツフアlから読み出されたデータがマルチプレクサ
12を介して濃度変換RAMのアドレス部に入力され、
そのアドレスに該当するデータをマルチプレクサ13を
介してフレームバッファデータバスに読み出す。
フレームバッファ2は8ビット/画素のメモリである。
従って濃度変換RAMはアドレス16ビツト、データ8
ビット即ち64にバイトのRAMを基本としており、B
ITBLTの際に同時に転送する画素数の数だけ64に
バイトRAMを並列に並べた構成となる。この同時転送
の画素数が増えるほどBITBLTの速度は向上する。
上記複数の64にバイトRAMの内容は全て同一である
ため、マルチプレクサ13にブロードキャスト機能を付
ければRAMの数に関係なくホストプロセッサからの書
き込みは64にバイトであり、濃度変換RA Mの書き
換え時間が増えることはない。
本実施例において画像データを表示する場合の手順は以
下のようになる。
ホストプロセッサは16ビツト/画索のデータをフレー
ムバッファ1に書き込む6次にCRTコントローラを起
動し、フレームバッファ1−からフレームバッファ2へ
のBITBLT動作を行なわせる。CRTコントローラ
はBITBLTに当り、フレームバッファ1ヘアドレス
を出し出てきたデータを濃度変換RAMを通して8ビッ
ト/画素のデータに濃度変換し、そのデータを次にフレ
ームバッファ2ヘアドレスを出して、フレームバッファ
2に書き込む。書き込まれたデータは表示リフレッシュ
回路を通して読み出されD A C(Digital−
Analog−Conberter)を介してCRTに
表示される。
この表示されたデータに対する濃度変換を行なう場合、
まず濃度変換RAMのデータを書き換えその後再び表示
時と同じBITBLTを行なうと16ビツトの画素デー
タが前回と異なる8ビツトの画素データに変換されてフ
レームバッファ2に書き込まれる為、濃度変換が実施さ
れる。
本実施例によれば、従来例2に比べてBIT[]LTの
時間だけ1回の濃度変換速度は遅くなるが、BITBL
Tを行なっている間ホストプロセッサは空く為、次の濃
度変換を行なう為の濃度変換RAMのデータ作成を並行
して行なえる為、トラックボール、キーボード等により
オペレータが連続的に1度を変化させていくようなイン
タラクティブ処理での遅延はほとんど問題とならず、な
おかつ濃度変換RAMは従来例2よりも低速で安価なR
AMが選択できるという効果がある。
またフレームバッファ2はビデオRAM構成となるが、
メモリを多く使うフレームバッファ1は普通のダイナミ
ックメモリで良く、メモリコスト、実装面積等の節約が
可能である。
〔発明の効果〕
本発明によれば、ディスプレイのドツトクロック周波数
が大きい高解像度ディスプレイにおいても濃度変換を高
速で行なうことができるという効果がある。
またホストプロセッサの負荷が軽減でき、画像処理シス
テム全体の処理能力の向上が計れるという効果がある。
【図面の簡単な説明】 第1図は本発明の構成図、第2図は従来の濃度変換回路
図、第3図は本発明の実施例を示す図で716一

Claims (1)

    【特許請求の範囲】
  1. 1、ラスタスキャン方式のディスプレイに表示する為の
    画像データを記憶する為のフレームバッファ、フレーム
    バッファ内のデータを周期的に読み出しディスプレイに
    表示する為の表示リフレッシュ回路を持つディスプレイ
    装置において、フレームバッファ内の画像データのブロ
    ック転送を制御するBITBLT制御回路を持ち、さら
    にフレームバッファを2つのブロックに分け相互のデー
    タ転送路の中間にRAMを設け、フレームバッファ(1
    )からフレームバッファ(2)へ画像の転送を行なう場
    合、フレームバッファ(1)から読み出したデータをR
    AMのアドレスラインに入力し、そのデータで指定され
    たアドレスの内容をデータラインから取り出してフレー
    ムバッファ(2)に書き込むことにより画素データを変
    換させることを特徴としたディスプレイ装置。
JP1152383A 1989-06-16 1989-06-16 デイスプレイ装置 Pending JPH0318895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1152383A JPH0318895A (ja) 1989-06-16 1989-06-16 デイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1152383A JPH0318895A (ja) 1989-06-16 1989-06-16 デイスプレイ装置

Publications (1)

Publication Number Publication Date
JPH0318895A true JPH0318895A (ja) 1991-01-28

Family

ID=15539327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1152383A Pending JPH0318895A (ja) 1989-06-16 1989-06-16 デイスプレイ装置

Country Status (1)

Country Link
JP (1) JPH0318895A (ja)

Similar Documents

Publication Publication Date Title
EP0995154B1 (en) Virtual address access to tiled surfaces
CA2011102A1 (en) Method and apparatus for detecting changes in raster data
JPH07322165A (ja) 多数ビデオウィンドー同時表示方式
US4663619A (en) Memory access modes for a video display generator
JP2004280125A (ja) ビデオ/グラフィックメモリシステム
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
WO1987005428A1 (en) Image display device
JPH04174497A (ja) 表示制御装置
JPH0318895A (ja) デイスプレイ装置
JP2508544B2 (ja) グラフィックディスプレイ装置
KR100228265B1 (ko) 고속데이타 처리시스템의 그래픽 처리 서브시스템
JPH0720833A (ja) グラフィックスコンピュータ
JPS61243492A (ja) ビツトマツプ・デイスプレイ装置
JP2576029B2 (ja) 表示制御装置
JP3024622B2 (ja) 画像処理装置
KR100206265B1 (ko) 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식
JP3265791B2 (ja) Ohp用表示装置
JPS6350893A (ja) 表示制御回路
JP2905509B2 (ja) 表示情報処理回路
JPS60105980A (ja) レ−ダ情報デジタル処理装置
JP2001100723A (ja) 画像表示データの生成方法
JPH036510B2 (ja)
JPH0437435B2 (ja)
JP2001505674A (ja) Vgaと整合性を有するビデオ表示アダプタを用いて効率的なメモリ読み出し動作を行なうための方法及び装置
JPH04336598A (ja) 図形表示装置