JPH03103898A - 表示情報処理回路 - Google Patents
表示情報処理回路Info
- Publication number
- JPH03103898A JPH03103898A JP1240534A JP24053489A JPH03103898A JP H03103898 A JPH03103898 A JP H03103898A JP 1240534 A JP1240534 A JP 1240534A JP 24053489 A JP24053489 A JP 24053489A JP H03103898 A JPH03103898 A JP H03103898A
- Authority
- JP
- Japan
- Prior art keywords
- display
- graphic
- character
- refresh address
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 3
- 230000015654 memory Effects 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims 2
- 108010085505 PAL-12 Proteins 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＣＲＴやプラズマディスプレイなどの表示器
に供給する表示情報の処理回路に関する。
に供給する表示情報の処理回路に関する。
（従来の技術〕
ＣＲＴ等の表示器の画面表示方法としてキャラクタ（文
字）画面表示法とグラフィック（曲線）画面表示法とが
あり、いずれの方法とも一般的に、市販の表示制御ＬＳ
Ｉを用いて回路を構成している。それぞれの方法による
回路構成の違いは、キャラクタ画面表示回路では表示制
御ＬＳＩＩからリフレッシュアドレス２とラスクアドレ
ス３とが出力されている（第３図）のに対し、グラフィ
ック画面表示回路では表示制御ＬＳＩ７よりリフレッシ
ュアドレス８のみが出力されている点である（第４図）
。図中４はビデオメモリ（キャラクタ用）、５はキャラ
クタゼネレータ、６はキャラクタ表示データ、９はビデ
オメモリ（グラフィック用）、１０はグラフィック表示
データである。
字）画面表示法とグラフィック（曲線）画面表示法とが
あり、いずれの方法とも一般的に、市販の表示制御ＬＳ
Ｉを用いて回路を構成している。それぞれの方法による
回路構成の違いは、キャラクタ画面表示回路では表示制
御ＬＳＩＩからリフレッシュアドレス２とラスクアドレ
ス３とが出力されている（第３図）のに対し、グラフィ
ック画面表示回路では表示制御ＬＳＩ７よりリフレッシ
ュアドレス８のみが出力されている点である（第４図）
。図中４はビデオメモリ（キャラクタ用）、５はキャラ
クタゼネレータ、６はキャラクタ表示データ、９はビデ
オメモリ（グラフィック用）、１０はグラフィック表示
データである。
［発明が解決しようとする課題］
しかしながら、従来は上記の川に表示制御ＬＳＩがキャ
ラクタ表示用とグラフィック表示用とに別々に存在する
のでキャラクタとグラフィックを同一画面上に表示する
ことができないという間題があった。
ラクタ表示用とグラフィック表示用とに別々に存在する
のでキャラクタとグラフィックを同一画面上に表示する
ことができないという間題があった。
そこて木発明の目的は以上のような問題を解消した表示
情報処理回路を提供することにある。
情報処理回路を提供することにある。
［課題を解決するための手段］
上記目的を達成するため本発明は、ｉ ｆｆｆｌ類のリ
フレッシュアドレス信号を出力する表示制御回路と、表
示制御回路からのリフレッシュアドレス信号によってア
クセスされる第１ビデオメモリと、表示制御回路からの
リフレッシュアドレス信号を別種類のリフレッシュアド
レス信号に変換する変換手段と、変換手段からのリフレ
ッシュアドレス信号によってアクセスされる第２ビデオ
メモリとを具える。
フレッシュアドレス信号を出力する表示制御回路と、表
示制御回路からのリフレッシュアドレス信号によってア
クセスされる第１ビデオメモリと、表示制御回路からの
リフレッシュアドレス信号を別種類のリフレッシュアド
レス信号に変換する変換手段と、変換手段からのリフレ
ッシュアドレス信号によってアクセスされる第２ビデオ
メモリとを具える。
［作 川］
木発明によれば、例えはキャラクタ画面表示ＬＳＩを用
い、そのリフレッシュアドレスてキャラクタ川ビデオメ
モリとキャラクタゼネレータをアクセスし、キャラクタ
表示をおこなう。その一方でリフレ・ンシュアトレスと
ラスタアトレスをＰ八１，（プログラマブル・アレイ・
ロジック）によって連続的なグラフィック用リフレッシ
ュアドレスに変換し、グラフィック川ビデオメモリをア
クセスし、グラフィック表示をおこなう。
い、そのリフレッシュアドレスてキャラクタ川ビデオメ
モリとキャラクタゼネレータをアクセスし、キャラクタ
表示をおこなう。その一方でリフレ・ンシュアトレスと
ラスタアトレスをＰ八１，（プログラマブル・アレイ・
ロジック）によって連続的なグラフィック用リフレッシ
ュアドレスに変換し、グラフィック川ビデオメモリをア
クセスし、グラフィック表示をおこなう。
第１図に本発明による表示回路を示す。キャラクタ用表
示制御ＬＳＩＩは、まずキャラクタ表示に関してはリフ
レッシュアドレス２とラスクアドレス３を出力し、リフ
レッシュアドレス２てキャラクタ用ビデオメモリ４をア
クセスすると共にリフレッシュアドレスおよひラスタア
ドレス３てキャラクタゼネレータ５をアクセスし、キャ
ラクタ表示データ６を出力させる。
示制御ＬＳＩＩは、まずキャラクタ表示に関してはリフ
レッシュアドレス２とラスクアドレス３を出力し、リフ
レッシュアドレス２てキャラクタ用ビデオメモリ４をア
クセスすると共にリフレッシュアドレスおよひラスタア
ドレス３てキャラクタゼネレータ５をアクセスし、キャ
ラクタ表示データ６を出力させる。
グラフィック表示に関しては表示制御ＬＳＩ １より出
力されたリフレッシュアドレス２とラスクアドレス３は
Ｐ八Ｌ１２に人力され、このＰ八Ｌ１２によってグラフ
ィック用リフレッシュアドレス８に変換される。なお、
ＰＡＬ１２は第２図に示すように、リフレッシュアドレ
ス２（１２本）とラスクアドレス３（３本）よりグラフ
ィック用リフレッシ５アドレス８（１５木）を生成する
。図の例では一文字（８Ｘ８）ドットで表示画面の大き
さが （８０Ｘ５０）文字のサイズであることを示す。
力されたリフレッシュアドレス２とラスクアドレス３は
Ｐ八Ｌ１２に人力され、このＰ八Ｌ１２によってグラフ
ィック用リフレッシュアドレス８に変換される。なお、
ＰＡＬ１２は第２図に示すように、リフレッシュアドレ
ス２（１２本）とラスクアドレス３（３本）よりグラフ
ィック用リフレッシ５アドレス８（１５木）を生成する
。図の例では一文字（８Ｘ８）ドットで表示画面の大き
さが （８０Ｘ５０）文字のサイズであることを示す。
なおビデオメモリ４，９はｃｐｕ （不図示）が、リ
フレッシュアドレスと調停をとり自由に読み書き可能な
メモリである。
フレッシュアドレスと調停をとり自由に読み書き可能な
メモリである。
グラフィック用リフレッシュアドレス８はグラフィック
用ビデオメモリ９をアクセスし、グラフィック表示デー
タ１０を出力させる。
用ビデオメモリ９をアクセスし、グラフィック表示デー
タ１０を出力させる。
キャラクタ表示データ６とグラフィック表示ゲータ１０
はオアざれてキャラクタ・グラフィックｄ合表示データ
ｌ１となり表示器（不図示）へ送られる。
はオアざれてキャラクタ・グラフィックｄ合表示データ
ｌ１となり表示器（不図示）へ送られる。
［発明の効果］
木発明により、例えば表示器の同一画面にキャラクタと
グラフフィックの重ね舎きができるようになり、画面の
表現方怯の自由度か増し、マンマシンインターフェース
をよりすぐれたものにすることがてきる。
グラフフィックの重ね舎きができるようになり、画面の
表現方怯の自由度か増し、マンマシンインターフェース
をよりすぐれたものにすることがてきる。
第１図は本発明実施例による表示回路図、第２図は表示
制御ＬＳＩからのリフレッシュアドレス及びラスクアド
レスをグラフィック用リフレッシュアドレスに変換する
手段を示す図、第３図は一般的なキャラクタ画面表示回
路図、 第４図は一般的なグラフィック画面表示回路図である。
制御ＬＳＩからのリフレッシュアドレス及びラスクアド
レスをグラフィック用リフレッシュアドレスに変換する
手段を示す図、第３図は一般的なキャラクタ画面表示回
路図、 第４図は一般的なグラフィック画面表示回路図である。
Claims (1)
- １）１種類のリフレッシュアドレス信号を出力する表示
制御回路と、該表示制御回路からのリフレッシュアドレ
ス信号によってアクセスされる第１ビデオメモリと、前
記表示制御回路からのリフレッシュアドレス信号を別種
類のリフレッシュアドレス信号に変換する変換手段と、
該変換手段からのリフレッシュアドレス信号によってア
クセスされる第２ビデオメモリとを具えたことを特徴と
する表示情報処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240534A JP2905509B2 (ja) | 1989-09-19 | 1989-09-19 | 表示情報処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240534A JP2905509B2 (ja) | 1989-09-19 | 1989-09-19 | 表示情報処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103898A true JPH03103898A (ja) | 1991-04-30 |
| JP2905509B2 JP2905509B2 (ja) | 1999-06-14 |
Family
ID=17060964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240534A Expired - Fee Related JP2905509B2 (ja) | 1989-09-19 | 1989-09-19 | 表示情報処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2905509B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086593A (ja) * | 1983-10-17 | 1985-05-16 | 三洋電機株式会社 | 表示制御装置 |
-
1989
- 1989-09-19 JP JP1240534A patent/JP2905509B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086593A (ja) * | 1983-10-17 | 1985-05-16 | 三洋電機株式会社 | 表示制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2905509B2 (ja) | 1999-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663619A (en) | Memory access modes for a video display generator | |
| CN105094289B (zh) | 一种实现图形用户交互界面的方法、设备及系统 | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPS5912176B2 (ja) | デイジタル・テレビジヨン・デイスプレイのためのカ−ソル回路 | |
| JPH03103898A (ja) | 表示情報処理回路 | |
| JP3017882B2 (ja) | 表示制御システム | |
| KR940004735B1 (ko) | 그래픽 처리 시스템 | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| JP2898482B2 (ja) | コンピュータゲーム装置 | |
| KR100228265B1 (ko) | 고속데이타 처리시스템의 그래픽 처리 서브시스템 | |
| JPS61180290A (ja) | 図形表示装置 | |
| JPH0318895A (ja) | デイスプレイ装置 | |
| JPS6292071A (ja) | 拡大表示の制御方式 | |
| JPS6329837A (ja) | マルチウインドウ表示システム | |
| JPH07199907A (ja) | 表示制御装置 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPH11184450A (ja) | 画像処理装置 | |
| JP2002311943A (ja) | 画像表示装置 | |
| JPS63208171A (ja) | 図形処理装置 | |
| JP2001505674A (ja) | Ｖｇａと整合性を有するビデオ表示アダプタを用いて効率的なメモリ読み出し動作を行なうための方法及び装置 | |
| JPS649637B2 (ja) | ||
| JPH0659652A (ja) | 表示制御装置 | |
| JPS63184128A (ja) | デイスプレイ装置 | |
| JPH06214547A (ja) | グラフィックディスプレイ装置および表示画面のスクロール方法 | |
| JPH032896A (ja) | Ｖ―ｒａｍ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |