KR930003170A - 메모리회로의 테스트 방법 및 반도체집적회로장치 - Google Patents
메모리회로의 테스트 방법 및 반도체집적회로장치 Download PDFInfo
- Publication number
- KR930003170A KR930003170A KR1019920013042A KR920013042A KR930003170A KR 930003170 A KR930003170 A KR 930003170A KR 1019920013042 A KR1019920013042 A KR 1019920013042A KR 920013042 A KR920013042 A KR 920013042A KR 930003170 A KR930003170 A KR 930003170A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cells
- test data
- memory
- semiconductor integrated
- integrated circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/34—Accessing multiple bits simultaneously
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 일실시예에 관한 메모리회로의 테스트방법을 표시한 순서도,
제2도는 본 발명의 일실시예에 관한 반도체집적회로장치를 표시한 개략구성도.
Claims (6)
- 다수의 메모리셀을 가진 메모리회로의 테스트 방법으로서, 상기 메모리회로의 테스트 해야할 복수의 메모리셀에 테스트데이터를 기록한 후, 상기 복수의 메모리셀에 기록되어 있는 테스트데이터와 기록전의 테스트데이타가 일치하고 있는지 여부의 판정을 상기 복수의 메모리셀의 전부에 대해서 동시에 행하는 것을 특징으로 하는 메모리회로의 테스트방법.
- 제1항에 있어서, 상기 테스트데이터의 “0” 또는 상기 테스트데이터의 전부가 “1”이며, 상기 복수의 메모리셀의 전부에 상기 테스트데이터가 동시에 기록되는 것을 특징으로 하는 메모리회로의 테스트방법,
- 제1항 또는 제2항에 있어서, 상기 복수의 메모리셀은, 상기 메모리회로를 구성하는 모든 메모리셀인 것을 특징으로 하는 메모리회로의 테스트방법.
- 다수의 메모리셀을 가진 메모리회로를 구비한 반도체집적회로장치로, 상기 메모리회로의 복수의 메모리셀에 기록되어 있는 테스트데이터와, 기록전의 테스트데이터가 일치하고 있는지 여부의 판정을 상기 복수의 메모리셀의 전부에 대해서 동시에 행하는 데이터 동시 판정회로를 구비한 것을 특징으로 하는 반도체집직회로장치.
- 제4항에 있어서, 상기 테스트데이터의 “0” 또는 상기 테스트데이터의 전부가 “1”이며, 상기 복수의 메모리셀의 전부에 동시에 상기 테스트데이터의 기록을 행하는 동시 기록 수단을 더 구비한 것을 특징으로 하는 반도체집적회로장치
- 제4항 또는 제5항에 있어서, 상기 복수의 메모리셀은, 상기 메모리회로를 구성하는 모든 메모리셀인 것을 특징으로 하는 반도체집적회로장치.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP91-182410 | 1991-07-23 | ||
JP18241091 | 1991-07-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR930003170A true KR930003170A (ko) | 1993-02-24 |
Family
ID=16117812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920013042A KR930003170A (ko) | 1991-07-23 | 1992-07-22 | 메모리회로의 테스트 방법 및 반도체집적회로장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5373509A (ko) |
KR (1) | KR930003170A (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3199908B2 (ja) * | 1993-06-22 | 2001-08-20 | 株式会社東芝 | 半導体集積回路のテスト回路 |
US5533194A (en) * | 1994-12-28 | 1996-07-02 | International Business Machines Corporation | Hardware-assisted high speed memory test apparatus and method |
US6011783A (en) * | 1997-06-11 | 2000-01-04 | Nortel Networks Corporation | Method and apparatus for monitoring echo cancellation performance within a telephone communications network |
US5910922A (en) * | 1997-08-05 | 1999-06-08 | Integrated Device Technology, Inc. | Method for testing data retention in a static random access memory using isolated Vcc supply |
US6079037A (en) * | 1997-08-20 | 2000-06-20 | Micron Technology, Inc. | Method and apparatus for detecting intercell defects in a memory device |
US6111800A (en) * | 1997-12-05 | 2000-08-29 | Cypress Semiconductor Corporation | Parallel test for asynchronous memory |
US6370655B1 (en) * | 1998-10-19 | 2002-04-09 | Winbond Electronics Corp. | Method and system for reversed-sequence code loading into partially defective memory |
US7275188B1 (en) * | 2003-10-10 | 2007-09-25 | Integrated Device Technology, Inc. | Method and apparatus for burn-in of semiconductor devices |
US8289795B1 (en) | 2011-10-10 | 2012-10-16 | Elite Semiconductor Memory Technology Inc. | Semiconductor memory device and method of testing the same |
US11183267B2 (en) | 2019-07-12 | 2021-11-23 | Micron Technology, Inc. | Recovery management of retired super management units |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5258954A (en) * | 1989-06-30 | 1993-11-02 | Kabushiki Kaisha Toshiba | Semiconductor memory including circuitry for driving plural word lines in a test mode |
US5185722A (en) * | 1989-11-22 | 1993-02-09 | Sharp Kabushiki Kaisha | Semiconductor memory device having a memory test circuit |
US5265100A (en) * | 1990-07-13 | 1993-11-23 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with improved test mode |
US5072137A (en) * | 1990-08-17 | 1991-12-10 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with a clocked access code for test mode entry |
-
1992
- 1992-07-15 US US07/913,356 patent/US5373509A/en not_active Expired - Fee Related
- 1992-07-22 KR KR1019920013042A patent/KR930003170A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US5373509A (en) | 1994-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010639A (ko) | 강유전성 메모리용 감지증폭기 및 그 감지방법 | |
KR870002582A (ko) | 테스트 패턴 발생회로를 갖는 반도체 기억장치 | |
ATE104465T1 (de) | Integrierter halbleiterspeicher mit paralleltestmoeglichkeit und redundanzverfahren. | |
KR880014468A (ko) | 메모리 테스트 방법 및 장치 | |
JPS5231688A (en) | Wafer scale integrated device | |
DE3943532A1 (ko) | ||
KR970051455A (ko) | 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치 | |
DE3867666D1 (de) | Schaltungsanordnung und verfahren zum testen von speicherzellen. | |
KR930003170A (ko) | 메모리회로의 테스트 방법 및 반도체집적회로장치 | |
KR870005473A (ko) | 반도체 프로그램어블 메모리 장치 | |
KR870011615A (ko) | 부분 서입 제어장치 | |
KR900013621A (ko) | 반도체장치 | |
KR920017115A (ko) | 반도체기억장치 | |
KR870004369A (ko) | 정보 처리 장치에 있어서의 기억 영역 구조 | |
KR970049538A (ko) | 스캔 테스트 장치 | |
KR910001761A (ko) | 반도체 메모리 장치 | |
KR950009745A (ko) | 반도체 기억장치 | |
KR920010291A (ko) | 기억소자 기능 검사방법 | |
JPS6421557A (en) | Method for testing memory | |
KR910003678A (ko) | 램 테스트 방법 | |
KR900019048A (ko) | 반도체기억장치의 테스트회로 | |
JPS55150187A (en) | Superhigh-speed logical testing method | |
JPS5896260A (ja) | Icメモリ試験方式 | |
JPS56107400A (en) | Memory test device | |
KR930003166A (ko) | 메모리 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |