JPH0259935A - 論理装置の故障診断辞書作成方式 - Google Patents

論理装置の故障診断辞書作成方式

Info

Publication number
JPH0259935A
JPH0259935A JP63211945A JP21194588A JPH0259935A JP H0259935 A JPH0259935 A JP H0259935A JP 63211945 A JP63211945 A JP 63211945A JP 21194588 A JP21194588 A JP 21194588A JP H0259935 A JPH0259935 A JP H0259935A
Authority
JP
Japan
Prior art keywords
fault diagnosis
signal line
dictionary
eif
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63211945A
Other languages
English (en)
Inventor
Masayuki Kaneda
金田 正幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63211945A priority Critical patent/JPH0259935A/ja
Publication of JPH0259935A publication Critical patent/JPH0259935A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理装置の故障診断辞書作成方式に関し、特に
EIF (エラーインディケータフリソプフロノプ)の
情報をもとに被疑故障部品の指摘が可能な故障診断辞書
の作成方式に関するものである。
〔従来の技術〕
情報処理装置を構成する各種の論理装置において間欠故
障等の故障が発生したとき、その原因究明を容易にする
と共に速やかな修理を可能とするために、従来より、故
障診断辞書を用いた故障診断が行われている。この故障
診断は、論理装置を互いに独立して交換可能な部品で構
成し、各部品内に所定個数のチエツク回路たとえばパリ
ティチエツク回路やコンベアチエツク回路等と、このチ
エツク回路のエラー検出に応してセットされるEIFと
を設けて、故障が発生したときにその部位のIIFがセ
ントされるようにしておき、故障発生時にEIFの状態
をエラーログとしてログアウトし、このエラーログから
故障診断辞書を索引して被疑故障部品を指摘するもので
ある。
上述のような故障診断を可能ならしめる故障診断辞書に
は、成るEIFがセットされたとき、どの部品に故障が
発生したものと予想されるかについての情報つまり被疑
故障部品に関する情報が格納されるものであり、このよ
うな故障診断辞書は、従来、論理装置の構成を記述した
情報(回路モデル)に従い、EIFから入力信号線を順
次にバックトレースし、トレースされた範囲に含まれる
部品を当該E I Fに対応する被疑故障部品に決定す
るといった方式で作成されていた。
〔発明が解決しようとする課題〕
ところで、論理装置の設計においては、同一種類の部品
の効率的な使用と論理装置を構成する部品の種類の低減
を狙って、部品の成る内部信号線の論理値を成る値に固
定することで一部信号線以降の回路構成を無効にし、同
一種類の部品を多目的に使用するといった設計方法を採
る場合がある。
このような設計方法による論理装置に対して上述した従
来の故障診断辞書作成方式を適用した場合、以下に述べ
るような問題点が生じる。
今、論理装置の回路モデルとして、第6図に示すような
3つのチップ1,2.3を含む回路モデルを想定し、チ
ップlは、EIFII、パリティチエツク回路(PC)
12.ナンド回路13〜16を含み、図示した信号線1
00〜106により各ゲート間およびチップ間が接続さ
れているものとする。ここで、チップlは上述した設計
方法を適用したものであり、信号線106に接続された
端子17が論理値”0パに固定されている。従来の故障
診断辞書作成方式では、信号線が成る論理値に固定され
ているか否かに関係無く、EIFから入力信号線を全て
バンクトレースしていくので、EIFIIから信号線1
00までバックトレースされてきた場合、以下、信号線
101,103104.106,102,105,10
6の順でバンクトレースされていき、図示の範囲ではチ
ップ1.2.3全てが被疑故障範囲に含まれ、例えば第
7図に示すようにEIFIIに対応して、チップ1.チ
ップ2.チップ3が被疑故障部品として設定された故障
診断辞書が作成される。しかしながら、実際には信号線
106が論理値°“0°“に固定されているため、信号
線105がどのような値をとっても信号線102の論理
値は1゛に固定されてしまい、チップ3で仮に故障が発
生しても、この故障による影響はEIFI 1まで到達
し得ない。すなわち、従来方式では、EIFをセ。
トする可能性のない部品までそのEIFに対応する被疑
故障範囲に含めてしまい、故障診断辞書の精度を低下さ
せるという問題点がある。
本発明の目的は、そのような部品を被疑故障部品から取
り除くことができる論理装置の故障診断辞書作成方式を
提供することにある。
〔課題を解決するための手段〕
本発明は上記の目的を達成するために、論理装置の構成
記述情報に従い、EIFから入力信号線を順次にバック
トレースしてい(ことによりEIFに対応する被疑故障
部品を示す故障診断辞書を作成する論理装置の故障診断
辞書作成方式において、前記構成記述情報に従い、論理
値が固定されている信号線からシミュレーションを行い
、論理値が固定されることになる全ての信号線を検出す
るシミュレーション手段と、論理値が固定されているこ
とが上記のシミュレーション手段によって検出された信
号線の出力光以前の範囲を除いて、前記構成記述情報に
従い、PIFから入力信号線ヲ順次にバンクトレースす
るバンクトレース手段と、このバックトレース手段でE
IFからトレースされた範囲に含まれる部品を、そのE
TFに対応する被疑故障部品として指摘する故障診断辞
書を作成する辞書作成手段とを有している。
〔作用〕
本発明の論理装置の故障診断辞書作成方式においては、
シミュレーション手段が、論理装置の構成記述情報に従
い、論理値が固定されている信号線からシミュレーショ
ンを行って論理値が固定されることになる全ての信号線
を検出し、バンクトレース手段が、上記のシミュレーシ
ョン手段によって論理値が固定されていることが検出さ
れた信号線の出力元以前の範囲を除いて、前記構成記述
情報に従ってEIFから入力信号線を順次にバックトレ
ースし、辞書作成手段が、上記のバックトレース手段で
EIFからトレースされた範囲に含まれる部品を、その
EIFに対応する被疑故障範囲として指摘する故障診断
辞書を作成する。
〔実施例] 次に、本発明の実施例について図面を参照して詳細に説
明する。
第1図を参照すると、本発明の論理装置の故障診断辞書
作成方式を適用した故障診断辞書作成装置60は、論理
シミュレーノヨン手段10.バンクトレース手段20お
よび辞書作成手段30を含み、記憶装置40に格納され
た論理装置の回路モデル70を人力して、記憶装置50
に故障診断辞書80を出力する機能を存する。
一般に、組み合わせ回路および順序回路から構成される
装置 0は、装置の設定および機能f11認のための論理シミ
ュレーション実行用として使用されるものであり、本実
施例においてはそのような回路モデル70を使って、そ
の論理装置用の故障診断辞書を作成するものである。通
常、回路モデル70は、各素子(回路単位)毎にその素
子の機能および接続される信号線の情報を持っている。
従って、或る素子の人力信号線の値とその素子の機能に
より出力信号線の値を計算することができる。また、或
る素子が接続される出力信号線を、入力信号線として持
つ素子を探索することにより、フォワード方向へのトレ
ースが可能であり、或る素子が接続される入力信号線を
、出力信号線として持つ素子を探索することにより、バ
ック方向へのトレースが可能である。
論理シミュレーション手段10は、論理装置の回路モデ
ル70を記憶装置40から人力し、それに従って論理値
が固定されている信号線からシミュレーションを行い、
論理値が固定されることになる全ての信号線に対して、
その固定値を付与した回路モデルを生成する手段である
また、バンクトレース手段20は、論理シミュレーショ
ン手段10による処理が施された回路モデル、即ち論理
値が固定されている箇所の信号線にその固定値が設定さ
れた回路モデルに従い、固定値となる信号線の出力元以
前の範囲を除く他の部分についてPIFから入力信号線
を順次にバックトレースする手段である。
更に辞書作成手段30は、バックトレース手段20でE
IFからトレースされた範囲に含まれる部品を、そのE
IFに対応する被疑故障部品として指摘する故障診断辞
書80を作成し、これを記憶装置50に記憶する手段で
ある。
次に、本実施例の動作を、従来方式の説明で用いた第6
図と同一構成の論理装置の回路モデルを例にして以下説
明する。
故障診断辞書作成装置60は、論理装置の回路モデル7
0に基づく故障診断辞書の作成が指示されると、先ず、
論理シミュレーション手段10を起動する。
第5図を参照すると、論理シミュレーション手段lOは
、先ず記憶装置40から論理装置の.回路モデル70を
入力して内部メモリ上に展開し(Sl)、この回路モデ
ル70に含まれる全ての信号線の論理値を“′X″゛値
(0“、“1”゜の何れであるか不定な状態)に設定す
る(S2)。即ち、第2図に示すように、全ての信号線
100〜106の論理値をx”とする。
次に、回路モデル70中から一つの論理値固定端子を取
り出し(33,S4)、この論理値固定端子に接続され
る信号線の論理値を“゜X゛から、その論理値固定端子
に与えられる固定値(′゜0“か“1′の何れか)に設
定する(S5)。そして、この固定値が設定された信号
線を入力信号線とする素子を探索して内部スタックへ登
録し(S6)、この内部スタックから一つ素子を取り出
し(S7S8)、当該素子の機能と入力値とに基づいて
出力値を計算する(S9)。そして、この出力値が“X
″から“0゛または“1゛に変化したか否かを判定しく
510)、変化した出力値がなければ処1s’7に戻っ
て内部スタックに残っている素子について上述した処理
を繰り返し、変化した出力値があればその出力値を該当
する信号線に設定しく5ll)、処理S6に戻って今回
出力値が変化した信号線を入力信号線とする素子を探索
して内部スタックへ登録し、上述した処理を繰り返す。
一つの論理値固定端子にかかる論理シミュレーションは
、処理8で内部スタックに残存する素子が無くなったこ
とを判別したとき終了し、処理S3に戻って回路モデル
70に存在する次の論理値固定端子にかかる論理シミニ
レ−ジョンを上述と同様に実行する。そして、処理S4
で全ての論理値固定端子についての処理が終了したと判
定されたとき、論理シミュレーション手段10の処理が
終了し、制御がバックトレース手段20に渡される。
以上のような処理が第2図に示す状態の回路モデルに対
し実行されることにより、第3図に示す状態の回路モデ
ルが生成される。すなわち、論理値゛0“固定の端子1
7の存在により、信号線106は“°0″°固定、信号
線102,104は°l”固定にされる。
次に、バックトレース手段20では、論理シミュレーシ
ョン手段10で生成された第3図の如き状態の回路モデ
ルに従って、EIFから入力信号線を順次にバンクトレ
ースしていく。即ち、従来と同様に、各EIFの人力信
号線を始点として順次接続先素子を探索し、さらに当該
接続先素子から入力信号線を取り出し、次の接続先素子
を探索するといった処理を順次に繰り返していく。そし
て、トレースした範囲を示す情報を逐次記憶しておく。
但し、従来と異なり、このバンクトレース時において論
理値が“0゛或いは“1”°に固定されている人力信号
線に遭遇したときには、その出力元素子以降のハックト
レースは実行しない。このバンクトレース手段20の動
作を第3図を参照して説明すると、EIFIIから信号
線100までトレースされていた場合、以下信号線10
1103はトレースされていくが、信号線104゜10
2は論理値が“1 ”固定であるので、各信号線104
.102については各々ナンド回路151Gでトレース
は中止される。従って、チップ2はトレース範囲に含ま
れるが、チップ3はトレース範囲外となる。
次に、バンクトレース手段20のバンクトレースが終了
すると、制御が辞書作成手段30に渡され、辞書作成手
段30では、バンクトレース手段20で得られた各EI
F対応のトレース範囲情報をチップ(部品)単位に再場
集し、各EIFに対応する被疑故障部品を指摘する故障
診断辞書80を生成して記憶装置50に記憶する。即ち
、第3図の場合、第4図に示すようにEIFIIに対応
する被疑故障部品としてチップ1.チップ2が設定され
、バックトレース手段20でトレースされなかったチッ
プ3は被疑故障部品から除外される。
〔発明の効果] 以上説明したように、本発明の論理装置の故障診断辞書
作成方式においては、論理値が固定されることになる全
ての信号線を検出し、それら論理値の固定された信号線
の出力元以前の範囲を除く部分をバックトレースしたと
きのトレース範囲に含まれる部品を被疑故障部品とする
ものであり、論理値が固定されている為にEIFをセン
トする可能性のない部品は被疑故障部品から除外するこ
とが可能となる。このため、精度の高い故障診断辞書の
作成が可能となり、現場における交換すべき部品数や交
換回数の削減が可能となり、故障修理時間を短くするこ
とができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、 第2図は論理シミュレーションに先立って全ての信号線
に“X°゛値を与えた回路モデルの状態を示す回、 第3図は論理シミュレーション実行後の回路モデルの状
態を示す図、 第4図は本発明の方式で作成される故障診断辞書の一例
を示す図、 第5図は論理シミュレーション手段10の処理例を示す
流れ図、 第6図は従来方式の説明に用いる回路モデルの状態を示
す図および、 第7図は従来方式で作成される故障診断辞書の一例を示
す図である。 図において、 10・・・論理シミュレーション手段 20・・・バックトレース手段 30・・・辞書作成手段 40.50・・・記憶装置 60・・・故障診断辞書作成装置 70・・・論理装置の回路モデル 80・・・故障診断辞書

Claims (1)

  1. 【特許請求の範囲】 論理装置の構成記述情報に従い、EIFから入力信号線
    を順次にバックトレースしていくことによりEIFに対
    応する被疑故障部品を示す故障診断辞書を作成する論理
    装置の故障診断辞書作成方式において、 前記構成記述情報に従い、論理値が固定されている信号
    線からシミュレーションを行い、論理値が固定されるこ
    とになる全ての信号線を検出するシミュレーション手段
    と、 論理値が固定されていることが前記シミュレーション手
    段によって検出された信号線の出力元以前の範囲を除い
    て、前記構成記述情報に従い、EIFから入力信号線を
    順次にバックトレースするバックトレース手段と、 該バックトレース手段でEIFからトレースされた範囲
    に含まれる部品を、そのEIFに対応する被疑故障部品
    として指摘する故障診断辞書を作成する辞書作成手段と
    を含むことを特徴とする論理装置の故障診断辞書作成方
    式。
JP63211945A 1988-08-26 1988-08-26 論理装置の故障診断辞書作成方式 Pending JPH0259935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63211945A JPH0259935A (ja) 1988-08-26 1988-08-26 論理装置の故障診断辞書作成方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63211945A JPH0259935A (ja) 1988-08-26 1988-08-26 論理装置の故障診断辞書作成方式

Publications (1)

Publication Number Publication Date
JPH0259935A true JPH0259935A (ja) 1990-02-28

Family

ID=16614297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63211945A Pending JPH0259935A (ja) 1988-08-26 1988-08-26 論理装置の故障診断辞書作成方式

Country Status (1)

Country Link
JP (1) JPH0259935A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001052066A1 (fr) * 2000-01-14 2001-07-19 Thales Avionics S.A. Procede de generation automatique de table de symboles d'un calculateur temps reel
CN102154988A (zh) * 2011-04-22 2011-08-17 中交隧道工程局有限公司 大跨度钢箱叠拱桥先梁后拱的施工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001052066A1 (fr) * 2000-01-14 2001-07-19 Thales Avionics S.A. Procede de generation automatique de table de symboles d'un calculateur temps reel
FR2803926A1 (fr) * 2000-01-14 2001-07-20 Thomson Csf Sextant Procede de generation automatique de table de symboles d'un calculateur temps reel
CN102154988A (zh) * 2011-04-22 2011-08-17 中交隧道工程局有限公司 大跨度钢箱叠拱桥先梁后拱的施工方法

Similar Documents

Publication Publication Date Title
US6074426A (en) Method for automatically generating behavioral environment for model checking
US6931611B2 (en) Design verification system for avoiding false failures and method therefor
US7434184B2 (en) Method for detecting flaws in a functional verification plan
Ostanin Self-checking synchronous FSM network design for path delay faults
US8453082B2 (en) Soft error verification in hardware designs
Pomeranz et al. On error correction in macro-based circuits
Bennetts et al. Fault diagnosis of digital systems-a review
US6681357B2 (en) MISR simulation tool for memory BIST application
KR100329253B1 (ko) 스캔테스트장치
US6704894B1 (en) Fault insertion using on-card reprogrammable devices
JPH0259935A (ja) 論理装置の故障診断辞書作成方式
JP2004531141A (ja) デジタルシステム及び該デジタルシステムのエラー検出方法
US20030046608A1 (en) Incremental fault dictionary
CN114661531B (zh) 一种针对fpga的细粒度自修复电路和方法
CN113886158B (zh) 一种自动化的fpga故障注入测试系统以及方法
EP3553681B1 (en) Method and apparatus for error test coverage determination for a circuit by simulation
JPH09153073A (ja) シミュレーション装置およびその方法
JPH03290761A (ja) 論理回路の設計方法
Kiran et al. Development of an Efficient and Reliable Verification Technique for Complex SoC Package
McPherson et al. A two-level diagnostic model for digital systems
JPH01156680A (ja) 論理回路の故障診断方法
Belli Regular expressions for fault handling in sequential circuits
US20040107393A1 (en) Method and device for testing the mapping/implementation of a model of a logic circuit onto/in a hardware emulator
JP2007078536A (ja) 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム
CN114895172A (zh) 一种基于fpga的芯片测试方法及系统