JPH04263200A - シフトパス方式 - Google Patents
シフトパス方式Info
- Publication number
- JPH04263200A JPH04263200A JP3022538A JP2253891A JPH04263200A JP H04263200 A JPH04263200 A JP H04263200A JP 3022538 A JP3022538 A JP 3022538A JP 2253891 A JP2253891 A JP 2253891A JP H04263200 A JPH04263200 A JP H04263200A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- shift
- data
- flop circuit
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 4
- 238000003745 diagnosis Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はフリップフロップ回路の
シフトパス方式に関する。
シフトパス方式に関する。
【０００２】
【従来の技術】従来、フリップフロップ回路を連鎖して
なるシフトパスは、全フリップフロップ回路をシリアル
に接続し、またシフトデータも外部から自由なデータを
供給する方式であった。従って全フリップフロップを診
断するには、フリップフロップ回路の数だけシフト動作
を行っていた。
なるシフトパスは、全フリップフロップ回路をシリアル
に接続し、またシフトデータも外部から自由なデータを
供給する方式であった。従って全フリップフロップを診
断するには、フリップフロップ回路の数だけシフト動作
を行っていた。
【０００３】
【発明が解決しようとする課題】通常、フリップフロッ
プ回路を連鎖したシフトパス手段を有する場合、連鎖す
るフリップフロップ回路数は、１つのＬＳＩ内でも数百
〜数千個であり、装置全体では数千〜数万個がシリアル
に連結されている。
プ回路を連鎖したシフトパス手段を有する場合、連鎖す
るフリップフロップ回路数は、１つのＬＳＩ内でも数百
〜数千個であり、装置全体では数千〜数万個がシリアル
に連結されている。
【０００４】従来の方式では、これらのフリップフロッ
プ回路が正常か否かをシフトパス手段を使って試験する
には、フリップフロップ回路の数だけシフト動作を行う
必要があり、またシフトインデータが変化するため、フ
リップフロップ回路が正常か否かの判定はシフトアウト
データをソフトウェア（あるいはファームウェア）によ
って行うので、試験時間が長くかかるという欠点があっ
た。
プ回路が正常か否かをシフトパス手段を使って試験する
には、フリップフロップ回路の数だけシフト動作を行う
必要があり、またシフトインデータが変化するため、フ
リップフロップ回路が正常か否かの判定はシフトアウト
データをソフトウェア（あるいはファームウェア）によ
って行うので、試験時間が長くかかるという欠点があっ
た。
【０００５】
【課題を解決するための手段】本発明のシフトパス方式
は、フリップフロップ回路を連鎖したシフトパス手段を
有するフリップフロップ回路群の前記フリップフロップ
回路を複数個に分割する分割手段と、トグルパターンの
シフトデータを発生するシフトデータ発生手段と、前記
フリップフロップ回路群の出力を分割単位に読み出す読
出し手段と、通常の前記シフトパスと前記トグルパター
ンのシフトデータパスと前記分割されたフリップフロッ
プ回路群のデータを帰還させるパスを選択する帰還パス
選択手段と、前記分割されたフリップフロップ回路群の
出力信号のチェック結果を出力する出力信号チェック手
段とを備えている。
は、フリップフロップ回路を連鎖したシフトパス手段を
有するフリップフロップ回路群の前記フリップフロップ
回路を複数個に分割する分割手段と、トグルパターンの
シフトデータを発生するシフトデータ発生手段と、前記
フリップフロップ回路群の出力を分割単位に読み出す読
出し手段と、通常の前記シフトパスと前記トグルパター
ンのシフトデータパスと前記分割されたフリップフロッ
プ回路群のデータを帰還させるパスを選択する帰還パス
選択手段と、前記分割されたフリップフロップ回路群の
出力信号のチェック結果を出力する出力信号チェック手
段とを備えている。
【０００６】そして、前記出力信号チェック手段は前記
複数のフリップフロップ回路群の出力信号を比較して不
一致結果を得たときエラー検出信号を出力することを特
徴とする。
複数のフリップフロップ回路群の出力信号を比較して不
一致結果を得たときエラー検出信号を出力することを特
徴とする。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例を示すブロック図である。
。図１は本発明の一実施例を示すブロック図である。
【０００８】本実施例では、シリアルに連鎖してほぼ２
等分されたフリップフロップ回路群１，２と、選択回路
３，４と、シフトデータ発生回路５と、エラー検出回路
６と、選択回路７を含んでなる。診断指示信号１０１は
選択回路３，４とシフトデータ発生回路５およびエラー
検出回路６に入力され、シフトインデータ１０２は選択
回路３に入力され、クロック信号１０３はフリップフロ
ップ回路群１，２およびシフトデータ発生回路５に入力
され、シフトアウト制御信号１０４は選択回路３，４お
よび７に入力され、シフトデータ発生回路５の出力信号
１０５はシフトデータ回路５に帰還されるとともに選択
回路３，４に入力され、選択回路３の出力信号１０６は
フリップフロップ回路群１に入力され、選択回路４の出
力信号１０７はフリップフロップ回路群２に入力され、
フリップフロップ回路群１の出力信号１０８は選択回路
３，４，７およびエラー検出回路６に入力され、フリッ
プフロップ回路群２の出力信号１０９はエラー検出回路
６，選択回路４，７に入力され、エラー検出回路６の出
力信号はエラー検出信号１１０としてエラー報告信号と
なり、選択回路７の出力信号１１１はシフトアウト信号
となる。
等分されたフリップフロップ回路群１，２と、選択回路
３，４と、シフトデータ発生回路５と、エラー検出回路
６と、選択回路７を含んでなる。診断指示信号１０１は
選択回路３，４とシフトデータ発生回路５およびエラー
検出回路６に入力され、シフトインデータ１０２は選択
回路３に入力され、クロック信号１０３はフリップフロ
ップ回路群１，２およびシフトデータ発生回路５に入力
され、シフトアウト制御信号１０４は選択回路３，４お
よび７に入力され、シフトデータ発生回路５の出力信号
１０５はシフトデータ回路５に帰還されるとともに選択
回路３，４に入力され、選択回路３の出力信号１０６は
フリップフロップ回路群１に入力され、選択回路４の出
力信号１０７はフリップフロップ回路群２に入力され、
フリップフロップ回路群１の出力信号１０８は選択回路
３，４，７およびエラー検出回路６に入力され、フリッ
プフロップ回路群２の出力信号１０９はエラー検出回路
６，選択回路４，７に入力され、エラー検出回路６の出
力信号はエラー検出信号１１０としてエラー報告信号と
なり、選択回路７の出力信号１１１はシフトアウト信号
となる。
【０００９】次に本実施例の動作について説明する。通
常のシフト動作時には診断指示信号１０１は“０”であ
り、シフトデータはシフトインデータ１０２が入力とな
る。つまり、診断指示信号１０１は“０”であるため、
選択回路３はシフトインデータ１０２を選択してフリッ
プフロップ回路群１にシフトインデータとして供給し、
一方フリップフロップ回路群２へはシフトインデータと
してフリップフロップ回路群１の出力信号１０８が選択
回路４を経由して供給され、フリップフロップ回路群２
の最終フリップフロップ回路の出力信号１０９が選択回
路７によって選択されてシフトアウト信号１１１として
送出される。
常のシフト動作時には診断指示信号１０１は“０”であ
り、シフトデータはシフトインデータ１０２が入力とな
る。つまり、診断指示信号１０１は“０”であるため、
選択回路３はシフトインデータ１０２を選択してフリッ
プフロップ回路群１にシフトインデータとして供給し、
一方フリップフロップ回路群２へはシフトインデータと
してフリップフロップ回路群１の出力信号１０８が選択
回路４を経由して供給され、フリップフロップ回路群２
の最終フリップフロップ回路の出力信号１０９が選択回
路７によって選択されてシフトアウト信号１１１として
送出される。
【００１０】診断動作時には診断指示信号１０１が“１
”となり、シフトパスのシフトイン信号はシフトデータ
発生回路５がアクティブとなって発生されるトグルデー
タ（０１の繰返しパターン）が出力信号１０５として選
択回路３および４で選択され、各選択回路３，４の出力
信号１０６，１０７がシフトデータとなってフリップフ
ロップ回路群１，２にそれぞれ供給される。この時、フ
リップフロップ回路群１およびフリップフロップ回路群
２のフリップフロップ数だけクロック信号１０３を供給
すれば全フリップフロップにデータが書き込まれ、更に
同数のクロック信号１０３を供給することにより全デー
タが読み出される。そして、フリップフロップ回路群１
および２の出力信号１０８および１０９をエラー検出回
路６によって比較することにより、各フリップフロップ
回路の良否を判定できる。もし、比較結果が不一致であ
ればエラー検出信号１１０で報告される。
”となり、シフトパスのシフトイン信号はシフトデータ
発生回路５がアクティブとなって発生されるトグルデー
タ（０１の繰返しパターン）が出力信号１０５として選
択回路３および４で選択され、各選択回路３，４の出力
信号１０６，１０７がシフトデータとなってフリップフ
ロップ回路群１，２にそれぞれ供給される。この時、フ
リップフロップ回路群１およびフリップフロップ回路群
２のフリップフロップ数だけクロック信号１０３を供給
すれば全フリップフロップにデータが書き込まれ、更に
同数のクロック信号１０３を供給することにより全デー
タが読み出される。そして、フリップフロップ回路群１
および２の出力信号１０８および１０９をエラー検出回
路６によって比較することにより、各フリップフロップ
回路の良否を判定できる。もし、比較結果が不一致であ
ればエラー検出信号１１０で報告される。
【００１１】また、フリップフロップ回路のある一部の
データを読み出したいときは、シフトアウト制御信号１
０４をアクティブにして所望の読出しフリップフロップ
回路を含むフリップフロップ回路群を選択回路７で選択
してシフトアウト信号１１１として取り出すと同時に、
自分自身のフリップフロップ回路群に帰還することによ
り、シフト動作完了と同時に元の値を正しく、かつ高速
に格納することができる。
データを読み出したいときは、シフトアウト制御信号１
０４をアクティブにして所望の読出しフリップフロップ
回路を含むフリップフロップ回路群を選択回路７で選択
してシフトアウト信号１１１として取り出すと同時に、
自分自身のフリップフロップ回路群に帰還することによ
り、シフト動作完了と同時に元の値を正しく、かつ高速
に格納することができる。
【００１２】
【発明の効果】以上説明したように本発明は、シフトパ
ス構成のフリップフロップ回路の診断をトグルデータを
自動発生してシフトデータとして供給し、全フリップフ
ロップ回路をほぼｎ等分することにより、シフト動作の
クロック数が１／ｎで済むので診断時間も１／ｎで済む
。また、トグルデータであるためエラー検出も簡単に行
うことができる。さらに、フリップフロップ回路群を分
割して、分割単位でデータを読み出す時に、読出しと同
時に分割単位にデータを帰還するようにしたので、スキ
ャンアウト後のデータ復帰を短時間で実現することがで
きる効果がある。。
ス構成のフリップフロップ回路の診断をトグルデータを
自動発生してシフトデータとして供給し、全フリップフ
ロップ回路をほぼｎ等分することにより、シフト動作の
クロック数が１／ｎで済むので診断時間も１／ｎで済む
。また、トグルデータであるためエラー検出も簡単に行
うことができる。さらに、フリップフロップ回路群を分
割して、分割単位でデータを読み出す時に、読出しと同
時に分割単位にデータを帰還するようにしたので、スキ
ャンアウト後のデータ復帰を短時間で実現することがで
きる効果がある。。
【図１】本発明の一実施例を示すブロック図である。
１，２ フリップフロップ回路群３，４，７
選択回路 ５ シフトデータ発生回路 ６ エラー検出回路
選択回路 ５ シフトデータ発生回路 ６ エラー検出回路
Claims (2)
- 【請求項１】 フリップフロップ回路を連鎖したシフ
トパス手段を有するフリップフロップ回路群の前記フリ
ップフロップ回路を複数個に分割する分割手段と、トグ
ルパターンのシフトデータを発生するシフトデータ発生
手段と、前記フリップフロップ回路群の出力を分割単位
に読み出す読出し手段と、通常の前記シフトパスと前記
トグルパターンのシフトデータパスと前記分割されたフ
リップフロップ回路群のデータを帰還させるパスを選択
する帰還パス選択手段と、前記分割されたフリップフロ
ップ回路群の出力信号のチェック結果を出力する出力信
号チェック手段とを備えることを特徴とするシフトパス
方式。 - 【請求項２】 前記出力信号チェック手段は前記複数
のフリップフロップ回路群の出力信号を比較して不一致
結果を得たときエラー検出信号を出力することを特徴と
する請求項１記載のシフトパス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022538A JPH04263200A (ja) | 1991-02-18 | 1991-02-18 | シフトパス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022538A JPH04263200A (ja) | 1991-02-18 | 1991-02-18 | シフトパス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04263200A true JPH04263200A (ja) | 1992-09-18 |
Family
ID=12085585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022538A Pending JPH04263200A (ja) | 1991-02-18 | 1991-02-18 | シフトパス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04263200A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850165A (ja) * | 1994-08-04 | 1996-02-20 | Nec Corp | スキャンパス回路 |
-
1991
- 1991-02-18 JP JP3022538A patent/JPH04263200A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850165A (ja) * | 1994-08-04 | 1996-02-20 | Nec Corp | スキャンパス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5253255A (en) | Scan mechanism for monitoring the state of internal signals of a VLSI microprocessor chip | |
| JP3893238B2 (ja) | 半導体記憶装置の不良解析装置 | |
| JP3645578B2 (ja) | スマート・メモリの組込み自己検査のための装置と方法 | |
| US7168021B2 (en) | Built-in test circuit for an integrated circuit device | |
| JPH07181231A (ja) | 回路ボード試験システム及びその方法 | |
| US6480019B2 (en) | Multiple voted logic cell testable by a scan chain and system and method of testing the same | |
| US20030057991A1 (en) | LSI diagnostic system and method of diagnosing LSI | |
| US5189675A (en) | Self-diagnostic circuit for logic circuit block | |
| US6904554B2 (en) | Logic built-in self test (BIST) | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| JPH06201801A (ja) | Ｂｉｓｔ回路に用いるための改良されたデータ分析器および分析方法 | |
| JPH04227555A (ja) | メモリ装置用の直列スキャン診断装置及び方法 | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| JPH04263200A (ja) | シフトパス方式 | |
| US7500165B2 (en) | Systems and methods for controlling clock signals during scan testing integrated circuits | |
| JPH04134276A (ja) | フリップフロップ回路の診断方法 | |
| JPH04287132A (ja) | フリップフロップ回路の診断方式 | |
| JPH04105080A (ja) | フリップフロップ回路の診断方式 | |
| JPH0238879A (ja) | 論理回路 | |
| JP3970088B2 (ja) | テスト回路 | |
| CN117849599A (zh) | 重复运算模块的测试电路 | |
| JPH06148284A (ja) | 故障診断用テストパタン作成方式 | |
| JPH0766030B2 (ja) | 論理パッケージの診断方法 | |
| JP3180303B2 (ja) | プリント板における論理素子間接続状態の診断方法 | |
| JPH07198784A (ja) | 演算論理診断装置 |