JP3415594B2 - Ｌｓｉテスタのスキュー調整方法およびスキュー調整プログラム - Google Patents
Ｌｓｉテスタのスキュー調整方法およびスキュー調整プログラムInfo
- Publication number
- JP3415594B2 JP3415594B2 JP2001036510A JP2001036510A JP3415594B2 JP 3415594 B2 JP3415594 B2 JP 3415594B2 JP 2001036510 A JP2001036510 A JP 2001036510A JP 2001036510 A JP2001036510 A JP 2001036510A JP 3415594 B2 JP3415594 B2 JP 3415594B2
- Authority
- JP
- Japan
- Prior art keywords
- skew
- lsi
- test
- tester
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、テストパタンとテ
ストプログラムを用いてＬＳＩの測定を行うＬＳＩテス
タのスキュー調整方法に関する。
ストプログラムを用いてＬＳＩの測定を行うＬＳＩテス
タのスキュー調整方法に関する。
【０００２】
【従来の技術】図９は、ＬＳＩ等の被測定回路を測定
（テスト）する際の従来のスキュー調整方法を示す図で
ある。図９に示すスキュー調整方法は、テストプログラ
ムとテストパタンをテスタに与えて、実際のＬＳＩを測
定（テスト）し、不具合発生時にスキュー問題が疑われ
た場合に、人手による試行錯誤でテストプログラム上で
タイミングを調整し、パスする条件を見つけ出すもので
ある。
（テスト）する際の従来のスキュー調整方法を示す図で
ある。図９に示すスキュー調整方法は、テストプログラ
ムとテストパタンをテスタに与えて、実際のＬＳＩを測
定（テスト）し、不具合発生時にスキュー問題が疑われ
た場合に、人手による試行錯誤でテストプログラム上で
タイミングを調整し、パスする条件を見つけ出すもので
ある。
【０００３】図１０は、被測定回路のネットリストとテ
ストパタンを用いてシミュレーションを行う際の従来の
スキュー調整方法を示す図である。図１０に示すスキュ
ー調整方法は、ネットリストとテストパタンを用い、予
想されるタイミング（スキュー）情報を加味してシミュ
レーションを行い、不具合発生時には試行錯誤でタイミ
ングを調整し、正当性を検証するものである。
ストパタンを用いてシミュレーションを行う際の従来の
スキュー調整方法を示す図である。図１０に示すスキュ
ー調整方法は、ネットリストとテストパタンを用い、予
想されるタイミング（スキュー）情報を加味してシミュ
レーションを行い、不具合発生時には試行錯誤でタイミ
ングを調整し、正当性を検証するものである。
【０００４】
【発明が解決しようとする課題】ＬＳＩの測定（テス
ト）は、テストプログラムとテストパタンをテスタに与
えて行うが、その場合に、テストパタンを与えても、テ
ストパタンが実際のＬＳＩの内部に届くまでに時間差が
あり、そのため、ＬＳＩが正しく動作しないという問題
がある。テスタ自体にはスキューがあり、また、そのス
キューがテスタの端子毎に異なっており、そのため、テ
ストパタンがＬＳＩ内部に時間差で届くため、本当は正
しく回路が作成されているにもかかわらず動作しないと
いうことが起こる。
ト）は、テストプログラムとテストパタンをテスタに与
えて行うが、その場合に、テストパタンを与えても、テ
ストパタンが実際のＬＳＩの内部に届くまでに時間差が
あり、そのため、ＬＳＩが正しく動作しないという問題
がある。テスタ自体にはスキューがあり、また、そのス
キューがテスタの端子毎に異なっており、そのため、テ
ストパタンがＬＳＩ内部に時間差で届くため、本当は正
しく回路が作成されているにもかかわらず動作しないと
いうことが起こる。
【０００５】図１１は、被測定ＬＳＩの一例と、被測定
ＬＳＩをテストしたときのタイミングチャートと、テス
トプログラムの一例を示す図である。図１１に示すタイ
ミングチャートは、テスタの端子にスキューが無い場合
であって、被測定ＬＳＩが正しく動作している状態を示
している。
ＬＳＩをテストしたときのタイミングチャートと、テス
トプログラムの一例を示す図である。図１１に示すタイ
ミングチャートは、テスタの端子にスキューが無い場合
であって、被測定ＬＳＩが正しく動作している状態を示
している。
【０００６】図１２は、テスタのデータ信号Ｄ１にスキ
ュー値ｓ１が付いており、クロック信号ＣＬＫ２にスキ
ュー値ｓ２が付いている場合の被測定ＬＳＩとタイミン
グチャートを示している。図１２に示すタイミングチャ
ートにおいて、本来、被測定ＬＳＩからは、Ｏ１
（正），Ｏ２（正）と記載されている信号が出力されな
ければならないが、テスタからのデータ信号Ｄ１、クロ
ック信号ＣＬＫ２にスキューが付くことによって、被測
定ＬＳＩが誤動作し、被測定ＬＳＩからＯ１（誤），Ｏ
２（誤）と記載されている信号が出力される。
ュー値ｓ１が付いており、クロック信号ＣＬＫ２にスキ
ュー値ｓ２が付いている場合の被測定ＬＳＩとタイミン
グチャートを示している。図１２に示すタイミングチャ
ートにおいて、本来、被測定ＬＳＩからは、Ｏ１
（正），Ｏ２（正）と記載されている信号が出力されな
ければならないが、テスタからのデータ信号Ｄ１、クロ
ック信号ＣＬＫ２にスキューが付くことによって、被測
定ＬＳＩが誤動作し、被測定ＬＳＩからＯ１（誤），Ｏ
２（誤）と記載されている信号が出力される。
【０００７】上述のように、本来、正しく動作するはず
の回路が、テスタ端子から出力される信号にスキューが
付くことによって正しく動作せず、回路として正しく作
成されていないと判断されてしまうため、テスト環境毎
にテスタ端子から出力される信号のタイミングを調整し
なければならない。
の回路が、テスタ端子から出力される信号にスキューが
付くことによって正しく動作せず、回路として正しく作
成されていないと判断されてしまうため、テスト環境毎
にテスタ端子から出力される信号のタイミングを調整し
なければならない。
【０００８】上述した図９に示すスキュー調整方法で
は、タイミングの調整を人手により試行錯誤で行うため
時間を要する。また、テスト環境の変化により一度定ま
ったはずの条件が崩れる場合もあり得る。
は、タイミングの調整を人手により試行錯誤で行うため
時間を要する。また、テスト環境の変化により一度定ま
ったはずの条件が崩れる場合もあり得る。
【０００９】また、上述した図１０に示すスキュー調整
方法では、回路の大規模化に伴い、シミュレーションに
時間を要する。予想が外れた場合は、再シミュレーショ
ンが必要となり、さらに時間を要する。また、テスト環
境に依存することは図９に示すスキュー調整方法と同様
である。
方法では、回路の大規模化に伴い、シミュレーションに
時間を要する。予想が外れた場合は、再シミュレーショ
ンが必要となり、さらに時間を要する。また、テスト環
境に依存することは図９に示すスキュー調整方法と同様
である。
【００１０】本発明の目的は、テスト環境に依存せずに
短時間でテスタ端子から出力される信号のタイミングを
調整できるＬＳＩテスタのスキュー調整方法を提供する
ことにある。
短時間でテスタ端子から出力される信号のタイミングを
調整できるＬＳＩテスタのスキュー調整方法を提供する
ことにある。
【００１１】
【課題を解決するための手段】本発明は、テストパタン
とテストプログラムを用いてＬＳＩの測定を行うＬＳＩ
テスタのスキュー調整方法において、前記テストプログ
ラムと、前記ＬＳＩの回路接続情報と、前記ＬＳＩテス
タの最小分解能、最大スキュー値の情報とから、テスト
環境毎に前記ＬＳＩに合わせたスキュー検出用テストパ
タンとスキュー検出用テストプログラムを生成し、生成
したスキュー検出用テストパタンとスキュー検出用テス
トプログラムを用いて前記ＬＳＩを測定した結果から、
ＬＳＩに与える信号のスキュー値を算出し、算出したス
キュー値を前記テストプログラムに反映させることを特
徴とする。
とテストプログラムを用いてＬＳＩの測定を行うＬＳＩ
テスタのスキュー調整方法において、前記テストプログ
ラムと、前記ＬＳＩの回路接続情報と、前記ＬＳＩテス
タの最小分解能、最大スキュー値の情報とから、テスト
環境毎に前記ＬＳＩに合わせたスキュー検出用テストパ
タンとスキュー検出用テストプログラムを生成し、生成
したスキュー検出用テストパタンとスキュー検出用テス
トプログラムを用いて前記ＬＳＩを測定した結果から、
ＬＳＩに与える信号のスキュー値を算出し、算出したス
キュー値を前記テストプログラムに反映させることを特
徴とする。
【００１２】また、本発明は、コンピュータに、テスト
プログラムと、ＬＳＩの回路接続情報と、ＬＳＩテスタ
の最小分解能、最大スキュー値の情報とから、テスト環
境毎に前記ＬＳＩに合わせたスキュー検出用テストパタ
ンとスキュー検出用テストプログラムを生成する手順
と、生成したスキュー検出用テストパタンとスキュー検
出用テストプログラムを用いて前記ＬＳＩを測定した結
果から、ＬＳＩに与える信号のスキュー値を算出する手
順と、算出したスキュー値を前記テストプログラムに反
映させる手順と、を実行させることを特徴とする。
プログラムと、ＬＳＩの回路接続情報と、ＬＳＩテスタ
の最小分解能、最大スキュー値の情報とから、テスト環
境毎に前記ＬＳＩに合わせたスキュー検出用テストパタ
ンとスキュー検出用テストプログラムを生成する手順
と、生成したスキュー検出用テストパタンとスキュー検
出用テストプログラムを用いて前記ＬＳＩを測定した結
果から、ＬＳＩに与える信号のスキュー値を算出する手
順と、算出したスキュー値を前記テストプログラムに反
映させる手順と、を実行させることを特徴とする。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】本発明のＬＳＩテスタのスキュー調整方法
は、テスト環境毎にスキュー検出用のテストパタンとテ
ストプログラムを生成し、スキュー検出用のテストパタ
ンとテストプログラムを用いて測定した結果をもとにテ
スタのスキュー値を検出し、検出したテスタのスキュー
値を本テスト用のテストプログラムに反映させるもので
ある。
は、テスト環境毎にスキュー検出用のテストパタンとテ
ストプログラムを生成し、スキュー検出用のテストパタ
ンとテストプログラムを用いて測定した結果をもとにテ
スタのスキュー値を検出し、検出したテスタのスキュー
値を本テスト用のテストプログラムに反映させるもので
ある。
【００１５】図１は、本発明のＬＳＩテスタのスキュー
調整方法の実施の形態を示すフロー図である。点線から
上が設計時の動作の流れを示しており、点線から下がテ
スト時の動作の流れを示している。
調整方法の実施の形態を示すフロー図である。点線から
上が設計時の動作の流れを示しており、点線から下がテ
スト時の動作の流れを示している。
【００１６】図１において、まず、回路接続情報ａにテ
スト回路を挿入して、回路接続情報ｄを生成する（ステ
ップ１０１）。
スト回路を挿入して、回路接続情報ｄを生成する（ステ
ップ１０１）。
【００１７】回路接続情報ａとは、被測定ＬＳＩの接続
情報である。回路接続情報ｄとは、被測定ＬＳＩにテス
ト回路が挿入された回路の接続情報である。図２に被測
定ＬＳＩにテスト回路が挿入された回路の一例を示す。
図２において、太線で描かれている部分が回路接続情報
ａから得られる被測定ＬＳＩである。細線で描かれてい
る部分が挿入されたテスト回路部分である。テスト回路
は、フリップフロップ回路１１1 〜１１4 とセレクタ１
２1 〜１２4 によって構成されている。
情報である。回路接続情報ｄとは、被測定ＬＳＩにテス
ト回路が挿入された回路の接続情報である。図２に被測
定ＬＳＩにテスト回路が挿入された回路の一例を示す。
図２において、太線で描かれている部分が回路接続情報
ａから得られる被測定ＬＳＩである。細線で描かれてい
る部分が挿入されたテスト回路部分である。テスト回路
は、フリップフロップ回路１１1 〜１１4 とセレクタ１
２1 〜１２4 によって構成されている。
【００１８】このテスト回路は、バウンダリースキャン
検査装置を用いる場合には既に組み込まれているので、
この時はテスト回路の挿入は不要である。
検査装置を用いる場合には既に組み込まれているので、
この時はテスト回路の挿入は不要である。
【００１９】次に、テストプログラムｃと、テスト回路
が挿入された被測定ＬＳＩの回路接続情報ｄと、使用す
るテスタの最小分解能の時間および最大スキュー値の情
報とをテスタに与えて、テストパタン（検出用）ｆと、
テストプログラム（検出用）ｇを生成する（ステップ１
０２）。
が挿入された被測定ＬＳＩの回路接続情報ｄと、使用す
るテスタの最小分解能の時間および最大スキュー値の情
報とをテスタに与えて、テストパタン（検出用）ｆと、
テストプログラム（検出用）ｇを生成する（ステップ１
０２）。
【００２０】このテストパタン（検出用）ｆと、テスト
プログラム（検出用）ｇの生成は、ソフトウェア（プロ
グラム）を演算処理装置（図示せず）が実行処理するこ
とによって実現される。
プログラム（検出用）ｇの生成は、ソフトウェア（プロ
グラム）を演算処理装置（図示せず）が実行処理するこ
とによって実現される。
【００２１】テストプログラムｃとは、テスタ用の命令
が書いてあるプログラムである。図３にテストプログラ
ムｃの一例を示す。なお、図３に示すテストプログラム
は、考え方を示したものであって、実際の物とはフォー
マットおよび内容（項目）は全く異なるものである。
が書いてあるプログラムである。図３にテストプログラ
ムｃの一例を示す。なお、図３に示すテストプログラム
は、考え方を示したものであって、実際の物とはフォー
マットおよび内容（項目）は全く異なるものである。
【００２２】使用するテスタの最小分解能の時間と最大
スキュー値は、テスタ情報ライブラリｅにテスタの機種
毎に予め格納されている。
スキュー値は、テスタ情報ライブラリｅにテスタの機種
毎に予め格納されている。
【００２３】図４は、生成されたテストパタン（検出
用）ｆの一例を示す図である。ここでは、使用するテス
タの最小分解能の時間をｔとし、最大スキュー値をＤと
した。
用）ｆの一例を示す図である。ここでは、使用するテス
タの最小分解能の時間をｔとし、最大スキュー値をＤと
した。
【００２４】図４に示すテストパタンでは、テスト用ク
ロック信号Ｔ−ＣＬＫを、まず最初に、７パタン目のと
ころで、最小分解能のスキュー値ｔで立ち上げ、次に、
１４パタン目のところで今度は、最小分解能の２倍のス
キュー値２ｔで立ち上げ、次の２１パタンでは、最小分
解能の３倍のスキュー値３ｔで立ち上げるというよう
に、テスト用クロック信号Ｔ−ＣＬＫを、７パタン目毎
に最小分解能単位でスキュー値を大きくして立ち上げ、
最後にＮ−７パタン（７ｍパタン）目にスキュー値ｍｔ
（ｍは自然数、ｍｔ≧Ｄ）で立ち上げるようにしてい
る。
ロック信号Ｔ−ＣＬＫを、まず最初に、７パタン目のと
ころで、最小分解能のスキュー値ｔで立ち上げ、次に、
１４パタン目のところで今度は、最小分解能の２倍のス
キュー値２ｔで立ち上げ、次の２１パタンでは、最小分
解能の３倍のスキュー値３ｔで立ち上げるというよう
に、テスト用クロック信号Ｔ−ＣＬＫを、７パタン目毎
に最小分解能単位でスキュー値を大きくして立ち上げ、
最後にＮ−７パタン（７ｍパタン）目にスキュー値ｍｔ
（ｍは自然数、ｍｔ≧Ｄ）で立ち上げるようにしてい
る。
【００２５】なお、図４では、テスト用クロック信号Ｔ
−ＣＬＫを、（被測定ＬＳＩのスキュー調整対象端子数
＋１）クロック数毎に最小分解能単位でスキュー値を大
きくして立ち上げているが、本発明はこれに限るもので
はなく、テスト用クロック信号Ｔ−ＣＬＫを、少なくと
も被測定ＬＳＩのスキュー調整対象端子数と同じ数のク
ロック数毎に最小分解能単位でスキュー値を大きくして
立ち上げればよい。
−ＣＬＫを、（被測定ＬＳＩのスキュー調整対象端子数
＋１）クロック数毎に最小分解能単位でスキュー値を大
きくして立ち上げているが、本発明はこれに限るもので
はなく、テスト用クロック信号Ｔ−ＣＬＫを、少なくと
も被測定ＬＳＩのスキュー調整対象端子数と同じ数のク
ロック数毎に最小分解能単位でスキュー値を大きくして
立ち上げればよい。
【００２６】図５は、生成されたテストプログラム（検
出用）ｇの一例を示す図である。データ信号Ｄ１，Ｄ２
およびクロック信号ＣＬＫ１，ＣＬＫ２のディレイ値は
全て０としている。
出用）ｇの一例を示す図である。データ信号Ｄ１，Ｄ２
およびクロック信号ＣＬＫ１，ＣＬＫ２のディレイ値は
全て０としている。
【００２７】次に、スキュー検出用のテストパタンｆと
テストプログラムｇをテスタに与えて実際の被測定ＬＳ
Ｉで測定（テスタ）を行い、結果ｈを得る（ステップ１
０３）。図６に測定結果ｈを示す。
テストプログラムｇをテスタに与えて実際の被測定ＬＳ
Ｉで測定（テスタ）を行い、結果ｈを得る（ステップ１
０３）。図６に測定結果ｈを示す。
【００２８】次に、測定結果ｈをもとにデータ信号Ｄ
１，Ｄ２およびクロック信号ＣＬＫ１，ＣＬＫ２のスキ
ュー値をどのようにして検出するかについて図２と図６
を参照して説明する。
１，Ｄ２およびクロック信号ＣＬＫ１，ＣＬＫ２のスキ
ュー値をどのようにして検出するかについて図２と図６
を参照して説明する。
【００２９】図６の７パタン目では、制御信号Ｔ−ＳＥ
Ｌにより、セレクタ１２1 でデータ信号Ｄ１が選択され
ているので、データ信号Ｄ１は、フリップフロップ回路
１１ 1 でラッチされる。また、制御信号Ｔ−ＳＥＬによ
り、セレクタ１２2 ではクロック信号ＣＬＫ１が選択さ
れ、セレクタ１２3 ではデータ信号Ｄ２が選択され、セ
レクタ１２4 ではクロック信号ＣＬＫ２が選択されてお
り、それぞれクロック信号ＣＬＫ１は、フリップフロッ
プ回路１１2 でラッチされ、データ信号Ｄ２は、フリッ
プフロップ回路１１3 でラッチされ、クロック信号ＣＬ
Ｋ２は、フリップフロップ回路１１4 でラッチされる。
Ｌにより、セレクタ１２1 でデータ信号Ｄ１が選択され
ているので、データ信号Ｄ１は、フリップフロップ回路
１１ 1 でラッチされる。また、制御信号Ｔ−ＳＥＬによ
り、セレクタ１２2 ではクロック信号ＣＬＫ１が選択さ
れ、セレクタ１２3 ではデータ信号Ｄ２が選択され、セ
レクタ１２4 ではクロック信号ＣＬＫ２が選択されてお
り、それぞれクロック信号ＣＬＫ１は、フリップフロッ
プ回路１１2 でラッチされ、データ信号Ｄ２は、フリッ
プフロップ回路１１3 でラッチされ、クロック信号ＣＬ
Ｋ２は、フリップフロップ回路１１4 でラッチされる。
【００３０】ここで、データ信号Ｄ１には最小分解能ｔ
と等しいスキュー値ｓ１が付いており、クロッ信号クＣ
ＬＫ２には、最小分解能ｔより大きいとスキュー値ｓ２
がそれぞれ付いているので、７パタン目で最小分解能の
ｔ時刻後に立ち上がったテスト用クロック信号Ｔ−ＣＬ
Ｋでは、データ信号Ｄ１とクロック信号ＣＬＫ２の立ち
上がり状態を検出できない。したがって、フリップフロ
ップ回路１１1 の出力は０となり、フリップフロップ回
路１１2 の出力は１となり、フリップフロップ回路１１
3 の出力は１となり、フリップフロップ回路１１4 の出
力は０となる。この７パタン目では、フリップフロップ
回路１１1 からのテスト出力信号Ｔ−ＯＵＴは０とな
る。
と等しいスキュー値ｓ１が付いており、クロッ信号クＣ
ＬＫ２には、最小分解能ｔより大きいとスキュー値ｓ２
がそれぞれ付いているので、７パタン目で最小分解能の
ｔ時刻後に立ち上がったテスト用クロック信号Ｔ−ＣＬ
Ｋでは、データ信号Ｄ１とクロック信号ＣＬＫ２の立ち
上がり状態を検出できない。したがって、フリップフロ
ップ回路１１1 の出力は０となり、フリップフロップ回
路１１2 の出力は１となり、フリップフロップ回路１１
3 の出力は１となり、フリップフロップ回路１１4 の出
力は０となる。この７パタン目では、フリップフロップ
回路１１1 からのテスト出力信号Ｔ−ＯＵＴは０とな
る。
【００３１】８パタン目では、テスト用クロック信号Ｔ
−ＣＬＫが立ち上がっていないので、フリップフロップ
回路１１1 の出力値０は変わらず、テスト出力信号Ｔ−
ＯＵＴは０のままである。
−ＣＬＫが立ち上がっていないので、フリップフロップ
回路１１1 の出力値０は変わらず、テスト出力信号Ｔ−
ＯＵＴは０のままである。
【００３２】９パタン目になると、制御信号Ｔ−ＳＥＬ
により、セレクタ１２1 でフリップフロップ回路１１2
の出力が選択されているので、テスト用クロック信号Ｔ
−ＣＬＫによりフリップフロップ回路１１2 の出力値１
が、フリップフロップ回路１１1 でラッチされる。
により、セレクタ１２1 でフリップフロップ回路１１2
の出力が選択されているので、テスト用クロック信号Ｔ
−ＣＬＫによりフリップフロップ回路１１2 の出力値１
が、フリップフロップ回路１１1 でラッチされる。
【００３３】同様に、セレクタ１２2 でフリップフロッ
プ回路１１3 の出力が選択され、セレクタ１２3 でフリ
ップフロップ回路１１4 の出力が選択されているので、
テスト用クロック信号Ｔ−ＣＬＫにより、フリップフロ
ップ回路１１3 の出力値１がフリップフロップ回路１１
2 でラッチされ、フリップフロップ回路１１4 の出力値
０がフリップフロップ回路１１3 でラッチされる。フリ
ップフロップ回路１１ 4 は、テスト入力信号Ｔ−ＩＮの
信号値０をラッチする。この９パタン目では、フリップ
フロップ回路１１1 の出力値が１であるのでテスト出力
信号Ｔ−ＯＵＴは１となる。
プ回路１１3 の出力が選択され、セレクタ１２3 でフリ
ップフロップ回路１１4 の出力が選択されているので、
テスト用クロック信号Ｔ−ＣＬＫにより、フリップフロ
ップ回路１１3 の出力値１がフリップフロップ回路１１
2 でラッチされ、フリップフロップ回路１１4 の出力値
０がフリップフロップ回路１１3 でラッチされる。フリ
ップフロップ回路１１ 4 は、テスト入力信号Ｔ−ＩＮの
信号値０をラッチする。この９パタン目では、フリップ
フロップ回路１１1 の出力値が１であるのでテスト出力
信号Ｔ−ＯＵＴは１となる。
【００３４】同様に、１０パタン目では、テスト用クロ
ック信号Ｔ−ＣＬＫにより、フリップフロップ回路１１
2 の出力値１が、フリップフロップ回路１１1 でラッチ
され、フリップフロップ回路１１3 の出力値０が、フリ
ップフロップ回路１１2 でラッチされ、フリップフロッ
プ回路１１4 の出力値０が、フリップフロップ回路１１
3 でラッチされる。フリップフロップ回路１１4 は、テ
スト入力信号Ｔ−ＩＮの信号値０をラッチする。この１
０パタン目では、フリップフロップ回路１１1の出力値
が１であるのでテスト出力信号Ｔ−ＯＵＴは１となる。
ック信号Ｔ−ＣＬＫにより、フリップフロップ回路１１
2 の出力値１が、フリップフロップ回路１１1 でラッチ
され、フリップフロップ回路１１3 の出力値０が、フリ
ップフロップ回路１１2 でラッチされ、フリップフロッ
プ回路１１4 の出力値０が、フリップフロップ回路１１
3 でラッチされる。フリップフロップ回路１１4 は、テ
スト入力信号Ｔ−ＩＮの信号値０をラッチする。この１
０パタン目では、フリップフロップ回路１１1の出力値
が１であるのでテスト出力信号Ｔ−ＯＵＴは１となる。
【００３５】１１パタン目では、テスト用クロック信号
Ｔ−ＣＬＫにより、フリップフロップ回路１１2 の出力
値０が、フリップフロップ回路１１1 でラッチされ、フ
リップフロップ回路１１3 の出力値０が、フリップフロ
ップ回路１１2 でラッチされ、フリップフロップ回路１
１4 の出力値０が、フリップフロップ回路１１3 でラッ
チされる。フリップフロップ回路１１4 は、テスト入力
信号Ｔ−ＩＮの信号値０をラッチする。この１１パタン
目では、フリップフロップ回路１１1 の出力値が０であ
るのでテスト出力信号Ｔ−ＯＵＴは０となる。
Ｔ−ＣＬＫにより、フリップフロップ回路１１2 の出力
値０が、フリップフロップ回路１１1 でラッチされ、フ
リップフロップ回路１１3 の出力値０が、フリップフロ
ップ回路１１2 でラッチされ、フリップフロップ回路１
１4 の出力値０が、フリップフロップ回路１１3 でラッ
チされる。フリップフロップ回路１１4 は、テスト入力
信号Ｔ−ＩＮの信号値０をラッチする。この１１パタン
目では、フリップフロップ回路１１1 の出力値が０であ
るのでテスト出力信号Ｔ−ＯＵＴは０となる。
【００３６】１２パタン目は、１１パタン目と同様に動
作するので、テスト出力信号Ｔ−ＯＵＴは０となり、１
３パタン目は、テスト用クロック信号Ｔ−ＣＬＫが立ち
上がっていないので、フリップフロップ回路１１1 の出
力値０は変わらず、テスト出力信号Ｔ−ＯＵＴは０のま
まである。
作するので、テスト出力信号Ｔ−ＯＵＴは０となり、１
３パタン目は、テスト用クロック信号Ｔ−ＣＬＫが立ち
上がっていないので、フリップフロップ回路１１1 の出
力値０は変わらず、テスト出力信号Ｔ−ＯＵＴは０のま
まである。
【００３７】１４パタン目になると、制御信号Ｔ−ＳＥ
Ｌにより、セレクタ１２1 でデータ信号Ｄ１が選択され
ているので、データ信号Ｄ１は、フリップフロップ回路
１１ 1 でラッチされる。また、セレクタ１２2 ではクロ
ック信号ＣＬＫ１が選択され、クロック信号ＣＬＫ１
は、フリップフロップ回路１１2 でラッチされる。セレ
クタ１２3 ではデータ信号Ｄ２が選択され、データ信号
Ｄ２は、フリップフロップ回路１１3 でラッチされる。
セレクタ１２4 ではクロック信号ＣＬＫ２が選択され、
クロック信号ＣＬＫ２は、フリップフロップ回路１１4
でラッチされる。
Ｌにより、セレクタ１２1 でデータ信号Ｄ１が選択され
ているので、データ信号Ｄ１は、フリップフロップ回路
１１ 1 でラッチされる。また、セレクタ１２2 ではクロ
ック信号ＣＬＫ１が選択され、クロック信号ＣＬＫ１
は、フリップフロップ回路１１2 でラッチされる。セレ
クタ１２3 ではデータ信号Ｄ２が選択され、データ信号
Ｄ２は、フリップフロップ回路１１3 でラッチされる。
セレクタ１２4 ではクロック信号ＣＬＫ２が選択され、
クロック信号ＣＬＫ２は、フリップフロップ回路１１4
でラッチされる。
【００３８】データ信号Ｄ１とクロック信号ＣＬＫ２に
は、それぞれスキュー値ｓ１とスキュー値ｓ２が付いて
いるが、ここでは、スキュー値ｓ１は２ｔより小さく、
スキュー値ｓ２は２ｔと等しくしているので、１４パタ
ン目で２ｔ時刻後に立ち上がったテスト用クロック信号
Ｔ−ＣＬＫではデータ信号Ｄ１の立ち上がり状態は検出
できるが、クロック信号ＣＬＫ２の立ち上がり状態は検
出できない。したがって、フリップフロップ回路１１1
の出力は１となり、フリップフロップ回路１１ 2 の出力
は１となり、フリップフロップ回路１１3 の出力は１と
なり、フリップフロップ回路１１1 の出力は０となる。
この１４パタン目では、フリップフロップ回路１１1 の
出力値が１であるのでテスト出力信号Ｔ−ＯＵＴは１と
なる。
は、それぞれスキュー値ｓ１とスキュー値ｓ２が付いて
いるが、ここでは、スキュー値ｓ１は２ｔより小さく、
スキュー値ｓ２は２ｔと等しくしているので、１４パタ
ン目で２ｔ時刻後に立ち上がったテスト用クロック信号
Ｔ−ＣＬＫではデータ信号Ｄ１の立ち上がり状態は検出
できるが、クロック信号ＣＬＫ２の立ち上がり状態は検
出できない。したがって、フリップフロップ回路１１1
の出力は１となり、フリップフロップ回路１１ 2 の出力
は１となり、フリップフロップ回路１１3 の出力は１と
なり、フリップフロップ回路１１1 の出力は０となる。
この１４パタン目では、フリップフロップ回路１１1 の
出力値が１であるのでテスト出力信号Ｔ−ＯＵＴは１と
なる。
【００３９】１５パタン目では、テスト用クロック信号
Ｔ−ＣＬＫが立ち上がっていないので、フリップフロッ
プ回路１１1 の出力値１は変わらず、テスト出力信号Ｔ
−ＯＵＴは１のままである。
Ｔ−ＣＬＫが立ち上がっていないので、フリップフロッ
プ回路１１1 の出力値１は変わらず、テスト出力信号Ｔ
−ＯＵＴは１のままである。
【００４０】１６パタン目になると、制御信号Ｔ−ＳＥ
Ｌにより、セレクタ１２1 でフリップフロップ回路１１
2 の出力が選択されているので、テスト用クロック信号
Ｔ−ＣＬＫによりフリップフロップ回路１１2 の出力値
１が、フリップフロップ回路１１1 でラッチされる。
Ｌにより、セレクタ１２1 でフリップフロップ回路１１
2 の出力が選択されているので、テスト用クロック信号
Ｔ−ＣＬＫによりフリップフロップ回路１１2 の出力値
１が、フリップフロップ回路１１1 でラッチされる。
【００４１】同様に、セレクタ１２2 でフリップフロッ
プ回路１１3 の出力が選択され、セレクタ１２3 でフリ
ップフロップ回路１１4 の出力が選択されているので、
テスト用クロック信号Ｔ−ＣＬＫにより、フリップフロ
ップ回路１１3 の出力値１がフリップフロップ回路１１
2 でラッチされ、フリップフロップ回路１１4 の出力値
０がフリップフロップ回路１１3 でラッチされる。フリ
ップフロップ回路１１ 4 は、テスト入力信号Ｔ−ＩＮの
信号値０をラッチする。この１６パタン目では、フリッ
プフロップ回路１１1 の出力値が１であるのでテスト出
力信号Ｔ−ＯＵＴは１となる。
プ回路１１3 の出力が選択され、セレクタ１２3 でフリ
ップフロップ回路１１4 の出力が選択されているので、
テスト用クロック信号Ｔ−ＣＬＫにより、フリップフロ
ップ回路１１3 の出力値１がフリップフロップ回路１１
2 でラッチされ、フリップフロップ回路１１4 の出力値
０がフリップフロップ回路１１3 でラッチされる。フリ
ップフロップ回路１１ 4 は、テスト入力信号Ｔ−ＩＮの
信号値０をラッチする。この１６パタン目では、フリッ
プフロップ回路１１1 の出力値が１であるのでテスト出
力信号Ｔ−ＯＵＴは１となる。
【００４２】同様に、１７パタン目では、テスト用クロ
ック信号Ｔ−ＣＬＫにより、フリップフロップ回路１１
2 の出力値１が、フリップフロップ回路１１1 でラッチ
され、フリップフロップ回路１１3 の出力値０が、フリ
ップフロップ回路１１2 でラッチされ、フリップフロッ
プ回路１１4 の出力値０が、フリップフロップ回路１１
3 でラッチされる。フリップフロップ回路１１4 は、テ
スト入力信号Ｔ−ＩＮの信号値０をラッチする。この１
７パタン目では、フリップフロップ回路１１1の出力値
が１であるのでテスト出力信号Ｔ−ＯＵＴは１となる。
ック信号Ｔ−ＣＬＫにより、フリップフロップ回路１１
2 の出力値１が、フリップフロップ回路１１1 でラッチ
され、フリップフロップ回路１１3 の出力値０が、フリ
ップフロップ回路１１2 でラッチされ、フリップフロッ
プ回路１１4 の出力値０が、フリップフロップ回路１１
3 でラッチされる。フリップフロップ回路１１4 は、テ
スト入力信号Ｔ−ＩＮの信号値０をラッチする。この１
７パタン目では、フリップフロップ回路１１1の出力値
が１であるのでテスト出力信号Ｔ−ＯＵＴは１となる。
【００４３】１８パタン目では、テスト用クロック信号
Ｔ−ＣＬＫにより、フリップフロップ回路１１2 の出力
値０が、フリップフロップ回路１１1 でラッチされ、フ
リップフロップ回路１１3 の出力値０が、フリップフロ
ップ回路１１2 でラッチされ、フリップフロップ回路１
１4 の出力値０が、フリップフロップ回路１１3 でラッ
チされる。フリップフロップ回路１１4 は、テスト入力
信号Ｔ−ＩＮの信号値０をラッチする。この１８パタン
目では、フリップフロップ回路１１1 の出力値が０であ
るのでテスト出力信号Ｔ−ＯＵＴは０となる。
Ｔ−ＣＬＫにより、フリップフロップ回路１１2 の出力
値０が、フリップフロップ回路１１1 でラッチされ、フ
リップフロップ回路１１3 の出力値０が、フリップフロ
ップ回路１１2 でラッチされ、フリップフロップ回路１
１4 の出力値０が、フリップフロップ回路１１3 でラッ
チされる。フリップフロップ回路１１4 は、テスト入力
信号Ｔ−ＩＮの信号値０をラッチする。この１８パタン
目では、フリップフロップ回路１１1 の出力値が０であ
るのでテスト出力信号Ｔ−ＯＵＴは０となる。
【００４４】１９パタン目は、１８パタン目と同様に動
作するので、テスト出力信号Ｔ−ＯＵＴは０となり、２
０パタン目は、テスト用クロック信号Ｔ−ＣＬＫが立ち
上がっていないので、フリップフロップ回路１１1 の出
力値０は変わらず、テスト出力信号Ｔ−ＯＵＴは０のま
まである。
作するので、テスト出力信号Ｔ−ＯＵＴは０となり、２
０パタン目は、テスト用クロック信号Ｔ−ＣＬＫが立ち
上がっていないので、フリップフロップ回路１１1 の出
力値０は変わらず、テスト出力信号Ｔ−ＯＵＴは０のま
まである。
【００４５】２１パタン目になると、制御信号Ｔ−ＳＥ
Ｌにより、セレクタ１２1 でデータ信号Ｄ１が選択され
ているので、データ信号Ｄ１は、フリップフロップ回路
１１ 1 でラッチされる。また、セレクタ１２2 ではクロ
ック信号ＣＬＫ１が選択されているので、クロック信号
ＣＬＫ１は、フリップフロップ回路１１2 でラッチされ
る。セレクタ１２3 ではデータ信号Ｄ２が選択されてい
るので、データ信号Ｄ２は、フリップフロップ回路１１
3 でラッチされる。セレクタ１２4 ではクロック信号Ｃ
ＬＫ２が選択され、クロック信号ＣＬＫ２は、フリップ
フロップ回路１１4 でラッチされる。
Ｌにより、セレクタ１２1 でデータ信号Ｄ１が選択され
ているので、データ信号Ｄ１は、フリップフロップ回路
１１ 1 でラッチされる。また、セレクタ１２2 ではクロ
ック信号ＣＬＫ１が選択されているので、クロック信号
ＣＬＫ１は、フリップフロップ回路１１2 でラッチされ
る。セレクタ１２3 ではデータ信号Ｄ２が選択されてい
るので、データ信号Ｄ２は、フリップフロップ回路１１
3 でラッチされる。セレクタ１２4 ではクロック信号Ｃ
ＬＫ２が選択され、クロック信号ＣＬＫ２は、フリップ
フロップ回路１１4 でラッチされる。
【００４６】ここで、データ信号Ｄ１とクロック信号Ｃ
ＬＫ２には、それぞれスキュー値ｓ１とスキュー値ｓ２
が付いているが、スキュー値ｓ１とスキュー値ｓ２は、
３ｔよりは小さいので、２１パタン目で３ｔ時刻後に立
ち上がったテスト用クロック信号Ｔ−ＣＬＫではデータ
信号Ｄ１とクロック信号ＣＬＫ２の立ち上がり状態を検
出できるので、テスト出力信号Ｔ−ＯＵＴは、２１パタ
ン目で１となる。
ＬＫ２には、それぞれスキュー値ｓ１とスキュー値ｓ２
が付いているが、スキュー値ｓ１とスキュー値ｓ２は、
３ｔよりは小さいので、２１パタン目で３ｔ時刻後に立
ち上がったテスト用クロック信号Ｔ−ＣＬＫではデータ
信号Ｄ１とクロック信号ＣＬＫ２の立ち上がり状態を検
出できるので、テスト出力信号Ｔ−ＯＵＴは、２１パタ
ン目で１となる。
【００４７】２２パタン目では、テスト用クロック信号
Ｔ−ＣＬＫが立ち上がっていないので、フリップフロッ
プ回路１１1 の出力値１は変わらず、テスト出力信号Ｔ
−ＯＵＴは１のままである。
Ｔ−ＣＬＫが立ち上がっていないので、フリップフロッ
プ回路１１1 の出力値１は変わらず、テスト出力信号Ｔ
−ＯＵＴは１のままである。
【００４８】２３パタン目になると、制御信号Ｔ−ＳＥ
Ｌにより、セレクタ１２1 でフリップフロップ回路１１
2 の出力が選択され、セレクタ１２2 でフリップフロッ
プ回路１１3 の出力が選択され、セレクタ１２3 でフリ
ップフロップ回路１１4 の出力が選択されているので、
テスト用クロック用Ｔ−ＣＬＫにより、フリップフロッ
プ回路１１2 の出力値１が、フリップフロップ回路１１
1 でラッチされ、フリップフロップ回路１１3 の出力値
１がフリップフロップ回路１１2 でラッチされ、フリッ
プフロップ回路１１4 の出力値１がフリップフロップ回
路１１3 でラッチされる。フリップフロップ回路１１4
は、テスト入力信号Ｔ−ＩＮの信号値０をラッチする。
この２３パタン目では、フリップフロップ回路１１1 の
出力値が１であるのでテスト出力信号Ｔ−ＯＵＴは１と
なる。
Ｌにより、セレクタ１２1 でフリップフロップ回路１１
2 の出力が選択され、セレクタ１２2 でフリップフロッ
プ回路１１3 の出力が選択され、セレクタ１２3 でフリ
ップフロップ回路１１4 の出力が選択されているので、
テスト用クロック用Ｔ−ＣＬＫにより、フリップフロッ
プ回路１１2 の出力値１が、フリップフロップ回路１１
1 でラッチされ、フリップフロップ回路１１3 の出力値
１がフリップフロップ回路１１2 でラッチされ、フリッ
プフロップ回路１１4 の出力値１がフリップフロップ回
路１１3 でラッチされる。フリップフロップ回路１１4
は、テスト入力信号Ｔ−ＩＮの信号値０をラッチする。
この２３パタン目では、フリップフロップ回路１１1 の
出力値が１であるのでテスト出力信号Ｔ−ＯＵＴは１と
なる。
【００４９】同様に、２４パタン目では、テスト用クロ
ック用Ｔ−ＣＬＫにより、フリップフロップ回路１１2
の出力値１が、フリップフロップ回路１１1 でラッチさ
れ、フリップフロップ回路１１3 の出力値１が、フリッ
プフロップ回路１１2 でラッチされ、フリップフロップ
回路１１4 の出力値０が、フリップフロップ回路１１ 3
でラッチされる。フリップフロップ回路１１4 は、テス
ト入力信号Ｔ−ＩＮの信号値０をラッチする。この２４
パタン目では、フリップフロップ回路１１1 の出力値が
１であるのでテスト出力信号Ｔ−ＯＵＴは１となる。
ック用Ｔ−ＣＬＫにより、フリップフロップ回路１１2
の出力値１が、フリップフロップ回路１１1 でラッチさ
れ、フリップフロップ回路１１3 の出力値１が、フリッ
プフロップ回路１１2 でラッチされ、フリップフロップ
回路１１4 の出力値０が、フリップフロップ回路１１ 3
でラッチされる。フリップフロップ回路１１4 は、テス
ト入力信号Ｔ−ＩＮの信号値０をラッチする。この２４
パタン目では、フリップフロップ回路１１1 の出力値が
１であるのでテスト出力信号Ｔ−ＯＵＴは１となる。
【００５０】２５パタン目では、テスト用クロック用Ｔ
−ＣＬＫにより、フリップフロップ回路１１2 の出力値
１が、フリップフロップ回路１１1 でラッチされ、フリ
ップフロップ回路１１3 の出力値０が、フリップフロッ
プ回路１１2 でラッチされ、フリップフロップ回路１１
4 の出力値０が、フリップフロップ回路１１3 でラッチ
される。フリップフロップ回路１１4 は、テスト入力信
号Ｔ−ＩＮの信号値０をラッチする。この２５パタン目
では、フリップフロップ回路１１1 の出力値が１である
のでテスト出力信号Ｔ−ＯＵＴは１となる。
−ＣＬＫにより、フリップフロップ回路１１2 の出力値
１が、フリップフロップ回路１１1 でラッチされ、フリ
ップフロップ回路１１3 の出力値０が、フリップフロッ
プ回路１１2 でラッチされ、フリップフロップ回路１１
4 の出力値０が、フリップフロップ回路１１3 でラッチ
される。フリップフロップ回路１１4 は、テスト入力信
号Ｔ−ＩＮの信号値０をラッチする。この２５パタン目
では、フリップフロップ回路１１1 の出力値が１である
のでテスト出力信号Ｔ−ＯＵＴは１となる。
【００５１】２６パタン目では、テスト用クロック用Ｔ
−ＣＬＫにより、フリップフロップ回路１１2 の出力値
０が、フリップフロップ回路１１1 でラッチされ、フリ
ップフロップ回路１１3 の出力値０が、フリップフロッ
プ回路１１2 でラッチされ、フリップフロップ回路１１
4 の出力値０が、フリップフロップ回路１１3 でラッチ
される。フリップフロップ回路１１4 は、テスト入力信
号Ｔ−ＩＮの信号値０をラッチする。この２６パタン目
では、フリップフロップ回路１１1 の出力値が０である
のでテスト出力信号Ｔ−ＯＵＴは０となる。
−ＣＬＫにより、フリップフロップ回路１１2 の出力値
０が、フリップフロップ回路１１1 でラッチされ、フリ
ップフロップ回路１１3 の出力値０が、フリップフロッ
プ回路１１2 でラッチされ、フリップフロップ回路１１
4 の出力値０が、フリップフロップ回路１１3 でラッチ
される。フリップフロップ回路１１4 は、テスト入力信
号Ｔ−ＩＮの信号値０をラッチする。この２６パタン目
では、フリップフロップ回路１１1 の出力値が０である
のでテスト出力信号Ｔ−ＯＵＴは０となる。
【００５２】以上の測定結果により、即ち、テスト出力
信号Ｔ−ＯＵＴの観測結果により、データ信号Ｄ１には
スキュー値ｓ１があり、クロック信号ＣＬＫ２にはスキ
ュー値ｓ２があり、スキュー値ｓ１，ｓ２，ｔ，２ｔ，
３ｔの間に０＜ｓ１＝ｔ＜ｓ２＝２ｔ＜３ｔの関係があ
ることが検出できる。
信号Ｔ−ＯＵＴの観測結果により、データ信号Ｄ１には
スキュー値ｓ１があり、クロック信号ＣＬＫ２にはスキ
ュー値ｓ２があり、スキュー値ｓ１，ｓ２，ｔ，２ｔ，
３ｔの間に０＜ｓ１＝ｔ＜ｓ２＝２ｔ＜３ｔの関係があ
ることが検出できる。
【００５３】次に、得られた結果ｈとテストプログラム
ｃと回路接続情報ｄとによりテストプログラムのスキュ
ー調整を行って、テストプログラム（本テスト用）ｉを
作成する（ステップ１０４）。
ｃと回路接続情報ｄとによりテストプログラムのスキュ
ー調整を行って、テストプログラム（本テスト用）ｉを
作成する（ステップ１０４）。
【００５４】このテストプログラム（本テスト用）ｉの
生成は、ソフトウェア（プログラム）を演算処理装置
（図示せず）が実行処理することによって実現される。
生成は、ソフトウェア（プログラム）を演算処理装置
（図示せず）が実行処理することによって実現される。
【００５５】図７は、テストプログラム（本テスト用）
ｉの一例を示す図である。図７に示すテストプログラム
ｉでは、図３のテストプログラムｃに対して、最もスキ
ュー値の大きかったクロック信号ＣＬＫ２を基準とし、
データ信号Ｄ１を最小分解能であるｔ時間分を遅らせ、
データ信号Ｄ２とクロック信号ＣＬＫ１を２ｔ時間分遅
らせるように調整している。
ｉの一例を示す図である。図７に示すテストプログラム
ｉでは、図３のテストプログラムｃに対して、最もスキ
ュー値の大きかったクロック信号ＣＬＫ２を基準とし、
データ信号Ｄ１を最小分解能であるｔ時間分を遅らせ、
データ信号Ｄ２とクロック信号ＣＬＫ１を２ｔ時間分遅
らせるように調整している。
【００５６】一番遅れていたクロック信号ＣＬＫ２のス
キュー値を０とし、データ信号Ｄ１にスキュー値ｔを付
加し、もともと全然スキューが付いていなかったデータ
信号Ｄ２とクロック信号ＣＬＫ１にスキュー値２ｔを付
加して、テスタに与えれば被測定ＬＳＩ内部には同時に
到達する。
キュー値を０とし、データ信号Ｄ１にスキュー値ｔを付
加し、もともと全然スキューが付いていなかったデータ
信号Ｄ２とクロック信号ＣＬＫ１にスキュー値２ｔを付
加して、テスタに与えれば被測定ＬＳＩ内部には同時に
到達する。
【００５７】最後に、テストパタンｂとテストプログラ
ム（本テスト用）ｉを用いて被測定ＬＳＩの測定（テス
タ）を行う（ステップ１０５）。図８は、テストプログ
ラム（本テスト用）ｉでの測定結果を示す図である。デ
ータ信号Ｄ１’，Ｄ２’およびクロック信号ＣＬＫ
１’，ＣＬＫ２’は、本テスト時に被測定ＬＳＩ内部に
与えられる信号を示している。図８に示すように被測定
ＬＳＩから正しい出力Ｏ１，Ｏ２が得られる。
ム（本テスト用）ｉを用いて被測定ＬＳＩの測定（テス
タ）を行う（ステップ１０５）。図８は、テストプログ
ラム（本テスト用）ｉでの測定結果を示す図である。デ
ータ信号Ｄ１’，Ｄ２’およびクロック信号ＣＬＫ
１’，ＣＬＫ２’は、本テスト時に被測定ＬＳＩ内部に
与えられる信号を示している。図８に示すように被測定
ＬＳＩから正しい出力Ｏ１，Ｏ２が得られる。
【００５８】以上、本発明の実施の形態について図面を
参照して詳述してきたが、上述した実施の形態は、図２
に示す被測定ＬＳＩおよびテスト回路を含み全て一例で
あって、本発明は、この実施の形態に限られるものでは
ないことは言うまでもない。
参照して詳述してきたが、上述した実施の形態は、図２
に示す被測定ＬＳＩおよびテスト回路を含み全て一例で
あって、本発明は、この実施の形態に限られるものでは
ないことは言うまでもない。
【００５９】また、上述した実施の形態におけるステッ
プ１０１からステップ１０５の各ステップは、ソフトウ
ェア（プログラム）を演算処理装置（図示せず）が実行
処理することによって実現できるものである。
プ１０１からステップ１０５の各ステップは、ソフトウ
ェア（プログラム）を演算処理装置（図示せず）が実行
処理することによって実現できるものである。
【００６０】
【発明の効果】以上説明したように、本発明は、スキュ
ー検出用のテストパタンとテストプログラムを生成し、
スキュー検出用のテストパタンとテストプログラムを用
いて測定した結果をもとに被測定ＬＳＩに与える信号の
スキュー値を検出し、検出したスキュー値を本テスト用
のテストプログラムに反映させており、テスト毎に実測
前にスキュー検出情報を得ているので、テスト環境に依
存せずテスタのスキュー問題を解消することができる。
ー検出用のテストパタンとテストプログラムを生成し、
スキュー検出用のテストパタンとテストプログラムを用
いて測定した結果をもとに被測定ＬＳＩに与える信号の
スキュー値を検出し、検出したスキュー値を本テスト用
のテストプログラムに反映させており、テスト毎に実測
前にスキュー検出情報を得ているので、テスト環境に依
存せずテスタのスキュー問題を解消することができる。
【００６１】また、本発明は、ソフトウェア（プログラ
ム）を実行処理することによって実現できるので、短時
間でスキュー値の算出、調整が可能である。
ム）を実行処理することによって実現できるので、短時
間でスキュー値の算出、調整が可能である。
【００６２】また、本発明は、本発明方法の実現のため
に特別に必要な器具はなく、従来の設備で実現が可能で
あるため、安価に実現できる。
に特別に必要な器具はなく、従来の設備で実現が可能で
あるため、安価に実現できる。
【図１】本発明のＬＳＩテスタのスキュー調整方法の実
施の形態を示すフロー図である。
施の形態を示すフロー図である。
【図２】被測定回路にテスト回路が挿入された回路の一
例を示す図である。
例を示す図である。
【図３】テストプログラムｃの一例を示す図である。
【図４】テストパタン（検出用）ｆの一例を示す図であ
る。
る。
【図５】テストプログラム（検出用）ｇの一例を示す図
である。
である。
【図６】測定結果ｈを示す図である。
【図７】テストプログラム（本テスト用）ｉの一例を示
す図である。
す図である。
【図８】テストプログラム（本テスト用）ｉでの測定結
果を示す図である。
果を示す図である。
【図９】従来のスキュー調整方法を示す図である。
【図１０】従来のスキュー調整方法を示す図である。
【図１１】被測定ＬＳＩの一例と、被測定ＬＳＩをテス
トしたときのタイミングチャートと、テストプログラム
の一例を示す図である。
トしたときのタイミングチャートと、テストプログラム
の一例を示す図である。
【図１２】データ信号Ｄ１の端子にスキュー値ｓ１が付
いており、クロック信号ＣＬＫ２の端子にスキュー値ｓ
２が付いている場合の被測定ＬＳＩとタイミングチャー
トを示す図である。
いており、クロック信号ＣＬＫ２の端子にスキュー値ｓ
２が付いている場合の被測定ＬＳＩとタイミングチャー
トを示す図である。
【符号の説明】
ａ，ｄ 回路接続情報
ｂ テストパタン
ｃ テストプログラム
ｅ テスタ情報ライブラリ
ｆ テストパタン（検出用）
ｇ テストプログラム（検出用）
ｈ 結果
ｉ テストプログラム（本テスト用）
１１1 〜１１4 フリップフロップ回路
１２1 〜１２4 セレクタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 35/00
G01R 31/28 - 31/3193
Claims (10)
- 【請求項１】テストパタンとテストプログラムを用いて
ＬＳＩの測定を行うＬＳＩテスタのスキュー調整方法に
おいて、 前記テストプログラムと、前記ＬＳＩの回路接続情報
と、前記ＬＳＩテスタの最小分解能、最大スキュー値の
情報とから、テスト環境毎に前記ＬＳＩに合わせたスキ
ュー検出用テストパタンとスキュー検出用テストプログ
ラムを生成し、 生成したスキュー検出用テストパタンとスキュー検出用
テストプログラムを用いて前記ＬＳＩを測定した結果か
ら、ＬＳＩに与える信号のスキュー値を算出し、 算出したスキュー値を前記テストプログラムに反映させ
ることを特徴とするＬＳＩテスタのスキュー調整方法。 - 【請求項２】前記回路接続情報は、前記ＬＳＩの接続情
報と共に、前記スキュー値の算出に用いるテスト回路の
接続情報を含むことを特徴とする請求項１に記載のＬＳ
Ｉテスタのスキュー調整方法。 - 【請求項３】前記ＬＳＩテスタの最小分解能と最大スキ
ュー値は、テスタ情報ライブラリにＬＳＩテスタの機種
毎に予め格納されていることを特徴とする請求項１また
は２に記載のＬＳＩテスタのスキュー調整方法。 - 【請求項４】前記スキュー検出用テストパタンにおい
て、前記ＬＳＩの各端子に与えられる信号をラッチする
ためのテスト用クロック信号は、前記ＬＳＩテスタの最
小分解能から最大スキュー値まで最小分解能単位でスキ
ュー値が大きくなることを特徴とする請求項１〜３のい
ずれかに記載のＬＳＩテスタのスキュー調整方法。 - 【請求項５】前記テスト用クロック信号は、少なくとも
前記ＬＳＩのスキュー調整対象端子数と同じ数のクロッ
ク数毎に最小分解能単位でスキュー値が大きくなること
を特徴とする請求項４に記載のＬＳＩテスタのスキュー
調整方法。 - 【請求項６】コンピュータに、 テストプログラムと、ＬＳＩの回路接続情報と、ＬＳＩ
テスタの最小分解能、最大スキュー値の情報とから、テ
スト環境毎に前記ＬＳＩに合わせたスキュー検出用テス
トパタンとスキュー検出用テストプログラムを生成する
手順と、 生成したスキュー検出用テストパタンとスキュー検出用
テストプログラムを用いて前記ＬＳＩを測定した結果か
ら、ＬＳＩに与える信号のスキュー値を算出する手順
と、 算出したスキュー値を前記テストプログラムに反映させ
る手順と、を実行させるためのスキュー調整プログラ
ム。 - 【請求項７】前記回路接続情報は、前記ＬＳＩの接続情
報と共に前記スキュー値の算出に用いるテスト回路の接
続情報を含むことを特徴とする請求項６に記載のスキュ
ー調整プログラム。 - 【請求項８】前記ＬＳＩテスタの最小分解能と最大スキ
ュー値は、テスタ情報ライブラリにＬＳＩテスタの機種
毎に予め格納されていることを特徴とする請求項６また
は７に記載のスキュー調整プログラム。 - 【請求項９】前記スキュー検出用テストパタンにおい
て、前記ＬＳＩの各端子に与えられる信号をラッチする
ためのテスト用クロック信号は、前記ＬＳＩテスタの最
小分解能から最大スキュー値まで最小分解能単位でスキ
ュー値が大きくなることを特徴とする請求項６〜８のい
ずれかに記載のスキュー調整プログラム。 - 【請求項１０】前記テスト用クロック信号は、少なくと
も前記ＬＳＩのスキュー調整対象端子数と同じ数のクロ
ック数毎に最小分解能単位でスキュー値が大きくなるこ
とを特徴とする請求項９に記載のスキュー調整プログラ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001036510A JP3415594B2 (ja) | 2001-02-14 | 2001-02-14 | Ｌｓｉテスタのスキュー調整方法およびスキュー調整プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001036510A JP3415594B2 (ja) | 2001-02-14 | 2001-02-14 | Ｌｓｉテスタのスキュー調整方法およびスキュー調整プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002243821A JP2002243821A (ja) | 2002-08-28 |
| JP3415594B2 true JP3415594B2 (ja) | 2003-06-09 |
Family
ID=18899776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001036510A Expired - Fee Related JP3415594B2 (ja) | 2001-02-14 | 2001-02-14 | Ｌｓｉテスタのスキュー調整方法およびスキュー調整プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3415594B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7124314B2 (en) * | 2002-11-05 | 2006-10-17 | Ip-First, Llc | Method and apparatus for fine tuning clock signals of an integrated circuit |
-
2001
- 2001-02-14 JP JP2001036510A patent/JP3415594B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002243821A (ja) | 2002-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292765B1 (en) | Method for automatically searching for functional defects in a description of a circuit | |
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| KR100483876B1 (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
| JP2871291B2 (ja) | 論理集積回路 | |
| US5974248A (en) | Intermediate test file conversion and comparison | |
| JP3830550B2 (ja) | 集積回路設計テスト方法 | |
| CN115238619B (zh) | 数字芯片的子模块后仿真方法和系统 | |
| US20030093734A1 (en) | Implementation of an assertion check in ATPG models | |
| US8453082B2 (en) | Soft error verification in hardware designs | |
| KR100506769B1 (ko) | 고속 테스트 패턴 평가 장치 | |
| EP1952167B1 (en) | Functional cells for automated i/o timing characterization of an integrated circuit | |
| JP3415594B2 (ja) | Ｌｓｉテスタのスキュー調整方法およびスキュー調整プログラム | |
| JP3249040B2 (ja) | スキャンテスト装置 | |
| US6671841B1 (en) | Method for on-line circuit debug using JTAG and shadow scan in a microprocessor | |
| JP4712818B2 (ja) | 動的位相遅延補償のための方法、用品及び装置 | |
| US20060206773A1 (en) | Tester simulation system and tester simulation method using same | |
| US6662325B1 (en) | Apparatus for on-line circuit debug using JTAG and shadow scan in a microprocessor | |
| US5838172A (en) | Timing error detecting circuit | |
| Melocco et al. | A comprehensive approach to assessing and analyzing 1149.1 test logic | |
| US6405336B1 (en) | Device and method for testing a semiconductor | |
| JP2957016B2 (ja) | ディレー故障シミュレーション方式 | |
| JP3601680B2 (ja) | Ｉｃテスタ | |
| JP2001255357A (ja) | テストパターン妥当性検証方法及びその装置 | |
| JP3037207B2 (ja) | Ｌｓｉ試験方式 | |
| JPH06194416A (ja) | 順序回路を含む論理回路の診断システムおよび診断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |