JP2924241B2 - 電子回路のシミュレーション方法 - Google Patents

電子回路のシミュレーション方法

Info

Publication number
JP2924241B2
JP2924241B2 JP3060849A JP6084991A JP2924241B2 JP 2924241 B2 JP2924241 B2 JP 2924241B2 JP 3060849 A JP3060849 A JP 3060849A JP 6084991 A JP6084991 A JP 6084991A JP 2924241 B2 JP2924241 B2 JP 2924241B2
Authority
JP
Japan
Prior art keywords
potential
circuit
node
information
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3060849A
Other languages
English (en)
Other versions
JPH04246775A (ja
Inventor
徹 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3060849A priority Critical patent/JP2924241B2/ja
Publication of JPH04246775A publication Critical patent/JPH04246775A/ja
Application granted granted Critical
Publication of JP2924241B2 publication Critical patent/JP2924241B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、大規模集積回路などの
設計に用いる電子回路シミュレーションシステムに利用
され、特に、回路シミュレーションの過渡現象解析にお
ける入力パターン作成と内部ノード初期電位一覧作成を
支援する手段に関し、フリップフロップ回路などループ
を含む回路に対し、内部の状態設定を入力パターンによ
らずノード初期電位を与えることによって行うための、
内部ノード初期電位一覧およびそれに対応する入力パタ
ーンの作成支援手段に関する。
【0002】
【従来の技術】従来の電子回路シミュレーションシステ
ムにおいては、この種の入力パターンおよび内部ノード
初期電位一覧の作成支援手段は無かったので、まず電位
が不安定になりそうな内部ノードに人手で電位を設定
し、次に所望の信号伝達経路が活性化され、所望の出力
端子の電位変化が起こるような入力パターンを予想し、
それを入力パターンとして入力端子に加え、次に回路シ
ミュレータで過渡現象解析を行う、これを所望の結果が
でるまで繰り返していた。
【0003】
【発明が解決しようとする課題】前述した従来の電子回
路シミュレーションシステムにおける入力パターン発生
方式およびノード初期電位決定方式は、人手で回路上の
信号の流れを追跡し、各ノード電位を求める作業が必要
なため、多大な時間を要し、また回路が複雑な場合信号
の流れを人手で追跡しきれない欠点があった。
【0004】本発明の目的は、前記の欠点を除去するこ
とにより、自動的に内部ノード初期電位一覧および入力
パターンを出力し、短時間で過渡現象解析を行うことの
できる電子回路シミュレーションシステムを提供するこ
とにある。
【0005】
【課題を解決するための手段】本発明は、回路図エディ
タが回路図データファイルからの回路図面を読み込む第
1のステップと、電位が設定された内部ノードおよび入
力端子に電位を設定する第2のステップと、回路シミュ
レータに回路接続情報と設定された電位情報とを与える
第3のステップと、前記回路接続情報および前記電位情
報に基づき前記回路シミュレータで回路シミュレーショ
ンを実行する第4のステップと、前記回路シミュレーシ
ョンの実行で得られた各ノードの電位を表示する第5の
ステップと、出力端子に期待している電位が出ており、
かつ安定した電位を持っていなくてはならない所定ノー
ドに安定した電位が出力されているかどうかを前記回路
図エディタ上で判定する第6のステップと、この第6の
ステップでの判定結果が正常でない場合、不安定な電位
をもつノードに仮に電位を設定したり、前記入力端子の
電位設定を変更したり、既知の内部ノードの変更をした
りした上で前記第3のステップに戻る第7のステップ
と、前記第6のステップでの判定結果が正常である場
合、入力パターンの生成に必要な電位情報設定がすべて
収集できたかどうかを判定する第8のステップと、この
第8のステップでの判定で前記電位情報設定が全て収集
できていない場合には前記第2のステップに戻り、前記
第8のステップでの判定で前記電位情報設定が全て収集
できている場合には内部ノード初期電位一覧および入力
パターンとをノード初期電位ファイルおよび入力パター
ンファイルに出力する出力装置に渡す第9のステップと
を含むことを特徴とする。
【0006】
【作用】回路シミュレータは、回路図エディタで与えら
れた電位に基づいて、全てのノードの電位を自動的に決
定する。出力装置はこの決定されたノード電位により、
所望の信号経路を信号が伝播して所望の出力端子電位の
変化が生じるときの各ノードの初期電位を示す内部ノー
ド初期電位一覧と入力パターンとを出力する。
【0007】従って、人手で回路上の信号の流れを追跡
することなく、過渡的なシミュレーション用の内部ノー
ド初期電位一覧と入力パターンの作成を自動的に行うこ
とが可能となる。
【0008】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0009】図1は本発明の第一実施例を示すブロック
構成図である。本第一実施例は、回路シミュレーション
の過渡現象解析を行う手段を備えた電子回路シミュレー
ションシステムにおいて、
【0010】本発明の特徴とするところの、入力端子や
ノードに与えられた電位から全てのノードの電位を計算
する回路シミュレータとしてのアナログ・回路シミュレ
ータ2と、シミュレーションしようとする回路図データ
を回路図データファイル4から入力し画面上に表示し各
端子やノードに電位を設定しアナログ・回路シミュレー
タ2に入力し、アナログ・回路シミュレータ2で計算さ
れたノード電位を画面上に表示する回路図エディタ1
と、回路図エディタ1から各端子やノードの電位情報を
収集整理し回路シミュレーション用の入力パターンと必
要な内部ノード初期電位一覧と入力パターンとを、それ
ぞれ入力パターンファイル6およびノード初期電位ファ
イル5に対して出力する出力装置3とを備えている。
【0011】次に、図2、図3および図4に示す流れ図
を参照して本第一実施例の動作を説明する。
【0012】図2は回路図エディタ1の動作を示す流れ
図である。回路図エディタ1は、まず、回路図面を回路
図データファイル4から読み込むか、人手で回路図を入
力する(ステップS1)。次に、人間が画面上で入力端
子および電位が既知の内部ノードに電位を設定する(ス
テップS2)。次に、アナログ・回路シミュレータ2
に、回路接続情報と設定された電位情報を渡し(ステッ
プS3)、アナログ・回路シミュレーションを実行する
(ステップS4)。シミュレーションが終了したら、ア
ナログ・回路シミュレータ2から各ノードの電位を取り
込み、画面上に表示する(ステップS5)。人間がその
画面を見て、期待している電位が出力端子に出ていて、
かつ安定した電位を持っていなくてはならないノードに
安定した電位が出力されているときに、1セットのノー
ド初期値と入力端子電位ができたことになるが、これの
判定を行う(ステップS6)。もし結果が正常でない場
合、人間が不安定な電位を持つノードに仮に電位を設定
したり、入力端子の電位設定を変更したり、既知の内部
ノードの変更をしたりした上でアナログ・回路シミュレ
ータ2の実行(ステップS3)に戻る(ステップS
7)。もしも結果が正常の場合は、次に、入力パターン
の生成に必要な電位情報設定が収集できたかを人間が判
断する(ステップS8)。これは変化点をn個有する入
力パターンが所望のものであればステップS6の判断処
置で正常になったときのノード初期値と入力端子電位が
n+1セット必要でありこれが満たされているかを判断
し、判断の結果、満たされていなければステップS2に
戻る。このとき、現在回路上の各ノードに設定されてい
る電位は保存されたままでありエディタ画面上の電位表
示も全く変更されていない。また、ステップS2とS7
の処理での内部ノード電位の変更は許されない。ステッ
プS8の判断で条件が満たされていれば、出力装置3に
必要な情報を渡し終了する(ステップS9)。ここでい
う必要な情報とは、変化点をn個有する入力パターンを
出力するのならn+1セットのノード初期値と入力端子
電位である。
【0013】図3は出力装置3の動作を示す流れ図であ
る。出力装置3は、回路図エディタ1から必要な情報を
受け取る(ステップS11) 。変化点をn個有する入力パ
ターンが所望のものであれば、必要な情報とはn+1セ
ットの初期電位と入力パターンである。次に、1番目の
ノード初期値を、ノード初期電位としてノード初期電位
ファイル5に出力し(ステップS12) 、次に、1番目か
らn+1番号目の各入力端子の変化をシミュレータの入
力波形に変換して入力パターンファイル6に出力する
(ステップS13) 。
【0014】図4はアナログ・回路シミュレータ2の動
作を示す流れ図である。アナログ・回路シミュレータ2
は、回路図エディタ1からの回路接続情報と各ノードの
初期電位と各入力端子に与える電位を受け取り(ステッ
プS21)、SPICEなどのアナログ・回路シミュレー
タ2を起動し(ステップS22) 、その結果の各ノード電
位を回路図エディタ1へ送る(ステップS23) 。
【0015】図5は、本発明の第二実施例を示すブロッ
ク構成図である。本第二実施例は図1の第一実施例に用
いたアナログ・回路シミュレータ2を論理・回路シミュ
レータ7に替えたものである。この論理・回路シミュレ
ータ7の入力パターンは1パターンのみで変化点を持た
ず、第一実施例の場合と同じく回路図エディタ1からノ
ード初期電位とともに入力される。論理・回路シミュレ
ータ7のシミュレーションの結果得られた各ノード値は
第一実施例と同じく回路図エディタ1に対して出力され
る。
【0016】本第二実施例では、アナログ・回路シミュ
レータを使用せず論理・回路シミュレータを使用するた
め処理時間が短くなる利点がある。
【0017】
【発明の効果】以上説明したように本発明は、回路図エ
ディタと、シミュレータと、出力装置と、を組み合わせ
ることにより、回路の電位追跡を自動で行うことがで
き、ノード初期電位設定が必要なノードを回路図エデ
ィタ上で人間が容易に発見でき、ノードの電位変化を
回路シミュレータの入力ファイルに出力する出力装置を
有するため、回路シミュレータの入力ファイルのコーデ
ィングが不要になり、過渡現象回路シミュレーション実
行データの準備時間が短くなる効果がある。
【図面の簡単な説明】
【図1】 本発明の第一実施例を示すブロック構成図。
【図2】 図1の回路図エディタの動作を示す流れ図。
【図3】 図1の出力装置の動作を示す流れ図。
【図4】 図1のアナログ・回路シミュレータの動作を
示す流れ図。
【図5】 本発明の第二実施例を示すブロック構成図。
【符号の説明】
1 回路図エディタ 2 アナログ・回路シミュレータ 3 出力装置 4 回路図データファイル 5 ノード初期電位ファイル 6 入力パターンファイル 7 論理・回路シミュレータ S1〜S9、S11〜S13、S21〜S23 ステップ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 回路図エディタが回路図データファイル
    からの回路図面を読み込む第1のステップと、 電位が設定された内部ノードおよび入力端子に電位を設
    定する第2のステップと、 回路シミュレータに回路接続情報と設定された電位情報
    とを与える第3のステップと、 前記回路接続情報および前記電位情報に基づき前記回路
    シミュレータで回路シミュレーションを実行する第4の
    ステップと、 前記回路シミュレーションの実行で得られた各ノードの
    電位を表示する第5のステップと、 出力端子に期待している電位が出ており、かつ安定した
    電位を持っていなくてはならない所定ノードに安定した
    電位が出力されているかどうかを前記回路図エディタ上
    で判定する第6のステップと、 この第6のステップでの判定結果が正常でない場合、不
    安定な電位をもつノードに仮に電位を設定したり、前記
    入力端子の電位設定を変更したり、既知の内部ノードの
    変更をしたりした上で前記第3のステップに戻る第7の
    ステップと、 前記第6のステップでの判定結果が正常である場合、入
    力パターンの生成に必要な電位情報設定がすべて収集で
    きたかどうかを判定する第8のステップと、 この第8のステップでの判定で前記電位情報設定が全て
    収集できていない場合には前記第2のステップに戻り、
    前記第8のステップでの判定で前記電位情報設定が全て
    収集できている場合には内部ノード初期電位一覧および
    入力パターンとをノード初期電位ファイルおよび入力パ
    ターンファイルに出力する出力装置に渡す第9のステッ
    プと を含むことを特徴とする電子回路シミュレーショ
    方法
JP3060849A 1991-01-31 1991-01-31 電子回路のシミュレーション方法 Expired - Lifetime JP2924241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3060849A JP2924241B2 (ja) 1991-01-31 1991-01-31 電子回路のシミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3060849A JP2924241B2 (ja) 1991-01-31 1991-01-31 電子回路のシミュレーション方法

Publications (2)

Publication Number Publication Date
JPH04246775A JPH04246775A (ja) 1992-09-02
JP2924241B2 true JP2924241B2 (ja) 1999-07-26

Family

ID=13154239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3060849A Expired - Lifetime JP2924241B2 (ja) 1991-01-31 1991-01-31 電子回路のシミュレーション方法

Country Status (1)

Country Link
JP (1) JP2924241B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737929A (en) * 1980-08-14 1982-03-02 Japanese National Railways<Jnr> Execution method of simulation with computer for operation of digital circuit consisting of digital integrated circuit
JPS63156285A (ja) * 1986-12-19 1988-06-29 Fujitsu Ltd 回路シミユレ−シヨン処理方式

Also Published As

Publication number Publication date
JPH04246775A (ja) 1992-09-02

Similar Documents

Publication Publication Date Title
JP3079277B2 (ja) タスク実行順序決定方法
US20070101302A1 (en) Mixed signal circuit simulator
EP0576577A4 (en) Circuit simulation interface methods
CN110196720B (zh) 一种Simulink生成动态链接库的优化方法
US6675366B1 (en) System and method for disabling schematics
JP2924241B2 (ja) 電子回路のシミュレーション方法
JP2001202394A (ja) 回路解析ツール、及び、回路解析ツールとして機能させるプログラムを記録した記録媒体
JP2853431B2 (ja) 遅延解析結果表示方式
JPH03116276A (ja) 論理シミュレーションの波形データ処理方法
JP3110326B2 (ja) 検証用テストパタン設計装置
JPH09265489A (ja) シミュレーション処理方法
JP2589860B2 (ja) シミュレーション装置
JPH0742150Y2 (ja) テストパタン発生器
JP2925304B2 (ja) ブロック化回路シミュレーション装置及び方法
JP2972499B2 (ja) 論理回路遅延シミュレータ装置
Timofeev Basic solutions for a program system for dynamic systems simulation
Path et al. A novel approach to the design and implementation of a power electronics simulation software package
JP2924176B2 (ja) 論理シミュレーション・システム
JPH01290064A (ja) 論理シミュレーション初期値設定コマンド自動生成装置
JPH06187392A (ja) テストパターン作成装置
JPH10115669A (ja) テストデータの作成方法および装置
JPH09190458A (ja) Cadシステム
JP2000215220A (ja) 論理セルキャラクタライズ装置
JPH03136172A (ja) タイムチャート入力処理方式およびその装置
JPH0628421A (ja) シミュレーション方法およびシミュレータ