JP2919190B2 - ハードウェア記述自動生成方式 - Google Patents
ハードウェア記述自動生成方式Info
- Publication number
- JP2919190B2 JP2919190B2 JP4223696A JP22369692A JP2919190B2 JP 2919190 B2 JP2919190 B2 JP 2919190B2 JP 4223696 A JP4223696 A JP 4223696A JP 22369692 A JP22369692 A JP 22369692A JP 2919190 B2 JP2919190 B2 JP 2919190B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic
- component
- logical
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は電子回路のハードウェア
記述を自動生成するハードウェア記述自動生成方式に関
する。
記述を自動生成するハードウェア記述自動生成方式に関
する。
【０００２】
【従来の技術】従来、この種のハードウェア記述自動生
成方式では、抵抗やコンデンサ等の論理をもたないアナ
ログ部品を混在しない論理部品だけで構成する回路図か
ら回路の論理機能を表わすハードウェア記述を自動生成
している。
成方式では、抵抗やコンデンサ等の論理をもたないアナ
ログ部品を混在しない論理部品だけで構成する回路図か
ら回路の論理機能を表わすハードウェア記述を自動生成
している。
【０００３】
【発明が解決しようとする課題】上述した従来のハード
ウェア記述自動生成方式では、回路図の中の論理部品と
その接続からハードウェア記述を自動生成しており、回
路の中に抵抗やコンデンサなどの論理表現できないアナ
ログ部品が存在する回路図の場合には、ハードウェア記
述の自動生成が行えないか、又は自動生成は行うがアナ
ログ部品の削除により論理的な接続が切れてしまい、ハ
ードウェア記述が回路図と論理が異なってしまうという
欠点がある。
ウェア記述自動生成方式では、回路図の中の論理部品と
その接続からハードウェア記述を自動生成しており、回
路の中に抵抗やコンデンサなどの論理表現できないアナ
ログ部品が存在する回路図の場合には、ハードウェア記
述の自動生成が行えないか、又は自動生成は行うがアナ
ログ部品の削除により論理的な接続が切れてしまい、ハ
ードウェア記述が回路図と論理が異なってしまうという
欠点がある。
【０００４】
【課題を解決するための手段】本発明のハードウェア記
述自動生成方式は、電子回路を表現する回路図における
接続状態を抽出する論理接続抽出手段と、論理をもたな
いアナログ部品と論理を有する論理部品とが前記回路図
に混在している場合アナログ部品とこのアナログ部品に
接続する回路構成を認識する回路構成認識手段と、この
回路構成認識手段で認識されたアナログ部品を削除する
アナログ部品削除手段と、アナログ部品の種別とこのア
ナログ部品に接続する回路の接続構成から再構成の可否
を判断し可能なものについて同じ論理の回路を再構築す
る論理再構成手段と、再構築された論理部品と前記論理
接続抽出手段で抽出された論理接続情報とを論理部品に
対応するハードウェア記述に変換するための変換ルール
データから回路の論理機能を表わすハードウェア記述言
語に変換する記述生成手段とを備える構成である。
述自動生成方式は、電子回路を表現する回路図における
接続状態を抽出する論理接続抽出手段と、論理をもたな
いアナログ部品と論理を有する論理部品とが前記回路図
に混在している場合アナログ部品とこのアナログ部品に
接続する回路構成を認識する回路構成認識手段と、この
回路構成認識手段で認識されたアナログ部品を削除する
アナログ部品削除手段と、アナログ部品の種別とこのア
ナログ部品に接続する回路の接続構成から再構成の可否
を判断し可能なものについて同じ論理の回路を再構築す
る論理再構成手段と、再構築された論理部品と前記論理
接続抽出手段で抽出された論理接続情報とを論理部品に
対応するハードウェア記述に変換するための変換ルール
データから回路の論理機能を表わすハードウェア記述言
語に変換する記述生成手段とを備える構成である。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のブロック図であ
り、例えば、エンジニアリング・ワークステーションに
より実現される。図１において、１０は入出力装置、１
１は演算処理装置、１２はデータ記憶装置であり、デー
タ記憶装置１２は電子回路を表現する回路図データ１３
と、回路の論理機能を表わすハードウェア記述データ１
４と、回路図からハードウェア記述に変換するルールを
記述した変換ルールデータ１５とを格納している。１６
は本発明を実現するためのハードウェア記述生成手段で
あり、ソフトウェアプログラムによって構成され、論理
接続抽出手段１７と、回路構成認識手段１８と、アナロ
グ部品削除手段１９と、論理再構成手段２０と、記述生
成手段２１とを含み演算処理装置１１の処理により実現
している。この種のハードウェア記述自動生成方式にて
生成したハードウェア記述は論理検証を行うために利用
されている。この論理検証を行う場合に邪魔になるの
が、電子回路内にある論理をもたないアナログ部品の存
在である。本発明は電子回路図からハードウェア記述を
自動生成する過程で回路の接続関係を保持したまま論理
を持たないアナログ部品を電子回路より取り除くことを
特徴とし、この手段を論理再構成手段と呼称しており、
アナログ部品を削除したことにより切れた接続をつなぎ
直す処理を行う。
り、例えば、エンジニアリング・ワークステーションに
より実現される。図１において、１０は入出力装置、１
１は演算処理装置、１２はデータ記憶装置であり、デー
タ記憶装置１２は電子回路を表現する回路図データ１３
と、回路の論理機能を表わすハードウェア記述データ１
４と、回路図からハードウェア記述に変換するルールを
記述した変換ルールデータ１５とを格納している。１６
は本発明を実現するためのハードウェア記述生成手段で
あり、ソフトウェアプログラムによって構成され、論理
接続抽出手段１７と、回路構成認識手段１８と、アナロ
グ部品削除手段１９と、論理再構成手段２０と、記述生
成手段２１とを含み演算処理装置１１の処理により実現
している。この種のハードウェア記述自動生成方式にて
生成したハードウェア記述は論理検証を行うために利用
されている。この論理検証を行う場合に邪魔になるの
が、電子回路内にある論理をもたないアナログ部品の存
在である。本発明は電子回路図からハードウェア記述を
自動生成する過程で回路の接続関係を保持したまま論理
を持たないアナログ部品を電子回路より取り除くことを
特徴とし、この手段を論理再構成手段と呼称しており、
アナログ部品を削除したことにより切れた接続をつなぎ
直す処理を行う。
【０００７】図２は本発明の一実施例の処理の流れを示
すフローチャートであり、図３の具体例を用いて説明す
る。
すフローチャートであり、図３の具体例を用いて説明す
る。
【０００８】回路図データＡａはアナログ部品Ｒ１と論
理部品Ａ１，Ａ２とから構成され、回路図データＢａは
アナログ部品Ｒ２と論理部品Ｂ１とから構成され、回路
図データＣａはアナログ部品Ｒ３と論理部品Ｃ１，Ｃ２
および電源ＶＣＣとから構成され、回路図データＤａは
アナログ部品Ｒ４，Ｒ５，Ｒ６と論理部品Ｄ１，Ｄ２と
から構成されている。
理部品Ａ１，Ａ２とから構成され、回路図データＢａは
アナログ部品Ｒ２と論理部品Ｂ１とから構成され、回路
図データＣａはアナログ部品Ｒ３と論理部品Ｃ１，Ｃ２
および電源ＶＣＣとから構成され、回路図データＤａは
アナログ部品Ｒ４，Ｒ５，Ｒ６と論理部品Ｄ１，Ｄ２と
から構成されている。
【０００９】始めに、論理接続抽出手段１７により、回
路図データ１３より回路の接続状態を抽出する。ここで
は、回路図データＡａから論理部品Ａ１，Ａ２とアナロ
グ部品Ｒ１および接続点ａ，ｂを抽出する（ステップ
１；Ｓ１）。次に、回路構成認識手段１８により、アナ
ログ部品の種別の識別と、回路の構成と、接続とを認識
する（Ｓ２〜Ｓ４）。回路図データ１３にアナログ部品
がある場合には、Ｓ３でアナログ部品Ｒ１が“スイッ
チ”であると識別し、Ｓ４で接続点ａ，ｂを得る。
路図データ１３より回路の接続状態を抽出する。ここで
は、回路図データＡａから論理部品Ａ１，Ａ２とアナロ
グ部品Ｒ１および接続点ａ，ｂを抽出する（ステップ
１；Ｓ１）。次に、回路構成認識手段１８により、アナ
ログ部品の種別の識別と、回路の構成と、接続とを認識
する（Ｓ２〜Ｓ４）。回路図データ１３にアナログ部品
がある場合には、Ｓ３でアナログ部品Ｒ１が“スイッ
チ”であると識別し、Ｓ４で接続点ａ，ｂを得る。
【００１０】次にアナログ部品削除手段１９によりアナ
ログ部品を回路より削除する（Ｓ５）。Ｓ５でアナログ
部品Ｒ１を回路の接続より削除し、切断点“ａ−ｂ”を
得る。次に再構成の判断（Ｓ６）では、部品種別と回路
の接続構成で判断する。アナログ部品Ｒ１“スイッチ”
は削除したまま再構成は行わない。すなわち、この場合
は、つながっているか否かが判断できないスイッチの例
が示されている。
ログ部品を回路より削除する（Ｓ５）。Ｓ５でアナログ
部品Ｒ１を回路の接続より削除し、切断点“ａ−ｂ”を
得る。次に再構成の判断（Ｓ６）では、部品種別と回路
の接続構成で判断する。アナログ部品Ｒ１“スイッチ”
は削除したまま再構成は行わない。すなわち、この場合
は、つながっているか否かが判断できないスイッチの例
が示されている。
【００１１】同様に回路図データＢａから、論理部品Ｂ
１，アナログ部品Ｒ２は“抵抗”で切断点“ｃ−ｄ”を
得る。再構成の判断（Ｓ６）では、アナログ部品Ｒ２の
“抵抗”の接続が論理接続でないので削除したまま再構
成は行わない。すなわち、この場合は、アナログ部品に
接続する回路の接続構成から判断して論理が異なってし
まう例が示されている。
１，アナログ部品Ｒ２は“抵抗”で切断点“ｃ−ｄ”を
得る。再構成の判断（Ｓ６）では、アナログ部品Ｒ２の
“抵抗”の接続が論理接続でないので削除したまま再構
成は行わない。すなわち、この場合は、アナログ部品に
接続する回路の接続構成から判断して論理が異なってし
まう例が示されている。
【００１２】回路図データＣａでは、論理部品Ｃ１，Ｃ
２，電源ＶＣＣとアナログ部品Ｒ３は“抵抗”で切断点
“ｅ−ｆ”を得る。再構成の判断（Ｓ６）では、アナロ
グ部品Ｒ３の“抵抗”を削除したため論理部品Ｃ１，Ｃ
２の接続点ｆと電源ＶＣＣの接続点ｅの接続が切断して
いるので切断点“ｅ−ｆ”について、論理再構成手段２
０により、切断点を再接続する。論理再構成（Ｓ７）で
接続点ｅと接続点ｆを接続し、接続点ｆについてワイア
ード・ロジックを発生する。すなわち、この場合は、ア
ナログ部品を削除したことにより切れた接続を、回路図
データＣｂのようにつなぎ直す処理を行う。
２，電源ＶＣＣとアナログ部品Ｒ３は“抵抗”で切断点
“ｅ−ｆ”を得る。再構成の判断（Ｓ６）では、アナロ
グ部品Ｒ３の“抵抗”を削除したため論理部品Ｃ１，Ｃ
２の接続点ｆと電源ＶＣＣの接続点ｅの接続が切断して
いるので切断点“ｅ−ｆ”について、論理再構成手段２
０により、切断点を再接続する。論理再構成（Ｓ７）で
接続点ｅと接続点ｆを接続し、接続点ｆについてワイア
ード・ロジックを発生する。すなわち、この場合は、ア
ナログ部品を削除したことにより切れた接続を、回路図
データＣｂのようにつなぎ直す処理を行う。
【００１３】同様に回路図データＤａでは、論理部品Ｄ
１，Ｄ２，アナログ部品Ｒ４，Ｒ５，Ｒ６は“抵抗”で
切断点“ｇ−ｈ”，“ｈ−ｉ”，“ｇ−ｉ”を得る。再
構成の判断（Ｓ６）では、アナログ部品Ｒ４，Ｒ５，Ｒ
６の“抵抗”を削除したため論理部品Ｄ１，Ｄ２の接続
が切断している切断点“ｇ−ｈ”，“ｈ−ｉ”，“ｇ−
ｉ”について再接続する。論理再構成（Ｓ７）で切断点
について接続を認識して切断点を最適化する。切断点
“ｇ−ｈ”，“ｈ−ｉ”は接続点ｈで接続しているので
切断点を“ｇ−ｈ−ｉ”とする。切断点“ｇ−ｉ”と
“ｇ−ｈ−ｉ”は、始点−終点が同じであるから接続点
ｇと接続点ｉを接続する。すなわち、この場合は、回路
図データＤｂのように接続をつなぎ直し最適化した例が
示されている。
１，Ｄ２，アナログ部品Ｒ４，Ｒ５，Ｒ６は“抵抗”で
切断点“ｇ−ｈ”，“ｈ−ｉ”，“ｇ−ｉ”を得る。再
構成の判断（Ｓ６）では、アナログ部品Ｒ４，Ｒ５，Ｒ
６の“抵抗”を削除したため論理部品Ｄ１，Ｄ２の接続
が切断している切断点“ｇ−ｈ”，“ｈ−ｉ”，“ｇ−
ｉ”について再接続する。論理再構成（Ｓ７）で切断点
について接続を認識して切断点を最適化する。切断点
“ｇ−ｈ”，“ｈ−ｉ”は接続点ｈで接続しているので
切断点を“ｇ−ｈ−ｉ”とする。切断点“ｇ−ｉ”と
“ｇ−ｈ−ｉ”は、始点−終点が同じであるから接続点
ｇと接続点ｉを接続する。すなわち、この場合は、回路
図データＤｂのように接続をつなぎ直し最適化した例が
示されている。
【００１４】次に記述生成手段２１により、論理部品と
回路接続の論理接続情報をハードウェア記述に変換する
（Ｓ８）。ハードウェア記述変換（Ｓ８）で変換するル
ールを記述した変換ルールデータ１５から回路図データ
Ａｂ，Ｂｂ，Ｃｂ，Ｄｂをそれぞれの論理情報をハード
ウェア記述に変換する。以下に、論理部品に対応する部
品の論理をハードウェア記述言語で記述した雛形である
変換ルールデータおよびそれを用いた変換の具体的一例
を示す。たとえば、論理部品の部品名がＡＮＤ２でこの
入力ピンがＡ，Ｂ、出力ピンがＹである場合、変換ルー
ルデータとしては、部品名がＡＮＤ２、雛形がＹ＝Ａ＊
Ｂと定めておく。この場合、論理部品ＡＮＤ２の入出力
ピンと雛形のＡ，Ｂ，Ｙは名前で対応している。論理部
品の各ピンに接続しているネットをそれぞれＡピン＝Ｉ
Ｎ１，Ｂピン＝ＩＮ２，Ｙピン＝ＯＵＴ１とすると、ハ
ードウェア記述に変換を行う処理において、ハードウェ
ア記述の雛形のＡ，Ｂ，Ｙは、それに接続するネット名
に置き換えることによりハードウェア記述を生成する。
すなわち、この場合生成したハードウェア記述として
は、ＯＵＴ１＝ＩＮ１＊ＩＮ２のように記述される。
回路接続の論理接続情報をハードウェア記述に変換する
（Ｓ８）。ハードウェア記述変換（Ｓ８）で変換するル
ールを記述した変換ルールデータ１５から回路図データ
Ａｂ，Ｂｂ，Ｃｂ，Ｄｂをそれぞれの論理情報をハード
ウェア記述に変換する。以下に、論理部品に対応する部
品の論理をハードウェア記述言語で記述した雛形である
変換ルールデータおよびそれを用いた変換の具体的一例
を示す。たとえば、論理部品の部品名がＡＮＤ２でこの
入力ピンがＡ，Ｂ、出力ピンがＹである場合、変換ルー
ルデータとしては、部品名がＡＮＤ２、雛形がＹ＝Ａ＊
Ｂと定めておく。この場合、論理部品ＡＮＤ２の入出力
ピンと雛形のＡ，Ｂ，Ｙは名前で対応している。論理部
品の各ピンに接続しているネットをそれぞれＡピン＝Ｉ
Ｎ１，Ｂピン＝ＩＮ２，Ｙピン＝ＯＵＴ１とすると、ハ
ードウェア記述に変換を行う処理において、ハードウェ
ア記述の雛形のＡ，Ｂ，Ｙは、それに接続するネット名
に置き換えることによりハードウェア記述を生成する。
すなわち、この場合生成したハードウェア記述として
は、ＯＵＴ１＝ＩＮ１＊ＩＮ２のように記述される。
【００１５】以上の処理を回路図データ１３が終了する
まで繰り返して行うことにより、ハードウェア記述デー
タ１４を得ることができる。
まで繰り返して行うことにより、ハードウェア記述デー
タ１４を得ることができる。
【００１６】
【発明の効果】以上説明したように本発明のハードウェ
ア記述自動生成方式によれば、アナログ部品とこのアナ
ログ部品に接続する回路構成を認識し、この認識された
アナログ部品を削除し、アナログ部品の種別とこのアナ
ログ部品に接続する回路の接続構成から再構成の可否を
判断し可能なものについて同じ論理の回路を再構築する
ことにより、論理部品とアナログ部品とが混在する回路
図から回路図の論理が一致するハードウェア記述が自動
生成できるという効果がある。
ア記述自動生成方式によれば、アナログ部品とこのアナ
ログ部品に接続する回路構成を認識し、この認識された
アナログ部品を削除し、アナログ部品の種別とこのアナ
ログ部品に接続する回路の接続構成から再構成の可否を
判断し可能なものについて同じ論理の回路を再構築する
ことにより、論理部品とアナログ部品とが混在する回路
図から回路図の論理が一致するハードウェア記述が自動
生成できるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の一実施例の処理の流れを示すフローチ
ャートである。
ャートである。
【図３】図２の手順によるアナログ部品処理の一例を示
す図である。
す図である。
１０ 入出力装置 １１ 演算処理装置 １２ データ記憶装置 １３ 回路図データ １４ ハードウェア記述データ １５ 変換ルールデータ １６ ハードウェア記述生成手段 １７ 論理接続抽出手段 １８ 回路構成認識手段 １９ アナログ部品削除手段 ２０ 論理再構成手段 ２１ 記述生成手段
Claims (1)
- 【請求項１】 電子回路を表現する回路図における接続
状態を抽出する論理接続抽出手段と、論理をもたないア
ナログ部品と論理を有する論理部品とが前記回路図に混
在している場合アナログ部品とこのアナログ部品に接続
する回路構成を認識する回路構成認識手段と、この回路
構成認識手段で認識されたアナログ部品を削除するアナ
ログ部品削除手段と、アナログ部品の種別とこのアナロ
グ部品に接続する回路の接続構成から再構成の可否を判
断し可能なものについて同じ論理の回路を再構築する論
理再構成手段と、再構築された論理部品と前記論理接続
抽出手段で抽出された論理接続情報とを論理部品に対応
するハードウェア記述に変換するための変換ルールデー
タから回路の論理機能を表わすハードウェア記述言語に
変換する記述生成手段とを備えることを特徴とするハー
ドウェア記述自動生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223696A JP2919190B2 (ja) | 1992-08-24 | 1992-08-24 | ハードウェア記述自動生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223696A JP2919190B2 (ja) | 1992-08-24 | 1992-08-24 | ハードウェア記述自動生成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0668198A JPH0668198A (ja) | 1994-03-11 |
| JP2919190B2 true JP2919190B2 (ja) | 1999-07-12 |
Family
ID=16802223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4223696A Expired - Lifetime JP2919190B2 (ja) | 1992-08-24 | 1992-08-24 | ハードウェア記述自動生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919190B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3904238A1 (de) * | 1989-02-13 | 1990-08-16 | Wilfried Schraufstetter | Schneckenpresse, insbesondere zum zerkleinern von materialien, wie organischen abfaellen od. dgl. |
| JP2000133986A (ja) | 1998-10-27 | 2000-05-12 | Murata Mfg Co Ltd | 放射ノイズ抑制部品の取付構造 |
| JP2000311477A (ja) | 1999-04-27 | 2000-11-07 | Internatl Business Mach Corp <Ibm> | ハードディスク装置およびそれに用いる導電性シート |
| JP5407335B2 (ja) * | 2009-01-05 | 2014-02-05 | 株式会社リコー | シミュレーション用ネットリスト生成装置 |
-
1992
- 1992-08-24 JP JP4223696A patent/JP2919190B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0668198A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04123269A (ja) | Ｐｌａのシミュレーション方式 | |
| JP3885274B2 (ja) | シミュレーション用回路変換装置 | |
| JP2919190B2 (ja) | ハードウェア記述自動生成方式 | |
| JP2850837B2 (ja) | アナログ部分削除ハードウェア記述生成方式 | |
| Morie et al. | A system for analog circuit design that stores and re-uses design procedures | |
| JP2752923B2 (ja) | 論理シミュレーション装置および論理回路情報作成方法 | |
| JP3022433B2 (ja) | グループ等長配線システム | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP2606659B2 (ja) | 論理回路階層展開装置および方法 | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JP2600572B2 (ja) | 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置 | |
| JP2783709B2 (ja) | 論理回路設計装置 | |
| JP2817689B2 (ja) | 複数のシミュレータにおける高速統合シミュレーション方式 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JP2900893B2 (ja) | モデル変換装置 | |
| JPH09251483A (ja) | セルライブラリ作成方法 | |
| JP2839574B2 (ja) | 不定値を含む論理回路の照合方式 | |
| JPH07175845A (ja) | 論理シミュレーション用回路変換方式 | |
| JPH05216949A (ja) | 電気系ｃａｄデータの検証方法 | |
| JP2897539B2 (ja) | ハードウェア記述自動生成方法とその装置 | |
| JPH10105589A (ja) | 仕向を考慮した回路図設計方法及び回路情報作成方法、ならびにｃａｄシステム | |
| JPH07239868A (ja) | シミュレーション装置 | |
| JPH1185809A (ja) | 論理回路の冗長機能部分排除合成方式 | |
| JPH0195368A (ja) | 論理回路接続情報生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |