JPH1185809A - 論理回路の冗長機能部分排除合成方式 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 使用目的に応じて必要とする機能の部分のみ
を再合成して、最小限の論理回路を得る。 【解決手段】 入力ピンが２ビットの情報“１０”を持
つ場合、信号値“０”になるため、その端子をＶＳＳに
接続するとともに、その配線ネットを切断する。“０
１”を持つ場合、信号値“１”になるためその端子をＶ
ＤＤに接続するとともに、その配線ネットを切断する。
“１１”を持つ場合は、信号値“０”と“１”の両方の
値をとるので何も施さない。“００”を持つ場合は、論
理的な存在意義がないため配線ネットを切断する。論理
素子の持つすべての出力ピンが切断された配線ネットに
接続した浮きピンになっている場合、それを切断すると
ともに、その論理素子自体を抹消する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は論理回路、特にＭＯ
Ｓ型半導体の論理回路の冗長機能部分を排除する合成方
式に関するものである。

【０００２】

【従来の技術】従来、ＭＯＳ型半導体に用いられる論理
合成方式における最適化機能は、論理回路をネットリス
トとして入力すると論理的に冗長な機能部分を排除し論
理合成の最適化を図っていたが、本来の論理回路が持つ
すべての機能をそのまま持たせていた。

【０００３】

【発明が解決しようとする課題】しかしながら、前記の
従来の論理合成の最適化技術の問題点は、既存の論理回
路のすべての機能を有したままの論理回路を合成するこ
とであり、静的に論理を評価し冗長な論理を排除すると
いう論理の圧縮だけを前提にしている点にある。

【０００４】本発明は、このような既存の論理回路のう
ち、すべての機能をそのまま有するものではなく、使用
目的に応じて必要とする機能の部分のみを論理回路とし
て再合成するものであり、必要機能を搭載した最小限の
論理回路を合成することを目的とする。

【０００５】

【課題を解決するための手段】本発明は上記目的を達成
するため、論理回路のネットリストとその論理回路を構
成する論理素子の入出力ピンにおけるトグル情報を入力
することにより、使用目的に応じて前記論理素子で構成
される論理回路部分の論理的に冗長な部分を認識し排除
し、必要な機能部分のみを論理回路として再合成するこ
とを特徴とする。

【０００６】本発明によれば、使用用途において不必要
な機能を実現している論理回路部分をも排除するため、
論理回路の規模が小さくなり、最終的に開発するＬＳＩ
の面積を小さく、かつ、高速処理を可能とする作用を有
する。

【０００７】

【発明の実施の形態】本発明の実施の形態は、論理回路
とその論理回路のすべての論理素子の入出力ピンのトグ
ル情報(状態値の変化の有無)を持つ状態値ファイルを入
力することにより使用しない機能の論理素子で構成され
る論理回路部分を認識し排除する。

【０００８】この場合の冗長部分の認識判断における切
断の場合はネット(ノード)を２つに分割する。まず、 (1) 回路中の各ネット(ノード)に対して、ＶＤＤ，ＶＳ
Ｓ，ＦＬＯＡＴＩＮＧ(ＶＤＤ，ＶＳＳに接続されてい
ない切断されたもの)という名称(以下、ネット名)を付
ける。

【０００９】(2) インスタンスのすべての出力ピンのネ
ット名がＦＬＯＡＴＩＮＧの場合、そのインスタンスの
入力ピンが接続されるネット名をすべてＦＬＯＡＴＩＮ
Ｇとするとともにインスタンスを削除する。

【００１０】(3) 上記(2)の繰り返しを行う。

【００１１】(4) 回路よりＦＬＯＡＴＩＮＧというネッ
ト名のすべてを削除する。

【００１２】このようにして冗長部分のインスタンスネ
ットを削除する。

【００１３】ところで、前記トグル情報は、一例とし
て、使用目的の中で必要とする機能のすべてを検証する
シミュレーションの結果として得ることができるもので
あり、この検証の中で論理回路の中のすべてのノードに
対して信号値１あるいは信号値０のいずれの値あるいは
両方の値を取るのか、という情報を持つ。このように使
用しない、つまり必要とされない論理素子を排除した後
に、さらに論理的な最適化を施すことにより必要機能を
搭載した最小限の論理回路を再合成する。

【００１４】まず、トグル情報を持つ状態値ファイルの
内容について説明する。このファイルは、機能・論理確
認のため実施したシミュレーションより作成する。この
ファイルの持つ情報は、論理素子の入出力ピンに対する
２ビットの値とする。ＬＳＢである１ビット目には「状
態値１になったかどうか」、ＭＳＢである２ビット目に
は「状態値０になったかどうか」の情報を持たせる。値
“０”を「その状態値にならない」とし、値“１”を
「その状態値になる」とする。

【００１５】次に最適化の処理手順について説明する。
論理回路を読み込んだ後、第１段階として、論理素子の
入力ピンが２ビットの情報“１０”を持つ場合、信号値
“０”にしかならないことを意味するため、その端子を
ＶＳＳに接続するとともに、その配線ネットを切断す
る。また、論理素子の入力ピンが２ビットの情報“０
１”を持つ場合、信号値“１”にしかならないことを意
味するためその端子をＶＤＤに接続するとともに、その
配線ネットを切断する。論理素子の入力ピンが２ビット
の情報“１１”を持つ場合は、信号値“０”と信号値
“１”の両方の値をとる活性化されたネットであること
を意味しており何も施さない。また、論理素子の入力ピ
ンが２ビットの情報“００”を持つ場合は、論理的な存
在意義をもたないことを意味するため配線ネットを切断
する。

【００１６】次に、第２段階として、すべての論理素子
において、対象とする論理素子の持つすべての出力ピン
が切断された配線ネットに接続した状態、つまり浮きピ
ンになっている場合、その論理素子のすべての入力ピン
に接続する配線ネットを切断するとともに、その論理素
子自体を抹消する。この第２段階の作業はすべての論理
素子に対して、対象とする論理素子のすべての出力が切
断されているようなものが完全になくなるまで繰り返し
行う。

【００１７】第３段階として、残された論理回路に対し
て、論理的に冗長な回路を削除する最適化を施す。

【００１８】（実施の形態）図１ないし図４は実施の形
態における各状態図を示し、図１は入力する論理回路
例、図２は最適化処理の第１段階の論理回路、図３は同
じく第２段階の論理回路、図４は第３段階としての最終
結果の論理回路である。

【００１９】図１に示す論理回路例は、入力信号Ａ，入
力信号Ｂ，入力信号Ｃと出力信号Ｄと、インバータ論理
素子１、ＯＲ論理素子２、インバータ論理素子３、イン
バータ論理素子４とＯＲ論理素子５で構成される。ここ
でインバータ論理素子１，３，４及びＯＲ論理素子２，
５は、以下単に論理素子１，３，４および論理素子２，
５という。

【００２０】上記構成の論理回路において、この時、与
えられる状態値ファイルの情報は論理素子１の入力ピン
に１１、出力ピンに１１、論理素子２の論理素子１に接
続する側の入力ピンに１１、残りの入力ピンに０１、出
力ピンに０１、論理素子３の入力ピンに０１、出力ピン
に１０、論理素子４の入力ピンに１１、出力ピンに１
１、論理素子５の論理素子３に接続する側の入力ピンに
１０、もう一方の論理素子４に接続する側の入力ピンに
１１、出力ピンに１１とする。この論理回路を、本冗長
部分の排除方式に入力する回路とする。

【００２１】まず、図２に示す第１段階として論理素子
２の信号Ｂに接続する入力ピンは情報“０１”を持つた
めＶＤＤに接続し、論理素子３の入力ピンは情報“０
１”を持つためＶＤＤに接続するとともに論理素子２と
論理素子３の間の配線ネットを切断する。また、論理素
子５の論理素子３と接続する側の入力ピンは情報“１
０”を持つためＶＳＳに接続するとともに論理素子３と
論理素子５の間の配線ネットを切断する。これらの処理
を施した結果が図２に示す回路図である。

【００２２】次に、図３に示す第２段階として、論理素
子のすべての出力ピンが切断されている論理素子２と論
理素子３に対してそれらの入力ピンに接続する配線ネッ
トを切断し、次に論理素子２と論理素子３を削除する。
この操作により、論理素子１の出力ピンが切断されたの
で、同じ操作を繰り返すことにより論理素子１の入力ピ
ンに接続する配線ネットを切断し論理素子１を削除す
る。この第２段階を繰り返すことにより、論理素子４と
一方の入力ピンをＶＳＳに固定した論理素子５と入力信
号Ｃと出力信号Ｄだけが残される。これらの処理を施し
た結果が図３に示す回路図である。

【００２３】次に、図４に示す第３段階としてその論理
回路の論理最適化を施すことにより、与えられた状態値
ファイルの情報を反映した必要最小限の最適回路、つま
り入力信号Ｃを入力とし出力信号Ｄを得るインバータ論
理素子４を有する最終結果の論理回路図となる。

【００２４】

【発明の効果】以上説明したように本発明は、既論理回
路のネットリストとその回路を構成する論理素子の入出
力ピンにおけるトグル情報、つまり目的に応じた使用形
態において論理素子のピンが取りうる状態値の情報を入
力することにより、使用目的に応じてその論理素子が必
要であるか不必要であるかを判断し、不要な論理素子を
排除した上で論理の最適化を図り、目的に応じた必要最
小限の論理素子で構成された最適回路を合成する方式を
利用することにより得られたＬＳＩは、論理機能を充た
す最小限の論理回路である。つまり、面積が小さくな
り、また処理時間が高速になるという効果を有してい
る。

【図面の簡単な説明】

【図１】本発明の実施の形態における入力する論理回路
例図である。

【図２】図１の論理回路に第１の処理を施した回路図で
ある。

【図３】図２の論理回路に第２段階の処理を施した回路
図である。

【図４】図３の論理回路に第３段階の処理を施した最終
結果の回路図である。

【符号の説明】

１，３，４…インバータ論理素子、２，５…ＯＲ論理素
子。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 論理回路のネットリストとその論理回路
   を構成する論理素子の入出力ピンにおけるトグル情報を
   入力することにより、使用目的に応じて前記論理素子で
   構成される論理回路部分の論理的に冗長な部分を認識し
   排除し必要な機能部分のみを論理回路として再合成する
   ことを特徴とする論理回路の冗長機能部分排除合成方
   式。