JPH07239868A - シミュレーション装置 - Google Patents

シミュレーション装置

Info

Publication number
JPH07239868A
JPH07239868A JP6030433A JP3043394A JPH07239868A JP H07239868 A JPH07239868 A JP H07239868A JP 6030433 A JP6030433 A JP 6030433A JP 3043394 A JP3043394 A JP 3043394A JP H07239868 A JPH07239868 A JP H07239868A
Authority
JP
Japan
Prior art keywords
circuit
netlist
simulation
circuit pattern
detailed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6030433A
Other languages
English (en)
Inventor
Hideyuki Osawa
秀行 大沢
Tetsuo Sato
哲雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6030433A priority Critical patent/JPH07239868A/ja
Publication of JPH07239868A publication Critical patent/JPH07239868A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 規模の大きな回路のシミュレーション時間を
その精度を確保しつつ短縮させる。 【構成】 ネットリストに記述された回路パターンをそ
の機能に応じて選択的に簡略化させ、この部分的に簡略
化されたネットリストを回路シミュレータに与えて実行
させる。 【効果】 機能によっては詳細モデルであることを要し
ない部分での解析条件だけが選択的に単純化されること
により、精度に影響を与えない部分でのシミュレーショ
ン処理負担を軽減させることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、シミュレーション装
置、さらにはネットリストとして記述された電子回路の
動作を模擬する回路シミュレーション装置に適用して有
効な技術に関するものであって、たとえば高周波域で使
用される半導体集積回路の動作検証に利用して有効な技
術に関するものである。
【0002】
【従来の技術】半導体集積回路などのように比較的大規
模な回路では、実物回路による動作検証が難しいため、
SPICEなどのソフトウェアを用いたシミュレーショ
ン装置による動作検証が行われる。
【0003】すなわち、図1に示すように、回路の構成
を記述したネットリスト(回路接続情報)1を回路シミ
ュレータ4に与えることにより、そのネットリスト1で
表現される回路の動作を模擬させ、この模擬結果すなわ
ちシミュレーション結果5によって上記回路の動作検証
を行う。
【0004】上記ネットリスト1は、図6に示すよう
に、それぞれに定型パターン化された各種の回路パター
ン(Mh1,Mh2,・・・)を単位要素にして記述さ
れている場合が多い。各回路パターン(Mh1,Mh
2,・・・)はそれぞれ1ないし複数の素子モデル(Q
1〜Q3,R1〜R3,Vb)からなる単位回路の構成
を表現するが、その構成表現は実物回路の動作をできる
だけ忠実に模擬できるように行われていなければならな
い。たとえば、高周波域で使用される回路では、その高
周波域での動作に影響する寄生素子(Qm1〜Qm3)
も含めた詳細な回路パターンを記述要素とするネットリ
スト1が必要となる。
【0005】回路シミュレータとしてはSPICEおよ
びその改良プログラムを用いたものが有名であるが、そ
のネットリストを記述するための回路パターンは回路の
用途別に用意され、高周波域で使用する回路の動作模擬
(シミュレーション)を行う場合は、その高周波域用に
用意された詳細な回路パターンだけを用いて記述されて
いた。
【0006】なお、回路シミュレータについては、たと
えば、特公昭61−667号公報、日経BP社「日経エ
レクトロニクス 1989年10月16日号129,1
30頁などに概要が紹介されている。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【0008】すなわち、規模の大きな回路にて高周波域
での動作検証を行おうとすると、寄生素子も含めた詳細
な回路パターンを使用することによりシミュレーション
装置での解析条件が著しく複雑化し、これによりシミュ
レーション時間が大幅に増大してしまう、という問題が
生じる。
【0009】シミュレーション時間を短縮するために
は、寄生素子などを含まない単純な回路パターンを記述
要素とするネットリストを使用すればよいが、この場合
は動作検証に必要なシミュレーション精度が得られなく
なってしまう、という背反が生じる。
【0010】本発明の目的は、規模の大きな回路のシミ
ュレーション時間をその精度を確保しつつ短縮させる、
という技術を提供することにある。
【0011】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【0012】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0013】すなわち、上記課題の第1の解決手段は、
ネットリストに記述された回路パターンをその機能に応
じて選択的に、簡略モデルまたは、詳細化させ、この部
分的に簡略化または詳細化されたネットリストを回路シ
ミュレータに与えて実行させる、というものである。
【0014】上記課題を解決する第2の手段は、各種回
路パターンをその機能情報とともにデータベース化し、
ネットリストに記述された回路パターンの機能を上記デ
ータベースの検索によって認識するとともに、この認識
結果に基づいて上記ネットリスト内の回路パターンを選
択的に簡略モデルまたは詳細モデルに置き換える、とい
うものである。
【0015】上記課題を解決する第3の手段は、ネット
リストに記述された回路パターンの機能をその回路パタ
ーンの予備的なシミュレーションによって判定し、この
判定に基づいて上記ネットリスト内の回路パターンを選
択的に簡略モデルまたは詳細モデルに置き換える、とい
うものである。
【0016】
【作用】上述した第1の手段によれば、機能によっては
詳細モデルであることを要しない部分での解析条件だけ
が選択的に単純化されることにより、精度に影響を与え
ない部分でのシミュレーション処理負担を軽減させるこ
とができる。
【0017】これにより、規模の大きな回路のシミュレ
ーション時間をその精度を確保しつつ短縮させる、とい
う目的が達成される。
【0018】上述した第2の手段によれば、回路パター
ンの機能認識をデータベース検索という比較的単純な論
理処理で行わせることができる。
【0019】これにより、上記目的を達成するための回
路パターンの簡略化または詳細化処理を高効率に行わせ
ることができる。
【0020】上述した第3の手段によれば、回路パター
ンの機能認識をデータベースに依存することなく行わせ
ることができる。
【0021】これにより、上記目的を達成するための回
路パターンの簡略化または詳細化処理を、データベース
化されていない回路パターンに対しても、確実に行わせ
ることができる。
【0022】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。
【0023】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
【0024】図1は本発明の技術が適用されたシミュレ
ーション装置の一実施例を示したものであって、1は高
周波域での動作を考慮した詳細な回路パターン(Mh
1,Mh2,・・・)だけを用いて回路構成を記述した
第1のネットリスト(回路接続情報)、2は上記ネット
リスト1内の回路パターンをその機能に応じて選択的に
簡略化または詳細化する変更部、3は上記変更部2にて
部分的に簡略化または詳細化処理された第2のネットリ
スト、4は上記第2のネットリスト3に記述された回路
の動作模擬(シミュレーション)を行う回路シミュレー
タ、5はシミュレーション結果である。
【0025】ここで、変更部2は、各種回路パターンを
その機能情報とともにデータベース化して有するデータ
蓄積手段22と、上記第1のネットリスト1に記述され
た詳細回路パターン(Mh1,Mh2,・・・・)の機
能を上記データ蓄積手段22に対するデータ検索によっ
て認識する認識手段22と、この認識手段22の認識結
果に基づいて上記第1のネットリスト1内の詳細回路パ
ターンを選択的に簡略モデルまたは詳細モデルに置き換
える変換手段23とによって構成されている。
【0026】図2は上記変更部2にて変換処理される前
の第1のネットリスト1と簡略化または詳細化処理され
た後の第2のネットリスト3の内容の一部をそれぞれ示
す。
【0027】同図に示すように、簡略化または詳細化処
理前のネットリスト1は、高周波域での動作を考慮して
寄生素子(Qm1〜Qm3)までも含めた詳細な回路パ
ターンMh1,Mh2,・・・だけで記述されている。
【0028】しかし、簡略化または詳細化処理後のネッ
トリスト3では、たとえば信号伝達に直接関与するEC
L差動回路のように高周波域での特性が問題となる回路
パターン(Mh1)は寄生素子(Qm1,Qm2)を含
めた詳細モデルがそのまま記述されているが、たとえば
定電流回路のように高周波域での特性が問題とならない
回路パターン(Mh2)は寄生素子(Qm2)を省いた
単純な回路パターン(Ms2)に置き換えられている。
【0029】このように、最初のネットリスト1に記述
された回路パターン(Mh1,Mh2,・・・)をその
機能に応じて選択的に簡略化または詳細化させ、この部
分的に簡略化または詳細化されたネットリスト3をSP
ICEなどを用いた回路シミュレータ4に与えて実行さ
せることにより、詳細モデルであることを要しない部分
での解析条件だけが選択的に単純化される。
【0030】つまり、部分的に簡略化または詳細化処理
された第2のネットリスト3では、精度に影響を与えな
い部分でのシミュレーション処理負担を軽減させるよう
な最適化が行われている。これにより、規模の大きな回
路でも、そのシミュレーション時間をその精度を確保し
つつ短縮させることができる。
【0031】ここで、高周波域で使用される回路であっ
ても、その回路の構成要素をなす回路パターンのすべて
が高周波域での特性を問題とされることはなく、とくに
回路規模が大きくなるにしたがい、定電流回路やバイア
ス回路などのように直流回路あるいは高周波域での特性
が問題にされない回路の割合が多くなる傾向がある。し
たがって、上述した効果は回路規模が大きくなるほど顕
著に得られるようになる。
【0032】一方、最初のネットリスト1は、その記述
要素である回路パターンが同じ詳細レベルに統一されて
いることにより、その作成に際して、回路パターンを使
い分けるといった負担が生じることはない。
【0033】図3は本発明の第2の実施例を示す。
【0034】上述した第1の実施例では、詳細モデル
(Mh1,Mh2,・・・)だけで記述されたネットリ
スト1の最適化を行っていたが、図3に示すように、寄
生素子までは考慮していない通常の複雑度の回路パター
ン(Mk1,Mk2,・・・)だけで記述されたネット
リスト1の最適化も行わせることができる。
【0035】すなわち、ネットリスト1内の回路パター
ン(Mk1,Mk2,・・・)をその機能によって分類
し、高周波域での機能が問題となる回路パターン(Mk
1)は寄生素子(Qm1,Qm2)まで考慮した詳細モ
デル(Mh1)に簡略化または詳細化処理させる一方、
高周波域での機能が問題とならない回路パターン(Mk
2)は簡略モデルMs2に簡略化または詳細化処理させ
る。これにより、シミュレーション処理の負担軽減と精
度向上を両立して達成できる実行用のネットリスト3を
得ることができる。
【0036】上述したように、この第2の実施例では、
回路パターンの機能認識をデータベース検索という比較
的単純な論理処理で行わせることができる。これによ
り、上記回路パターンの簡略化または詳細化処理を高効
率に行わせることができる。
【0037】図4は本発明の第3の実施例を示す。
【0038】同図に示す実施例では、ネットリスト1に
記述された回路パターン(Mh1,Mh2,・・・・)
の機能をその回路パターンの予備的なシミュレーション
によって判定する検証手段221を有し、この検証手段
221の判定に基づいて上記ネットリスト内の回路パタ
ーンを選択的に簡略モデルまたは詳細モデルに置き換え
る。この場合、変換手段23は、高周波域での特性が問
題とされないと判定された詳細回路パターン(Mh2)
をデータ蓄積手段211に格納されている簡略モデルま
たは詳細モデル(Ms2)に置き換える処理を行う。
【0039】上述したように、この第3の実施例では、
回路パターンの機能認識をデータベースに依存すること
なく行わせることができる。これにより、上記回路パタ
ーンの簡略化または詳細化処理を、データベース化され
ていない回路パターンに対しても、確実に行わせること
ができる。
【0040】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々簡略化または詳細化可能であることはいうまで
もない。
【0041】たとえば、構成情報として記述されたシス
テムの動作を模擬するシミュレーション装置であって、
上記構成情報の記述要素をなすモデルをその機能に応じ
て選択的に簡略化または詳細化する変更手段を備え、こ
の変更手段によって部分的に簡略化または詳細化された
構成情報をシミュレータに与えて実行させる一般的なシ
ミュレーション装置とすることも可能である。
【0042】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野である電子
回路のシミュレーションに適用した場合について説明し
たが、それに限定されるものではなく、たとえば自然現
象のシミュレーションにも適用できる。
【0043】
【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
【0044】すなわち、規模の大きな回路のシミュレー
ション時間をその精度を確保しつつ短縮させる、という
効果が得られる。
【図面の簡単な説明】
【図1】本発明の技術が適用されたシミュレーション装
置の第1の実施例を示す回路図
【図2】図1に示した装置の要部における動作例を示す
【図3】本発明の第2の実施例の要部を示す回路図
【図4】本発明の第3の実施例の要部を示す回路図
【図5】従来のシミュレーション装置の概要を示す回路
【図6】ネットリストの内容の一部を例示する図
【符号の説明】
1 簡略化または詳細化処理前のネットリスト 2 (回路パターン)変更部 3 簡略化または詳細化処理後のネットリスト 4 シミュレータ 5 シミュレーション結果 Mh1,Mh2 詳細な回路パターン Ms2 簡略化または詳細化されたモデル

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ネットリストとして表現された回路の動
    作を模擬するシミュレーション装置であって、上記ネッ
    トリストの記述要素をなす回路パターンをその機能に応
    じて選択する変更手段を備え、この変更手段によって部
    分的に変更されたネットリストを回路シミュレータに与
    えて実行させることを特徴とするシミュレーション装
    置。
  2. 【請求項2】 変更手段として、各種回路パターンをそ
    の機能情報とともにデータベース化して有するデータ蓄
    積手段と、ネットリストに記述された回路パターンの機
    能を上記データ蓄積手段のデータ検索によって認識する
    認識手段と、この認識手段の認識結果に基づいて上記ネ
    ットリスト内の回路パターンを選択的に変更する変換手
    段を備えた請求項1に記載のシミュレーション装置。
  3. 【請求項3】 ネットリストに記述された回路パターン
    の機能をその回路パターンの予備的なシミュレーション
    によって判定する検証手段と、この検証手段の判定に基
    づいて上記ネットリスト内の回路パターンを選択的に変
    更モデルに置き換える変換手段を備えた請求項1に記載
    のシミュレーション装置。
  4. 【請求項4】 構成情報として表現されたシステムの動
    作を模擬するシミュレーション装置であって、上記構成
    情報の記述要素をなすモデルをその機能に応じて選択的
    に変更する変更手段を備え、この変更手段によって部分
    的に変更された構成情報をシミュレータに与えて実行さ
    せることを特徴とするシミュレーション装置。
JP6030433A 1994-02-28 1994-02-28 シミュレーション装置 Pending JPH07239868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6030433A JPH07239868A (ja) 1994-02-28 1994-02-28 シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6030433A JPH07239868A (ja) 1994-02-28 1994-02-28 シミュレーション装置

Publications (1)

Publication Number Publication Date
JPH07239868A true JPH07239868A (ja) 1995-09-12

Family

ID=12303818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6030433A Pending JPH07239868A (ja) 1994-02-28 1994-02-28 シミュレーション装置

Country Status (1)

Country Link
JP (1) JPH07239868A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002259888A (ja) * 2000-12-25 2002-09-13 Toshiba Corp シミュレーション制御プログラム、方法及び装置
JP2012221389A (ja) * 2011-04-13 2012-11-12 Fuji Electric Co Ltd 回路シミュレーション方法および回路シミュレーション装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002259888A (ja) * 2000-12-25 2002-09-13 Toshiba Corp シミュレーション制御プログラム、方法及び装置
JP2012221389A (ja) * 2011-04-13 2012-11-12 Fuji Electric Co Ltd 回路シミュレーション方法および回路シミュレーション装置

Similar Documents

Publication Publication Date Title
US5051911A (en) Apparatus for effecting simulation of a logic circuit and method for producing a semiconductor device using the simulation approach
US6154719A (en) Logic simulation system and method
JP5265151B2 (ja) ゲートレベルでの動的シミュレーション方法及び装置
US6484292B1 (en) Incremental logic synthesis system for revisions of logic circuit designs
US6442740B1 (en) Clock signal analysis device and clock signal analysis method
US20060085172A1 (en) Transaction-based system and method for abstraction of hardware designs
JP3885274B2 (ja) シミュレーション用回路変換装置
JPH06274568A (ja) 階層図形データの展開方法
US20050039152A1 (en) Timing path detailer
US5528511A (en) Delay time verifier and delay time verification method for logic circuits
JPH07239868A (ja) シミュレーション装置
US7328415B2 (en) Modeling blocks of an integrated circuit for timing verification
JP2752923B2 (ja) 論理シミュレーション装置および論理回路情報作成方法
CN112417796A (zh) 兼容ip电路性能仿真的电压降分析方法、装置及电子设备
US6041168A (en) High-speed delay verification apparatus and method therefor
JPH10254930A (ja) 半導体素子の機能検証装置及びその機能検証方法
JPH09251483A (ja) セルライブラリ作成方法
JPH06243190A (ja) 論理シミュレータ
JP3105782B2 (ja) 電子回路の論理生成方法
JP2853431B2 (ja) 遅延解析結果表示方式
JP2001256273A (ja) 論理シミュレーション波形データ削減方法
JPH05216949A (ja) 電気系cadデータの検証方法
JP2000113006A (ja) 電子回路機能論理検証支援システム
JPH09146980A (ja) 論理遅延シミュレーション方法
JPH1139360A (ja) 論理合成支援方法およびシステム