JP2003058597A - 論理等価性検証装置及び論理等価性検証方法 - Google Patents
論理等価性検証装置及び論理等価性検証方法Info
- Publication number
- JP2003058597A JP2003058597A JP2001244382A JP2001244382A JP2003058597A JP 2003058597 A JP2003058597 A JP 2003058597A JP 2001244382 A JP2001244382 A JP 2001244382A JP 2001244382 A JP2001244382 A JP 2001244382A JP 2003058597 A JP2003058597 A JP 2003058597A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- logic circuit
- verification
- circuit
- fan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 基準論理回路と比較対象論理回路の論理等価
性検証をある程度高速に実施することができるが、比較
対象論理回路の一部を変更した場合（例えば、一つのセ
ルを入れ替えた場合）においても、論理等価性検証を最
初から実施する必要がある。このような場合には論理等
価性検証の検証効率が低下するなどの課題があった。 【解決手段】 比較対象論理回路の論理が一部変更され
たとき論理の影響が及ぶ要検証対象素子を抽出するとと
もに、その要検証対象素子に対するファンインコーンを
それぞれ抽出し、各ファンインコーンの入力を引数とす
る論理関数を相互に比較して、基準論理回路と比較対象
論理回路の等価性を検証する。
性検証をある程度高速に実施することができるが、比較
対象論理回路の一部を変更した場合（例えば、一つのセ
ルを入れ替えた場合）においても、論理等価性検証を最
初から実施する必要がある。このような場合には論理等
価性検証の検証効率が低下するなどの課題があった。 【解決手段】 比較対象論理回路の論理が一部変更され
たとき論理の影響が及ぶ要検証対象素子を抽出するとと
もに、その要検証対象素子に対するファンインコーンを
それぞれ抽出し、各ファンインコーンの入力を引数とす
る論理関数を相互に比較して、基準論理回路と比較対象
論理回路の等価性を検証する。
Description
【０００１】
【発明の属する技術分野】この発明は、基準論理回路と
比較対象論理回路が論理的に等価であることを数学的に
証明する論理等価性検証装置及び論理等価性検証方法に
関するものである。
比較対象論理回路が論理的に等価であることを数学的に
証明する論理等価性検証装置及び論理等価性検証方法に
関するものである。
【０００２】
【従来の技術】論理等価性検証は、従来の論理シミュレ
ータによる論理検証に比較して入力パターンを必要とせ
ず、非常に高速かつ網羅的に論理検証を行うことができ
るため、急速に広まりつつある。しかし、最近の回路の
大規模化や複雑化により、さほど大規模でなくとも論理
等価性検証に多大な時間がかかる回路が出現してきてい
る。また、論理等価性検証の基本アルゴリズムの特性に
より、さほど大規模でなくとも論理等価性検証に非常に
時間がかかる回路も存在する。そのような現状におい
て、現在の論理等価性検証は、論理変更が行われた際に
は、変更が回路の極一部であったとしても回路全体を読
み込み直し、最初から論理等価性検証を実行する必要が
あり、効率が悪かつた。
ータによる論理検証に比較して入力パターンを必要とせ
ず、非常に高速かつ網羅的に論理検証を行うことができ
るため、急速に広まりつつある。しかし、最近の回路の
大規模化や複雑化により、さほど大規模でなくとも論理
等価性検証に多大な時間がかかる回路が出現してきてい
る。また、論理等価性検証の基本アルゴリズムの特性に
より、さほど大規模でなくとも論理等価性検証に非常に
時間がかかる回路も存在する。そのような現状におい
て、現在の論理等価性検証は、論理変更が行われた際に
は、変更が回路の極一部であったとしても回路全体を読
み込み直し、最初から論理等価性検証を実行する必要が
あり、効率が悪かつた。
【０００３】また、論理等価性検証において、比較する
一方の回路がもう一方の回路に存在しない機能として、
例えば、テスト回路などを持つ場合、回路の特定部分を
定数設定して、当該機能を無効化する必要があるが、こ
の設定を忘れて等価検証を実施すると、大量の不一致が
発生し、解析に長時間を要することがあった。
一方の回路がもう一方の回路に存在しない機能として、
例えば、テスト回路などを持つ場合、回路の特定部分を
定数設定して、当該機能を無効化する必要があるが、こ
の設定を忘れて等価検証を実施すると、大量の不一致が
発生し、解析に長時間を要することがあった。
【０００４】図１０は従来の論理等価性検証装置を示す
構成図であり、図において、１は論理比較の基準となる
基準論理回路の回路接続情報、２は論理比較の対象とな
る比較対象論理回路の回路接続情報、３は論理等価性検
証に必要な情報（例えば、スキャン回路を無効にするた
めの定数設定）を付与する回路設定情報、４は基準論理
回路及び比較対象論理回路が使用する論理ゲートの機能
記述を格納するライブラリである。
構成図であり、図において、１は論理比較の基準となる
基準論理回路の回路接続情報、２は論理比較の対象とな
る比較対象論理回路の回路接続情報、３は論理等価性検
証に必要な情報（例えば、スキャン回路を無効にするた
めの定数設定）を付与する回路設定情報、４は基準論理
回路及び比較対象論理回路が使用する論理ゲートの機能
記述を格納するライブラリである。
【０００５】５は回路接続情報１，２や回路設定情報３
等を取り込んでマッピング部６に与えるデータ入力部、
６は基準論理回路の回路接続情報１や比較対象論理回路
の回路接続情報２等を参照して、その基準論理回路及び
比較対象論理回路に存在する論理素子間の対応付けを実
施するマッピング部、７はマッピング部６により対応付
けられた論理素子のうち、論理等価性検証の対象となる
論理素子（以下、検証対象素子という）に対するファン
インコーンを抽出するファンインコーン抽出部、８は各
ファンインコーンの入力を引数とする論理関数を相互に
比較して、基準論理回路と比較対象論理回路の等価性を
検証する論理等価性検証実行部である。
等を取り込んでマッピング部６に与えるデータ入力部、
６は基準論理回路の回路接続情報１や比較対象論理回路
の回路接続情報２等を参照して、その基準論理回路及び
比較対象論理回路に存在する論理素子間の対応付けを実
施するマッピング部、７はマッピング部６により対応付
けられた論理素子のうち、論理等価性検証の対象となる
論理素子（以下、検証対象素子という）に対するファン
インコーンを抽出するファンインコーン抽出部、８は各
ファンインコーンの入力を引数とする論理関数を相互に
比較して、基準論理回路と比較対象論理回路の等価性を
検証する論理等価性検証実行部である。
【０００６】次に動作について説明する。まず、マッピ
ング部６は、データ入力部５から基準論理回路の回路接
続情報１や比較対象論理回路の回路接続情報２等の提供
を受けると、図１１に示すように、基準論理回路及び比
較対象論理回路に存在する論理素子間の対応付けを実施
する。論理等価性検証は、一般的に、論理素子間の論理
を比較する検証手法であるため、基準論理回路及び比較
対象論理回路において前述の論理素子が１対１に対応し
ている必要がある。そのため、マッピング部６がその対
応をとるようにしている。なお、論理素子としては、フ
リップフロップ等の記憶素子、回路の機能や論理が不明
なブラックボックス、プライマリ入出力などが考えられ
る。
ング部６は、データ入力部５から基準論理回路の回路接
続情報１や比較対象論理回路の回路接続情報２等の提供
を受けると、図１１に示すように、基準論理回路及び比
較対象論理回路に存在する論理素子間の対応付けを実施
する。論理等価性検証は、一般的に、論理素子間の論理
を比較する検証手法であるため、基準論理回路及び比較
対象論理回路において前述の論理素子が１対１に対応し
ている必要がある。そのため、マッピング部６がその対
応をとるようにしている。なお、論理素子としては、フ
リップフロップ等の記憶素子、回路の機能や論理が不明
なブラックボックス、プライマリ入出力などが考えられ
る。
【０００７】ファンインコーン抽出部７は、マッピング
部６が論理素子間の対応付けを実施すると、検証対象素
子（基準論理回路及び比較対象論理回路に存在する論理
等価性検証の対象となる論理素子）に対するファンイン
コーンをそれぞれ抽出する。即ち、図１２に示すよう
に、検証対象素子（記憶素子、ブラックボックス、プラ
イマリ出力）から他の論理素子（記憶素子、ブラックボ
ックス、プライマリ入力）に到達するまで、基準論理回
路及び比較対象論理回路を入力側にトレースする。その
結果、他の論理素子の出力を入力として、検証対象素子
を出力とするファンインコーンを形成する。
部６が論理素子間の対応付けを実施すると、検証対象素
子（基準論理回路及び比較対象論理回路に存在する論理
等価性検証の対象となる論理素子）に対するファンイン
コーンをそれぞれ抽出する。即ち、図１２に示すよう
に、検証対象素子（記憶素子、ブラックボックス、プラ
イマリ出力）から他の論理素子（記憶素子、ブラックボ
ックス、プライマリ入力）に到達するまで、基準論理回
路及び比較対象論理回路を入力側にトレースする。その
結果、他の論理素子の出力を入力として、検証対象素子
を出力とするファンインコーンを形成する。
【０００８】論理等価性検証実行部８は、ファンインコ
ーン抽出部７が各検証対象素子についてファンインコー
ンを抽出すると、各検証対象素子の値をファンインコー
ンの入力を引数とする論理関数に変換する。そして、基
準論理回路及び比較対象論理回路においてマッピングさ
れた検証対象素子について、その論理関数が等価である
か否かを証明することにより、基準論理回路と比較対象
論理回路が論理的に等価であるか否かを検証する。
ーン抽出部７が各検証対象素子についてファンインコー
ンを抽出すると、各検証対象素子の値をファンインコー
ンの入力を引数とする論理関数に変換する。そして、基
準論理回路及び比較対象論理回路においてマッピングさ
れた検証対象素子について、その論理関数が等価である
か否かを証明することにより、基準論理回路と比較対象
論理回路が論理的に等価であるか否かを検証する。
【０００９】具体的には、図１３に示すように、検証対
象素子である記憶素子の値がＦ、当該記憶素子に対する
ファンインコーンがＦ１，・・・，Ｆｎの値を持つ記憶
素子、Ｉ１の値を持つプライマリ入力、Ｂ１の値を持つ
ブラックボックスであるとすると、論理等価性検証実行
部８は、基準論理回路における記憶素子の値Ｆを、ファ
ンインコーンの入力素子の値Ｆ１，・・・，Ｆｎ，Ｉ
１，Ｂ１を引数とする論理関数ｆgoldenで表す。 Ｆ＝ｆgolden（Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ１） （１）
象素子である記憶素子の値がＦ、当該記憶素子に対する
ファンインコーンがＦ１，・・・，Ｆｎの値を持つ記憶
素子、Ｉ１の値を持つプライマリ入力、Ｂ１の値を持つ
ブラックボックスであるとすると、論理等価性検証実行
部８は、基準論理回路における記憶素子の値Ｆを、ファ
ンインコーンの入力素子の値Ｆ１，・・・，Ｆｎ，Ｉ
１，Ｂ１を引数とする論理関数ｆgoldenで表す。 Ｆ＝ｆgolden（Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ１） （１）
【００１０】論理等価性検証実行部８は、同様にして、
比較対象論理回路における記憶素子の値Ｆを、ファンイ
ンコーンの入力素子の値Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ
１を引数とする論理関数ｆrevised で表す。 Ｆ＝ｆrevised （Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ１） （２）
比較対象論理回路における記憶素子の値Ｆを、ファンイ
ンコーンの入力素子の値Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ
１を引数とする論理関数ｆrevised で表す。 Ｆ＝ｆrevised （Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ１） （２）
【００１１】そして、論理等価性検証実行部８は、論理
関数ｆgoldenと論理関数ｆrevisedが等価な論理関数で
あることを証明することにより、当該記憶素子の論理が
等しいことを証明する。これを全検証対象素子に適用す
ることにより、基準論理回路と比較対象論理回路が論理
的に等価であることを証明する。
関数ｆgoldenと論理関数ｆrevisedが等価な論理関数で
あることを証明することにより、当該記憶素子の論理が
等しいことを証明する。これを全検証対象素子に適用す
ることにより、基準論理回路と比較対象論理回路が論理
的に等価であることを証明する。
【００１２】
【発明が解決しようとする課題】従来の論理等価性検証
装置は以上のように構成されているので、基準論理回路
と比較対象論理回路の論理等価性検証をある程度高速に
実施することができるが、比較対象論理回路の一部を変
更した場合（例えば、一つのセルを入れ替えた場合）に
おいても、論理等価性検証を最初から実施する必要があ
る。このような場合には論理等価性検証の検証効率が低
下するなどの課題があった。
装置は以上のように構成されているので、基準論理回路
と比較対象論理回路の論理等価性検証をある程度高速に
実施することができるが、比較対象論理回路の一部を変
更した場合（例えば、一つのセルを入れ替えた場合）に
おいても、論理等価性検証を最初から実施する必要があ
る。このような場合には論理等価性検証の検証効率が低
下するなどの課題があった。
【００１３】この発明は上記のような課題を解決するた
めになされたもので、比較対象論理回路の一部を変更し
た場合の論理等価性検証の検証効率を高めて、論理等価
性検証の高速化を図ることができる論理等価性検証装置
及び論理等価性検証方法を得ることを目的とする。
めになされたもので、比較対象論理回路の一部を変更し
た場合の論理等価性検証の検証効率を高めて、論理等価
性検証の高速化を図ることができる論理等価性検証装置
及び論理等価性検証方法を得ることを目的とする。
【００１４】
【課題を解決するための手段】この発明に係る論理等価
性検証装置は、比較対象論理回路の論理が一部変更され
たとき論理の影響が及ぶ対応論理素子を抽出する抽出手
段を設け、その抽出手段により抽出された対応論理素子
に対するファンインコーンをそれぞれ抽出し、各ファン
インコーンの入力を引数とする論理関数を相互に比較し
て、基準論理回路と比較対象論理回路の等価性を検証す
るようにしたものである。
性検証装置は、比較対象論理回路の論理が一部変更され
たとき論理の影響が及ぶ対応論理素子を抽出する抽出手
段を設け、その抽出手段により抽出された対応論理素子
に対するファンインコーンをそれぞれ抽出し、各ファン
インコーンの入力を引数とする論理関数を相互に比較し
て、基準論理回路と比較対象論理回路の等価性を検証す
るようにしたものである。
【００１５】この発明に係る論理等価性検証装置は、抽
出手段が、論理が変更された論理素子から論理回路を出
力側にトレースして、論理の影響が及ぶ対応論理素子を
抽出するようにしたものである。
出手段が、論理が変更された論理素子から論理回路を出
力側にトレースして、論理の影響が及ぶ対応論理素子を
抽出するようにしたものである。
【００１６】この発明に係る論理等価性検証装置は、抽
出手段が、基準論理回路の論理が一部変更された場合
も、論理の影響が及ぶ対応論理素子を抽出するようにし
たものである。
出手段が、基準論理回路の論理が一部変更された場合
も、論理の影響が及ぶ対応論理素子を抽出するようにし
たものである。
【００１７】この発明に係る論理等価性検証装置は、基
準論理回路又は比較対象論理回路の論理を変更する論理
回路エディタを設けたものである。
準論理回路又は比較対象論理回路の論理を変更する論理
回路エディタを設けたものである。
【００１８】この発明に係る論理等価性検証装置は、検
証手段により論理不一致の対応論理素子が検出される
と、その対応論理素子から論理回路を出力側にトレース
して、論理の影響が及ぶ対応論理素子を抽出するように
したものである。
証手段により論理不一致の対応論理素子が検出される
と、その対応論理素子から論理回路を出力側にトレース
して、論理の影響が及ぶ対応論理素子を抽出するように
したものである。
【００１９】この発明に係る論理等価性検証装置は、論
理不一致の対応論理素子を表示する表示手段を設けたも
のである。
理不一致の対応論理素子を表示する表示手段を設けたも
のである。
【００２０】この発明に係る論理等価性検証装置は、対
応の取れないファンインコーンの入力素子に各種パター
ンを印加して、その対応論理素子の論理が一致するパタ
ーンを特定するパターン特定手段を設けたものである。
応の取れないファンインコーンの入力素子に各種パター
ンを印加して、その対応論理素子の論理が一致するパタ
ーンを特定するパターン特定手段を設けたものである。
【００２１】この発明に係る論理等価性検証装置は、パ
ターン特定手段により特定されたパターンを印加したと
き、値が一定になるネットと当該ネットの値を提示する
提示手段を設けたものである。
ターン特定手段により特定されたパターンを印加したと
き、値が一定になるネットと当該ネットの値を提示する
提示手段を設けたものである。
【００２２】この発明に係る論理等価性検証方法は、比
較対象論理回路の論理が一部変更されたとき論理の影響
が及ぶ対応論理素子を抽出するとともに、その対応論理
素子に対するファンインコーンをそれぞれ抽出し、各フ
ァンインコーンの入力を引数とする論理関数を相互に比
較して、基準論理回路と比較対象論理回路の等価性を検
証するようにしたものである。
較対象論理回路の論理が一部変更されたとき論理の影響
が及ぶ対応論理素子を抽出するとともに、その対応論理
素子に対するファンインコーンをそれぞれ抽出し、各フ
ァンインコーンの入力を引数とする論理関数を相互に比
較して、基準論理回路と比較対象論理回路の等価性を検
証するようにしたものである。
【００２３】この発明に係る論理等価性検証方法は、論
理が変更された論理素子から論理回路を出力側にトレー
スして、論理の影響が及ぶ対応論理素子を抽出するよう
にしたものである。
理が変更された論理素子から論理回路を出力側にトレー
スして、論理の影響が及ぶ対応論理素子を抽出するよう
にしたものである。
【００２４】この発明に係る論理等価性検証方法は、対
応の取れないファンインコーンの入力素子に各種パター
ンを印加して、その対応論理素子の論理が一致するパタ
ーンを特定するようにしたものである。
応の取れないファンインコーンの入力素子に各種パター
ンを印加して、その対応論理素子の論理が一致するパタ
ーンを特定するようにしたものである。
【００２５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による論
理等価性検証装置を示す構成図であり、図において、１
１は論理比較の基準となる基準論理回路の回路接続情
報、１２は論理比較の対象となる比較対象論理回路の回
路接続情報、１３は論理等価性検証に必要な情報（例え
ば、スキャン回路を無効にするための定数設定）を付与
する回路設定情報、１４は基準論理回路及び比較対象論
理回路が使用する論理ゲートの機能記述を格納するライ
ブラリである。
説明する。 実施の形態１．図１はこの発明の実施の形態１による論
理等価性検証装置を示す構成図であり、図において、１
１は論理比較の基準となる基準論理回路の回路接続情
報、１２は論理比較の対象となる比較対象論理回路の回
路接続情報、１３は論理等価性検証に必要な情報（例え
ば、スキャン回路を無効にするための定数設定）を付与
する回路設定情報、１４は基準論理回路及び比較対象論
理回路が使用する論理ゲートの機能記述を格納するライ
ブラリである。
【００２６】１５は回路接続情報１１，１２や回路設定
情報１３等を取り込んでマッピング部１６に与えるデー
タ入力部、１６は基準論理回路の回路接続情報１１や比
較対象論理回路の回路接続情報１２等を参照して、その
基準論理回路及び比較対象論理回路に存在する論理素子
間の対応付けを実施するマッピング部（マッピング手
段）、１７は比較対象論理回路の論理変更を示す論理変
更情報、１８は論理変更情報１７を参照して、論理変更
の影響が及ぶ論理素子（以下、要検証対象素子という）
を抽出する要検証対象素子抽出部（抽出手段）である。
情報１３等を取り込んでマッピング部１６に与えるデー
タ入力部、１６は基準論理回路の回路接続情報１１や比
較対象論理回路の回路接続情報１２等を参照して、その
基準論理回路及び比較対象論理回路に存在する論理素子
間の対応付けを実施するマッピング部（マッピング手
段）、１７は比較対象論理回路の論理変更を示す論理変
更情報、１８は論理変更情報１７を参照して、論理変更
の影響が及ぶ論理素子（以下、要検証対象素子という）
を抽出する要検証対象素子抽出部（抽出手段）である。
【００２７】１９は要検証対象素子抽出部１８により抽
出された各要検証対象素子に対するファンインコーンを
抽出するファンインコーン抽出部、２０は各ファンイン
コーンの入力を引数とする論理関数を相互に比較して、
基準論理回路と比較対象論理回路の等価性を検証する論
理等価性検証実行部である。なお、ファンインコーン抽
出部１９及び論理等価性検証実行部２０から検証手段が
構成されている。図３はこの発明の実施の形態１による
論理等価性検証方法を示すフローチャートである。
出された各要検証対象素子に対するファンインコーンを
抽出するファンインコーン抽出部、２０は各ファンイン
コーンの入力を引数とする論理関数を相互に比較して、
基準論理回路と比較対象論理回路の等価性を検証する論
理等価性検証実行部である。なお、ファンインコーン抽
出部１９及び論理等価性検証実行部２０から検証手段が
構成されている。図３はこの発明の実施の形態１による
論理等価性検証方法を示すフローチャートである。
【００２８】次に動作について説明する。まず、マッピ
ング部１６は、データ入力部１５から基準論理回路の回
路接続情報１１や比較対象論理回路の回路接続情報１２
等の提供を受けると、図３に示すように、基準論理回路
及び比較対象論理回路に存在する論理素子間の対応付け
を実施する（ステップＳＴ１）。論理等価性検証は、一
般的に、論理素子間の論理を比較する検証手法であるた
め、基準論理回路及び比較対象論理回路において前述の
論理素子が１対１に対応している必要がある。そのた
め、マッピング部１６がその対応をとるようにしてい
る。なお、論理素子としては、フリップフロップ等の記
憶素子、回路の機能や論理が不明なブラックボックス、
プライマリ入出力などが考えられる。
ング部１６は、データ入力部１５から基準論理回路の回
路接続情報１１や比較対象論理回路の回路接続情報１２
等の提供を受けると、図３に示すように、基準論理回路
及び比較対象論理回路に存在する論理素子間の対応付け
を実施する（ステップＳＴ１）。論理等価性検証は、一
般的に、論理素子間の論理を比較する検証手法であるた
め、基準論理回路及び比較対象論理回路において前述の
論理素子が１対１に対応している必要がある。そのた
め、マッピング部１６がその対応をとるようにしてい
る。なお、論理素子としては、フリップフロップ等の記
憶素子、回路の機能や論理が不明なブラックボックス、
プライマリ入出力などが考えられる。
【００２９】要検証対象素子抽出部１８は、比較対象論
理回路の論理が一部変更された場合、論理変更情報１７
を参照して、論理変更の影響が及ぶ要検証対象素子（基
準論理回路及び比較対象論理回路に存在する論理等価性
検証の対象となる論理素子）を抽出する（ステップＳＴ
２）。即ち、論理変更の影響が及ぶ要検証対象素子は、
論理が変更された論理素子（論理変更部分）の出力側に
位置する論理素子であるので、図２に示すように、論理
が変更された論理素子から他の論理素子に到達するま
で、比較対象論理回路等を出力側にトレースして、論理
の影響が及ぶ要検証対象素子を抽出する。
理回路の論理が一部変更された場合、論理変更情報１７
を参照して、論理変更の影響が及ぶ要検証対象素子（基
準論理回路及び比較対象論理回路に存在する論理等価性
検証の対象となる論理素子）を抽出する（ステップＳＴ
２）。即ち、論理変更の影響が及ぶ要検証対象素子は、
論理が変更された論理素子（論理変更部分）の出力側に
位置する論理素子であるので、図２に示すように、論理
が変更された論理素子から他の論理素子に到達するま
で、比較対象論理回路等を出力側にトレースして、論理
の影響が及ぶ要検証対象素子を抽出する。
【００３０】ファンインコーン抽出部１９は、要検証対
象素子抽出部１８が基準論理回路及び比較対象論理回路
における要検証対象素子を抽出すると、各要検証対象素
子に対するファンインコーンをそれぞれ抽出する（ステ
ップＳＴ３）。即ち、図２に示すように、要検証対象素
子（記憶素子、ブラックボックス、プライマリ出力）か
ら他の論理素子（記憶素子、ブラックボックス、プライ
マリ入力）に到達するまで、基準論理回路及び比較対象
論理回路を入力側にトレースする。その結果、他の論理
素子の出力を入力として、要検証対象素子を出力とする
ファンインコーンを形成する。
象素子抽出部１８が基準論理回路及び比較対象論理回路
における要検証対象素子を抽出すると、各要検証対象素
子に対するファンインコーンをそれぞれ抽出する（ステ
ップＳＴ３）。即ち、図２に示すように、要検証対象素
子（記憶素子、ブラックボックス、プライマリ出力）か
ら他の論理素子（記憶素子、ブラックボックス、プライ
マリ入力）に到達するまで、基準論理回路及び比較対象
論理回路を入力側にトレースする。その結果、他の論理
素子の出力を入力として、要検証対象素子を出力とする
ファンインコーンを形成する。
【００３１】論理等価性検証実行部２０は、ファンイン
コーン抽出部１９が各要検証対象素子についてファンイ
ンコーンを抽出すると、各要検証対象素子の値をファン
インコーンの入力を引数とする論理関数に変換する（ス
テップＳＴ４）。そして、基準論理回路及び比較対象論
理回路においてマッピングされた要検証対象素子につい
て、その論理関数が等価であるか否かを証明することに
より、基準論理回路と比較対象論理回路が論理的に等価
であるか否かを検証する（ステップＳＴ５）。
コーン抽出部１９が各要検証対象素子についてファンイ
ンコーンを抽出すると、各要検証対象素子の値をファン
インコーンの入力を引数とする論理関数に変換する（ス
テップＳＴ４）。そして、基準論理回路及び比較対象論
理回路においてマッピングされた要検証対象素子につい
て、その論理関数が等価であるか否かを証明することに
より、基準論理回路と比較対象論理回路が論理的に等価
であるか否かを検証する（ステップＳＴ５）。
【００３２】具体的には、図１３に示すように、要検証
対象素子である記憶素子の値がＦ、当該記憶素子に対す
るファンインコーンがＦ１，・・・，Ｆｎの値を持つ記
憶素子、Ｉ１の値を持つプライマリ入力、Ｂ１の値を持
つブラックボックスであるとすると、論理等価性検証実
行部２０は、基準論理回路における記憶素子の値Ｆを、
ファンインコーンの入力素子の値Ｆ１，・・・，Ｆｎ，
Ｉ１，Ｂ１を引数とする論理関数ｆgoldenで表す。 Ｆ＝ｆgolden（Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ１） （３）
対象素子である記憶素子の値がＦ、当該記憶素子に対す
るファンインコーンがＦ１，・・・，Ｆｎの値を持つ記
憶素子、Ｉ１の値を持つプライマリ入力、Ｂ１の値を持
つブラックボックスであるとすると、論理等価性検証実
行部２０は、基準論理回路における記憶素子の値Ｆを、
ファンインコーンの入力素子の値Ｆ１，・・・，Ｆｎ，
Ｉ１，Ｂ１を引数とする論理関数ｆgoldenで表す。 Ｆ＝ｆgolden（Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ１） （３）
【００３３】論理等価性検証実行部２０は、同様にし
て、比較対象論理回路における記憶素子の値Ｆを、ファ
ンインコーンの入力素子の値Ｆ１，・・・，Ｆｎ，Ｉ
１，Ｂ１を引数とする論理関数ｆrevised で表す。 Ｆ＝ｆrevised （Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ１） （４）
て、比較対象論理回路における記憶素子の値Ｆを、ファ
ンインコーンの入力素子の値Ｆ１，・・・，Ｆｎ，Ｉ
１，Ｂ１を引数とする論理関数ｆrevised で表す。 Ｆ＝ｆrevised （Ｆ１，・・・，Ｆｎ，Ｉ１，Ｂ１） （４）
【００３４】そして、論理等価性検証実行部２０は、論
理関数ｆgoldenと論理関数ｆrevise d が等価な論理関数
であることを証明することにより、当該記憶素子の論理
が等しいことを証明する。これを全要検証対象素子に適
用することにより、基準論理回路と比較対象論理回路が
論理的に等価であることを証明する。
理関数ｆgoldenと論理関数ｆrevise d が等価な論理関数
であることを証明することにより、当該記憶素子の論理
が等しいことを証明する。これを全要検証対象素子に適
用することにより、基準論理回路と比較対象論理回路が
論理的に等価であることを証明する。
【００３５】以上で明らかなように、この実施の形態１
によれば、比較対象論理回路の論理が一部変更されたと
き論理の影響が及ぶ要検証対象素子を抽出するととも
に、その要検証対象素子に対するファンインコーンをそ
れぞれ抽出し、各ファンインコーンの入力を引数とする
論理関数を相互に比較して、基準論理回路と比較対象論
理回路の等価性を検証するように構成したので、論理等
価性検証を最初から実施することなく、基準論理回路と
比較対象論理回路の等価性を検証することができる。し
たがって、比較対象論理回路の一部を変更した場合の論
理等価性検証の検証効率が高まるため、論理等価性検証
の高速化を図ることができる効果を奏する。
によれば、比較対象論理回路の論理が一部変更されたと
き論理の影響が及ぶ要検証対象素子を抽出するととも
に、その要検証対象素子に対するファンインコーンをそ
れぞれ抽出し、各ファンインコーンの入力を引数とする
論理関数を相互に比較して、基準論理回路と比較対象論
理回路の等価性を検証するように構成したので、論理等
価性検証を最初から実施することなく、基準論理回路と
比較対象論理回路の等価性を検証することができる。し
たがって、比較対象論理回路の一部を変更した場合の論
理等価性検証の検証効率が高まるため、論理等価性検証
の高速化を図ることができる効果を奏する。
【００３６】なお、この実施の形態１では、比較対象論
理回路の論理が一部変更されたとき論理の影響が及ぶ要
検証対象素子を抽出するものについて示したが、基準論
理回路の論理が一部変更されたとき論理の影響が及ぶ要
検証対象素子を抽出するようにしてもよく、同様の効果
を奏することができる。
理回路の論理が一部変更されたとき論理の影響が及ぶ要
検証対象素子を抽出するものについて示したが、基準論
理回路の論理が一部変更されたとき論理の影響が及ぶ要
検証対象素子を抽出するようにしてもよく、同様の効果
を奏することができる。
【００３７】実施の形態２．図４はこの発明の実施の形
態２による論理等価性検証装置を示す構成図であり、図
において、図１と同一符号は同一又は相当部分を示すの
で説明を省略する。２１は基準論理回路の論理を変更
し、その論理変更情報２３を要検証対象素子抽出部１８
に出力する基準論理回路エディタ、２２は比較対象論理
回路の論理を変更し、その論理変更情報１７を要検証対
象素子抽出部１８に出力する比較対象論理回路エディタ
である。
態２による論理等価性検証装置を示す構成図であり、図
において、図１と同一符号は同一又は相当部分を示すの
で説明を省略する。２１は基準論理回路の論理を変更
し、その論理変更情報２３を要検証対象素子抽出部１８
に出力する基準論理回路エディタ、２２は比較対象論理
回路の論理を変更し、その論理変更情報１７を要検証対
象素子抽出部１８に出力する比較対象論理回路エディタ
である。
【００３８】なお、基準論理回路エディタ２１及び比較
対象論理回路エディタ２２は、テキストベースでネット
リスト、ＲＴＬ（Ｒｅｇｉｓｔｅｒ Ｔｒａｎｓｆｅｒ
Ｌｅｖｅｌ）記述を編集するタイプのエディタ、スケ
マティックを画面に表示して編集するタイプのエディタ
など、論理を変更できるエディタであれば種類を問わな
いが、論理変更後の回路接続情報と論理変更箇所を出力
する機能を有する必要がある。
対象論理回路エディタ２２は、テキストベースでネット
リスト、ＲＴＬ（Ｒｅｇｉｓｔｅｒ Ｔｒａｎｓｆｅｒ
Ｌｅｖｅｌ）記述を編集するタイプのエディタ、スケ
マティックを画面に表示して編集するタイプのエディタ
など、論理を変更できるエディタであれば種類を問わな
いが、論理変更後の回路接続情報と論理変更箇所を出力
する機能を有する必要がある。
【００３９】次に動作について説明する。上記実施の形
態１では、比較対象論理回路の論理変更情報１７が外部
から与えられるものについて示したが、基準論理回路エ
ディタ２１及び比較対象論理回路エディタ２２を用い
て、基準論理回路や比較対象論理回路の論理を変更する
ようにしてもよい。これにより、論理等価性検証装置の
内部処理で、基準論理回路や比較対象論理回路の論理を
変更することができるので、論理変更の効率が向上する
効果が得られる。
態１では、比較対象論理回路の論理変更情報１７が外部
から与えられるものについて示したが、基準論理回路エ
ディタ２１及び比較対象論理回路エディタ２２を用い
て、基準論理回路や比較対象論理回路の論理を変更する
ようにしてもよい。これにより、論理等価性検証装置の
内部処理で、基準論理回路や比較対象論理回路の論理を
変更することができるので、論理変更の効率が向上する
効果が得られる。
【００４０】実施の形態３．図５はこの発明の実施の形
態３による論理等価性検証装置を示す構成図であり、図
において、図１と同一符号は同一又は相当部分を示すの
で説明を省略する。２４は図１の論理等価性検証実行部
２０と同様の機能を有するとともに、論理不一致の要検
証対象素子を示す不一致情報を出力する論理等価性検証
実行部（検証手段）、２５は図１の要検証対象素子抽出
部１８と同様の機能を有するとともに、論理等価性検証
実行部２４から不一致情報を受けると、その不一致情報
が示す論理不一致の要検証対象素子から論理回路を出力
側にトレースして、論理の影響が及ぶ要検証対象素子を
抽出する要検証対象素子抽出部（抽出手段）、２６は論
理不一致の要検証対象素子を表示する不一致要検証対象
素子表示部（表示手段）である。
態３による論理等価性検証装置を示す構成図であり、図
において、図１と同一符号は同一又は相当部分を示すの
で説明を省略する。２４は図１の論理等価性検証実行部
２０と同様の機能を有するとともに、論理不一致の要検
証対象素子を示す不一致情報を出力する論理等価性検証
実行部（検証手段）、２５は図１の要検証対象素子抽出
部１８と同様の機能を有するとともに、論理等価性検証
実行部２４から不一致情報を受けると、その不一致情報
が示す論理不一致の要検証対象素子から論理回路を出力
側にトレースして、論理の影響が及ぶ要検証対象素子を
抽出する要検証対象素子抽出部（抽出手段）、２６は論
理不一致の要検証対象素子を表示する不一致要検証対象
素子表示部（表示手段）である。
【００４１】次に動作について説明する。上記実施の形
態１と同様にして、論理等価性検証実行部２４が要検証
対象素子の論理を検証するが、その要検証対象素子の論
理が等しくない場合がある。その場合、この実施の形態
３では、論理等価性検証実行部２４が論理不一致の要検
証対象素子を示す不一致情報を出力する。
態１と同様にして、論理等価性検証実行部２４が要検証
対象素子の論理を検証するが、その要検証対象素子の論
理が等しくない場合がある。その場合、この実施の形態
３では、論理等価性検証実行部２４が論理不一致の要検
証対象素子を示す不一致情報を出力する。
【００４２】要検証対象素子抽出部２５は、論理等価性
検証実行部２４から不一致情報を受けると、その不一致
情報を論理変更情報１７と同様に扱う。即ち、その不一
致情報が示す論理不一致の要検証対象素子から論理回路
を出力側にトレースして、論理の影響が及ぶ要検証対象
素子を抽出する。これにより、ファンインコーン抽出部
１９が要検証対象素子についてファンインコーンを抽出
して、論理等価性検証実行部２４が要検証対象素子の論
理を検証する。
検証実行部２４から不一致情報を受けると、その不一致
情報を論理変更情報１７と同様に扱う。即ち、その不一
致情報が示す論理不一致の要検証対象素子から論理回路
を出力側にトレースして、論理の影響が及ぶ要検証対象
素子を抽出する。これにより、ファンインコーン抽出部
１９が要検証対象素子についてファンインコーンを抽出
して、論理等価性検証実行部２４が要検証対象素子の論
理を検証する。
【００４３】この実施の形態３では、論理等価性検証実
行部２４が論理不一致の要検証対象素子を検出しなくな
るまで、上記に示すように、要検証対象素子抽出部２
５，ファンインコーン抽出部１９及び論理等価性検証実
行部２４が処理を繰り返し実行する。不一致要検証対象
素子表示部２６は、論理等価性検証実行部２４から不一
致情報を受けると、その不一致情報にしたがって論理不
一致の要検証対象素子を表示する。
行部２４が論理不一致の要検証対象素子を検出しなくな
るまで、上記に示すように、要検証対象素子抽出部２
５，ファンインコーン抽出部１９及び論理等価性検証実
行部２４が処理を繰り返し実行する。不一致要検証対象
素子表示部２６は、論理等価性検証実行部２４から不一
致情報を受けると、その不一致情報にしたがって論理不
一致の要検証対象素子を表示する。
【００４４】以上で明らかなように、この実施の形態３
によれば、図６に示すように、論理変更が伝播するパス
を、検証対象素子を越えて表示することができるため、
論理変更が影響する回路の範囲を特定することができる
効果を奏する。なお、実際の設計においては、例えば、
あるプライマリ出力の極性を変える目的で、回路内部の
ある論理素子の極性を変更することがよく行われる（例
えば、インバータ→バッファ）。本検証手法を使用すれ
ば、当該論理変更の影響が所望のプライマリ出力に及ぶ
か否か、あるいは、当該論理変更が所望以外のプライマ
リ出力に影響していないか否かを検証することができる
ようになる。
によれば、図６に示すように、論理変更が伝播するパス
を、検証対象素子を越えて表示することができるため、
論理変更が影響する回路の範囲を特定することができる
効果を奏する。なお、実際の設計においては、例えば、
あるプライマリ出力の極性を変える目的で、回路内部の
ある論理素子の極性を変更することがよく行われる（例
えば、インバータ→バッファ）。本検証手法を使用すれ
ば、当該論理変更の影響が所望のプライマリ出力に及ぶ
か否か、あるいは、当該論理変更が所望以外のプライマ
リ出力に影響していないか否かを検証することができる
ようになる。
【００４５】実施の形態４．図７はこの発明の実施の形
態４による論理等価性検証装置を示す構成図であり、図
において、図１と同一符号は同一又は相当部分を示すの
で説明を省略する。２７は論理等価性検証実行部２０に
より検出された基準論理回路及び比較対象論理回路にお
ける論理不一致の要検証対象素子に対するファンインコ
ーンをそれぞれ抽出するファンインコーン抽出部、２８
は各ファンインコーンの入力素子間の対応付けを実施す
る一方、対応の取れないファンインコーンの入力素子を
抽出する非マッピング入力抽出部である。
態４による論理等価性検証装置を示す構成図であり、図
において、図１と同一符号は同一又は相当部分を示すの
で説明を省略する。２７は論理等価性検証実行部２０に
より検出された基準論理回路及び比較対象論理回路にお
ける論理不一致の要検証対象素子に対するファンインコ
ーンをそれぞれ抽出するファンインコーン抽出部、２８
は各ファンインコーンの入力素子間の対応付けを実施す
る一方、対応の取れないファンインコーンの入力素子を
抽出する非マッピング入力抽出部である。
【００４６】２９は非マッピング入力抽出部２８により
抽出された対応の取れないファンインコーンの入力素子
に各種の入力パターンを印加する入力パターン印加部、
３０は入力パターン印加部２９が各種の入力パターンを
印加したとき、上記要検証対象素子の論理が一致する入
力パターンを特定する論理等価性検証実行部である。な
お、ファンインコーン抽出部２７、非マッピング入力抽
出部２８、入力パターン印加部２９及び論理等価性検証
実行部３０からパターン特定手段が構成されている。３
１は論理等価性検証実行部３０により特定された入力パ
ターンを印加したとき、値が一定になるネットと当該ネ
ットの値を提示する結果提示部（提示手段）である。
抽出された対応の取れないファンインコーンの入力素子
に各種の入力パターンを印加する入力パターン印加部、
３０は入力パターン印加部２９が各種の入力パターンを
印加したとき、上記要検証対象素子の論理が一致する入
力パターンを特定する論理等価性検証実行部である。な
お、ファンインコーン抽出部２７、非マッピング入力抽
出部２８、入力パターン印加部２９及び論理等価性検証
実行部３０からパターン特定手段が構成されている。３
１は論理等価性検証実行部３０により特定された入力パ
ターンを印加したとき、値が一定になるネットと当該ネ
ットの値を提示する結果提示部（提示手段）である。
【００４７】次に動作について説明する。従来の論理等
価性検証方法は、基準論理回路及び比較対象論理回路に
おいてマッピングされた検証対象素子に対してファンイ
ンコーンを抽出し、当該検証対象素子を、ファンインコ
ーンの入力を引数とする論理関数として表現し、基準論
理回路と比較対象論理回路とにおいて、その論理関数が
論理的に等しいことを証明する手法である。したがっ
て、基準論理回路及び比較対象論理回路において、ある
検証対象素子に対するファンインコーンの入力は１対１
にマッピングされている必要がある。
価性検証方法は、基準論理回路及び比較対象論理回路に
おいてマッピングされた検証対象素子に対してファンイ
ンコーンを抽出し、当該検証対象素子を、ファンインコ
ーンの入力を引数とする論理関数として表現し、基準論
理回路と比較対象論理回路とにおいて、その論理関数が
論理的に等しいことを証明する手法である。したがっ
て、基準論理回路及び比較対象論理回路において、ある
検証対象素子に対するファンインコーンの入力は１対１
にマッピングされている必要がある。
【００４８】しかし、実際の回路において論理等価性検
証を実行した場合、ファンインコーンの入力のマッピン
グが取れておらず、不一致が多発する場合がある。図８
に示す回路例の場合、Ｆ２という検証対象素子に対し、
基準論理回路のファンインコーンの入力はＦ１となる一
方、比較対象論理回路のファンインコーンの入力はＦ
１，Ａ，Ｂとなり、ファンインコーンの入力のマッピン
グが取れず、検証対象素子Ｆ２は不一致という結果にな
る。
証を実行した場合、ファンインコーンの入力のマッピン
グが取れておらず、不一致が多発する場合がある。図８
に示す回路例の場合、Ｆ２という検証対象素子に対し、
基準論理回路のファンインコーンの入力はＦ１となる一
方、比較対象論理回路のファンインコーンの入力はＦ
１，Ａ，Ｂとなり、ファンインコーンの入力のマッピン
グが取れず、検証対象素子Ｆ２は不一致という結果にな
る。
【００４９】通常このような状況は、例えば、比較対象
論理回路に、基準論理回路には無いテスト回路等を付加
している場合に多く発生する。この場合、テスト回路を
無効にするように比較対象論理回路の特定部分を定数設
定して（図８の例の場合、ｎｅｔ１を１に設定する）、
論理等価性検証を実行する必要があるが、この設定を忘
れて実行した場合に不一致が発生する。当該回路の設計
者であれば、定数設定すべき場所は簡単に特定できる
が、設計者と別の技術者が検証を行う場合、定数設定す
べき場所が簡単に特定できず、解析に多大な時間を要す
ることがある。そこで、ファンインコーンの入力のマッ
ピングが取れないために不一致となった検証対象素子に
対して、下記に示すような処理を実施し、定数設定すべ
き個所及び定数値を特定し、検証効率を向上させるよう
にする。
論理回路に、基準論理回路には無いテスト回路等を付加
している場合に多く発生する。この場合、テスト回路を
無効にするように比較対象論理回路の特定部分を定数設
定して（図８の例の場合、ｎｅｔ１を１に設定する）、
論理等価性検証を実行する必要があるが、この設定を忘
れて実行した場合に不一致が発生する。当該回路の設計
者であれば、定数設定すべき場所は簡単に特定できる
が、設計者と別の技術者が検証を行う場合、定数設定す
べき場所が簡単に特定できず、解析に多大な時間を要す
ることがある。そこで、ファンインコーンの入力のマッ
ピングが取れないために不一致となった検証対象素子に
対して、下記に示すような処理を実施し、定数設定すべ
き個所及び定数値を特定し、検証効率を向上させるよう
にする。
【００５０】ファンインコーン抽出部２７は、論理等価
性検証実行部２０が基準論理回路及び比較対象論理回路
において、論理不一致の要検証対象素子を検出すると、
論理不一致の要検証対象素子に対するファンインコーン
をそれぞれ抽出する。非マッピング入力抽出部２８は、
ファンインコーン抽出部２７が各要検証対象素子に対す
るファンインコーンを抽出すると、各ファンインコーン
の入力素子間の対応付けを実施する。そして、このよう
な対応付けを実施しても、対応の取れないファンインコ
ーンの入力素子を抽出する。
性検証実行部２０が基準論理回路及び比較対象論理回路
において、論理不一致の要検証対象素子を検出すると、
論理不一致の要検証対象素子に対するファンインコーン
をそれぞれ抽出する。非マッピング入力抽出部２８は、
ファンインコーン抽出部２７が各要検証対象素子に対す
るファンインコーンを抽出すると、各ファンインコーン
の入力素子間の対応付けを実施する。そして、このよう
な対応付けを実施しても、対応の取れないファンインコ
ーンの入力素子を抽出する。
【００５１】入力パターン印加部２９は、非マッピング
入力抽出部２８が対応の取れないファンインコーンの入
力素子を抽出すると、その入力素子に各種の入力パター
ンを印加する。論理等価性検証実行部３０は、入力パタ
ーン印加部２９が各種の入力パターンを印加したとき、
上記の要検証対象素子の論理が一致する入力パターンを
特定する。結果提示部３１は、論理等価性検証実行部３
０により特定された入力パターンを印加したとき、値が
一定になるネット（論理等価性検証を行う上で、定数設
定すべき候補となるネット）と当該ネットの値を提示す
る。
入力抽出部２８が対応の取れないファンインコーンの入
力素子を抽出すると、その入力素子に各種の入力パター
ンを印加する。論理等価性検証実行部３０は、入力パタ
ーン印加部２９が各種の入力パターンを印加したとき、
上記の要検証対象素子の論理が一致する入力パターンを
特定する。結果提示部３１は、論理等価性検証実行部３
０により特定された入力パターンを印加したとき、値が
一定になるネット（論理等価性検証を行う上で、定数設
定すべき候補となるネット）と当該ネットの値を提示す
る。
【００５２】以下、図８及び図９を用いて具体的に説明
する。検証対象素子Ｆ２に対するファンインコーンの入
力を考えた場合、比較対象論理回路では、プライマリ入
力Ａ，Ｂがマッピングの取れないファンインコーンの入
力となり、論理等価性の検証結果は不一致になる。そこ
で、比較対象論理回路において、プライマリ入力Ａ，Ｂ
に対する全入力パターン（（Ａ，Ｂ）＝（０，０）
（０，１）（１，０）（１，１））に対して、論理等価
性検証を実行する。
する。検証対象素子Ｆ２に対するファンインコーンの入
力を考えた場合、比較対象論理回路では、プライマリ入
力Ａ，Ｂがマッピングの取れないファンインコーンの入
力となり、論理等価性の検証結果は不一致になる。そこ
で、比較対象論理回路において、プライマリ入力Ａ，Ｂ
に対する全入力パターン（（Ａ，Ｂ）＝（０，０）
（０，１）（１，０）（１，１））に対して、論理等価
性検証を実行する。
【００５３】その結果、図９に示す通り、プライマリ入
力Ａ，Ｂに対する入力パターン（０，０）（０，１）
（１，０）の場合において、論理等価性の検証結果が一
致になる。その入力パターン（０，０）（０，１）
（１，０）に対して、ｎｅｔ１の値は“１”で一定にな
るため、結果提示部３１は、ネット名としてｎｅｔ１、
対応する値として“１”を出力する。図８の回路におい
ては、ｎｅｔ１を“１”に設定して論理等価性検証を実
行すべきという結果が得られる。
力Ａ，Ｂに対する入力パターン（０，０）（０，１）
（１，０）の場合において、論理等価性の検証結果が一
致になる。その入力パターン（０，０）（０，１）
（１，０）に対して、ｎｅｔ１の値は“１”で一定にな
るため、結果提示部３１は、ネット名としてｎｅｔ１、
対応する値として“１”を出力する。図８の回路におい
ては、ｎｅｔ１を“１”に設定して論理等価性検証を実
行すべきという結果が得られる。
【００５４】
【発明の効果】以上のように、この発明によれば、比較
対象論理回路の論理が一部変更されたとき論理の影響が
及ぶ対応論理素子を抽出する抽出手段を設け、その抽出
手段により抽出された対応論理素子に対するファンイン
コーンをそれぞれ抽出し、各ファンインコーンの入力を
引数とする論理関数を相互に比較して、基準論理回路と
比較対象論理回路の等価性を検証するように構成したの
で、比較対象論理回路の一部を変更した場合の論理等価
性検証の検証効率を高めて、論理等価性検証の高速化を
図ることができる効果がある。
対象論理回路の論理が一部変更されたとき論理の影響が
及ぶ対応論理素子を抽出する抽出手段を設け、その抽出
手段により抽出された対応論理素子に対するファンイン
コーンをそれぞれ抽出し、各ファンインコーンの入力を
引数とする論理関数を相互に比較して、基準論理回路と
比較対象論理回路の等価性を検証するように構成したの
で、比較対象論理回路の一部を変更した場合の論理等価
性検証の検証効率を高めて、論理等価性検証の高速化を
図ることができる効果がある。
【００５５】この発明によれば、抽出手段が、論理が変
更された論理素子から論理回路を出力側にトレースし
て、論理の影響が及ぶ対応論理素子を抽出するように構
成したので、簡単に論理の影響が及ぶ対応論理素子を抽
出することができる効果がある。
更された論理素子から論理回路を出力側にトレースし
て、論理の影響が及ぶ対応論理素子を抽出するように構
成したので、簡単に論理の影響が及ぶ対応論理素子を抽
出することができる効果がある。
【００５６】この発明によれば、抽出手段が、基準論理
回路の論理が一部変更された場合も、論理の影響が及ぶ
対応論理素子を抽出するように構成したので、基準論理
回路の一部を変更した場合の論理等価性検証の検証効率
を高めて、論理等価性検証の高速化を図ることができる
効果がある。
回路の論理が一部変更された場合も、論理の影響が及ぶ
対応論理素子を抽出するように構成したので、基準論理
回路の一部を変更した場合の論理等価性検証の検証効率
を高めて、論理等価性検証の高速化を図ることができる
効果がある。
【００５７】この発明によれば、基準論理回路又は比較
対象論理回路の論理を変更する論理回路エディタを設け
るように構成したので、効率よく論理変更を実施するこ
とができる効果がある。
対象論理回路の論理を変更する論理回路エディタを設け
るように構成したので、効率よく論理変更を実施するこ
とができる効果がある。
【００５８】この発明によれば、検証手段により論理不
一致の対応論理素子が検出されると、その対応論理素子
から論理回路を出力側にトレースして、論理の影響が及
ぶ対応論理素子を抽出するように構成したので、論理変
更が影響する回路の範囲を特定することができる効果が
ある。
一致の対応論理素子が検出されると、その対応論理素子
から論理回路を出力側にトレースして、論理の影響が及
ぶ対応論理素子を抽出するように構成したので、論理変
更が影響する回路の範囲を特定することができる効果が
ある。
【００５９】この発明によれば、論理不一致の対応論理
素子を表示する表示手段を設けるように構成したので、
論理変更が伝播するパスを、検証対象素子を越えて表示
することができる効果がある。
素子を表示する表示手段を設けるように構成したので、
論理変更が伝播するパスを、検証対象素子を越えて表示
することができる効果がある。
【００６０】この発明によれば、対応の取れないファン
インコーンの入力素子に各種パターンを印加して、その
対応論理素子の論理が一致するパターンを特定するパタ
ーン特定手段を設けるように構成したので、定数設定す
べき個所や定数値を特定することができる効果がある。
インコーンの入力素子に各種パターンを印加して、その
対応論理素子の論理が一致するパターンを特定するパタ
ーン特定手段を設けるように構成したので、定数設定す
べき個所や定数値を特定することができる効果がある。
【００６１】この発明によれば、パターン特定手段によ
り特定されたパターンを印加したとき、値が一定になる
ネットと当該ネットの値を提示する提示手段を設けるよ
うに構成したので、定数設定すべき個所や定数値を確認
することができる効果がある。
り特定されたパターンを印加したとき、値が一定になる
ネットと当該ネットの値を提示する提示手段を設けるよ
うに構成したので、定数設定すべき個所や定数値を確認
することができる効果がある。
【００６２】この発明によれば、比較対象論理回路の論
理が一部変更されたとき論理の影響が及ぶ対応論理素子
を抽出するとともに、その対応論理素子に対するファン
インコーンをそれぞれ抽出し、各ファンインコーンの入
力を引数とする論理関数を相互に比較して、基準論理回
路と比較対象論理回路の等価性を検証するように構成し
たので、比較対象論理回路の一部を変更した場合の論理
等価性検証の検証効率を高めて、論理等価性検証の高速
化を図ることができる効果がある。
理が一部変更されたとき論理の影響が及ぶ対応論理素子
を抽出するとともに、その対応論理素子に対するファン
インコーンをそれぞれ抽出し、各ファンインコーンの入
力を引数とする論理関数を相互に比較して、基準論理回
路と比較対象論理回路の等価性を検証するように構成し
たので、比較対象論理回路の一部を変更した場合の論理
等価性検証の検証効率を高めて、論理等価性検証の高速
化を図ることができる効果がある。
【００６３】この発明によれば、論理が変更された論理
素子から論理回路を出力側にトレースして、論理の影響
が及ぶ対応論理素子を抽出するように構成したので、簡
単に論理の影響が及ぶ対応論理素子を抽出することがで
きる効果がある。
素子から論理回路を出力側にトレースして、論理の影響
が及ぶ対応論理素子を抽出するように構成したので、簡
単に論理の影響が及ぶ対応論理素子を抽出することがで
きる効果がある。
【００６４】この発明によれば、対応の取れないファン
インコーンの入力素子に各種パターンを印加して、その
対応論理素子の論理が一致するパターンを特定するよう
に構成したので、定数設定すべき個所や定数値を特定す
ることができる効果がある。
インコーンの入力素子に各種パターンを印加して、その
対応論理素子の論理が一致するパターンを特定するよう
に構成したので、定数設定すべき個所や定数値を特定す
ることができる効果がある。
【図１】 この発明の実施の形態１による論理等価性検
証装置を示す構成図である。
証装置を示す構成図である。
【図２】 要検証対象素子の抽出方法を示す説明図であ
る。
る。
【図３】 この発明の実施の形態１による論理等価性検
証方法を示すフローチャートである。
証方法を示すフローチャートである。
【図４】 この発明の実施の形態２による論理等価性検
証装置を示す構成図である。
証装置を示す構成図である。
【図５】 この発明の実施の形態３による論理等価性検
証装置を示す構成図である。
証装置を示す構成図である。
【図６】 論理変更が影響する回路の範囲を示す説明図
である。
である。
【図７】 この発明の実施の形態４による論理等価性検
証装置を示す構成図である。
証装置を示す構成図である。
【図８】 ファンインコーンの入力素子が対応していな
い基準論理回路と比較対象論理回路を示す回路図であ
る。
い基準論理回路と比較対象論理回路を示す回路図であ
る。
【図９】 入力パターン等を示す説明図である。
【図１０】 従来の論理等価性検証装置を示す構成図で
ある。
ある。
【図１１】 論理素子のマッピングを示す説明図であ
る。
る。
【図１２】 検証対象素子のファンインコーンを示す説
明図である。
明図である。
【図１３】 論理回路と関数の対応関係を示す説明図で
ある。
ある。
１ 基準論理回路の回路接続情報、２ 比較対象論理回
路の回路接続情報、３回路設定情報、４ ライブラリ、
５ データ入力部、６ マッピング部、７ファンインコ
ーン抽出部、８ 論理等価性検証実行部、１１ 基準論
理回路の回路接続情報、１２ 比較対象論理回路の回路
接続情報、１３ 回路設定情報、１４ ライブラリ、１
５ データ入力部、１６ マッピング部（マッピング手
段）、１７ 論理変更情報、１８ 要検証対象素子抽出
部（抽出手段）、１９ ファンインコーン抽出部（検証
手段）、２０ 論理等価性検証実行部（検証手段）、２
１ 基準論理回路エディタ、２２ 比較対象論理回路エ
ディタ、２３ 論理変更情報、２４ 論理等価性検証実
行部（検証手段）、２５ 要検証対象素子抽出部（抽出
手段）、２６ 不一致要検証対象素子表示部（表示手
段）、２７ ファンインコーン抽出部（パターン特定手
段）、２８ 非マッピング入力抽出部（パターン特定手
段）、２９ 入力パターン印加部（パターン特定手
段）、３０ 論理等価性検証実行部（パターン特定手
段）、３１ 結果提示部（提示手段）。
路の回路接続情報、３回路設定情報、４ ライブラリ、
５ データ入力部、６ マッピング部、７ファンインコ
ーン抽出部、８ 論理等価性検証実行部、１１ 基準論
理回路の回路接続情報、１２ 比較対象論理回路の回路
接続情報、１３ 回路設定情報、１４ ライブラリ、１
５ データ入力部、１６ マッピング部（マッピング手
段）、１７ 論理変更情報、１８ 要検証対象素子抽出
部（抽出手段）、１９ ファンインコーン抽出部（検証
手段）、２０ 論理等価性検証実行部（検証手段）、２
１ 基準論理回路エディタ、２２ 比較対象論理回路エ
ディタ、２３ 論理変更情報、２４ 論理等価性検証実
行部（検証手段）、２５ 要検証対象素子抽出部（抽出
手段）、２６ 不一致要検証対象素子表示部（表示手
段）、２７ ファンインコーン抽出部（パターン特定手
段）、２８ 非マッピング入力抽出部（パターン特定手
段）、２９ 入力パターン印加部（パターン特定手
段）、３０ 論理等価性検証実行部（パターン特定手
段）、３１ 結果提示部（提示手段）。
Claims (11)
- 【請求項１】 基準論理回路の接続情報と比較対象論理
回路の接続情報を参照して、その基準論理回路及び比較
対象論理回路に存在する論理素子間の対応付けを実施す
るマッピング手段と、上記マッピング手段による対応論
理素子のうち、上記比較対象論理回路の論理が一部変更
されたとき論理の影響が及ぶ対応論理素子を抽出する抽
出手段と、上記抽出手段により抽出された対応論理素子
に対するファンインコーンをそれぞれ抽出し、各ファン
インコーンの入力を引数とする論理関数を相互に比較し
て、上記基準論理回路と上記比較対象論理回路の等価性
を検証する検証手段とを備えた論理等価性検証装置。 - 【請求項２】 抽出手段は、論理が変更された論理素子
から論理回路を出力側にトレースして、論理の影響が及
ぶ対応論理素子を抽出することを特徴とする請求項１記
載の論理等価性検証装置。 - 【請求項３】 抽出手段は、基準論理回路の論理が一部
変更された場合も、論理の影響が及ぶ対応論理素子を抽
出することを特徴とする請求項１記載の論理等価性検証
装置。 - 【請求項４】 基準論理回路又は比較対象論理回路の論
理を変更する論理回路エディタを設けたことを特徴とす
る請求項１または請求項３記載の論理等価性検証装置。 - 【請求項５】 抽出手段は、検証手段により論理不一致
の対応論理素子が検出されると、その対応論理素子から
論理回路を出力側にトレースして、論理の影響が及ぶ対
応論理素子を抽出することを特徴とする請求項１から請
求項４のうちのいずれか１項記載の論理等価性検証装
置。 - 【請求項６】 論理不一致の対応論理素子を表示する表
示手段を設けたことを特徴とする請求項５記載の論理等
価性検証装置。 - 【請求項７】 検証手段により検出された論理不一致の
対応論理素子に対するファンインコーンをそれぞれ抽出
して、各ファンインコーンの入力素子間の対応付けを実
施する一方、対応の取れないファンインコーンの入力素
子に各種パターンを印加して、その対応論理素子の論理
が一致するパターンを特定するパターン特定手段を設け
たことを特徴とする請求項１から請求項６のうちのいず
れか１項記載の論理等価性検証装置。 - 【請求項８】 パターン特定手段により特定されたパタ
ーンを印加したとき、値が一定になるネットと当該ネッ
トの値を提示する提示手段を設けたことを特徴とする請
求項７記載の論理等価性検証装置。 - 【請求項９】 基準論理回路の接続情報と比較対象論理
回路の接続情報を参照して、その基準論理回路及び比較
対象論理回路に存在する論理素子間の対応付けを実施す
ると、その対応論理素子のうち、上記比較対象論理回路
の論理が一部変更されたとき論理の影響が及ぶ対応論理
素子を抽出するとともに、その対応論理素子に対するフ
ァンインコーンをそれぞれ抽出し、各ファンインコーン
の入力を引数とする論理関数を相互に比較して、上記基
準論理回路と上記比較対象論理回路の等価性を検証する
論理等価性検証方法。 - 【請求項１０】 論理が変更された論理素子から論理回
路を出力側にトレースして、論理の影響が及ぶ対応論理
素子を抽出することを特徴とする請求項９記載の論理等
価性検証方法。 - 【請求項１１】 論理不一致の対応論理素子に対するフ
ァンインコーンをそれぞれ抽出して、各ファンインコー
ンの入力素子間の対応付けを実施する一方、対応の取れ
ないファンインコーンの入力素子に各種パターンを印加
して、その対応論理素子の論理が一致するパターンを特
定することを特徴とする請求項９または請求項１０記載
の論理等価性検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001244382A JP2003058597A (ja) | 2001-08-10 | 2001-08-10 | 論理等価性検証装置及び論理等価性検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001244382A JP2003058597A (ja) | 2001-08-10 | 2001-08-10 | 論理等価性検証装置及び論理等価性検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003058597A true JP2003058597A (ja) | 2003-02-28 |
Family
ID=19074319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001244382A Withdrawn JP2003058597A (ja) | 2001-08-10 | 2001-08-10 | 論理等価性検証装置及び論理等価性検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003058597A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008262337A (ja) * | 2007-04-11 | 2008-10-30 | Fujitsu Microelectronics Ltd | 論理等価検証装置、論理等価検証方法、論理等価検証プログラムおよび記録媒体 |
| US7814455B2 (en) | 2006-06-09 | 2010-10-12 | Nec Engineering, Ltd. | Logic synthesis method and device |
| JP2011008620A (ja) * | 2009-06-26 | 2011-01-13 | Nec Corp | 検証装置、検証方法、及びプログラム |
| JP2011180870A (ja) * | 2010-03-02 | 2011-09-15 | Nec Corp | 論理回路設計検証装置、論理回路設計検証方法 |
| KR101331270B1 (ko) | 2011-01-27 | 2013-11-20 | 레이티언 캄파니 | 등가 검증을 위한 디지털 회로의 상태 요소를 매핑하는 시스템 및 방법 |
-
2001
- 2001-08-10 JP JP2001244382A patent/JP2003058597A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7814455B2 (en) | 2006-06-09 | 2010-10-12 | Nec Engineering, Ltd. | Logic synthesis method and device |
| JP2008262337A (ja) * | 2007-04-11 | 2008-10-30 | Fujitsu Microelectronics Ltd | 論理等価検証装置、論理等価検証方法、論理等価検証プログラムおよび記録媒体 |
| JP2011008620A (ja) * | 2009-06-26 | 2011-01-13 | Nec Corp | 検証装置、検証方法、及びプログラム |
| US8266564B2 (en) | 2009-06-26 | 2012-09-11 | Nec Corporation | Verification apparatus, verification method, and computer-readable recording medium for supporting engineering change order |
| JP2011180870A (ja) * | 2010-03-02 | 2011-09-15 | Nec Corp | 論理回路設計検証装置、論理回路設計検証方法 |
| KR101331270B1 (ko) | 2011-01-27 | 2013-11-20 | 레이티언 캄파니 | 등가 검증을 위한 디지털 회로의 상태 요소를 매핑하는 시스템 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6591403B1 (en) | System and method for specifying hardware description language assertions targeting a diverse set of verification tools | |
| US5867395A (en) | Gate netlist to register transfer level conversion tool | |
| US9589096B1 (en) | Method and apparatus for integrating spice-based timing using sign-off path-based analysis | |
| JP2000148808A (ja) | スケジュ―リングされた動作記述に対するストラクチュラルｒｔｌの正当性検証方法 | |
| US8402405B1 (en) | System and method for correcting gate-level simulation accuracy when unknowns exist | |
| Šijačić et al. | Towards efficient and automated side-channel evaluations at design time | |
| US7124070B2 (en) | Method of and apparatus for, and program for verifying equivalence between behavioral description and register transfer level description | |
| Šijacic et al. | Towards efficient and automated side channel evaluations at design time | |
| US8762907B2 (en) | Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level | |
| JP2000207440A (ja) | 半導体集積回路の設計検証装置、方法及び記憶媒体 | |
| CN118052196A (zh) | 基于uvm的芯片验证测试方法、装置及电子设备 | |
| US9286181B2 (en) | Apparatus for capturing results of memory testing | |
| US6810507B2 (en) | Method and apparatus for isolating the root of indeterminate logic values in an HDL simulation | |
| US10929584B1 (en) | Environmental modification testing for design correctness with formal verification | |
| JP2003058597A (ja) | 論理等価性検証装置及び論理等価性検証方法 | |
| US9104829B2 (en) | Method of validating timing issues in gate-level simulation | |
| US10460060B2 (en) | Checking equivalence between changes made in a circuit definition language and changes in post-synthesis nets | |
| US8332201B1 (en) | Innovative verification methodology for deeply embedded computational element | |
| US6813751B2 (en) | Creating standard VHDL test environments | |
| Hekmatpour et al. | Block-based schema-driven assertion generation for functional verification | |
| US7051301B2 (en) | System and method for building a test case including a summary of instructions | |
| US8020126B2 (en) | Links and chains verification and validation methodology for digital devices | |
| JP2022007202A (ja) | ハードウエアトロイ検出方法、ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム | |
| US9710581B1 (en) | VIP assisted method and apparatus to enable SOC integration and software development | |
| CN111400994A (zh) | 网表形式验证方法、装置、计算机设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |