JP3101872B2 - 論理合成支援方法およびシステム - Google Patents
論理合成支援方法およびシステムInfo
- Publication number
- JP3101872B2 JP3101872B2 JP09192505A JP19250597A JP3101872B2 JP 3101872 B2 JP3101872 B2 JP 3101872B2 JP 09192505 A JP09192505 A JP 09192505A JP 19250597 A JP19250597 A JP 19250597A JP 3101872 B2 JP3101872 B2 JP 3101872B2
- Authority
- JP
- Japan
- Prior art keywords
- file
- description
- function
- logic synthesis
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、論理合成による
回路設計を支援するシステムに係り、特に回路の論理的
な記述言語であるハードウェア記述言語（以下、「ＨＤ
Ｌ（Hardware Description Language）」と称する）に
代表される機能記述言語を用いた回路の論理設計を支援
するための論理合成支援方法およびシステムに関する。
回路設計を支援するシステムに係り、特に回路の論理的
な記述言語であるハードウェア記述言語（以下、「ＨＤ
Ｌ（Hardware Description Language）」と称する）に
代表される機能記述言語を用いた回路の論理設計を支援
するための論理合成支援方法およびシステムに関する。
【０００２】
【従来の技術】古典的には、回路装置の設計は、設計者
が直接回路図を設計し作図することにより行われてい
た。ところが、ＬＳＩ（Large Scale Integration〜大
規模集積回路）、およびその他の回路装置の大規模／複
雑化に伴い、ＣＡＤ（Computer Aided Design）システ
ム等を用いて、回路ブロック等の機能図に基づいて回路
図を自動生成することが多くなってきている。近年で
は、回路図または機能図等よりもさらに論理的で高度な
記述が可能なＨＤＬを用いた回路のシミュレーションお
よび自動合成等が行われている。ＨＤＬを用いれば、電
気回路の状態遷移等は、従来の機能図または制御フロー
図等の代わりに、プログラミング言語と類似したステー
トメントや制御文等によって平易に且つ高度に記述する
ことができる。このようなＨＤＬを用いて、ＬＳＩおよ
びその他の回路装置の仕様等を記述し、該ＨＤＬの記述
に基づくコンピュータ処理により回路の動作をシミュレ
ーションしたり、回路の自動合成を行ったりする。
が直接回路図を設計し作図することにより行われてい
た。ところが、ＬＳＩ（Large Scale Integration〜大
規模集積回路）、およびその他の回路装置の大規模／複
雑化に伴い、ＣＡＤ（Computer Aided Design）システ
ム等を用いて、回路ブロック等の機能図に基づいて回路
図を自動生成することが多くなってきている。近年で
は、回路図または機能図等よりもさらに論理的で高度な
記述が可能なＨＤＬを用いた回路のシミュレーションお
よび自動合成等が行われている。ＨＤＬを用いれば、電
気回路の状態遷移等は、従来の機能図または制御フロー
図等の代わりに、プログラミング言語と類似したステー
トメントや制御文等によって平易に且つ高度に記述する
ことができる。このようなＨＤＬを用いて、ＬＳＩおよ
びその他の回路装置の仕様等を記述し、該ＨＤＬの記述
に基づくコンピュータ処理により回路の動作をシミュレ
ーションしたり、回路の自動合成を行ったりする。
【０００３】ところで、ＨＤＬを用いた記述をもとに、
論理合成等による回路設計を行う場合には、回路設計の
結果が、もとになるＨＤＬの記述内容によって異なる。
したがって、結果として条件および要求にマッチした最
適な回路構成を得るためには、最適な結果を得ることが
できるようにＨＤＬが記述されている必要がある。
論理合成等による回路設計を行う場合には、回路設計の
結果が、もとになるＨＤＬの記述内容によって異なる。
したがって、結果として条件および要求にマッチした最
適な回路構成を得るためには、最適な結果を得ることが
できるようにＨＤＬが記述されている必要がある。
【０００４】このような、ＨＤＬの適切な記述を得るた
めの技術の一例が、特開平８−２０２７４７号公報に開
示されている。特開平８−２０２７４７号公報において
は、ＲＴＬ（Register Transfer Level）記述を用いて
設計された回路に対してシミュレーションを行って機能
を確認した後、冗長な回路の有無を調査する。そして冗
長な回路が存在していないことを確認した時点で回路を
合成してシミュレーションを行い機能を確認する。
めの技術の一例が、特開平８−２０２７４７号公報に開
示されている。特開平８−２０２７４７号公報において
は、ＲＴＬ（Register Transfer Level）記述を用いて
設計された回路に対してシミュレーションを行って機能
を確認した後、冗長な回路の有無を調査する。そして冗
長な回路が存在していないことを確認した時点で回路を
合成してシミュレーションを行い機能を確認する。
【０００５】すなわち、機能記述言語であるＨＤＬ記述
の作成を行った後、論理シミュレーションを行う。シミ
ュレーションの結果、機能を満足していることを確認
し、不満足であれば、ＨＤＬ記述に戻り、記述を修正す
る。所望の機能を満足していた場合には、回路合成前に
冗長な回路が存在するか否かを確認し、冗長な回路があ
れば記述を修正する。
の作成を行った後、論理シミュレーションを行う。シミ
ュレーションの結果、機能を満足していることを確認
し、不満足であれば、ＨＤＬ記述に戻り、記述を修正す
る。所望の機能を満足していた場合には、回路合成前に
冗長な回路が存在するか否かを確認し、冗長な回路があ
れば記述を修正する。
【０００６】冗長な回路の有無の確認方法は、入力され
たＨＤＬ記述と、予め作成されている冗長回路調査用デ
ータベースとを比較し、冗長な回路の検索を行う。ＨＤ
Ｌ記述中に冗長な回路記述を発見した場合は、ＨＤＬの
記述から冗長な回路部分を削除する。
たＨＤＬ記述と、予め作成されている冗長回路調査用デ
ータベースとを比較し、冗長な回路の検索を行う。ＨＤ
Ｌ記述中に冗長な回路記述を発見した場合は、ＨＤＬの
記述から冗長な回路部分を削除する。
【０００７】
【発明が解決しようとする課題】特開平８−２０２７４
７号公報に記載された従来の技術では、論理上の冗長な
回路を削除することはできるが、その冗長な回路の削除
が面積および遅延の向上になっているか否かということ
までは、確認することはできない。また、冗長な回路の
削除を行うためには、シミュレーションを実行するため
に、シミュレーションパターンを作成する必要があり、
そのための人手および工程数が必要となる。
７号公報に記載された従来の技術では、論理上の冗長な
回路を削除することはできるが、その冗長な回路の削除
が面積および遅延の向上になっているか否かということ
までは、確認することはできない。また、冗長な回路の
削除を行うためには、シミュレーションを実行するため
に、シミュレーションパターンを作成する必要があり、
そのための人手および工程数が必要となる。
【０００８】さらに、従来の論理合成システムには、上
述において特開平８−２０２７４７号公報について指摘
した点に限らず、次に述べるような問題もあった。
述において特開平８−２０２７４７号公報について指摘
した点に限らず、次に述べるような問題もあった。
【０００９】図６は、従来の論理合成システムを中心と
した、ＨＤＬ作成のための人手による繰り返し処理の流
れを示すフローチャートである。
した、ＨＤＬ作成のための人手による繰り返し処理の流
れを示すフローチャートである。
【００１０】従来のＨＤＬ記述を入力とする論理合成処
理では、論理合成システム自身が持っている最適化機能
を利用しながら論理合成を行う。しかしながら、論理合
成システムにおける最適化機能そのものには限界があ
り、その限界を越えた結果を求める場合には、設計者の
能力によって入力ＨＤＬ記述の質を向上するようにす
る。すなわち、設計者自身が「より良い合成結果を得ら
れるようにＨＤＬを作成」するのが常である。
理では、論理合成システム自身が持っている最適化機能
を利用しながら論理合成を行う。しかしながら、論理合
成システムにおける最適化機能そのものには限界があ
り、その限界を越えた結果を求める場合には、設計者の
能力によって入力ＨＤＬ記述の質を向上するようにす
る。すなわち、設計者自身が「より良い合成結果を得ら
れるようにＨＤＬを作成」するのが常である。
【００１１】図６に示すように、論理設計者が所要の回
路仕様に応じて、ＨＤＬで記述したＨＤＬファイルを論
理合成システムに入力して（ステップＳ１）、論理合成
を行う（ステップＳ２）。このステップＳ２における論
理合成システムとして、特開平８−２０２７４７号公報
のようなシステムを用いてもよい。論理合成結果が得ら
れたら、該論理合成結果を面積チェックシステムおよび
遅延チェックシステムに与えて、回路の面積チェック
（ステップＳ３）および遅延時間のチェック（ステップ
Ｓ４）を行う。これら、面積および遅延時間のチェック
が初めての場合、つまり初回である場合には、論理設計
者が修正が必要か否かを判断する（ステップＳ５）。ス
テップＳ５で修正が必要でないと判断した場合にはその
まま処理を終了するが、修正が必要であると判断した場
合には、論理設計者自身が自分で（人手にて）ＨＤＬの
記述修正する（ステップＳ６）。そして、ステップＳ６
で修正して得られた修正ＨＤＬ記述を、再度論理合成シ
ステムに入力し（ステップＳ７）、論理合成を行う（ス
テップＳ２）。
路仕様に応じて、ＨＤＬで記述したＨＤＬファイルを論
理合成システムに入力して（ステップＳ１）、論理合成
を行う（ステップＳ２）。このステップＳ２における論
理合成システムとして、特開平８−２０２７４７号公報
のようなシステムを用いてもよい。論理合成結果が得ら
れたら、該論理合成結果を面積チェックシステムおよび
遅延チェックシステムに与えて、回路の面積チェック
（ステップＳ３）および遅延時間のチェック（ステップ
Ｓ４）を行う。これら、面積および遅延時間のチェック
が初めての場合、つまり初回である場合には、論理設計
者が修正が必要か否かを判断する（ステップＳ５）。ス
テップＳ５で修正が必要でないと判断した場合にはその
まま処理を終了するが、修正が必要であると判断した場
合には、論理設計者自身が自分で（人手にて）ＨＤＬの
記述修正する（ステップＳ６）。そして、ステップＳ６
で修正して得られた修正ＨＤＬ記述を、再度論理合成シ
ステムに入力し（ステップＳ７）、論理合成を行う（ス
テップＳ２）。
【００１２】さらに面積チェック（ステップＳ３）およ
び遅延チェック（ステップＳ４）を行って、当該チェッ
クが２回目以降である場合には、前回のチェック結果と
比較し（ステップＳ８）、前回より良好な結果が得られ
た場合には、ステップＳ５に移行して、修正が必要か否
かを判定し、前回と同様の処理を行う。ステップＳ８に
おいて、前回の結果よりも良好でないと判定された場合
には、再度、ステップＳ６で論理設計者によるＨＤＬ記
述の修正が行われ、ステップＳ７で修正ＨＤＬを論理合
成システムに入力して、再度、ステップＳ２における論
理合成に供する。
び遅延チェック（ステップＳ４）を行って、当該チェッ
クが２回目以降である場合には、前回のチェック結果と
比較し（ステップＳ８）、前回より良好な結果が得られ
た場合には、ステップＳ５に移行して、修正が必要か否
かを判定し、前回と同様の処理を行う。ステップＳ８に
おいて、前回の結果よりも良好でないと判定された場合
には、再度、ステップＳ６で論理設計者によるＨＤＬ記
述の修正が行われ、ステップＳ７で修正ＨＤＬを論理合
成システムに入力して、再度、ステップＳ２における論
理合成に供する。
【００１３】したがって、論理設計者は図６のように、
論理合成が行われる度に面積チェックおよび遅延時間の
チェックを行い、設計者が希望する結果を得られない場
合には、ＨＤＬ修正作業に戻ってＨＤＬ記述を修正し、
再度同じ作業を繰り返すことになる。この方法は、トラ
イ・アンド・エラーのみに頼っているため、論理合成シ
ステムの運用等の人手および工程数が必要になる。ま
た、トライ・アンド・エラーの度にＨＤＬ記述およびネ
ットリスト等の種類が増え、物理ファイル領域も増大
し、ファイル管理も複雑になる。さらに、一般的には論
理合成機能と、面積チェック機能および遅延チェック機
能とは別個のシステムとして分離されており、これも運
用工程数の増大につながる。
論理合成が行われる度に面積チェックおよび遅延時間の
チェックを行い、設計者が希望する結果を得られない場
合には、ＨＤＬ修正作業に戻ってＨＤＬ記述を修正し、
再度同じ作業を繰り返すことになる。この方法は、トラ
イ・アンド・エラーのみに頼っているため、論理合成シ
ステムの運用等の人手および工程数が必要になる。ま
た、トライ・アンド・エラーの度にＨＤＬ記述およびネ
ットリスト等の種類が増え、物理ファイル領域も増大
し、ファイル管理も複雑になる。さらに、一般的には論
理合成機能と、面積チェック機能および遅延チェック機
能とは別個のシステムとして分離されており、これも運
用工程数の増大につながる。
【００１４】この発明は、上述した事情に鑑みてなされ
たもので、機能記述言語を用いて記述された機能記述フ
ァイルの修正／統合および論理合成処理運用の作業効率
を向上して、回路設計における工程数を削減し得る論理
合成支援方法およびシステムを提供することを目的とす
る。
たもので、機能記述言語を用いて記述された機能記述フ
ァイルの修正／統合および論理合成処理運用の作業効率
を向上して、回路設計における工程数を削減し得る論理
合成支援方法およびシステムを提供することを目的とす
る。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第１の観点に係る論理合成支援システム
は、機能記述言語を用い所要の機能構成を所定の機能単
位毎に区分し且つ予め複数種の異なる記述方式にてそれ
ぞれ設計記述した複数の機能記述ファイルを格納するフ
ァイル格納手段と、前記ファイル格納手段に格納された
前記複数の機能記述ファイルに基づいて論理回路を合成
し、前記機能記述ファイル毎にそれぞれ異なる複数の論
理合成結果を得る論理合成手段と、前記論理合成手段に
より得られる前記複数の論理合成結果について前記機能
単位毎にそれぞれ論理回路の要素特性をチェックする合
成結果チェック手段と、前記合成結果チェック手段によ
り得られる前記複数の論理合成結果についての前記機能
単位毎のチェック結果を予め設定した目標要素特性と比
較し、該目標要素特性に最も近い機能記述ファイルを判
別する機能記述ファイル判別手段と、前記機能記述ファ
イル判別手段により判別された機能記述ファイルを前記
機能単位毎に選択して結合し、最適記述ファイルを生成
する機能記述ファイル合成手段と、を具備する。
め、この発明の第１の観点に係る論理合成支援システム
は、機能記述言語を用い所要の機能構成を所定の機能単
位毎に区分し且つ予め複数種の異なる記述方式にてそれ
ぞれ設計記述した複数の機能記述ファイルを格納するフ
ァイル格納手段と、前記ファイル格納手段に格納された
前記複数の機能記述ファイルに基づいて論理回路を合成
し、前記機能記述ファイル毎にそれぞれ異なる複数の論
理合成結果を得る論理合成手段と、前記論理合成手段に
より得られる前記複数の論理合成結果について前記機能
単位毎にそれぞれ論理回路の要素特性をチェックする合
成結果チェック手段と、前記合成結果チェック手段によ
り得られる前記複数の論理合成結果についての前記機能
単位毎のチェック結果を予め設定した目標要素特性と比
較し、該目標要素特性に最も近い機能記述ファイルを判
別する機能記述ファイル判別手段と、前記機能記述ファ
イル判別手段により判別された機能記述ファイルを前記
機能単位毎に選択して結合し、最適記述ファイルを生成
する機能記述ファイル合成手段と、を具備する。
【００１６】上記目的を達成するため、この発明の第２
の観点に係る論理合成支援システムは、機能記述言語を
用い所要の機能構成を所定の機能単位毎に区分し且つ予
め複数種の異なる記述方式にてそれぞれ設計記述した複
数の機能記述ファイルを格納するファイル格納手段と、
前記ファイル格納手段に格納された前記複数の機能記述
ファイルに基づいて論理回路を合成し、前記機能記述フ
ァイル毎にそれぞれ異なる複数の論理合成結果を得る論
理合成手段と、前記論理合成手段により得られる前記複
数の論理合成結果について前記機能単位毎にそれぞれ論
理回路の面積および遅延時間をチェックする合成結果チ
ェック手段と、前記合成結果チェック手段により得られ
る前記複数の論理合成結果についての前記機能単位毎の
チェック結果を予め設定した目標面積および遅延時間と
比較し、該目標面積および遅延時間に最も近い機能記述
ファイルを判別する機能記述ファイル判別手段と、前記
機能記述ファイル判別手段により判別された機能記述フ
ァイルを前記機能単位毎に選択して結合し、最適記述フ
ァイルを生成する機能記述ファイル合成手段と、を具備
する。
の観点に係る論理合成支援システムは、機能記述言語を
用い所要の機能構成を所定の機能単位毎に区分し且つ予
め複数種の異なる記述方式にてそれぞれ設計記述した複
数の機能記述ファイルを格納するファイル格納手段と、
前記ファイル格納手段に格納された前記複数の機能記述
ファイルに基づいて論理回路を合成し、前記機能記述フ
ァイル毎にそれぞれ異なる複数の論理合成結果を得る論
理合成手段と、前記論理合成手段により得られる前記複
数の論理合成結果について前記機能単位毎にそれぞれ論
理回路の面積および遅延時間をチェックする合成結果チ
ェック手段と、前記合成結果チェック手段により得られ
る前記複数の論理合成結果についての前記機能単位毎の
チェック結果を予め設定した目標面積および遅延時間と
比較し、該目標面積および遅延時間に最も近い機能記述
ファイルを判別する機能記述ファイル判別手段と、前記
機能記述ファイル判別手段により判別された機能記述フ
ァイルを前記機能単位毎に選択して結合し、最適記述フ
ァイルを生成する機能記述ファイル合成手段と、を具備
する。
【００１７】前記ファイル格納手段は、区分した機能単
位の一部についてのみ複数種の異なる記述方式にてそれ
ぞれ設計記述した前記複数の機能記述ファイルを格納す
る手段であってもよい。
位の一部についてのみ複数種の異なる記述方式にてそれ
ぞれ設計記述した前記複数の機能記述ファイルを格納す
る手段であってもよい。
【００１８】前記ファイル格納手段は、機能記述言語を
用い所要の機能構成全体を所定の機能単位毎に区分して
設計記述したメイン記述ファイルと、前記メイン記述フ
ァイルと共通の機能記述言語を用い且つ所要の機能構成
の一部の区分された機能単位について他の記述ファイル
と異なる記述方式にて設計記述した１以上のサブ記述フ
ァイルとを含む機能記述ファイルを格納する手段であっ
てもよい。
用い所要の機能構成全体を所定の機能単位毎に区分して
設計記述したメイン記述ファイルと、前記メイン記述フ
ァイルと共通の機能記述言語を用い且つ所要の機能構成
の一部の区分された機能単位について他の記述ファイル
と異なる記述方式にて設計記述した１以上のサブ記述フ
ァイルとを含む機能記述ファイルを格納する手段であっ
てもよい。
【００１９】前記論理合成手段は、前記複数の機能記述
ファイルに基づいて論理回路を合成して、前記機能記述
ファイル毎に得られるそれぞれ異なる複数の論理合成結
果を一時ファイルに格納する手段を含んでいてもよい。
ファイルに基づいて論理回路を合成して、前記機能記述
ファイル毎に得られるそれぞれ異なる複数の論理合成結
果を一時ファイルに格納する手段を含んでいてもよい。
【００２０】前記論理合成手段は、前記機能記述ファイ
ル合成手段で最適記述ファイルが生成された後に、該最
適記述ファイルに基づいて論理回路を合成して、最適構
成の論理合成結果を出力する手段を含んでいてもよい。
ル合成手段で最適記述ファイルが生成された後に、該最
適記述ファイルに基づいて論理回路を合成して、最適構
成の論理合成結果を出力する手段を含んでいてもよい。
【００２１】この発明の第３の観点に係る論理合成支援
方法は、機能記述言語を用い所要の機能構成を所定の機
能単位毎に区分し且つ予め複数種の異なる記述方式にて
それぞれ設計記述した複数の機能記述ファイルを入力す
るファイル入力ステップと、前記ファイル入力ステップ
で入力された前記複数の機能記述ファイルに基づいて論
理回路を合成し、前記機能記述ファイル毎にそれぞれ異
なる複数の論理合成結果を得る論理合成ステップと、前
記論理合成ステップで得られる前記複数の論理合成結果
について前記機能単位毎にそれぞれ論理回路の要素特性
をチェックする合成結果チェックステップと、前記合成
結果チェックステップで得られる前記複数の論理合成結
果についての前記機能単位毎のチェック結果を予め設定
した目標要素特性と比較し、該目標要素特性に最も近い
機能記述ファイルを判別する機能記述ファイル判別ステ
ップと、前記機能記述ファイル判別ステップで判別され
た機能記述ファイルを前記機能単位毎に選択して結合
し、最適記述ファイルを生成する機能記述ファイル合成
ステップと、を有する。
方法は、機能記述言語を用い所要の機能構成を所定の機
能単位毎に区分し且つ予め複数種の異なる記述方式にて
それぞれ設計記述した複数の機能記述ファイルを入力す
るファイル入力ステップと、前記ファイル入力ステップ
で入力された前記複数の機能記述ファイルに基づいて論
理回路を合成し、前記機能記述ファイル毎にそれぞれ異
なる複数の論理合成結果を得る論理合成ステップと、前
記論理合成ステップで得られる前記複数の論理合成結果
について前記機能単位毎にそれぞれ論理回路の要素特性
をチェックする合成結果チェックステップと、前記合成
結果チェックステップで得られる前記複数の論理合成結
果についての前記機能単位毎のチェック結果を予め設定
した目標要素特性と比較し、該目標要素特性に最も近い
機能記述ファイルを判別する機能記述ファイル判別ステ
ップと、前記機能記述ファイル判別ステップで判別され
た機能記述ファイルを前記機能単位毎に選択して結合
し、最適記述ファイルを生成する機能記述ファイル合成
ステップと、を有する。
【００２２】この発明の第４の観点に係る論理合成支援
方法は、機能記述言語を用い所要の機能構成を所定の機
能単位毎に区分し且つ予め複数種の異なる記述方式にて
それぞれ設計記述した複数の機能記述ファイルを入力す
るファイル入力ステップと、前記ファイル入力ステップ
で入力された前記複数の機能記述ファイルに基づいて論
理回路を合成し、前記機能記述ファイル毎にそれぞれ異
なる複数の論理合成結果を得る論理合成ステップと、前
記論理合成ステップで得られる前記複数の論理合成結果
について前記機能単位毎にそれぞれ論理回路の面積およ
び遅延時間をチェックする合成結果チェックステップ
と、前記合成結果チェックステップで得られる前記複数
の論理合成結果についての前記機能単位毎のチェック結
果を予め設定した目標面積および遅延時間と比較し、該
目標面積および遅延時間に最も近い機能記述ファイルを
判別する機能記述ファイル判別ステップと、前記機能記
述ファイル判別ステップで判別された機能記述ファイル
を前記機能単位毎に選択して結合し、最適記述ファイル
を生成する機能記述ファイル合成ステップと、を有す
る。
方法は、機能記述言語を用い所要の機能構成を所定の機
能単位毎に区分し且つ予め複数種の異なる記述方式にて
それぞれ設計記述した複数の機能記述ファイルを入力す
るファイル入力ステップと、前記ファイル入力ステップ
で入力された前記複数の機能記述ファイルに基づいて論
理回路を合成し、前記機能記述ファイル毎にそれぞれ異
なる複数の論理合成結果を得る論理合成ステップと、前
記論理合成ステップで得られる前記複数の論理合成結果
について前記機能単位毎にそれぞれ論理回路の面積およ
び遅延時間をチェックする合成結果チェックステップ
と、前記合成結果チェックステップで得られる前記複数
の論理合成結果についての前記機能単位毎のチェック結
果を予め設定した目標面積および遅延時間と比較し、該
目標面積および遅延時間に最も近い機能記述ファイルを
判別する機能記述ファイル判別ステップと、前記機能記
述ファイル判別ステップで判別された機能記述ファイル
を前記機能単位毎に選択して結合し、最適記述ファイル
を生成する機能記述ファイル合成ステップと、を有す
る。
【００２３】前記ファイル入力ステップは、区分した機
能単位の一部についてのみ複数種の異なる記述方式にて
それぞれ設計記述した前記複数の機能記述ファイルを入
力するステップであってもよい。
能単位の一部についてのみ複数種の異なる記述方式にて
それぞれ設計記述した前記複数の機能記述ファイルを入
力するステップであってもよい。
【００２４】前記ファイル入力ステップは、機能記述言
語を用い所要の機能構成全体を所定の機能単位毎に区分
して設計記述したメイン記述ファイルと、前記メイン記
述ファイルと共通の機能記述言語を用い且つ所要の機能
構成の一部の区分された機能単位について他の記述ファ
イルと異なる記述方式にて設計記述した１以上のサブ記
述ファイルとを含む機能記述ファイルを入力するステッ
プであってもよい。
語を用い所要の機能構成全体を所定の機能単位毎に区分
して設計記述したメイン記述ファイルと、前記メイン記
述ファイルと共通の機能記述言語を用い且つ所要の機能
構成の一部の区分された機能単位について他の記述ファ
イルと異なる記述方式にて設計記述した１以上のサブ記
述ファイルとを含む機能記述ファイルを入力するステッ
プであってもよい。
【００２５】前記機能記述ファイル合成ステップで生成
された最適記述ファイルに基づいて論理回路を合成し
て、最適構成の論理合成結果を出力する再論理合成ステ
ップをさらに含んでいてもよい。
された最適記述ファイルに基づいて論理回路を合成し
て、最適構成の論理合成結果を出力する再論理合成ステ
ップをさらに含んでいてもよい。
【００２６】この発明の論理合成支援方法およびシステ
ムにおいては、機能記述言語を用い所要の機能構成を所
定の機能単位毎に区分し且つ予め複数種の異なる記述方
式にてそれぞれ設計記述した複数の機能記述ファイルを
入力し、前記複数の機能記述ファイルに基づいて論理回
路を合成し、前記機能記述ファイル毎にそれぞれ異なる
複数の論理合成結果を得て、該複数の論理合成結果につ
いて前記機能単位毎にそれぞれ論理回路の面積および遅
延時間等の要素特性をチェックし、前記複数の論理合成
結果についての前記機能単位毎のチェック結果を予め設
定した目標要素特性と比較して、該目標要素特性に最も
近い機能記述ファイルを判別し、該判別された機能記述
ファイルを前記機能単位毎に選択して結合し、最適記述
ファイルを生成する。
ムにおいては、機能記述言語を用い所要の機能構成を所
定の機能単位毎に区分し且つ予め複数種の異なる記述方
式にてそれぞれ設計記述した複数の機能記述ファイルを
入力し、前記複数の機能記述ファイルに基づいて論理回
路を合成し、前記機能記述ファイル毎にそれぞれ異なる
複数の論理合成結果を得て、該複数の論理合成結果につ
いて前記機能単位毎にそれぞれ論理回路の面積および遅
延時間等の要素特性をチェックし、前記複数の論理合成
結果についての前記機能単位毎のチェック結果を予め設
定した目標要素特性と比較して、該目標要素特性に最も
近い機能記述ファイルを判別し、該判別された機能記述
ファイルを前記機能単位毎に選択して結合し、最適記述
ファイルを生成する。
【００２７】したがって、１回の処理で、機能単位毎の
機能記述言語の記述の複数のバリエーションについての
要素特性が求められて、目標要素特性に最も近い最適な
組み合わせで機能記述言語ファイルが再構成される。
機能記述言語の記述の複数のバリエーションについての
要素特性が求められて、目標要素特性に最も近い最適な
組み合わせで機能記述言語ファイルが再構成される。
【００２８】
【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する。
面を参照して説明する。
【００２９】図１〜図４を参照してこの発明による論理
合成支援システムの第１の実施の形態を説明する。
合成支援システムの第１の実施の形態を説明する。
【００３０】図１は、この発明の第１の実施の形態に係
る論理合成支援システムの構成を示している。
る論理合成支援システムの構成を示している。
【００３１】図１に示す論理合成支援システムは、ファ
イル格納部１、論理合成部２、面積チェック部３、遅延
チェック部４、チェック結果比較部５、選択ＨＤＬ判断
部６、ＨＤＬセレクト部７および最良ＨＤＬ出力部８を
具備している。
イル格納部１、論理合成部２、面積チェック部３、遅延
チェック部４、チェック結果比較部５、選択ＨＤＬ判断
部６、ＨＤＬセレクト部７および最良ＨＤＬ出力部８を
具備している。
【００３２】ファイル格納部１は、設計しようとする回
路の機能構成をＨＤＬを用いて記述した複数のＨＤＬフ
ァイルを格納する。ファイル格納部１に格納するＨＤＬ
ファイルは、基本となる１個のベースＨＤＬファイルＢ
Ｆ、並びに複数のサブＨＤＬファイル、例えば第１およ
び第２のサブＨＤＬファイルＳＦ１およびＳＦ２であ
る。これらＨＤＬファイルは、ＨＤＬにより機能単位毎
に区分して記述され、サブＨＤＬファイルＳＦ１および
ＳＦ２は、ベースＨＤＬファイルＢＦに対して異なるＨ
ＤＬ記述方式によるＨＤＬ記述、すなわちバリエーショ
ンが記述される。この場合、ベースＨＤＬファイルＢＦ
の他に２個のサブＨＤＬファイルＳＦ１およびＳＦ２を
用意するようにしたが、予め用意するサブＨＤＬファイ
ルは１個でもよく、さらに多数のバリエーションを記述
したサブＨＤＬファイルを用意するようにしてもよい。
路の機能構成をＨＤＬを用いて記述した複数のＨＤＬフ
ァイルを格納する。ファイル格納部１に格納するＨＤＬ
ファイルは、基本となる１個のベースＨＤＬファイルＢ
Ｆ、並びに複数のサブＨＤＬファイル、例えば第１およ
び第２のサブＨＤＬファイルＳＦ１およびＳＦ２であ
る。これらＨＤＬファイルは、ＨＤＬにより機能単位毎
に区分して記述され、サブＨＤＬファイルＳＦ１および
ＳＦ２は、ベースＨＤＬファイルＢＦに対して異なるＨ
ＤＬ記述方式によるＨＤＬ記述、すなわちバリエーショ
ンが記述される。この場合、ベースＨＤＬファイルＢＦ
の他に２個のサブＨＤＬファイルＳＦ１およびＳＦ２を
用意するようにしたが、予め用意するサブＨＤＬファイ
ルは１個でもよく、さらに多数のバリエーションを記述
したサブＨＤＬファイルを用意するようにしてもよい。
【００３３】論理合成部２は、ファイル格納部１から各
ＨＤＬファイルＢＦ、ＳＦ１およびＳＦ２を取り込み、
それぞれＨＤＬ記述に従って論理合成を行う機能を有す
る。この場合、ＨＤＬファイルＢＦ、ＳＦ１およびＳＦ
２等はそれぞれ機能単位毎に区分して記述されているの
で、各ファイルに対する論理合成も各機能単位毎に区分
して行われる。論理合成部２は、論理合成の結果、すな
わち論理ゲートおよびその結合情報、をテンポラリファ
イル（一時ファイル）として保存する。テンポラリファ
イルは、システムの処理中に一時的に保存され、処理終
了後に削除されるファイルであり、例えばファイル格納
部１に格納される。
ＨＤＬファイルＢＦ、ＳＦ１およびＳＦ２を取り込み、
それぞれＨＤＬ記述に従って論理合成を行う機能を有す
る。この場合、ＨＤＬファイルＢＦ、ＳＦ１およびＳＦ
２等はそれぞれ機能単位毎に区分して記述されているの
で、各ファイルに対する論理合成も各機能単位毎に区分
して行われる。論理合成部２は、論理合成の結果、すな
わち論理ゲートおよびその結合情報、をテンポラリファ
イル（一時ファイル）として保存する。テンポラリファ
イルは、システムの処理中に一時的に保存され、処理終
了後に削除されるファイルであり、例えばファイル格納
部１に格納される。
【００３４】面積チェック部３および遅延チェック部４
は、論理合成部２の合成結果からそれぞれ要素特性とし
ての面積および遅延時間を算出する機能を有する。面積
チェック部３は、論理合成部２の合成結果から論理ゲー
ト毎の面積の和をとり、ＨＤＬの区分に基づく各機能単
位についてのトータル面積を算出する。遅延チェック部
４は、論理合成部２の合成結果から論理ゲート毎の遅延
時間およびゲート間を結合する信号接続線の配線遅延時
間の和をとり、ＨＤＬの区分に基づく各機能単位につい
てのトータル遅延時間を算出する。
は、論理合成部２の合成結果からそれぞれ要素特性とし
ての面積および遅延時間を算出する機能を有する。面積
チェック部３は、論理合成部２の合成結果から論理ゲー
ト毎の面積の和をとり、ＨＤＬの区分に基づく各機能単
位についてのトータル面積を算出する。遅延チェック部
４は、論理合成部２の合成結果から論理ゲート毎の遅延
時間およびゲート間を結合する信号接続線の配線遅延時
間の和をとり、ＨＤＬの区分に基づく各機能単位につい
てのトータル遅延時間を算出する。
【００３５】チェック結果比較部５は、論理合成部２に
よる論理合成結果における面積および遅延時間と設計者
の希望要素特性での面積および遅延時間とを比較する機
能を有する。希望要素特性は、例えば面積および遅延時
間等の要素特性の希望値からなり、予め設計者によって
用意され、例えば面積と遅延時間とのバランスがどうな
るべきか等を与える。チェック結果比較部５は、機能単
位毎に論理合成結果における面積および遅延時間等の要
素特性について、実際の論理合成結果と希望値とを比較
する。
よる論理合成結果における面積および遅延時間と設計者
の希望要素特性での面積および遅延時間とを比較する機
能を有する。希望要素特性は、例えば面積および遅延時
間等の要素特性の希望値からなり、予め設計者によって
用意され、例えば面積と遅延時間とのバランスがどうな
るべきか等を与える。チェック結果比較部５は、機能単
位毎に論理合成結果における面積および遅延時間等の要
素特性について、実際の論理合成結果と希望値とを比較
する。
【００３６】選択ＨＤＬ判断部６は、チェック結果比較
部５における比較結果に基づいて、機能単位毎に設計者
の希望要素特性に最も適合するような面積と遅延時間と
のチェック結果を判別する。ＨＤＬセレクト部７は、選
択ＨＤＬ判断部６による判別に従い、ファイル格納部１
に格納された各ＨＤＬファイルＢＦ、ＳＦ１およびＳＦ
２から必要な機能単位部分を選択的に抽出し、結合し
て、新たなＨＤＬ記述を生成する機能を有する。
部５における比較結果に基づいて、機能単位毎に設計者
の希望要素特性に最も適合するような面積と遅延時間と
のチェック結果を判別する。ＨＤＬセレクト部７は、選
択ＨＤＬ判断部６による判別に従い、ファイル格納部１
に格納された各ＨＤＬファイルＢＦ、ＳＦ１およびＳＦ
２から必要な機能単位部分を選択的に抽出し、結合し
て、新たなＨＤＬ記述を生成する機能を有する。
【００３７】最良ＨＤＬ出力部８は、ＨＤＬセレクト部
７で生成された新たなＨＤＬ記述を例えばテキストファ
イルとして書き出す機能を有する。この最良ＨＤＬ出力
部８は、新たなＨＤＬ記述のエラーチェックも行いエラ
ーがなければこのＨＤＬ記述をテキストファイルとして
出力する。エラーがあった場合には、そのエラーおよび
その所在をエラーファイルに出力する。最良ＨＤＬ出力
部８から出力される新たなＨＤＬファイルは、論理合成
部２に取り込まれ、再度論理合成に供される。
７で生成された新たなＨＤＬ記述を例えばテキストファ
イルとして書き出す機能を有する。この最良ＨＤＬ出力
部８は、新たなＨＤＬ記述のエラーチェックも行いエラ
ーがなければこのＨＤＬ記述をテキストファイルとして
出力する。エラーがあった場合には、そのエラーおよび
その所在をエラーファイルに出力する。最良ＨＤＬ出力
部８から出力される新たなＨＤＬファイルは、論理合成
部２に取り込まれ、再度論理合成に供される。
【００３８】次に、図１に示したこの発明の第１の実施
の形態による論理合成支援システムの動作について、図
２に示すフローチャートを参照して説明する。
の形態による論理合成支援システムの動作について、図
２に示すフローチャートを参照して説明する。
【００３９】予めＨＤＬでそれぞれ異なる記述方式によ
る１種類のベースＨＤＬファイルＢＦとサブＨＤＬファ
イルＳＦ１およびＳＦ２とを、例えばテキストエディタ
等を用いて入力し、ファイル格納部１に格納しておく
（ステップＳ１１、Ｓ１２およびＳ１３）。これら、ベ
ースＨＤＬファイルＢＦ、サブＨＤＬファイルＳＦ１お
よびＳＦ２をファイル格納部１から転送して論理合成部
２へ入力し、論理合成を行う（ステップＳ１４）。ステ
ップＳ１４により、ベースＨＤＬファイルＢＦ、サブＨ
ＤＬファイルＳＦ１およびＳＦ２の論理合成結果がそれ
ぞれ得られる（ステップＳ１５、Ｓ１６およびＳ１
７）。ステップＳ１５〜Ｓ１７で得られる合成結果は、
予めＨＤＬ記述上で区分しておいた機能単位毎に得るこ
とができる。
る１種類のベースＨＤＬファイルＢＦとサブＨＤＬファ
イルＳＦ１およびＳＦ２とを、例えばテキストエディタ
等を用いて入力し、ファイル格納部１に格納しておく
（ステップＳ１１、Ｓ１２およびＳ１３）。これら、ベ
ースＨＤＬファイルＢＦ、サブＨＤＬファイルＳＦ１お
よびＳＦ２をファイル格納部１から転送して論理合成部
２へ入力し、論理合成を行う（ステップＳ１４）。ステ
ップＳ１４により、ベースＨＤＬファイルＢＦ、サブＨ
ＤＬファイルＳＦ１およびＳＦ２の論理合成結果がそれ
ぞれ得られる（ステップＳ１５、Ｓ１６およびＳ１
７）。ステップＳ１５〜Ｓ１７で得られる合成結果は、
予めＨＤＬ記述上で区分しておいた機能単位毎に得るこ
とができる。
【００４０】機能単位毎の区分は、例えば図３に示すよ
うに、ＨＤＬ記述上のコメントを利用して行う。すなわ
ち、「##START」＋「スペース」＋「機能単位名」なる
記述を含むコメント行と、「##END」＋「スペース」＋
「機能単位名」なる記述を含むコメント行とを記述する
ことにより、これらのコメント行で挟まれる領域を、
「機能単位名」で示される機能単位の区分領域とする。
うに、ＨＤＬ記述上のコメントを利用して行う。すなわ
ち、「##START」＋「スペース」＋「機能単位名」なる
記述を含むコメント行と、「##END」＋「スペース」＋
「機能単位名」なる記述を含むコメント行とを記述する
ことにより、これらのコメント行で挟まれる領域を、
「機能単位名」で示される機能単位の区分領域とする。
【００４１】図３の場合は、「##START F/F-CIRCUIT A
A」というコメント行から「##END F/F-CIRCUIT AA」と
いうコメント行までが「F/F-CIRCUIT AA（フリップフロ
ップ回路ＡＡ）」という機能単位を記述する区分である
ことを示し、「##START ADDER-CIRCUIT ADD24」という
コメント行から「##END ADDER-CIRCUIT ADD24」という
コメント行までが「ADDER-CIRCUIT ADD24（加算回路Ａ
ＤＤ２４）」という機能単位を記述する区分であること
を示す。このように、「##START〜」と「##END〜」とい
う始めと終わりのコメントによって機能単位を区分する
ことができる。
A」というコメント行から「##END F/F-CIRCUIT AA」と
いうコメント行までが「F/F-CIRCUIT AA（フリップフロ
ップ回路ＡＡ）」という機能単位を記述する区分である
ことを示し、「##START ADDER-CIRCUIT ADD24」という
コメント行から「##END ADDER-CIRCUIT ADD24」という
コメント行までが「ADDER-CIRCUIT ADD24（加算回路Ａ
ＤＤ２４）」という機能単位を記述する区分であること
を示す。このように、「##START〜」と「##END〜」とい
う始めと終わりのコメントによって機能単位を区分する
ことができる。
【００４２】なお、これらステップＳ１５〜Ｓ１７で得
られる論理合成結果は、例えばファイル格納部１等に一
時的に保存されるテンポラリファイルへと保存される。
テンポラリファイルは、一時的にファイルの物理領域に
格納されるが、処理完了後に削除されるので、実質的に
格納のための物理ファイル領域を必要としない。
られる論理合成結果は、例えばファイル格納部１等に一
時的に保存されるテンポラリファイルへと保存される。
テンポラリファイルは、一時的にファイルの物理領域に
格納されるが、処理完了後に削除されるので、実質的に
格納のための物理ファイル領域を必要としない。
【００４３】次に、論理合成結果が面積チェック部３お
よび遅延チェック部４に入力されて、各ＨＤＬファイル
による論理合成結果の面積と遅延時間を算出する（ステ
ップＳ１８および１９）。ステップＳ１８における面積
の算出は、論理合成実行時にも参照されるデータベース
であるライブラリＬＢに格納されている情報を参照して
行う。すなわち、ライブラリＬＢには、個々の論理をあ
らわすゲート毎の面積の情報も格納されている。
よび遅延チェック部４に入力されて、各ＨＤＬファイル
による論理合成結果の面積と遅延時間を算出する（ステ
ップＳ１８および１９）。ステップＳ１８における面積
の算出は、論理合成実行時にも参照されるデータベース
であるライブラリＬＢに格納されている情報を参照して
行う。すなわち、ライブラリＬＢには、個々の論理をあ
らわすゲート毎の面積の情報も格納されている。
【００４４】ゲートとは、トランジスタ等を接続して論
理機能を構成したものであり、例えば１つの２入力アン
ド（ＡＮＤ：論理積）回路等を意味する。面積は、様々
な単位であらわすことができるが、一般的にはゲート毎
のセル数、トランジスタ数、ピッチ数等であらわされ
る。回路のトータル面積は、論理合成の結果で使用して
いるゲートの種類とその数、およびライブラリＬＢ中に
含まれるゲート毎の面積の情報に基づいて算出する。こ
の発明においては、面積の単位はどのようなものを用い
てもよい。
理機能を構成したものであり、例えば１つの２入力アン
ド（ＡＮＤ：論理積）回路等を意味する。面積は、様々
な単位であらわすことができるが、一般的にはゲート毎
のセル数、トランジスタ数、ピッチ数等であらわされ
る。回路のトータル面積は、論理合成の結果で使用して
いるゲートの種類とその数、およびライブラリＬＢ中に
含まれるゲート毎の面積の情報に基づいて算出する。こ
の発明においては、面積の単位はどのようなものを用い
てもよい。
【００４５】ステップＳ１９における遅延時間の算出
は、前述したライブラリＬＢに記載されているゲート毎
の遅延時間、いわゆるサーキット遅延と、ゲート間を結
ぶ信号接続線の遅延時間、いわゆる配線遅延時間との和
を求めることにより行う。サーキット遅延時間の情報
は、ライブラリＬＢに含まれており、それを用いるが、
配線遅延時間の情報はライブラリＬＢから得ることはで
きない。配線遅延時間は、仮想配線長計算によって算出
される。仮想配線長計算は、デバイス等のテクノロジ、
すなわちＬＳＩ設計ルール、あるいはＬＳＩ開発部門等
によって異なる。
は、前述したライブラリＬＢに記載されているゲート毎
の遅延時間、いわゆるサーキット遅延と、ゲート間を結
ぶ信号接続線の遅延時間、いわゆる配線遅延時間との和
を求めることにより行う。サーキット遅延時間の情報
は、ライブラリＬＢに含まれており、それを用いるが、
配線遅延時間の情報はライブラリＬＢから得ることはで
きない。配線遅延時間は、仮想配線長計算によって算出
される。仮想配線長計算は、デバイス等のテクノロジ、
すなわちＬＳＩ設計ルール、あるいはＬＳＩ開発部門等
によって異なる。
【００４６】仮想配線長の計算は、この発明において
は、特に限定しないが、例えば、Ｌを仮想配線長、αを
テクノロジ固有の係数、Ｓを面積、そしてＰＰをピンペ
ア数として Ｌ ＝ α × Ｓ1/2 × ＰＰ であらわすことができる。あるいは、Ｌを仮想配線長、
α、βをテクノロジ固有の係数、そしてＰＰをピンペア
数として、 Ｌ ＝ α＋β × Ｈ1/2 × ＰＰ （但し、Ｈは（ネットリスト内の全ゲート面積／ゲート
使用率）1/2×２）であらわすこともできる。この発明
によるシステムでは、このような仮想配線長計算式ＥＱ
を任意に与えることができる。
は、特に限定しないが、例えば、Ｌを仮想配線長、αを
テクノロジ固有の係数、Ｓを面積、そしてＰＰをピンペ
ア数として Ｌ ＝ α × Ｓ1/2 × ＰＰ であらわすことができる。あるいは、Ｌを仮想配線長、
α、βをテクノロジ固有の係数、そしてＰＰをピンペア
数として、 Ｌ ＝ α＋β × Ｈ1/2 × ＰＰ （但し、Ｈは（ネットリスト内の全ゲート面積／ゲート
使用率）1/2×２）であらわすこともできる。この発明
によるシステムでは、このような仮想配線長計算式ＥＱ
を任意に与えることができる。
【００４７】上述の仮想配線長に基づいて算出された配
線長遅延時間と、ライブラリＬＢから与えられるサーキ
ット遅延時間との和をもって、回路のトータル遅延時間
とする。
線長遅延時間と、ライブラリＬＢから与えられるサーキ
ット遅延時間との和をもって、回路のトータル遅延時間
とする。
【００４８】このようにして、ベースＨＤＬファイルＢ
Ｆ、サブＨＤＬファイルＳＦ１およびＳＦ２のＨＤＬ記
述上で区分された機能単位毎に、面積および遅延時間を
算出して、チェック結果を生成する（ステップＳ２
０）。
Ｆ、サブＨＤＬファイルＳＦ１およびＳＦ２のＨＤＬ記
述上で区分された機能単位毎に、面積および遅延時間を
算出して、チェック結果を生成する（ステップＳ２
０）。
【００４９】ステップＳ２０で生成されたチェック結果
は、チェック結果比較部５に与えられて、チェック結果
が比較される（ステップＳ２１）。ステップＳ２１にお
いて、チェック結果比較部５は、チェック結果と、予め
設計者が与えておいた希望要素特性、すなわち希望面積
および希望遅延時間とを比較する。この比較結果に基づ
き、選択ＨＤＬ判断部６は、チェック結果の中から、希
望面積および希望遅延時間に最も近くなるようなチェッ
ク結果を選び出し、それらの回路を機能単位毎に合成し
て、ベースＨＤＬファイルＢＦ中のＨＤＬ記述とサブＨ
ＤＬファイルＳＦ１およびＳＦ２中のＨＤＬ記述との面
積および遅延時間が最良となる組み合わせを予測判断
し、それを最良ＨＤＬ記述とする（ステップＳ２２）。
は、チェック結果比較部５に与えられて、チェック結果
が比較される（ステップＳ２１）。ステップＳ２１にお
いて、チェック結果比較部５は、チェック結果と、予め
設計者が与えておいた希望要素特性、すなわち希望面積
および希望遅延時間とを比較する。この比較結果に基づ
き、選択ＨＤＬ判断部６は、チェック結果の中から、希
望面積および希望遅延時間に最も近くなるようなチェッ
ク結果を選び出し、それらの回路を機能単位毎に合成し
て、ベースＨＤＬファイルＢＦ中のＨＤＬ記述とサブＨ
ＤＬファイルＳＦ１およびＳＦ２中のＨＤＬ記述との面
積および遅延時間が最良となる組み合わせを予測判断
し、それを最良ＨＤＬ記述とする（ステップＳ２２）。
【００５０】例えば、図２に示すように、設計しようと
する回路がＦ／Ｆ（フリップフロップ）間論理回路、ア
ダー回路、セレクタ回路およびその他論理回路の各機能
の機能単位群で構成されているものとすると、第１サブ
ＨＤＬファイルＳＦ１のＦ／Ｆ（フリップフロップ）間
論理と、第２サブＨＤＬファイルＳＦ２のアダー回路
と、第１サブＨＤＬファイルＳＦ１のセレクタ回路と、
ベースＨＤＬファイルＢＦのその他論理回路との組み合
わせを最良であると予測する。
する回路がＦ／Ｆ（フリップフロップ）間論理回路、ア
ダー回路、セレクタ回路およびその他論理回路の各機能
の機能単位群で構成されているものとすると、第１サブ
ＨＤＬファイルＳＦ１のＦ／Ｆ（フリップフロップ）間
論理と、第２サブＨＤＬファイルＳＦ２のアダー回路
と、第１サブＨＤＬファイルＳＦ１のセレクタ回路と、
ベースＨＤＬファイルＢＦのその他論理回路との組み合
わせを最良であると予測する。
【００５１】ＨＤＬセレクト部７は、チェック結果比較
部５および選択ＨＤＬ判断部６で予測され選択された、
上述のようなベースＨＤＬ記述とサブＨＤＬ記述の最適
な組み合わせをもとに、実際のベースＨＤＬファイルＢ
Ｆ、サブＨＤＬファイルＳＦ１およびＳＦ２から、機能
単位毎のＨＤＬ記述を抽出して、１つのＨＤＬファイル
を新たに生成する（ステップＳ２３）。この場合、図４
に示すように、前述したＨＤＬ記述上の機能単位の区分
コメントである「##START〜」および「##END〜」をキー
ワードとして、機能単位毎のＨＤＬ記述を抽出する。
部５および選択ＨＤＬ判断部６で予測され選択された、
上述のようなベースＨＤＬ記述とサブＨＤＬ記述の最適
な組み合わせをもとに、実際のベースＨＤＬファイルＢ
Ｆ、サブＨＤＬファイルＳＦ１およびＳＦ２から、機能
単位毎のＨＤＬ記述を抽出して、１つのＨＤＬファイル
を新たに生成する（ステップＳ２３）。この場合、図４
に示すように、前述したＨＤＬ記述上の機能単位の区分
コメントである「##START〜」および「##END〜」をキー
ワードとして、機能単位毎のＨＤＬ記述を抽出する。
【００５２】こうして作成された新たなＨＤＬファイル
は、最良ＨＤＬ出力部８において、文法的なエラー、例
えばソース／ロード信号の浮きが無いか、禁止文字を使
用していないか等をチェックし（ステップＳ２４）、エ
ラーがなければ（ステップＳ２５）、最良ＨＤＬ記述の
テキストファイルとして出力する（ステップＳ２６）。
エラーがあると判定された場合は（ステップＳ２５）、
そのエラー箇所をエラーファイルへ出力するとともに、
標準出力へも出力し（ステップＳ２７）、予めファイル
格納部１に入力されたＨＤＬファイルの修正を促す。
は、最良ＨＤＬ出力部８において、文法的なエラー、例
えばソース／ロード信号の浮きが無いか、禁止文字を使
用していないか等をチェックし（ステップＳ２４）、エ
ラーがなければ（ステップＳ２５）、最良ＨＤＬ記述の
テキストファイルとして出力する（ステップＳ２６）。
エラーがあると判定された場合は（ステップＳ２５）、
そのエラー箇所をエラーファイルへ出力するとともに、
標準出力へも出力し（ステップＳ２７）、予めファイル
格納部１に入力されたＨＤＬファイルの修正を促す。
【００５３】設計者は、ステップＳ２６において最良Ｈ
ＤＬ出力部８から出力された最良ＨＤＬテキストファイ
ルを、再度、論理合成部２等に入力して論理合成に供す
るだけで、最適な論理合成結果を得ることができる。
ＤＬ出力部８から出力された最良ＨＤＬテキストファイ
ルを、再度、論理合成部２等に入力して論理合成に供す
るだけで、最適な論理合成結果を得ることができる。
【００５４】以上のようにして、ＨＤＬ記述の人手によ
る修正／人手による統合、および論理合成処理運用の繰
り返し作業の大部分が、自動化により不要となり、作業
量が大幅に削減され、例えばＬＳＩ設計のための工程数
を削減することができる。また、論理合成の繰り返しが
少なくなるので、従来繰り返しの都度出力されていた各
種のファイル数が削減され、処理に必要とする物理ファ
イル領域を削減することができ、ファイル管理も容易に
なる。
る修正／人手による統合、および論理合成処理運用の繰
り返し作業の大部分が、自動化により不要となり、作業
量が大幅に削減され、例えばＬＳＩ設計のための工程数
を削減することができる。また、論理合成の繰り返しが
少なくなるので、従来繰り返しの都度出力されていた各
種のファイル数が削減され、処理に必要とする物理ファ
イル領域を削減することができ、ファイル管理も容易に
なる。
【００５５】なお、図５に示すこの発明の第２の実施の
形態による論理合成支援システムは、ベースＨＤＬファ
イルＢＦとのＨＤＬ記述の相違分（差分）のみで構成し
た第１および第２のサブＨＤＬファイルＳＦ１Ａおよび
ＳＦ２Ａをファイル格納部１Ａに格納するようにしたも
のである。これら差分ＨＤＬファイルからなるサブＨＤ
ＬファイルＳＦ１ＡおよびＳＦ２ＡとベースＨＤＬファ
イルＢＦとに基づいて、完全なＨＤＬ記述を再現する機
能を、論理合成部２ＡおよびＨＤＬセレクト部７Ａに持
たせるようにすれば、図１の場合と同様の処理を、一層
少ないファイル容量で実現することができる。
形態による論理合成支援システムは、ベースＨＤＬファ
イルＢＦとのＨＤＬ記述の相違分（差分）のみで構成し
た第１および第２のサブＨＤＬファイルＳＦ１Ａおよび
ＳＦ２Ａをファイル格納部１Ａに格納するようにしたも
のである。これら差分ＨＤＬファイルからなるサブＨＤ
ＬファイルＳＦ１ＡおよびＳＦ２ＡとベースＨＤＬファ
イルＢＦとに基づいて、完全なＨＤＬ記述を再現する機
能を、論理合成部２ＡおよびＨＤＬセレクト部７Ａに持
たせるようにすれば、図１の場合と同様の処理を、一層
少ないファイル容量で実現することができる。
【００５６】また、サブＨＤＬファイルは、２個に限ら
ず、１個、または３個以上用意するようにしてもよい。
さらに、機能記述言語として、ＨＤＬ以外の類似の言語
を用いることもできる。
ず、１個、または３個以上用意するようにしてもよい。
さらに、機能記述言語として、ＨＤＬ以外の類似の言語
を用いることもできる。
【００５７】なお、この発明の論理合成支援システム
は、専用のシステムとして構成することなく、通常のコ
ンピュータシステムを用いて実現することができる。例
えば、コンピュータシステムに上述の動作を実行するた
めのプログラムを格納した媒体（フロッピーディスク、
ＣＤ−ＲＯＭ等）から該プログラムをインストールする
ことにより、上述の処理を実行する論理合成支援システ
ムを構築することができる。インストールによって、当
該プログラムは、コンピュータシステム内のハードディ
スク等の媒体に格納されて、論理合成支援システムを構
成し、実行に供される。
は、専用のシステムとして構成することなく、通常のコ
ンピュータシステムを用いて実現することができる。例
えば、コンピュータシステムに上述の動作を実行するた
めのプログラムを格納した媒体（フロッピーディスク、
ＣＤ−ＲＯＭ等）から該プログラムをインストールする
ことにより、上述の処理を実行する論理合成支援システ
ムを構築することができる。インストールによって、当
該プログラムは、コンピュータシステム内のハードディ
スク等の媒体に格納されて、論理合成支援システムを構
成し、実行に供される。
【００５８】また、コンピュータにプログラムを供給す
るための媒体は、狭義の記憶媒体に限らず、通信回線、
通信ネットワークおよび通信システムのように、一時的
且つ流動的にプログラム等の情報を保持する通信媒体等
を含む広義の記憶媒体であってもよい。
るための媒体は、狭義の記憶媒体に限らず、通信回線、
通信ネットワークおよび通信システムのように、一時的
且つ流動的にプログラム等の情報を保持する通信媒体等
を含む広義の記憶媒体であってもよい。
【００５９】例えば、インターネット等の通信ネットワ
ーク上に設けたＦＴＰ（File Transfer Protocol）サー
バに当該プログラムを登録し、ＦＴＰクライアントにネ
ットワークを介して配信してもよく、通信ネットワーク
の電子掲示板（ＢＢＳ：Bulletin Board System）等に
該プログラムを登録し、これをネットワークを介して配
信してもよい。そして、このプログラムを起動し、ＯＳ
（Operating System）の制御下において実行することに
より、上述の処理を達成することができる。さらに、通
信ネットワークを介してプログラムを転送しながら起動
実行することによっても、上述の処理を達成することが
できる。
ーク上に設けたＦＴＰ（File Transfer Protocol）サー
バに当該プログラムを登録し、ＦＴＰクライアントにネ
ットワークを介して配信してもよく、通信ネットワーク
の電子掲示板（ＢＢＳ：Bulletin Board System）等に
該プログラムを登録し、これをネットワークを介して配
信してもよい。そして、このプログラムを起動し、ＯＳ
（Operating System）の制御下において実行することに
より、上述の処理を達成することができる。さらに、通
信ネットワークを介してプログラムを転送しながら起動
実行することによっても、上述の処理を達成することが
できる。
【００６０】
【発明の効果】以上説明したように、この発明の論理合
成支援方法およびシステムにおいては、機能記述言語を
用い所要の機能構成を所定の機能単位毎に区分し且つ予
め複数種の異なる記述方式にてそれぞれ設計記述した複
数の機能記述ファイルを入力し、前記複数の機能記述フ
ァイルに基づいて論理回路を合成し、前記機能記述ファ
イル毎にそれぞれ異なる複数の論理合成結果を得て、該
複数の論理合成結果について前記機能単位毎にそれぞれ
論理回路の面積および遅延時間等の要素特性をチェック
し、前記複数の論理合成結果についての前記機能単位毎
のチェック結果を予め設定した目標要素特性と比較し
て、該目標要素特性に最も近い機能記述ファイルを判別
し、該判別された機能記述ファイルを前記機能単位毎に
選択して結合し、最適記述ファイルを生成する。
成支援方法およびシステムにおいては、機能記述言語を
用い所要の機能構成を所定の機能単位毎に区分し且つ予
め複数種の異なる記述方式にてそれぞれ設計記述した複
数の機能記述ファイルを入力し、前記複数の機能記述フ
ァイルに基づいて論理回路を合成し、前記機能記述ファ
イル毎にそれぞれ異なる複数の論理合成結果を得て、該
複数の論理合成結果について前記機能単位毎にそれぞれ
論理回路の面積および遅延時間等の要素特性をチェック
し、前記複数の論理合成結果についての前記機能単位毎
のチェック結果を予め設定した目標要素特性と比較し
て、該目標要素特性に最も近い機能記述ファイルを判別
し、該判別された機能記述ファイルを前記機能単位毎に
選択して結合し、最適記述ファイルを生成する。
【００６１】したがって、１回の処理で、機能単位毎の
機能記述言語の記述の複数のバリエーションについての
要素特性が求められて、目標要素特性に最も近い最適な
組み合わせで機能記述言語ファイルが再構成される。
機能記述言語の記述の複数のバリエーションについての
要素特性が求められて、目標要素特性に最も近い最適な
組み合わせで機能記述言語ファイルが再構成される。
【００６２】すなわち、この発明によれば、機能記述言
語を用いて記述された機能記述ファイルの修正／統合お
よび論理合成処理運用の作業効率を向上して、回路設計
における工程数を削減し得る論理合成支援方法およびシ
ステムを提供することができる。
語を用いて記述された機能記述ファイルの修正／統合お
よび論理合成処理運用の作業効率を向上して、回路設計
における工程数を削減し得る論理合成支援方法およびシ
ステムを提供することができる。
【図１】この発明の第１の実施の形態に係る論理合成支
援システムの構成を示すブロック図である。
援システムの構成を示すブロック図である。
【図２】図１の論理合成支援システムの動作を説明する
ためのフローチャートである。
ためのフローチャートである。
【図３】図１の論理合成支援システムの動作を説明する
ためのＨＤＬの機能単位の記述例を示す図である。
ためのＨＤＬの機能単位の記述例を示す図である。
【図４】図１の論理合成支援システムの動作を説明する
ためのＨＤＬの機能単位の抽出に係る記述例を示す図で
ある。
ためのＨＤＬの機能単位の抽出に係る記述例を示す図で
ある。
【図５】この発明の第２の実施の形態に係る論理合成支
援システムの構成を示すブロック図である。
援システムの構成を示すブロック図である。
【図６】従来の論理合成システムの一例の構成を示すブ
ロック図である。
ロック図である。
１，１Ａ…ファイル格納部 ２，２Ａ…論理合成部 ３…面積チェック部 ４…遅延チェック部 ５…チェック結果比較部 ６…選択ＨＤＬ判断部 ７，７Ａ…ＨＤＬセレクト部 ８…最良ＨＤＬ出力部
フロントページの続き (56)参考文献 特開 平８−22483（ＪＰ，Ａ) 特開 平５−20379（ＪＰ，Ａ) 特開 平10−177588（ＪＰ，Ａ) 野地保、外３名，”機能設計を対象と する合成予測の実現”，電子情報通信学 会論文誌Ｄ−▲Ｉ▼，平成７年７月，第 Ｊ78−Ｄ−▲Ｉ▼巻，第７号，ｐ．588 −596 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50
Claims (11)
- 【請求項１】 機能記述言語を用い所要の機能構成を所
定の機能単位毎に区分し且つ予め複数種の異なる記述方
式にてそれぞれ設計記述した複数の機能記述ファイルを
格納するファイル格納手段と、 前記ファイル格納手段に格納された前記複数の機能記述
ファイルに基づいて論理回路を合成し、前記機能記述フ
ァイル毎にそれぞれ異なる複数の論理合成結果を得る論
理合成手段と、 前記論理合成手段により得られる前記複数の論理合成結
果について前記機能単位毎にそれぞれ論理回路の要素特
性をチェックする合成結果チェック手段と、 前記合成結果チェック手段により得られる前記複数の論
理合成結果についての前記機能単位毎のチェック結果を
予め設定した目標要素特性と比較し、該目標要素特性に
最も近い機能記述ファイルを判別する機能記述ファイル
判別手段と、 前記機能記述ファイル判別手段により判別された機能記
述ファイルを前記機能単位毎に選択して結合し、最適記
述ファイルを生成する機能記述ファイル合成手段と、を
具備することを特徴とする論理合成支援システム。 - 【請求項２】 機能記述言語を用い所要の機能構成を所
定の機能単位毎に区分し且つ予め複数種の異なる記述方
式にてそれぞれ設計記述した複数の機能記述ファイルを
格納するファイル格納手段と、 前記ファイル格納手段に格納された前記複数の機能記述
ファイルに基づいて論理回路を合成し、前記機能記述フ
ァイル毎にそれぞれ異なる複数の論理合成結果を得る論
理合成手段と、 前記論理合成手段により得られる前記複数の論理合成結
果について前記機能単位毎にそれぞれ論理回路の面積お
よび遅延時間をチェックする合成結果チェック手段と、 前記合成結果チェック手段により得られる前記複数の論
理合成結果についての前記機能単位毎のチェック結果を
予め設定した目標面積および遅延時間と比較し、該目標
面積および遅延時間に最も近い機能記述ファイルを判別
する機能記述ファイル判別手段と、 前記機能記述ファイル判別手段により判別された機能記
述ファイルを前記機能単位毎に選択して結合し、最適記
述ファイルを生成する機能記述ファイル合成手段と、を
具備することを特徴とする論理合成支援システム。 - 【請求項３】 前記ファイル格納手段は、区分した機能
単位の一部についてのみ複数種の異なる記述方式にてそ
れぞれ設計記述した前記複数の機能記述ファイルを格納
する手段であることを特徴とする請求項１または２に記
載の論理合成支援システム。 - 【請求項４】 前記ファイル格納手段は、機能記述言語
を用い所要の機能構成全体を所定の機能単位毎に区分し
て設計記述したメイン記述ファイルと、前記メイン記述
ファイルと共通の機能記述言語を用い且つ所要の機能構
成の一部の区分された機能単位について他の記述ファイ
ルと異なる記述方式にて設計記述した１以上のサブ記述
ファイルとを含む機能記述ファイルを格納する手段であ
ることを特徴とする請求項１乃至３のうちのいずれか１
項に記載の論理合成支援システム。 - 【請求項５】 前記論理合成手段は、前記複数の機能記
述ファイルに基づいて論理回路を合成して、前記機能記
述ファイル毎に得られるそれぞれ異なる複数の論理合成
結果を一時ファイルに格納する手段を含むことを特徴と
する請求項１乃至４のうちのいずれか１項に記載の論理
合成支援システム。 - 【請求項６】 前記論理合成手段は、前記機能記述ファ
イル合成手段で最適記述ファイルが生成された後に、該
最適記述ファイルに基づいて論理回路を合成して、最適
構成の論理合成結果を出力する手段を含むことを特徴と
する請求項１乃至５のうちのいずれか１項に記載の論理
合成支援システム。 - 【請求項７】 機能記述言語を用い所要の機能構成を所
定の機能単位毎に区分し且つ予め複数種の異なる記述方
式にてそれぞれ設計記述した複数の機能記述ファイルを
入力するファイル入力ステップと、 前記ファイル入力ステップで入力された前記複数の機能
記述ファイルに基づいて論理回路を合成し、前記機能記
述ファイル毎にそれぞれ異なる複数の論理合成結果を得
る論理合成ステップと、 前記論理合成ステップで得られる前記複数の論理合成結
果について前記機能単位毎にそれぞれ論理回路の要素特
性をチェックする合成結果チェックステップと、 前記合成結果チェックステップで得られる前記複数の論
理合成結果についての前記機能単位毎のチェック結果を
予め設定した目標要素特性と比較し、該目標要素特性に
最も近い機能記述ファイルを判別する機能記述ファイル
判別ステップと、 前記機能記述ファイル判別ステップで判別された機能記
述ファイルを前記機能単位毎に選択して結合し、最適記
述ファイルを生成する機能記述ファイル合成ステップ
と、を有することを特徴とする論理合成支援方法。 - 【請求項８】 機能記述言語を用い所要の機能構成を所
定の機能単位毎に区分し且つ予め複数種の異なる記述方
式にてそれぞれ設計記述した複数の機能記述ファイルを
入力するファイル入力ステップと、 前記ファイル入力ステップで入力された前記複数の機能
記述ファイルに基づいて論理回路を合成し、前記機能記
述ファイル毎にそれぞれ異なる複数の論理合成結果を得
る論理合成ステップと、 前記論理合成ステップで得られる前記複数の論理合成結
果について前記機能単位毎にそれぞれ論理回路の面積お
よび遅延時間をチェックする合成結果チェックステップ
と、 前記合成結果チェックステップで得られる前記複数の論
理合成結果についての前記機能単位毎のチェック結果を
予め設定した目標面積および遅延時間と比較し、該目標
面積および遅延時間に最も近い機能記述ファイルを判別
する機能記述ファイル判別ステップと、 前記機能記述ファイル判別ステップで判別された機能記
述ファイルを前記機能単位毎に選択して結合し、最適記
述ファイルを生成する機能記述ファイル合成ステップ
と、を有することを特徴とする論理合成支援方法。 - 【請求項９】 前記ファイル入力ステップは、区分した
機能単位の一部についてのみ複数種の異なる記述方式に
てそれぞれ設計記述した前記複数の機能記述ファイルを
入力するステップであることを特徴とする請求項７また
は８に記載の論理合成支援方法。 - 【請求項１０】 前記ファイル入力ステップは、機能記
述言語を用い所要の機能構成全体を所定の機能単位毎に
区分して設計記述したメイン記述ファイルと、前記メイ
ン記述ファイルと共通の機能記述言語を用い且つ所要の
機能構成の一部の区分された機能単位について他の記述
ファイルと異なる記述方式にて設計記述した１以上のサ
ブ記述ファイルとを含む機能記述ファイルを入力するス
テップであることを特徴とする請求項７乃至９のうちの
いずれか１項に記載の論理合成支援方法 - 【請求項１１】 前記機能記述ファイル合成ステップで
生成された最適記述ファイルに基づいて論理回路を合成
して、最適構成の論理合成結果を出力する再論理合成ス
テップをさらに含むことを特徴とする請求項７乃至１０
のうちのいずれか１項に記載の論理合成支援方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09192505A JP3101872B2 (ja) | 1997-07-17 | 1997-07-17 | 論理合成支援方法およびシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09192505A JP3101872B2 (ja) | 1997-07-17 | 1997-07-17 | 論理合成支援方法およびシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1139360A JPH1139360A (ja) | 1999-02-12 |
| JP3101872B2 true JP3101872B2 (ja) | 2000-10-23 |
Family
ID=16292418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09192505A Expired - Fee Related JP3101872B2 (ja) | 1997-07-17 | 1997-07-17 | 論理合成支援方法およびシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3101872B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4541783B2 (ja) * | 2004-06-30 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体集積回路の設計方法、設計装置及び論理設計プログラム |
-
1997
- 1997-07-17 JP JP09192505A patent/JP3101872B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 野地保、外３名，"機能設計を対象とする合成予測の実現"，電子情報通信学会論文誌Ｄ−▲Ｉ▼，平成７年７月，第Ｊ７８−Ｄ−▲Ｉ▼巻，第７号，ｐ．５８８−５９６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1139360A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6668364B2 (en) | Methods and apparatuses for designing integrated circuits | |
| US7275233B2 (en) | Methods and apparatuses for designing integrated circuits | |
| US6026228A (en) | Integrated circuit design method, database apparatus for designing integrated circuit and integrated circuit design support apparatus | |
| US6113647A (en) | Computer aided design system and method using hierarchical and flat netlist circuit representations | |
| JP2002500435A (ja) | タイミング閉鎖方法 | |
| US7137084B1 (en) | Similarity-driven synthesis for equivalence checking of complex designs | |
| US6834379B2 (en) | Timing path detailer | |
| US20090228859A1 (en) | Synthesis constraint creating device, behavioral synthesis device, synthesis constraint creating method and recording medium | |
| US6704916B1 (en) | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing | |
| US6886147B2 (en) | Method, system, and product for achieving optimal timing in a data path that includes variable delay lines and coupled endpoints | |
| JP3101872B2 (ja) | 論理合成支援方法およびシステム | |
| US20060031808A1 (en) | System and method for creating timing constraint information | |
| US5533179A (en) | Apparatus and method of modifying hardware description language statements | |
| JP4881769B2 (ja) | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム | |
| US7398424B2 (en) | False path detection program | |
| Fujita et al. | Delay estimation and optimization of logic circuits: a survey | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP2752923B2 (ja) | 論理シミュレーション装置および論理回路情報作成方法 | |
| JP2980348B2 (ja) | 論理回路の合成装置 | |
| JP4587754B2 (ja) | クロック合成方法、半導体装置及びプログラム | |
| US20220114321A1 (en) | Systems And Methods For Generating Placements For Circuit Designs Using Pyramidal Flows | |
| JP2006285860A (ja) | シミュレーションモデル生成方法およびその装置 | |
| KR20230085866A (ko) | 칩의 분할 방법 및 칩의 분할 장치 | |
| US20030101198A1 (en) | Method and system for generating a configuration database file based on data files of ECAD tools | |
| JP2004013851A (ja) | Ｌｓｉ設計支援システムおよびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |