JP4541783B2 - 半導体集積回路の設計方法、設計装置及び論理設計プログラム - Google Patents

Description

この発明は、半導体集積回路（ＬＳＩ）の設計方法にかかり、詳しくは、ＬＳＩの論理設計段階における設計方法、設計装置及び論理設計プログラムに関するものである。
ＬＳＩ設計では、その上流の工程で論理設計を行った後、この論理設計で得られたデータをもとに物理設計（レイアウト設計）を行う。その後、このレイアウトデータを検証して設計条件を満足しない場合には、レイアウト設計若しくは論理設計に戻っての再設計が必要となる。こうした再設計（設計フローの出戻り）は設計期間を増大させることから、ＬＳＩの設計では、この出戻りを如何に少なくするかが重要となっている。

従来、ＬＳＩ設計における論理設計の工程では、ＬＳＩの設計仕様に基づいてＲＴＬ（Register Transfer Level ）設計を行った後、同ＲＴＬ記述レベルで作成した設計データをもとに論理合成を行ってゲートレベルの論理回路データ、いわゆるネットリストを作成する。その際、ネットリストの作成にあたっては、あらかじめターゲットとする設計値に、過去に設計したデータをもとに経験的に決定したある程度のマージンを与えて設計を行っている。これにより、論理設計とレイアウト設計との間のギャップ（ターゲット値からのずれ）を吸収して、レイアウト設計後の出戻りを少なくするようにしている。

しかしながら、上記のように過去の設計データをもとにマージンを設定したとしても、やはりレイアウト設計後の出戻りを抑えることは難しい。即ち、過去の設計データからは必要と思われるマージンを経験的に予測しても、実際にレイアウト設計を行ってみて初めて設計条件を満足しないことが分かるといったことが多々あった。

この場合、設計条件を変更して再レイアウトすることのみで修正することができなければ、さらに上流の論理設計工程にまで戻って再設計を行わなければならない。一般的に、レイアウト設計に費やす時間は論理設計に費やす時間に比べて長い。このため、論理設計にまで戻って再設計が必要となった場合には、レイアウト設計を再度一からやり直さなければならなくなり、したがって設計期間をさらに増大させることとなる。

この発明は、このような従来の問題に鑑みてなされたものであり、その目的は、レイアウト設計後の出戻りの発生を好適に抑制することのできる半導体集積回路の設計方法、設計装置及び論理設計プログラムを提供することにある。

上記目的を達成するため、請求項１，７，８に記載の発明によれば、半導体集積回路の設計工程において、論理設計工程で作成されたデータは、物理設計工程での使用に妥当なデータであるかどうかが前記物理設計工程の開始に先立って前記物理設計工程に関連する項目に基づいてあらかじめ見積もられる。そして、この見積もり結果は論理設計工程に対応する項目にフィードバックされて論理設計工程で作成するデータに反映される。これにより、物理設計後の再設計の発生は好適に抑制される。なお、論理設計工程に対応する項目は、論理設計工程で入力データとして与えられる半導体集積回路の仕様データに対応する制約条件を含む。

請求項２に記載の発明によれば、論理設計工程で作成されたデータが物理設計工程での使用に妥当なデータであるかどうかを物理設計工程と相関性を有する複数の項目について見積もるようにした。そして、この見積もり結果を論理設計工程と相関性を有する複数の項目について論理設計工程にフィードバックするようにした。これにより、論理設計工程では物理設計工程を意識した設計を行うことができ、それによって作成するデータをより物理設計工程に適したものとすることができる。その結果、物理設計後の再設計の発生は好適に抑制される。

請求項３に記載の発明によれば、前記物理設計工程に関連する項目である物理設計工程と相関性を有する複数の項目を見積もる際にあたっては、半導体集積回路の仕様データ、ＲＴＬ設計データ、及び論理合成を行って作成されるネットリストのうちの少なくともいずれかから見積もるようにした。こうしたデータをもとに見積もりを行うことで、論理設計工程で作成するデータをより物理設計工程に適したものとすることができる。従って、物理設計後の再設計の発生は好適に抑制される。

請求項４に記載の発明によれば、前記物理設計工程に関連する項目である物理設計工程と相関性を有する複数の項目としては、消費電力、電源ドロップ量、タイミング情報、コアサイズ、チップサイズ、配線層数、同時スイッチングノイズ量、電源Ｉ／Ｏ本数、電源配線量、デカップリングセル量を見積もり項目として含むようにした。このような項目について見積もりを行うことで、論理設計工程で作成するデータをより物理設計工程に適したものとすることができる。その結果、物理設計後の再設計の発生は好適に抑制される。

請求項５に記載の発明によれば、前記論理設計工程に対応する項目である論理設計工程と相関性を有する複数の項目としては、サインオフ条件、論理合成条件、タイミング制約、仮配線モデル、チップサイズをフィードバック項目として含むようにした。このような項目をフィードバック項目とすることで、見積もり結果を論理設計工程に好適に反映させることができる。これにより、論理設計工程で作成するデータをより物理設計工程に適したものとすることができる。従って、物理設計後の再設計の発生は好適に抑制される。

請求項６に記載の発明によれば、見積もり結果を論理設計工程にフィードバックするフィードバック先を、当該論理設計工程における、仕様データを入力処理する工程、ＲＴＬ設計データを作成する工程、及び論理合成を行ってネットリストを作成する工程のうちのいずれかとした。このような工程に見積もり結果をフィードバックさせることで、論理設計工程で作成するデータをより物理設計工程に適したものとすることができる。従って、物理設計後の再設計の発生は好適に抑制される。

この発明によれば、レイアウト設計後の出戻りの発生を好適に抑制することのできる半導体集積回路の設計方法、設計装置及び論理設計プログラムを提供することができる。

以下、この発明を、半導体集積回路（ＬＳＩ）の設計方法、及び設計装置に具体化した一実施の形態を図１〜図７に従って説明する。
図４は、ＬＳＩ設計装置の概略構成を示すブロック図である。

設計装置１１は、一般的なＣＡＤ（Computer Aided Design ）装置であって、ＣＰＵ１２、メモリ１３、記憶装置１４、表示装置１５、入力装置１６、及びドライブ装置１７を備えており、それらはバス１８を介して相互に接続されている。

ＣＰＵ１２は、メモリ１３を利用してプログラムを実行し、ＬＳＩ設計にかかる処理（図１）を実現する。なお、このＣＰＵ１２は、本実施の形態においては、後述するＬＳＩ設計方法に準じた論理設計プログラムに従って処理を実行することで、データ作成手段、見積もり手段、フィードバック手段として機能的に動作する。

メモリ１３としては、通常、キャッシュメモリ、システムメモリ、ディスプレイメモリ等を含む。表示装置１５は、処理結果を示す画面、パラメータ入力画面等の表示に用いられ、これには通常、ＣＲＴ、ＬＣＤ、ＰＤＰ等が用いられる。入力装置１６は、ユーザからの要求や指示、パラメータの入力に用いられ、これにはキーボードやマウス等が用いられる。

記憶装置１４は、通常、磁気ディスク装置、光ディスク装置、光磁気ディスク装置等を含む。この記憶装置１４には、各種の処理を実現するためのプログラムやこのプログラムの実行に必要なデータを格納した各種のファイルが記憶される。ＣＰＵ１２は、入力装置１６による指示に応答してプログラムや各種ファイルに格納されるデータをメモリ１３へ転送し、それを実行する。なお、記憶装置１４は、データベースとしても使用される。

ＣＰＵ１２が実行するプログラムは、例えば、記録媒体１９にて提供される。ドライブ装置１７は、記録媒体１９を駆動し、その記録内容にアクセスする。ＣＰＵ１２は、ドライブ装置１７を介して記録媒体１９からプログラムやデータを読み出し、それを記憶装置１４にインストールする。

記録媒体１９としては、光ディスク（CD-ROM,DVD-ROM,… ）、光磁気ディスク（MO,MD,…）等、任意の記録媒体を使用することができる。なお、記録媒体１９には、通信媒体を介してアップロード又はダウンロードされたプログラムを記録した媒体、ディスク装置等を含む。

次に、ＬＳＩ設計方法について図１〜図３を参照しながら説明する。
図１は、ＬＳＩ設計の全体の流れを示すフローチャートである。ＬＳＩの設計工程は、大別すると、論理設計（ステップ１００）と物理設計（レイアウト設計：ステップ２００）との２つの工程に分けられる。なお、本発明におけるＬＳＩ設計方法は、このうち論理設計の設計方法に特徴を有するものであり、設計装置１１には、該設計方法に準じた処理を実行するためのプログラム（論理設計プログラム）が格納されている。

まず、論理設計の工程を説明する。
同工程では、設計装置１１は、まずＬＳＩの仕様（仕様データ）を入力する入力処理を行う（ステップ１１０）。

次に、設計装置１１は、このＬＳＩの仕様に基づいてＲＴＬ（Register Transfer Level ）設計を行い、ＬＳＩの動作をレジスタ（フリップフロップ）と組み合わせ論理回路とを用いて、ＨＤＬ（Verilog-HDL 或いはVHDL）により記述した設計データ（以下「ＲＴＬ設計データ」という）を作成する（ステップ１２０）。

次に、設計装置１１は、ＲＴＬ設計データを入力して論理合成処理を行い、ゲートレベルの論理回路データ、いわゆるネットリストＦ１を作成する（ステップ１３０）。
なお、図１では省略しているが、この論理合成処理では、こうしたネットリストＦ１とともに、そのネットリストＦ１の回路動作を保証し得るタイミング情報を規定したタイミング制約Ｆ２（図２参照）も作成される。

次に、設計装置１１は、ネットリストＦ１をもとに初期見積もりを行う（ステップ１４０）。
ここで、初期見積もりとは、先の論理合成処理で得られたネットリストＦ１が後述するレイアウト設計を行うにあたって妥当な回路情報であるかどうかを事前に検討するための処理である。即ち、論理設計後に実施するレイアウト設計では、このネットリストＦ１をもとに処理が進められる。従って、レイアウト設計後の出戻り（再設計）の発生を抑制するといった観点からは、ネットリストＦ１の回路情報をレイアウト設計に適したものとするよう作成する必要がある。

論理合成処理の結果得られたネットリストＦ１がレイアウト設計を行う上で妥当な回路情報であるかどうかは、本実施の形態においては、例えば、以下のような（Ａ１）〜（Ａ８）に示す項目を「初期見積もり項目（図３参照）」として見積もり、それらをターゲット値（ＬＳＩの仕様に準じた値）と比較することで判断する。

（Ａ１）消費電力Ｆ１１
消費電力は、例えば、ネットリストＦ１を構成する各セルの消費電力データ（ライブラリに記載された値）をもとに、それら各セルの動作の割合から見積もることができる。

（Ａ２）電源ドロップ量Ｆ１２
電源ドロップ量は、例えば、コア部の内部電源配線の抵抗網と電流源とをパワーユニットと呼ばれる各々電気的に等価な単位回路モデルを用いて簡略化し、それら各パワーユニットの抵抗値を各種の電源特性に基づいて目標とする電源ドロップ値となるよう算出することで見積もることができる。

（Ａ３）タイミングＦ１３
タイミング情報は、上記消費電力や電源ドロップ量の算出値をもとに見積もることができる。

（Ａ４）コアサイズＦ１４、チップサイズＦ１５、配線層数Ｆ１６
コアサイズと配線層数は、例えば、ネットリストＦ１の回路情報（セル数、ネット数、平均ファンアウトなど）をもとにコア部の総配線長を予想し、この総配線長を収容可能な各配線層での配線チャネル数を算出することで見積もることができる。又、チップサイズは、こうして求めたコアサイズの面積に、電源Ｉ／Ｏ領域の面積を加えることで見積もることができる。

（Ａ５）同時スイッチングノイズ量Ｆ１７
同時スイッチングノイズ量は、例えば、同時スイッチングする出力Ｉ／Ｏや入出力Ｉ／Ｏに対して、それらが同時に出力スイッチングしたときの電源電圧変化量を算出することで見積もることができる。

（Ａ６）電源Ｉ／Ｏ本数Ｆ１８
電源Ｉ／Ｏ本数は、上記消費電力の見積もり値と内部電源配線網とに基づいてコア部の電源網解析を行い、各ノードの電圧値とそれら各ノード間の抵抗値とから求められる電流値から、電源Ｉ／Ｏに流れる電流値が許容電流値を満たすように電源Ｉ／Ｏ本数を算出することで見積もることができる。

（Ａ７）電源配線量Ｆ１９
電源配線量は、例えば、上記電源ドロップ量を見積もる際に使用するパワーユニット（単位回路モデル）の抵抗値と等価な電源配線量となるよう、電源配線を割り当て可能とする配線層数に応じて電源物量（単位面積当りの電源配線量）を算出することで見積もることができる。

（Ａ８）デカップリングセル量Ｆ２０
デカップリングセル量は、例えば、上記消費電力の算出値から見積もることができる。
以上記述したこれらの初期見積もり項目は、いずれもレイアウト設計を行う上でそれと高い相関性を有する項目である。なお、各項目を見積もる際にあたっては、ここに例述した見積もり手法に限られず、その他任意の手法を用いることができる。

設計装置１１は、これらの各項目について初期見積もりを行った後、次いでこの見積もり結果に基づいてフィードバック項目を決定する（ステップ１５０）。
ここで、フィードバック項目とは、初期見積もり結果を論理設計工程（上述したステップ１１０〜１３０のいずれかの工程）に反映させてネットリストＦ１の回路情報を最適化するべく該論理設計を行う上でそれと相関性を有する項目をいう。なお、本実施の形態においては、例えば、以下のような（Ｂ１）〜（Ｂ５）に示す項目を「フィードバック項目（図３参照）」として定め、これらの項目を上記見積もり結果やＬＳＩ仕様をもとに算定し直すようにしている。

（Ｂ１）サインオフ条件Ｆ２１
サインオフ条件は、回路の動作スピードに影響を与えるＰＴＶ条件（Ｐ：プロセス，Ｔ：温度，Ｖ：電圧の３項目に関しそれらのベスト条件とワースト条件とを定めた動作条件）、電源ドロップ量、消費電力、配線ＰＴばらつき、クロックサイクル、及びクロックサイクルのタイミングマージン量などについて規定した条件である。設計装置１１は、初期見積もりによって得られた消費電力Ｆ１１、電源ドロップ量Ｆ１２、タイミングＦ１３の各値がターゲット値と異なる場合は、このサインオフ条件Ｆ２１を変更して論理設計工程にフィードバックする。

（Ｂ２）論理合成条件Ｆ２２
論理合成条件は、サインオフ条件とほぼ同じ内容であり、該サインオフ条件との違いは、タイミングマージン量の設定が異なる点である。即ち、サインオフ条件は、レイアウト設計の終了時点における条件を規定したものであるのに対して、論理合成条件は、論理合成段階での条件を規定したものとなっている。タイミングマージン量の設定は、論理設計とレイアウト設計とのギャップ（クロックスキュー、或いは仮配線容量と実配線容量との差など）を予想して、それをマージンとして論理合成条件に反映させることで行う。設計装置１１は、初期見積もりによって得られた電源ドロップ量Ｆ１２、タイミングＦ１３の各値がターゲット値と異なる場合は、この論理合成条件Ｆ２２を変更して論理設計工程にフィードバックする。

（Ｂ３）タイミング制約Ｆ２３
タイミング制約情報は、回路の動作タイミングについて規定したものであり、これには後述する仮配線モデルを用いて計算された遅延情報等が含まれる。設計装置１１は、初期見積もりによって得られたタイミングＦ１３に関する値がターゲット値と異なる場合は、このタイミング制約Ｆ２３を変更して論理設計工程にフィードバックする。

（Ｂ４）仮配線モデルＦ２４
仮配線モデルは、論理合成処理や上記遅延計算に使用するものであって、設計装置１１は、初期見積もりによって得られたコアサイズＦ１４、チップサイズＦ１５、配線層数Ｆ１６の各値がターゲット値と異なる場合は、この仮配線モデルＦ２４を変更して論理設計工程にフィードバックする。

（Ｂ５）チップサイズＦ２５
チップサイズについては、初期見積もりによって得られた結果がそのまま論理設計工程にフィードバックされるようになっている。具体的には、設計装置１１は、初期見積もりによって得られたコアサイズＦ１４、チップサイズＦ１５、配線層数Ｆ１６、同時スイッチングノイズ量Ｆ１７、電源Ｉ／Ｏ本数Ｆ１８、電源配線量Ｆ１９、デカップリングセル量Ｆ２０の各値がターゲット値と異なる場合は、それに応じてチップサイズＦ２５を変更して論理設計工程にフィードバックする。

このように、設計装置１１は、各フィードバック項目をそれぞれ対応する初期見積もり項目から算定し直し、それらを上記ステップ１１０〜１３０のいずれかの論理設計工程にフィードバックして再度論理設計を行う。そして、この再設計の結果得られたネットリストＦ１をもとに再度初期見積もりを行い、同見積もり結果がターゲット値（仕様）を満足しているかどうかを再度判定する。以下、このときの見積もり結果がターゲット値を満足するまで、論理設計、初期見積もり、フィードバック項目の見直しを行い、見積もり結果がターゲット値を満足する値となることを条件に論理設計を終了する。

このような論理設計方法とすれば、論理合成処理の結果得られるネットリストＦ１がその後のレイアウト設計を行う上でより適したものとなるように作成される。なお、こうした論理設計工程（図１）において、１回目の初期見積もり結果がターゲット値を満足している場合には当然ながら再設計は不要であり、その場合にはその時点で論理設計を終了して、次工程のレイアウト設計に移る。

次に、上記論理設計後のデータをもとに行うレイアウト設計について説明する。
図２に示すように、レイアウト設計（ステップ２００）は、論理設計によって得られたデータ、具体的にはネットリストＦ１及びタイミング制約Ｆ２に基づいてチップレイアウトを行う設計工程（物理設計工程：ステップ２１０）と、そのレイアウトデータの検証を行う検証工程（ステップ２２０）とからなる。なお、本実施の形態では、ここでのレイアウト設計（設計及び検証）をその処理に対応するプログラムが格納された上記設計装置１１を用いて行うようにしているが、それとは別途異なる装置を用いて行うようにしてもよい。

設計工程（ステップ２１０）は、フロアプラン設計（ステップ２１１）、電源設計（ステップ２１２）、配置設計（ステップ２１３）及び配線設計（ステップ２１４）の４つの工程からなる。設計装置１１は、フロアプラン設計で機能ブロックの配置を行い、チップレイアウトの全体構成を決定した後に電源設計にて電源Ｉ／Ｏの配置を行い、その後に、セルの配置／配線を行うものとなっている。

設計装置１１は、こうしてチップレイアウトを作成した後、次いでそのレイアウトデータについての回路シミュレーションを行って動作検証（いわゆる電源網解析）する。このとき具体的には、電源検証（ステップ２２１）、タイミング検証（ステップ２２２）及び配置配線検証（ステップ２２３）の３つの検証工程にて電源網解析を行う。設計装置１１は、こうした電源網解析を行うことにより、そのチップレイアウトが信号や電源の信頼性を保証できる程度であるか否かを判断する。

そして、これら各検証の結果ＯＫである（設計条件を満足し動作保証できる）と判断した場合には、設計装置１１はレイアウト設計を終了し、その後は上記作成したレイアウトデータをもとに製造工程（ステップ３００）にてＬＳＩの製作が行われる。

一方、各検証の結果、いずれかがＮＧとなった（設計条件を満足せず動作保証できない）場合には、設計装置１１はその不備の程度に応じて上流の設計工程に戻り再設計を行う。この際、不備の程度が重く、したがってレイアウト設計のやり直し（ステップ２１１〜２１４のいずれかに戻っての再設計）のみによってはそのときの不備を解消できない場合には、設計装置１１はそれよりもさらに上流の設計工程である論理設計に戻って再設計（ステップ１００に戻っての再設計）を行う。このように論理設計に戻っての再設計が必要となる場合には、その後のレイアウト設計も全てやり直しが必要となる。

本実施の形態においては、あらかじめ論理設計の段階で下流のレイアウト設計を考慮した設計を行い、同レイアウト設計の入力データとなるネットリストＦ１の回路情報を初期見積もり結果を反映させた最適なものとなるよう作成することで、上記のようなレイアウト設計後の出戻りの発生を極力抑えることが可能である。

なお、本実施の形態では、初期見積もりの入力として、ネットリストＦ１の回路情報を用いた（言い換えれば論理合成処理後に初期見積もりを行うようにした）が、ＬＳＩ仕様やＲＴＬ設計データを入力に用いて初期見積もりを行うようにしてもよい。この場合にはネットリストＦ１は存在しないが、それに代わる情報として、例えばＬＳＩ仕様にて規定されているセル数（又はゲート数）等を入力に用い、それに基づいて初期見積もりを行うようにしてもよい。

以下、上記設計方法を適用してＬＳＩ設計を行った場合の一具体例を図５〜図７を参照しながら説明する。
図５は、初期見積もり（図１：ステップ１４０）の入力例を示したものである。なお、ここではＬＳＩの仕様として与えられる値を初期見積もりの入力として用いており、このうち、初期見積もりを行うにあたって入力となる要素は、配線層数、ゲート数、動作周波数、動作電圧、動作温度、電源ドロップ量である。

ここで、ＬＳＩの仕様に値の範囲が設定されているものについては、ＬＳＩの性能として最も厳しくなる条件を入力値として選択する。例えば、消費電力の見積もりを行う際には消費電力が最も大きくなるような条件、即ち電圧１．３Ｖ及び温度１００℃を入力値として選択する。

図６は、上記入力（図５）をもとに初期見積もりを行ったときの見積もり結果の一例を示したものである。
ここでは、チップサイズと消費電力とで仕様を満たしていない結果となった例を示している（同図において下線で示す）。

即ち、チップサイズに関しては、ターゲット値が「７．０（ｍｍ）×７．０（ｍｍ）」であるのに対して、見積もり結果が「７．２（ｍｍ）×７．２（ｍｍ）」となっており、この場合には、チップサイズを小さくするために、例えば、配線層数を増やす、ゲート数を減らす、電源配線量を減らす、といったことを行う。

また、消費電力に関しては、ターゲット値が「５００（ｍＷ）未満」であるのに対して、見積もり結果が「５５０（ｍＷ）」となっており、この場合には、消費電力を減らすために、例えば、ゲート数を減らす、動作周波数（達成周波数）を下げる、動作電圧を下げる、動作温度を下げる、といったことを行う。

そして、これら見積もり項目の変更に伴って、それらに関連するフィードバック項目（図３参照）を算定し直し、それを論理設計工程に反映（フィードバック）させる。即ち、この場合には、消費電力Ｆ１１の変更に伴うサインオフ条件Ｆ２１の見直し結果及びチップサイズＦ２５の見直し結果を論理設計工程にフィードバックして再設計を行う。

図７は、上記入力（図５）をもとに初期見積もりを行ったときの見積もり結果の別の例を示したものである。
ここでは、達成周波数（動作周波数）、電源ドロップ量、同時スイッチングノイズ量について仕様を満たしていない結果となった例を示している（同図において下線で示す）。

即ち、達成周波数に関しては、ターゲット値が「２００（ＭＨｚ）」であるのに対して、見積もり結果が「１８０（ＭＨｚ）」となっており、この場合には、達成周波数を上げるために、例えば、動作電圧を上げる、動作温度を下げる、といったタイミングに関する事項についての見直しを行う。

また、電源ドロップ量に関しては、ターゲット値が「０．１０（Ｖ）未満」であるのに対して、見積もり結果が「０．１５（Ｖ）」となっており、この場合には、電源ドロップ量を小さくするために、例えば電源配線量を増やす、といったことを行う。

また、同時スイッチングノイズ量に関しては、ターゲット値が「０．４（Ｖ）未満」であるのに対して、見積もり結果が「０．５（Ｖ）」となっており、この場合には、同時スイッチングノイズ量を小さくするために、例えば電源Ｉ／Ｏ本数を増やす、といったことを行う。

そして、これら見積もり項目の変更に伴って、それらに関連するフィードバック項目（図３参照）を算定し直し、それを論理設計工程に反映（フィードバック）させる。即ち、この場合には、タイミングＦ１３及び電源ドロップ量Ｆ１２の設定変更に伴うサインオフ条件Ｆ２１、論理合成条件Ｆ２２、タイミング制約Ｆ２３の見直し結果、更には、同時スイッチングノイズ量Ｆ１７の変更に伴うチップサイズＦ２５の見直し結果を論理設計工程にフィードバックして再設計を行う。

以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）論理設計工程において、論理合成の結果得られたネットリストＦ１がレイアウト設計での使用に妥当な回路情報であるかどうかを見積もり、この見積もり結果を論理設計工程にフィードバックしてネットリストＦ１の回路情報に反映させるようにした。これにより、論理設計ではレイアウト設計を意識した設計が行われ、その結果ネットリストＦ１をレイアウト設計に適したものとすることができる。従って、レイアウト設計後の出戻りの発生を好適に抑制することができ、設計期間の増大、ひいては設計コストの上昇を抑えられる。

（２）初期見積もりを行うにあたっては、レイアウト設計工程と相関性を有する複数の項目を初期見積もり項目として見積もり、この見積もり結果をフィードバックするにあたっては、論理設計工程と相関性を有する複数のフィードバック項目について論理設計工程にフィードバックするようにした。これにより、論理設計工程ではレイアウト設計工程を意識した設計を行うことができ、それによって作成するデータをよりレイアウト設計工程に適したものとすることができる。

（３）初期見積もりを行うにあたっては、ＬＳＩの仕様データ、ＲＴＬ設計データ、及び論理合成の結果得られるネットリストＦ１のうちの少なくともいずれかから見積もりを行うこととした。こうすれば、論理設計工程で作成するデータをよりレイアウト設計工程に適したものとすることができる。

（４）本実施の形態では、初期見積もり項目として、消費電力Ｆ１１、電源ドロップ量Ｆ１２、タイミングＦ１３、コアサイズＦ１４、チップサイズＦ１５、配線層数Ｆ１６、同時スイッチングノイズ量Ｆ１７、電源Ｉ／Ｏ本数Ｆ１８、電源配線量Ｆ１９、デカップリングセル量Ｆ２０を見積もるようにした。これらの項目について見積もりを行うようにすれば、論理設計工程で作成するデータをよりレイアウト設計工程に適したものとすることができる。

（５）本実施の形態では、フィードバック項目として、サインオフ条件Ｆ２１、論理合成条件Ｆ２２、タイミング制約Ｆ２３、仮配線モデルＦ２４、チップサイズＦ２５をフィードバックさせるようにした。これらの項目についてフィードバックさせることで、見積もり結果を論理設計工程に好適に反映させることができる。

なお、上記実施の形態は、以下の態様で実施してもよい。
・初期見積もり項目としては上記した（Ａ１）〜（Ａ８）に示すものに限らず、その他の項目であってもよい。

・フィードバック項目としては上記した（Ｂ１）〜（Ｂ５）に示すものに限らず、その他の項目であってもよい。
・上記実施の形態では、論理合成処理後に見積もり処理を行うようにしたが、必ずしもそのタイミングとする必要はない。例えば、ＬＳＩ仕様データの入力後にそのデータをもとに行うようにしてもよいし、或いは、ＲＴＬ設計データの作成後にそのデータをもとに行うようにしてもよい。

一実施の形態のＬＳＩ設計の流れを示すフローチャート。 レイアウト設計の流れを示すフローチャート。 初期見積もり項目とフィードバック項目との関係を示す説明図。 設計装置の概略構成図。 初期見積もりの入力例を示す説明図。 初期見積もり結果の例を示す説明図。 初期見積もり結果の例を示す説明図。

符号の説明

Ｆ１ ネットリスト
１１ 設計装置
ステップ１００ 論理設計
ステップ１１０ ＬＳＩ仕様
ステップ１２０ ＲＴＬ設計
ステップ１３０ 論理合成処理
ステップ１４０ 初期見積もり処理
ステップ１５０ フィードバック項目の算定処理
ステップ２００ レイアウト設計

Claims (8)

1. 論理設計工程と物理設計工程とを含む設計装置による半導体集積回路の設計方法において、
   前記設計装置の備える中央処理装置が、前記論理設計工程で作成したデータが前記物理設計工程での使用に妥当なデータであるかどうかを前記物理設計工程の開始に先立って前記物理設計工程に関連する項目に基づいて見積もり、該見積もり結果を前記論理設計工程に対応する項目にフィードバックして論理設計工程で作成するデータに反映させ、
   前記論理設計工程に対応する項目は、前記論理設計工程で入力データとして与えられる半導体集積回路の仕様データに対応する制約条件を含むことを特徴とする半導体集積回路の設計方法。
2. 前記中央処理装置が、前記論理設計工程で作成したデータが前記物理設計工程での使用に妥当なデータであるかどうかを物理設計工程と相関性を有する複数の項目について見積もり、該見積もり結果を前記論理設計工程と相関性を有する複数の項目について同論理設計工程にフィードバックするようにした、
   請求項１記載の半導体集積回路の設計方法。
3. 前記中央処理装置が、前記物理設計工程に関連する項目である前記物理設計工程と相関性を有する複数の項目を、前記仕様データ、該仕様データをもとに作成されるＲＴＬ設計データ及び該ＲＴＬ設計データをもとに論理合成を行って作成されるネットリストのうちの少なくともいずれかから見積もるようにした、
   請求項１又は２記載の半導体集積回路の設計方法。
4. 前記物理設計工程に関連する項目である前記物理設計工程と相関性を有する複数の項目は、消費電力、電源ドロップ量、タイミング情報、コアサイズ、チップサイズ、配線層数、同時スイッチングノイズ量、電源Ｉ／Ｏ本数、電源配線量、デカップリングセル量を見積もり項目として含む、
   請求項１乃至３のいずれか一項記載の半導体集積回路の設計方法。
5. 前記論理設計工程に対応する項目である前記論理設計工程と相関性を有する複数の項目は、サインオフ条件、論理合成条件、タイミング制約、仮配線モデル、チップサイズをフィードバック項目として含む、
   請求項１乃至４のいずれか一項記載の半導体集積回路の設計方法。
6. 前記見積もり結果を前記論理設計工程にフィードバックするフィードバック先は、前記仕様データを入力処理する工程、前記仕様データをもとに作成されるＲＴＬ設計データを作成する工程及び前記ＲＴＬ設計データをもとに論理合成を行ってネットリストを作成する工程のうちのいずれかである、
   請求項１乃至５のいずれか一項記載の半導体集積回路の設計方法。
7. 半導体集積回路の物理設計工程で使用するネットリストを作成する設計装置において、
   前記半導体集積回路の仕様データに基づいてＲＴＬ設計データを作成し、該ＲＴＬ設計データをもとに論理合成処理を行って前記ネットリストを作成するデータ作成手段と、
   前記ネットリストが前記物理設計工程での使用に妥当なデータであるかどうかを前記物理設計工程の開始に先立って前記物理設計工程に関連する項目に基づいて見積もる見積もり手段と、
   前記見積もり手段による見積もり結果を、論理設計工程に対応する項目にフィードバックして前記データ作成手段による前記ネットリストの作成処理に反映させるフィードバック手段と、
   を備え、
   前記論理設計工程に対応する項目は、前記論理設計工程で入力データとして与えられる半導体集積回路の仕様データに対応する制約条件を含む設計装置。
8. 半導体集積回路の物理設計工程で使用するネットリストを作成する論理設計処理を設計装置が実行するための論理設計プログラムであって、
   前記設計装置が、
   前記半導体集積回路の仕様データに基づいてＲＴＬ設計データを作成し、該ＲＴＬ設計データをもとに論理合成処理を行って前記ネットリストを作成するステップと、
   前記ネットリストが前記物理設計工程での使用に妥当なデータであるかどうかを前記物理設計工程の開始に先立って前記物理設計工程に関連する項目に基づいて見積もるステップと、
   前記見積もり結果を論理設計工程に対応し前記論理設計工程で入力データとして与えられる半導体集積回路の仕様データに対応する制約条件を含む項目にフィードバックして前記ネットリストの作成処理に反映させるステップと、
   を実行するための論理設計プログラム。

Images