JP2570595B2 - 最適スタンダードセル選択方法 - Google Patents
最適スタンダードセル選択方法Info
- Publication number
- JP2570595B2 JP2570595B2 JP5239335A JP23933593A JP2570595B2 JP 2570595 B2 JP2570595 B2 JP 2570595B2 JP 5239335 A JP5239335 A JP 5239335A JP 23933593 A JP23933593 A JP 23933593A JP 2570595 B2 JP2570595 B2 JP 2570595B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- replacement
- delay
- cells
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は最適スタンダードセル選
択方法に係わり、特にスタンダードセルを使用した論理
合成を行う分野に関する。
択方法に係わり、特にスタンダードセルを使用した論理
合成を行う分野に関する。
【０００２】
【従来の技術】従来のスタンダードセル最適ブロック選
択方法は、図４の例に示すように駆動能力に応じて少な
くとも１つ以上の型式に分類させた各種の論理セルを登
録したスタンダードセルライブラリを使用し、図５に示
すようにセルライブラリ作成２６、ネットリスト作成２
７、自動配置配線２８、配線負荷容量評価２９、ネット
リスト修正３０から構成されている。本手法によれば、
自動配置配線とセルライブラリから得られた配線負荷容
量をもとに遅延時間を算出しながら、所望の遅延時間内
に収まるよう最適な駆動能力を有するセルを人手で選択
しネットリスト修正してゆく（例えば、特開平１−１７
３１６８号公報）。
択方法は、図４の例に示すように駆動能力に応じて少な
くとも１つ以上の型式に分類させた各種の論理セルを登
録したスタンダードセルライブラリを使用し、図５に示
すようにセルライブラリ作成２６、ネットリスト作成２
７、自動配置配線２８、配線負荷容量評価２９、ネット
リスト修正３０から構成されている。本手法によれば、
自動配置配線とセルライブラリから得られた配線負荷容
量をもとに遅延時間を算出しながら、所望の遅延時間内
に収まるよう最適な駆動能力を有するセルを人手で選択
しネットリスト修正してゆく（例えば、特開平１−１７
３１６８号公報）。
【０００３】さらに近年では、図６に示すように上記ネ
ットリスト作成３１、配線負荷容量評価３２及びネット
リスト修正３３の部分に論理合成ツール３４を用い、自
動配置配線からネットリスト修正までのフィードバック
を短時間化している。この手法では、上記従来技術で用
いた、駆動能力別セルを持つライブラリを論理合成ツー
ル用として準備し、それと自動配置配線から得られた配
線負荷容量をもとに、所望の遅延時間内に収まるように
遅延最適化をしてゆく。図７にその場合の遅延最適化の
フローを示す。ハードウェア記述言語３５を入力として
論理合成３６を行い、得られたネットリスト３７から自
動配置配線３８にてレイアウト情報３９を生成する。さ
らにレイアウト情報から配線遅延情報４０を抽出し、駆
動能力別セルが登録されたライブラリ４１を用いて、論
理合成３７でクリティカルパスの遅延最適化４２を行
う。
ットリスト作成３１、配線負荷容量評価３２及びネット
リスト修正３３の部分に論理合成ツール３４を用い、自
動配置配線からネットリスト修正までのフィードバック
を短時間化している。この手法では、上記従来技術で用
いた、駆動能力別セルを持つライブラリを論理合成ツー
ル用として準備し、それと自動配置配線から得られた配
線負荷容量をもとに、所望の遅延時間内に収まるように
遅延最適化をしてゆく。図７にその場合の遅延最適化の
フローを示す。ハードウェア記述言語３５を入力として
論理合成３６を行い、得られたネットリスト３７から自
動配置配線３８にてレイアウト情報３９を生成する。さ
らにレイアウト情報から配線遅延情報４０を抽出し、駆
動能力別セルが登録されたライブラリ４１を用いて、論
理合成３７でクリティカルパスの遅延最適化４２を行
う。
【０００４】
【発明が解決しようとする課題】この従来の最適スタン
ダードセル選択方法では、ネットリスト修正のための情
報は配線負荷容量評価から得られる遅延情報のみである
ため、最適な駆動能力のセルを選択できても、レイアウ
ト上ではセル置き換えによるセルの重複或いは隙間が生
じ、自動配置配線のやり直しが必ず必要となる。従っ
て、本手法によって自動配置配線→ネットリスト修正ま
での反復回数は改善しない。
ダードセル選択方法では、ネットリスト修正のための情
報は配線負荷容量評価から得られる遅延情報のみである
ため、最適な駆動能力のセルを選択できても、レイアウ
ト上ではセル置き換えによるセルの重複或いは隙間が生
じ、自動配置配線のやり直しが必ず必要となる。従っ
て、本手法によって自動配置配線→ネットリスト修正ま
での反復回数は改善しない。
【０００５】すなわちレイアウト上のセル配置及び配線
経路を如何に変えずに遅延再最適化を行うかが、反復回
数削減につながり重要であるが、従来技術ではこのよう
な配慮はなされていない。
経路を如何に変えずに遅延再最適化を行うかが、反復回
数削減につながり重要であるが、従来技術ではこのよう
な配慮はなされていない。
【０００６】
【課題を解決するための手段】本手法では、自動配置配
線後の遅延情報のみならずセル相対配置情報を用いるこ
とで、レイアウト上のセル配置及び配線経路を極力変え
ずに遅延最適化を行うものである。
線後の遅延情報のみならずセル相対配置情報を用いるこ
とで、レイアウト上のセル配置及び配線経路を極力変え
ずに遅延最適化を行うものである。
【０００７】したがって本発明の特徴は、自動配置配線
後の配線遅延情報を用いた論理合成ツールによる遅延最
適化において、駆動能力に応じて複数の型式に分類させ
た論理セルを含む各種のスタンダード（基本）論理セル
を登録したスタンダードセルライブラリと、自動配置配
線ツールから抽出した配線遅延情報及びセル相対配置情
報を使用することにより、遅延量が設計値を越えている
パス（以後、クリティカルパス、と称す）におけるセル
を駆動能力がより大のセルに置き換える第１の置換と、
前記第１の置換により置き換えられたセルの近傍に位置
しかつ遅延量が設計値に対し余裕のあるパス（このよう
に遅延量が設計値に対し余裕をもって小のパスもしくは
設計値と同一値を含め単に越えていないパスを以後、ノ
ンクリティカルパス、と称す）におけるセルを駆動能力
がより小のセルに置き換える第２の置換とを行う最適ス
タンダードセル選択方法にある。
後の配線遅延情報を用いた論理合成ツールによる遅延最
適化において、駆動能力に応じて複数の型式に分類させ
た論理セルを含む各種のスタンダード（基本）論理セル
を登録したスタンダードセルライブラリと、自動配置配
線ツールから抽出した配線遅延情報及びセル相対配置情
報を使用することにより、遅延量が設計値を越えている
パス（以後、クリティカルパス、と称す）におけるセル
を駆動能力がより大のセルに置き換える第１の置換と、
前記第１の置換により置き換えられたセルの近傍に位置
しかつ遅延量が設計値に対し余裕のあるパス（このよう
に遅延量が設計値に対し余裕をもって小のパスもしくは
設計値と同一値を含め単に越えていないパスを以後、ノ
ンクリティカルパス、と称す）におけるセルを駆動能力
がより小のセルに置き換える第２の置換とを行う最適ス
タンダードセル選択方法にある。
【０００８】すなわち本発明は、自動配置配線後の配線
遅延情報を用いた論理合成ツールによる遅延最適化にお
いて、駆動能力に応じて少なくとも１つ以上の型式に分
類させた各種の論理セルを登録したスタンダードセルラ
イブラリと、自動配置配線ツールから抽出した配線遅延
情報及びセル相対配置情報とを使用することによって、
回路のトポロジーを極力維持したまま、つまり自動配置
配線結果に対するセル位置及び配線への影響を最小限に
抑えながらクリティカルパスの遅延最適化を行うことを
特徴とする。
遅延情報を用いた論理合成ツールによる遅延最適化にお
いて、駆動能力に応じて少なくとも１つ以上の型式に分
類させた各種の論理セルを登録したスタンダードセルラ
イブラリと、自動配置配線ツールから抽出した配線遅延
情報及びセル相対配置情報とを使用することによって、
回路のトポロジーを極力維持したまま、つまり自動配置
配線結果に対するセル位置及び配線への影響を最小限に
抑えながらクリティカルパスの遅延最適化を行うことを
特徴とする。
【０００９】例えばセルライブラリーに、それぞれ異な
る駆動能力を有する複数の型式のインバータセル、１つ
の型式のＮＯＲゲートセルおよび、１つの型式のＡＮＤ
ゲートセルを基本論理セルとして登録しておく。最初
に、ある駆動能力の型式のインバータセル、ＮＯＲゲー
トセルおよび、ＡＮＤゲートセルをセルライブラリーか
ら抽出して自動配置配線を行う。そして、クリティカル
パスにおけるインバータセルの型式を駆動能力がより大
きいインバータセルに置き変える（第１の置換）。これ
により占有面積が大となるからこれを相殺するために、
ノンクリティカルパスにおけるインバータセルの型式を
駆動能力がより小さいインバータセルに置き変える（第
２の置換）。勿論この第２の置換を行うパスが、ノンク
リティカルパスからクリティカルパスにならないことが
条件となる。
る駆動能力を有する複数の型式のインバータセル、１つ
の型式のＮＯＲゲートセルおよび、１つの型式のＡＮＤ
ゲートセルを基本論理セルとして登録しておく。最初
に、ある駆動能力の型式のインバータセル、ＮＯＲゲー
トセルおよび、ＡＮＤゲートセルをセルライブラリーか
ら抽出して自動配置配線を行う。そして、クリティカル
パスにおけるインバータセルの型式を駆動能力がより大
きいインバータセルに置き変える（第１の置換）。これ
により占有面積が大となるからこれを相殺するために、
ノンクリティカルパスにおけるインバータセルの型式を
駆動能力がより小さいインバータセルに置き変える（第
２の置換）。勿論この第２の置換を行うパスが、ノンク
リティカルパスからクリティカルパスにならないことが
条件となる。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の処理フロー図である。ハ
ードウェア記述言語１を入力とし論理合成２を行い、得
られたネットリスト３から自動配置配線４にてレイアウ
ト情報５を生成する。さらにレイアウト情報から配線遅
延情報６とセル相対配置情報７を抽出し、駆動能力別セ
ルが登録されたライブラリ８を用いて、論理合成２でク
リティカルパスの遅延最適化９を行う。
る。図１は本発明の一実施例の処理フロー図である。ハ
ードウェア記述言語１を入力とし論理合成２を行い、得
られたネットリスト３から自動配置配線４にてレイアウ
ト情報５を生成する。さらにレイアウト情報から配線遅
延情報６とセル相対配置情報７を抽出し、駆動能力別セ
ルが登録されたライブラリ８を用いて、論理合成２でク
リティカルパスの遅延最適化９を行う。
【００１１】図２は本発明のクリティカルパス再最適化
のフロー図である。始めに、配線遅延情報１０から得ら
れたクリティカルパス情報をもとに、クリティカルパス
上のセルを特定１１し、駆動能力別セルライブラリ１２
から置き換えるべきセルを選択１３する。次にセル相対
配置情報１４を用いて、置換されたセルの近傍セルを特
定１５し、配線遅延情報１０を参照して駆動能力別セル
ライブラリ１２から近傍セルの置換セル、つまり駆動能
力小（面積小）のセルを特定１６する。この時具体的に
は、論理合成の中で遅延解析１７を行いながら選択す
る。次に、クリティカルパス上のセルを置換したことに
よる面積増分を、近傍セルの置換により相殺できたか判
定１８し、不可の場合、さらに面積縮小可能なセルを近
傍領域で探索する操作を繰り返す。可の場合、クリティ
カルパスの遅延時間を再評価１９し、遅延制約を満たし
ていない場合は、また別のクリティカルパス上置換対象
セルを特定１１し、本フローを繰り返す。
のフロー図である。始めに、配線遅延情報１０から得ら
れたクリティカルパス情報をもとに、クリティカルパス
上のセルを特定１１し、駆動能力別セルライブラリ１２
から置き換えるべきセルを選択１３する。次にセル相対
配置情報１４を用いて、置換されたセルの近傍セルを特
定１５し、配線遅延情報１０を参照して駆動能力別セル
ライブラリ１２から近傍セルの置換セル、つまり駆動能
力小（面積小）のセルを特定１６する。この時具体的に
は、論理合成の中で遅延解析１７を行いながら選択す
る。次に、クリティカルパス上のセルを置換したことに
よる面積増分を、近傍セルの置換により相殺できたか判
定１８し、不可の場合、さらに面積縮小可能なセルを近
傍領域で探索する操作を繰り返す。可の場合、クリティ
カルパスの遅延時間を再評価１９し、遅延制約を満たし
ていない場合は、また別のクリティカルパス上置換対象
セルを特定１１し、本フローを繰り返す。
【００１２】次にセルの置換方法について詳細を図３に
示す。図３（Ａ）はレイアウト上の模式図であり、セル
Ａ２０はクリティカルパス２１上のセルである。セルＡ
についてスピードを上げるために同一機能で駆動能力
大、つまり面積大のセルＡ’２２で置き換えてその遅延
量が設計値を満足するようにする。ここでセルＡ’の面
積増によるセル間の重複を回避するため、最寄りのセル
Ｂ２３をセル相対配置情報から得、それがノンクリティ
カルパス２４上のセルであることを配線遅延情報等から
確認し置換可能であった場合、図３（Ｂ）に示すように
タイミング上許される範囲以内での同一機能を持つ面積
小つまり駆動能力小のセルＢ’２５で置き換える。
示す。図３（Ａ）はレイアウト上の模式図であり、セル
Ａ２０はクリティカルパス２１上のセルである。セルＡ
についてスピードを上げるために同一機能で駆動能力
大、つまり面積大のセルＡ’２２で置き換えてその遅延
量が設計値を満足するようにする。ここでセルＡ’の面
積増によるセル間の重複を回避するため、最寄りのセル
Ｂ２３をセル相対配置情報から得、それがノンクリティ
カルパス２４上のセルであることを配線遅延情報等から
確認し置換可能であった場合、図３（Ｂ）に示すように
タイミング上許される範囲以内での同一機能を持つ面積
小つまり駆動能力小のセルＢ’２５で置き換える。
【００１３】この操作を、セルＡ’の面積増分が相殺さ
れるまで、セルＡ’の近傍について順次に繰り返してゆ
く。この時、近傍の選び方は、アルゴリズム上簡単とな
り処理スピードの点でのメリットを得るために、矢印５
０で示す一方向に限定するものとする。
れるまで、セルＡ’の近傍について順次に繰り返してゆ
く。この時、近傍の選び方は、アルゴリズム上簡単とな
り処理スピードの点でのメリットを得るために、矢印５
０で示す一方向に限定するものとする。
【００１４】
【発明の効果】以上説明したように本発明では、セル近
傍以外の大部分の自動配置配線結果に影響を与えること
なく、クリティカルパスの最適化ができる。また近傍領
域においても、セルの置き換えによりピン位置がずれ、
配線容量に誤差は出るものの若干で済む。すなわち、図
３（Ａ）のパス２１、２４の長さと、図３（Ｂ）のパス
２１’，２４’の長さの差はそれぞれのセルの配線接続
設計のピン位置の差分のみであるから、その容量誤差は
わずかである。また、統一した方向５０へずらすため
に、自動配置配線における配線重なりは生じにくい。
傍以外の大部分の自動配置配線結果に影響を与えること
なく、クリティカルパスの最適化ができる。また近傍領
域においても、セルの置き換えによりピン位置がずれ、
配線容量に誤差は出るものの若干で済む。すなわち、図
３（Ａ）のパス２１、２４の長さと、図３（Ｂ）のパス
２１’，２４’の長さの差はそれぞれのセルの配線接続
設計のピン位置の差分のみであるから、その容量誤差は
わずかである。また、統一した方向５０へずらすため
に、自動配置配線における配線重なりは生じにくい。
【００１５】従って、遅延再最適化後の再自動配置配線
において、前回のレイアウトのセル配置及び配線経路を
維持できる可能性が高く、修正部のみを配置配線し直す
インクリメンタル処理が成功しやすくなるというメリッ
トがある。つまり、自動配置配線→ネットリスト修正ま
での反復回数を大幅に改善できる。
において、前回のレイアウトのセル配置及び配線経路を
維持できる可能性が高く、修正部のみを配置配線し直す
インクリメンタル処理が成功しやすくなるというメリッ
トがある。つまり、自動配置配線→ネットリスト修正ま
での反復回数を大幅に改善できる。
【００１６】また、本発明はチャネル型のみならず、配
置固定型の自動配置配線ツールにも適用でき、特に効果
が大きい。
置固定型の自動配置配線ツールにも適用でき、特に効果
が大きい。
【図１】本発明の一実施例における処理フローを示す図
である。
である。
【図２】本発明の一実施例における遅延再最適化フロー
を示す図である。
を示す図である。
【図３】本発明の一実施例におけるセルの置換方法を示
す図である。
す図である。
【図４】従来技術において例示する駆動能力が異なるセ
ルを示す図である。
ルを示す図である。
【図５】従来技術の処理フローを示す図である。
【図６】他の従来技術の処理フローを示す図である。
【図７】図６の従来技術の遅延最適化フローを示す図で
ある。
ある。
１ ハードウェア記述言語 ２ 論理合成 ３ ネットリスト ４ 自動配置配線 ５ レイアウト情報 ６ 配線遅延情報 ７ セル相対配置情報 ８ 駆動能力別セルが登録されたライブラリ ９ クリティカルパス遅延再最適化 １０ 配線遅延情報 １１ クリティカルパス上のセル特定 １２ 駆動能力別セルライブラリ １３ 駆動能力大セルの選択 １４ セル相対配置情報 １５ 近傍セルの特定 １６ 駆動能力小セルを特定 １７ 遅延解析 １８ 面積増分の相殺判定 １９ クリティカルパスの遅延時間を再評価 ２０ クリティカルパス上のセルＡ ２１ クリティカルパス ２２ 置換セルＡ’ ２３ 近傍セルＢ ２４ ノンクリティカルパス ２５ 置換セルＢ’ ２６ セルライブラリ作成 ２７ ネットリスト作成 ２８ 自動配置配線 ２９ 配線負荷容量評価 ３０ ネットリスト修正 ３１ ネットリスト作成 ３２ 配線負荷容量評価 ３３ ネットリスト修正 ３４ 論理合成ツール ３５ ハードウェア記述言語 ３６ 論理合成 ３７ ネットリスト ３８ 自動配置配線 ３９ レイアウト情報 ４０ 配線遅延情報 ４１ 駆動能力別セルが登録されたライブラリ ４２ クリティカルパス遅延再最適化 ５０ セルの選択方向
Claims (3)
- 【請求項１】 自動配置配線後の配線遅延情報を用いた
論理合成ツールによる遅延最適化において、駆動能力に
応じて複数の型式に分類させた論理セルを含む各種の論
理セルを登録したスタンダードセルライブラリと、自動
配置配線ツールから抽出した配線遅延情報及びセル相対
配置情報とを使用することにより、遅延量が設計値を越
えているパスにおけるセルを駆動能力がより大のセルに
置き換える第１の置換と、前記第１の置換により置き換
えられたセルの近傍に位置しかつ遅延量が設計値より小
のパスにおけるセルを駆動能力がより小のセルに置き換
える第２の置換とを行うことを特徴とする最適スタンダ
ードセル選択方法。 - 【請求項２】 複数のセルに対してそれぞれ前記第２の
置換を行い、これにより前記第１の置換で大きくなった
面積を相殺することを特徴とする請求項１に記載の最適
スタンダードセル選択方法。 - 【請求項３】 前記第２の置換を行う複数のセルは、前
記第１の置換を行うセルに対して一方向に配置されてい
ることを特徴とする請求項２に記載の最適スタンダード
セル選択方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5239335A JP2570595B2 (ja) | 1993-09-27 | 1993-09-27 | 最適スタンダードセル選択方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5239335A JP2570595B2 (ja) | 1993-09-27 | 1993-09-27 | 最適スタンダードセル選択方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794586A JPH0794586A (ja) | 1995-04-07 |
| JP2570595B2 true JP2570595B2 (ja) | 1997-01-08 |
Family
ID=17043206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5239335A Expired - Fee Related JP2570595B2 (ja) | 1993-09-27 | 1993-09-27 | 最適スタンダードセル選択方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570595B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2902998B2 (ja) * | 1996-09-30 | 1999-06-07 | 株式会社日本触媒 | 耐熱分解性の改良されたメタクリル系樹脂組成物 |
| JP3231741B2 (ja) | 1999-06-28 | 2001-11-26 | エヌイーシーマイクロシステム株式会社 | スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 |
| JP4683833B2 (ja) | 2003-10-31 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 機能回路及びその設計方法 |
| JP4541783B2 (ja) | 2004-06-30 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体集積回路の設計方法、設計装置及び論理設計プログラム |
-
1993
- 1993-09-27 JP JP5239335A patent/JP2570595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0794586A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4501728B2 (ja) | クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム | |
| US7207022B2 (en) | Layout design method for semiconductor integrated circuits | |
| US8677292B2 (en) | Cell-context aware integrated circuit design | |
| US6560753B2 (en) | Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit | |
| US6145116A (en) | Layout design apparatus | |
| JP2570595B2 (ja) | 最適スタンダードセル選択方法 | |
| JP3256597B2 (ja) | 自動配置設計方法および自動配置設計装置 | |
| US20060048088A1 (en) | Computer automated design method, program for executing an application on a computer automated design system, and semiconductor integrated circuit | |
| US6292926B1 (en) | Functional module model, pipelined circuit synthesis and pipelined circuit device | |
| US20030204827A1 (en) | Method of performing timing-driven layout | |
| US5757657A (en) | Adaptive incremental placement of circuits on VLSI chip | |
| JP5380969B2 (ja) | レイアウト設計方法、及び装置 | |
| US6567965B2 (en) | Electronic parts placement method and a computer readable medium having an electronic parts placement program | |
| JP2000020567A (ja) | 回路修正方法 | |
| JP2954194B1 (ja) | クロックスキュー低減方法及びシステム | |
| JP3017038B2 (ja) | 半導体集積回路の設計方式 | |
| JP2002313916A (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 | |
| Hsu et al. | Stitch-aware routing considering smart boundary for multiple e-beam lithography | |
| JP2001210721A (ja) | 遅延最適化方法 | |
| JP3529287B2 (ja) | 論理回路最適化方法 | |
| JP4806535B2 (ja) | スペアセルセットの配置方法 | |
| JPH09330339A (ja) | 自動記述分割装置 | |
| JP2004030086A (ja) | 半導体集積回路の設計方法 | |
| JPH04101276A (ja) | 集積回路設計装置 | |
| JP2009086700A (ja) | 半導体特性調整プログラム、半導体特性調整方法および半導体特性調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960827 |
|
| LAPS | Cancellation because of no payment of annual fees |