JP2000020567A - 回路修正方法 - Google Patents

回路修正方法

Info

Publication number
JP2000020567A
JP2000020567A JP10185502A JP18550298A JP2000020567A JP 2000020567 A JP2000020567 A JP 2000020567A JP 10185502 A JP10185502 A JP 10185502A JP 18550298 A JP18550298 A JP 18550298A JP 2000020567 A JP2000020567 A JP 2000020567A
Authority
JP
Japan
Prior art keywords
cell
area
path
cells
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10185502A
Other languages
English (en)
Inventor
Masaru Hattori
大 服部
Keiichi Kurokawa
圭一 黒川
Tsutomu Fujii
力 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10185502A priority Critical patent/JP2000020567A/ja
Publication of JP2000020567A publication Critical patent/JP2000020567A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 レイアウト設計後のタイミング制約違反の修
正においてセルの配置移動量を削減する。 【解決手段】 レイアウト設計工程における回路修正方
法において、セルの重複に対し、重複箇所付近のセルで
タイミング制約に対し余裕のあるパスに属するセルを検
索する工程102と、検索されたセルが面積削減可能な
場合はセルを置換する工程104と、面積削減不可能な
場合はセルを移動する工程105を実施し、重複面積に
対し十分な空き領域を確保することで、小さいセルの移
動量で回路修正を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置のレイアウト設計に関し、回路変更に伴う回路修正方
法に関する。
【0002】
【従来の技術】半導体装置の微細化に伴い、遅延に対し
て、素子自体の遅延よりも配線の寄生容量による遅延の
影響が支配的であるため、レイアウト設計工程後にタイ
ミング制約違反が起こる。このタイミング制約違反を修
正するために、レイアウト情報から回路の遅延情報を抽
出し、論理回路設計工程に後戻りし、タイミング制約違
反の修正が行われる。そして、タイミング制約違反の修
正された回路に基づき、再度レイアウト設計工程にて、
部分的なレイアウト修正が行われる。
【0003】スタンダードセル設計の場合、論理設計工
程にてセルの配置を考慮していないため、レイアウト設
計工程で論理設計での変更内容を反映しただけでは、セ
ルの配置の重複が発生する。そこで、レイアウト設計で
は、セルの配置の重複を解消することが必要となる。こ
の時、セルの配置位置の変更が大きい場合、配線の寄生
容量も大きく変動するため、再度、タイミング制約違反
が発生し、設計工程の反復が生じる。
【0004】特開平7−94586号公報では、レイア
ウト設計後のタイミング制約違反を改善するための回路
修正工程において、駆動能力が大きいセルへの置換によ
るセルの面積重複を解消するために、重複の発生箇所近
傍のセルのサイズダウンを行い、重複を解消できるスペ
ースを設け、配置位置の変更が小さくなるようにしてい
る。
【0005】
【発明が解決しようとする課題】しかしながら、スタン
ダードセル設計で、ある一定の高さの行列領域内にセル
を配置するような場合、上記の従来例ではセルの重複を
解消するに際しサイズダウンのみでこれを行うため、近
傍領域で面積的に相殺しても、削減した面積が行間に渡
る場合は十分ではないことがある。また、重複のある同
一行内で面積を削減した場合も、行方向に移動するセル
による配置への影響が大きい。
【0006】さらに、タイミング制約違反を改善する方
法としてバッファ挿入を行う場合には、挿入位置によっ
ては配線が変動するという課題がある。本発明は、レイ
アウト修正前のセルの配置位置を極力維持ししたまま、
確実にセルの重複を解消することを目的とする。
【0007】
【課題を解決するための手段】本発明の回路修正方法
は、上記目的を達成するために、セルの配置の重複を検
索する工程と、前記重複の近傍に位置するセルの面積削
減の可能性に基づき、前記セルを面積削減するように置
換するか、移動するかを決定する工程と、面積削減可能
な場合は、セルのサイズダウンの置換を行う工程と、面
積削減不可能な場合はセルの移動を行う工程と、前記重
複を解消するためにセルを整列する工程を有する回路修
正方法である。
【0008】また、本発明の回路修正方法は、上記目的
を達成するために、セルの配置の重複を検索する工程
と、前記重複の近傍に位置するセルが面積削減可能な場
合は、前記セルの置換コストを、不可能な場合は、移動
コストを算出する工程と、前記置換コストと前記移動コ
ストより修正するセルを決定し、セルの置換もしくは移
動を行う工程と、前記重複を解消するためにセルを整列
する工程を有する回路修正方法である。
【0009】また、本発明の回路修正方法は、上記目的
を達成するために、タイミング制約より小さい遅延のパ
スを検索し、前記パスに含まれるセルの面積余裕度を算
出する工程と、タイミング制約違反のあるパスを検索
し、前記違反パス含まれるセルの中からタイミング改善
度と前記面積余裕度とを評価し、駆動能力を大きくする
セルを決定し、修正する工程を有する回路修正方法であ
る。
【0010】また、本発明の回路修正方法は、上記目的
を達成するために、タイミング制約より小さい遅延のパ
スを検索し、前記パスに含まれるセルの面積余裕度を算
出する工程と、リピータセルを挿入するネットを検索
し、前記ネット上でタイミング最適度と前記面積余裕度
とを評価し、前記リピータセルの挿入位置を決定する工
程を有する回路修正方法である。
【0011】また、本発明の回路修正方法は、上記目的
を達成するために、タイミング制約より小さい遅延のパ
スを検索し、前記パスに含まれるセルの面積余裕度を算
出する工程と、バッファセルを挿入するネットを検索
し、前記ネットに接続するセルを含む領域内でタイミン
グ最適度と前記面積余裕度とを評価し、前記バッファセ
ルの挿入位置を決定する工程を有する回路修正方法であ
る。
【0012】
【発明の実施の形態】以下、本発明の各実施の形態を図
1〜図12を用いて説明する。 (実施の形態1)図1は本発明の(実施の形態1)にお
けるレイアウト修正のフローチャートであり、セルの重
複を検索する工程101と、重複するセルの近傍位置で
置換もしくは移動を行うセルを検索する工程102と、
検索されたセルを置換するか移動するかを決定する工程
103と、セルを置換する工程104と、セルを移動す
る工程105と、重複面積分の空き領域があるかを確認
する工程106と、セルの重複を解消するようにセルの
整列を行う工程107とから構成される。
【0013】重複検索工程101では、重複がなければ
処理を終了し、重複がある場合は工程102へ移行す
る。セル検索工程102では、セルが配置されている行
方向の一方もしくは、両方向にセルを検索し、タイミン
グ制約に対し余裕のあるパスに含まれているセルを対象
セルとし、工程103へ移行する。
【0014】置換もしくは移動を決定する工程103で
は、工程102で検索されたセルがダウンサイズ可能か
どうかを調べ、ダウンサイズが可能な場合はセル置換工
程104へ移行し、ダウンサイズが不可能な場合は、セ
ル移動工程105へ移行する。
【0015】セル置換工程104では、セルのダウンサ
イズを行い、ダウンサイズにより削減された面積を空き
領域として、確認工程106へ移行する。セル移動工程
105では、セルのある行の上下の行の空き領域を調査
し、空き領域の多い方の行にセルを移動し、移動したセ
ルの面積を空き領域として、確認工程106へ移行す
る。
【0016】確認工程106では、空き領域の総和が重
複面積より大きい場合はセル整列工程107へ移行し、
小さい場合は、セル検索工程102へ移行する。セル整
列工程107では、セルの重複を解消するようにセルの
移動を行い、重複検索工程101へ移行する。
【0017】次に、図2のセルの重複があるレイアウト
を用いて、図1のフローチャートに沿ってレイアウト修
正を説明する。図2(a)のセル201、202は重複
のあるセルであり、セル203、204、207はタイ
ミング制約に対し余裕のあるパスに属しているセルであ
り、セル203、207はダウンサイズ可能、204は
ダウンサイズ不可能なセルとする。セル205、206
は余裕のないパスに属しているセルである。
【0018】最初に、重複検索工程101でセル201
と202との重複221が検索される。重複221の面
積は3であるとする。次にセル検索工程102で、重複
221から右方向に順に余裕のあるパスに属するセルを
検索し、セル203が検索される。セル203はダウン
サイズ可能なため、工程103で置換セルと決定され、
工程104でダウンサイズが実施される。このダウンサ
イズによりセル203の面積は4から2になったとす
る。空き領域は2となる。確認工程106で、重複面積
と空き領域の総和が比較され、重複面積が大きいので、
セル検索工程102に戻る。
【0019】続いて、セル検索工程102でセル204
が検索される。セル204はダウンサイズ不可能なた
め、工程103で移動セルと決定される。セル移動工程
105では、セル204の含まれる行212の上下の行
211、213の空き領域が比較される。ここで行21
3の空き領域が大きいとする。セル204は行213に
移動され、セル204の面積2が空き領域となる。確認
工程106で、重複面積と空き領域の総和が比較され、
重複面積が小さいので、図2(b)のようにセル整列工
程107で重なりを解消するように、セル202、20
3を移動する。再び重複検索工程101へ戻り、重複が
ないので処理を終了する。
【0020】以上のようにセルのダウンサイズだけで
は、セル202、203、204、205、206の5
つのセルの移動が必要であるが、この実施の形態によれ
ば、移動するセルは3つになるというように、タイミン
グ制約を維持し、少ないセルの移動で、レイアウト修正
を行うことができる。
【0021】(実施の形態2)図4は本発明の(実施の
形態2)におけるレイアウト修正のフローチャートであ
り、セルの面積的な重複を検索し、検出されればセル選
択工程502へ移行し、検出されなければ処理を終了さ
せる重複検索工程501と、重複箇所と同一行にある未
選択セルが存在する場合は選択してセルの変更方法決定
工程503へ移行し、未選択セルが存在しない場合はセ
ルの変更実施工程504へ移行するセル選択工程502
と、セルの移動もしくは置換を決定し、セル選択工程5
02へ移行する変更方法決定工程503と、決定された
変更方法に従い、セルの変更を実施し、セル整列工程5
05へ移行する変更実施工程504と、重複を解消する
ためにセルの整列を行うセル整列工程505とから構成
される。
【0022】重複検索工程501は、セルの面積的な重
複を検出する。セル選択工程502は、重複箇所と同一
行内で順番にセルを選択する。図5は変更方法決定工程
503の詳細を示したフローチャートであり、検索セル
の空き領域として、検索セルと近接セルとの間の空き領
域で、重複箇所より遠い側の領域を保持した後、タイミ
ング解析工程602へ移行する空き領域計算工程601
と、検索セルが含まれるパスのタイミング解析を行な
い、そのパスがタイミング制約に対し余裕がある場合に
は駆動能力確認工程603へ移行し、余裕が無い場合に
はセル選択工程502へ移行するタイミング解析工程6
02と、セルの駆動能力削減が可能かを判断し、可能な
場合にはセル置換コスト計算工程604へ移行し、不可
能な場合にはセル移動コスト計算工程605へ移行する
駆動能力確認工程603と、駆動能力削減が可能な場
合、検索セルの駆動能力削減がレイアウトに対して与え
る影響を表す駆動能力削減コストを計算し、空き領域計
算工程606へ移行するセル置換コスト計算工程604
と、駆動能力削減が不可能な場合、検索セルの移動がレ
イアウトに対して与える影響を表すセル移動コストを計
算し、空き領域計算工程606へ移行するセル移動コス
ト計算工程605と、セルの駆動能力削減、もしくは、
移動によって生じた空き領域を計算し、そのセルの空き
領域して保持し、リスト追加工程607へ移行する空き
領域計算工程606と、この検索セルをセル変更可能リ
ストに追加し、セル選択工程502へ移行するリスト追
加工程607工程とから構成される。
【0023】図6はセル移動コスト計算工程605の詳
細を示したフローチャートであり、検索セルの移動先と
なる行を選択し、仮移動工程702へ移行する行選択工
程701と、仮想的に、選択された行へ検索セルの移動
を実施し、重複判定工程703へ移行する仮移動工程7
02と、移動先の行でセルの重複が発生していないかを
判断し、重複が無い場合はコスト計算工程705へ移行
し、重複がある場合には重複解消工程704へ移行する
重複判定工程703と、移動先の行でのセルの重複を解
消し、コスト計算工程705へ移行する重複解消工程7
04と、移動先の行において駆動能力削減、および、移
動が発生したセルがレイアウト変更へ与える影響を考慮
して、セル移動コストの計算を行うコスト計算工程70
5とから構成される。
【0024】変更セルの決定を行う変更実施工程504
では、変更方法決定工程503においてリストアップさ
れたセルの中からレイアウトへ与える影響が少ないセル
を決定する。つまり、(数1)と(数2)を満たすX
(Cell_i)が解となる。 (数1) MIN(Σ X(Cell_i)×Cost(Cell_i)) (数2) 重複部分の面積<Σ(X(Cell_i)×Space(Cell_
i)) X(Cell_i)=0:セルCell_iの変更を行わない 1:セルCell_iの変更を行う Cost(Cell_i)=セルCell_iの駆動能力削減コス
ト、もしくは、セル移動コスト Space(Cell_i)=セルCell_iの空き領域+(セル
Cell_iの駆動能力削減分空き領域、もしくはセル移
動分空き領域)
【0025】次に、図3のマクロセル重なりが発生した
レイアウトを用いて、図4のフローチャートに沿って、
レイアウト修正を説明する。まず、重複検索工程501
で、セル401と402の重複を検出する。重複部分の
面積をS0とする。
【0026】次に、セル選択工程502において検索セ
ルの選択を行ない、セル403が検索セルになる。検索
セル403に対し、変更方法決定工程503において、
セル変更検討を行なう。この検索セル403は、空き領
域計算工程601において、セル403の右側の空き領
域S2をそのセルの空き領域として保持する。
【0027】次に、タイミング解析工程602の結果、
セル403を含むパスはタイミングに余裕があったとし
て駆動能力確認工程603へ移行し、駆動能力削減を行
うことが可能かを判断し、その結果、不可能であったと
してセル移動コスト計算工程605へ移行する。
【0028】次に、セル移動コスト計算工程605で
は、セルの移動がレイアウトに与える影響を表すセル移
動コストを計算する。まず、行選択工程701におい
て、検索セル403の移動先の行として行422を選択
し、仮移動工程702において、セル403を行422
へ移動すると仮定する。次に重複判定工程703で、セ
ル403はセル408との重複が検出される。
【0029】よって、重複解消工程704において、行
422上で重複解消を行う。ここでは、セル409の駆
動能力削減することで行422内の重複が解消できたと
する。
【0030】次にコスト計算工程705において、検索
セルの移動がレイアウトに与える影響を表すセル移動コ
スト計算を行う。ここでは、セル403を行422で重
なりなく配置を行う場合に配置の変更が起こるセルを抽
出し、抽出されたセル数に依存する式として計算する。
ここで、抽出されるのは、セル408、409の2つの
セルとなるため、比例定数をpとすると、セル403の
移動コストは、2pとする。この値をセル403のCo
st(セル403)とする。
【0031】この決定方法においては、重複解消のため
に、多くのセルの変更があった場合、レイアウトへ与え
る影響も大きくなるとして、セル移動コストが大きくな
る。大きなコストを保持するセルは変更実施工程504
で(数1)(数2)を用いて変更セルの決定を行う際に
採用されにくくなる。
【0032】次に、空き領域計算工程606において、
セル403の移動が行われた際に、行421に生じる空
き領域を計算する。ここでは、セル403の面積を空き
領域として計算を行う。この値とセル403の保持する
空き領域を足しあわせた空き領域をセル403のSpa
ce(セル403)とする。
【0033】リスト追加工程607において、セル40
3をセル変更可能リストに追加し、セル選択工程502
へ移行する。次に、セル404を検索セルとして選択し
たとして、セル変更方法決定工程503へ移行する。次
に、空き領域計算工程601で、空き領域は0であると
して、タイミング解析工程602へ移行し、タイミング
解析の結果、タイミングに余裕がないとする。再度、セ
ル選択工程502へ移行する。
【0034】次に、セル405を検索セルとして選択す
る。空き領域計算工程601で空き領域は0であるとす
る。タイミング解析工程602でのタイミング解析の結
果、セル405を含むパスにはタイミングに余裕があっ
たとする。
【0035】次に駆動能力確認工程603において、駆
動能力削減も可能であったとして、セル置換コスト計算
工程604へ移行する。ここでは、セル405はセル4
10へ置換が可能であるとする。
【0036】次にセル置換コスト計算工程604におい
て、検索セルの駆動能力削減がレイアウトに与える影響
を表す駆動能力削減コスト計算を行う。セル405の駆
動能力削減を行うことで重複を解消するということは、
重複箇所とセル405の間のセルに対してレイアウト変
更の影響が出るため、重複箇所とセル405の間のセル
数に依存する式として計算を行う。ここで、抽出される
のは、セル403、404の2セルであり、比例定数を
qとすると、セル405の駆動能力削減コストは2qと
なる。
【0037】この決定方法においては、重複解消のため
に、駆動能力削減を行うセルが重複箇所から離れるに従
い、レイアウトへ与える影響も大きくなるとして、駆動
能力削減コストが大きくなる。大きなコストを保持する
セルは変更実施工程504で(数1)(数2)を用いて
変更セル決定を行う際に採用されにくくなる。
【0038】次に、空き領域計算工程606において、
セル405の駆動能力削減が行われた際に、行421に
生じる空き領域を計算する。ここで、セル405とセル
410の面積の差が空き領域となる。次に、リスト追加
工程607において、セル405をセル変更可能リスト
に追加し、セル選択工程502へ移行する。
【0039】ここでのセル選択工程502では、選択範
囲内では検索セルがないため、変更実施工程504へ移
行する。変更実施工程504では、セル変更リストか
ら、レイアウトへ与える影響が少ないセルの組み合わせ
を決定するため、まず(数2)を満たすセルを全て抽出
する。ここでは、セル変更リストにはセル403、40
5があり、どちらか一方、もしくは両方のセルの変更が
行われれば(数2)を満たすとする。よって、(数2)
を満たすセルの変更は、(a)セル403の変更、
(b)セル405の変更、(c)セル403、405の
変更、となる。
【0040】次に(数1)を満たすセルの組み合わせを
求める。上記組み合わせのそれぞれのコストは、セルの
組み合わせ内の全てのセル移動コストとセル駆動能力削
減コストの和として計算を行なう。よって、(a)p×
2、(b)q×2、(c)p×2+q×2、となる。こ
こで、pはqより大きいとすると、上記組み合わせの
内、(a)のコストが最も小さくなるため、ここでの解
は(a)セル403の変更とし、セル整列工程505へ
移行する。
【0041】セル整列工程505では、変更実施工程5
04によって、決定されたセルの移動を基に、セルの整
列を行う。移動するセル403はセル変更方法決定工程
503で選択された行422へ移動し、そこで発生する
セルの面積的な重複は、セル変更方法決定工程503で
検討された結果を反映する。もしくは、ここでは行42
2の重複を解消せず、後で移動先の行422での重複を
解消する時に、解消するようにしてもよい。また、行を
移動したセルは移動先の行からは移動しないという制限
を与えることもできる。
【0042】以上の手段により、重複が発生している行
において、空き領域だけで重複の解消できない場合、タ
イミング制約に対し、余裕のあるパスのセルに対して、
セルのサイズダウンを行うか、移動するかを選択するこ
とで配置の変動を小さくすることができる。また、サイ
ズダウンか移動かの選択の際にレイアウトに与える影響
を評価コストとしているため、最適な選択が可能であ
る。
【0043】(実施の形態3)次にセルサイジングを利
用したタイミング調整方法について説明する。図7は本
発明の(実施の形態3)のレイアウト修正におけるタイ
ミング調整方法のフローチャート図を示す。
【0044】タイミング調整を行う回路は、レイアウト
が行われ、その結果よりタイミング解析を行い、パス遅
延時間がタイミング制約を満たしているパス(ポジティ
ブスラックパス)と違反しているパス(ネガティブスラ
ックパス)があるとする。
【0045】最初に、ポジティブスラックパス検索工程
801でポジティブスラックパスを検索する。未検索の
ポジティブスラックパスがある場合、削減可能面積算出
工程802で、該当パスに属する全てのセルに対し、セ
ルcの削減可能面積S(c)を求める。削減可能面積S
(c)は、パスがタイミング制約違反パスにならないよ
うにセルcの面積を削減した時の削減された面積であ
る。
【0046】未検索のポジティブスラックパスが無くな
ったところで、ネガティブスラックパス検索工程803
に移行する。次に、ネガティブスラックパス検索工程8
03でネガティブスラックパスを検索する。ネガティブ
スラックパスが無い場合はタイミング調整を終了する。
ネガティブスラックパスが存在する場合は、セル置換優
先度算出工程804に移行する。
【0047】セル置換優先度算出工程804で該当ネガ
ティブスラックパスに属するセルcのセル置換優先度P
(c)を(数3)より算出する。 (数3) P(c)=T(c)×Ss(c)p ×Sa(c)q
【0048】ここで、T(c)はセルcのタイミング改
善度、Ss(c)は面積余裕度、Sa(c)は空き面積
度である。タイミング改善度T(c)は、セルのサイズ
を大きくしたときにセルの遅延時間が減る度合いを示
し、面積余裕度Ss(c)は(数4)より、空き面積度
Sa(c)は(数5)より算出する。 (数4) Ss(c)=ΣS(i)×(1/(1+γD(c,i))) (数5) Sa(c)=ΣSe(i)×(1/(1+γD(c,i)))
【0049】ここで、D(c,i)はセルcとセルiと
の距離である。距離D(c,i)は(数6)より算出す
る。 (数6) D(c,i)=x(c)−x(i)+A(y(c)-y(i))
【0050】ここで、x(i)、y(i)はセルiの位
置である。また、(数5)においてはSe(i)は、セ
ルを敷詰める行ないのセルとセルの隙間iの面積であ
り、隙間iをセルとみなした場合の距離D(c,i)を
(数6)より求める。
【0051】該当ネガティブスラックパスに属する全て
のセルに対し、セル置換優先度を求めたら、セル置換工
程805に移行する。セル置換工程805で該当ネガテ
ィブスラックパスに属するセルのうちのセル置換優先度
P(c)の最も大きいセルの駆動能力を上げる。該当ネ
ガティブスラックパスがタイミング制約を満たすまで、
セル置換優先度P(c)の大きいセルから順に駆動能力
を上げ、サイズアップを行う。該当パスがタイミング制
約を満たしたら、再び、ネガティブスラックパス検索工
程803に移行する。
【0052】ネガティブスラックパス検索工程803で
ネガティブスラックパスが検索されなければ、タイミン
グ調整工程を終了し、セルの面積的な重複を解消するた
めに(実施の形態1)もしくは(実施の形態2)のセル
の移動を行う。
【0053】以上の手段により、レイアウト後のタイミ
ング違反を修正するためのセル置換において、置換する
セルの近傍に空き面積があるか、もしくは、空けること
ができる面積があるかを考慮することで、サイズアップ
による配置変動を小さくすることができる。
【0054】(実施の形態4)次にリピータ挿入を利用
したタイミング調整方法について説明する。図8は本発
明の(実施の形態4)のレイアウト修正におけるタイミ
ング調整方法のフローチャート図を示す。
【0055】最初に、(実施の形態3)と同様にポジテ
ィブスラックパス検索工程1001でポジティブスラッ
クパスを検索し、削減可能面積算出工程1002で該当
ポジティブスラックパスに属するセルcの削減可能面積
S(c)を求める。
【0056】次に、違反ネット検索工程1003でタイ
ミング設計制約に違反しているネットを検索する。違反
ネットが無い場合はタイミング調整を終了する。違反ネ
ットが存在する場合は、リピータ挿入位置決定工程10
04へ移行する。
【0057】違反ネットとは、例えば、ネットに接続し
ている入力ピンでの遷移遅延時間Ttr_iと出力ピン
での遷移遅延時間Ttr_oとの差が、予め与えられた
基準遷移時間差Ttr_thよりも大きい場合で、リピ
ータ挿入がタイミング設計制約違反を修正するために最
適だと考えられるようなネットである。
【0058】リピータ挿入位置決定工程1004では、
最初にタイミング的に最適なリピータ挿入位置Lbを求
める。次に、ネットをいくつかのセグメントiに分割
し、(数7)より各セグメントiでのコストC(i)を
求め、最もコストの大きいセグメントを実際のリピータ
挿入位置Lとする。 (数7) C(i)=(1/(1+Dn(Lb,i)))×Ss(i)p ×Se(i)q ここで、Dnはネット上でのLbとiとの距離である。
【0059】図9を用いて、リピータ挿入位置決定工程
1004を説明する。ネット1102はリピータを挿入
するネットである。セル1110、1111はネットに
接続しているセルである。セグメント1105はタイミ
ング的に最適なリピータ挿入位置Lbである。ここで、
違反ネット1102の各セグメントiについて(数7)
を用いてコストC(i)を求め、セグメント1103が
最大コストとなったとする。この場合、リピータ110
4の挿入位置はセグメント1103となる。
【0060】すべての違反ネットを修正したら、リピー
タ挿入工程を終了し、セルの面積的な重複を解消するた
めに(実施の形態1)もしくは(実施の形態2)のセル
配置移動を行う。
【0061】以上の手段により、リピータ挿入におい
て、挿入するネット上で、かつ、挿入するリピータの近
傍に空き面積があるか、もしくは空けることができる面
積があるかを考慮することで、リピータ挿入による配置
と配線の変動を小さくすることができる。
【0062】(実施の形態5)次にバッファ挿入を行
い、ファンアウト分割、クリティカルパス分離を利用し
たタイミング調整方法について説明する。図10は本発
明の(実施の形態5)のレイアウト修正におけるタイミ
ング調整方法のフローチャート図を示す。
【0063】最初に、(実施の形態3)と同様にポジテ
ィブスラックパス検索工程1201でポジティブスラッ
クパスを検索し、削減可能面積算出工程1202で該当
ポジティブスラックパスに属するセルcの削減可能面積
S(c)を求める。
【0064】次に、違反ネット検索工程1203でタイ
ミング設計制約に違反しているネットを検索する。違反
ネットが無い場合はタイミング調整を終了する。違反ネ
ットが存在する場合は、バッファ挿入位置決定工程12
04へ移行する。
【0065】違反ネットとは、例えば、遷移遅延時間設
計制約違反のあるネットで、かつ、ファンアウトが予め
与えられた基準ファンアウト数よりも大きい場合で、バ
ッファ挿入がタイミング設計制約違反を修正するために
最適だと考えられるようなネットである。
【0066】バッファ挿入位置決定工程1204では、
最初に従来技術のように分割するセル群を決定する。次
に分割されたセル群に対し、セル群を含む領域をマトリ
ックスでいくつかの矩形領域iに分割し、(数8)より
各矩形領域iでのコストC(i)を求め、最もコストの
大きい矩形領域を実際のバッファ挿入位置Lとする。 (数8) C(i)=(1/(1+Dl(Lg,i)))×Ss(i)p ×Se(i)q ここで、Lgはセル群の重心で、Dlは2点間の距離で
ある。また、クリティカルパス分離の場合、対象となる
セル群はクリティカルパスを含むセル群とする。
【0067】図11を用いてファンアウト分割を行う場
合のバッファ挿入位置決定工程1204について説明す
る。ネット1302はバッファ挿入の対象となる違反ネ
ットである。セル1310はネット1302を駆動する
セルである。ネット1302に接続するセルをセル13
10を除いて、セル群1303、1304に分割する。
バッファを挿入するセル群をセル1310の含まれない
セル群1303とし、セル群1303を含む領域をマト
リックスで分割する。矩形領域1307はセル群130
3の重心Lgである。マトリックスの全ての矩形領域i
について(数8)を用いてコストC(i)を求め、矩形
領域1305が最大コストとなったとする。この場合、
バッファ1306の挿入位置は矩形領域1305とな
る。
【0068】すべての違反ネットを修正したら、バッフ
ァ挿入工程を終了し、面積的な重複を解消するために
(実施の形態1)もしくは(実施の形態2)のセル配置
移動を行う。
【0069】次に、図12を用いてクリティカルパス分
離を行う場合のバッファ挿入位置決定行程1204につ
いて説明する。ネット1402はバッファ挿入の対象と
なる違反ネットである。セル1410はネット1402
を駆動するセルで、セル1411はクリティカルパスと
なるパスに属するセルである。つまりセル1410から
1411のパスがクリティカルパスである。セル141
0、1411を含む領域をマトリックスで分割する。矩
形領域1305はセル1410、1411の重心Lgで
ある。マトリックス全ての矩形領域iについて(数8)
を用いてコストC(i)を求め、矩形領域1404が最
大コストになったとする。この場合、バッファ1403
の挿入位置は矩形領域1404となる。
【0070】以上の手段により、バッファ挿入におい
て、挿入するバッファの近傍に空き面積があるか、もし
くは空けることができる面積があるかを考慮すること
で、バッファ挿入後の配置変動を小さくすることができ
る。
【0071】
【発明の効果】以上のように本発明によれば、レイアウ
ト設計後のタイミング制約違反の修正において、サイズ
ダウンのみでのレイアウト設計修正よりもセルの配置変
更量が小さいため、レイアウト設計修正後のタイミング
制約違反を小さくできるという有利な効果が得られる。
また、セルサイジングによるタイミング調整を行う場合
に、配置変動が少ないセルをサイズアップすることで、
配置変動量を小さくできるという有利な効果が得られ
る。また、リピータ挿入、バッファ挿入を行う場合に、
配置変動が少ない箇所に挿入することで、配置変動量を
小さくできるという有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の(実施の形態1)のフローチャート図
【図2】(実施の形態1)でのセルの面積的な重複を解
消するレイアウト例を説明する図
【図3】(実施の形態2)でのセルの面積的な重複を解
消するレイアウト例を説明する図
【図4】本発明の(実施の形態2)のフローチャート図
【図5】本発明の(実施の形態2)の変更方法決定工程
のフローチャート図
【図6】本発明の(実施の形態2)のセル移動コスト計
算工程のフローチャート図
【図7】本発明の(実施の形態3)のフローチャート図
【図8】本発明の(実施の形態4)のフローチャート図
【図9】(実施の形態4)でのリピータを挿入するレイ
アウト例を説明する図
【図10】本発明の(実施の形態5)のフローチャート
【図11】(実施の形態5)でのファンアウト分割を行
うレイアウト例を説明する図
【図12】(実施の形態5)でのクリティカルパス分離
を行うレイアウト例を説明する図
【符号の説明】
101 重複検索工程 102 セル検索工程 103 置換・移動決定工程 104 セル置換工程 105 セル移動工程 106 空き領域確認工程 107 セル整列工程 501 重複検索工程 502 セル選択工程 503 変更方法決定工程 504 変更実施工程 505 セル整列工程 601 空き領域計算工程 602 タイミング解析工程 603 駆動能力削減工程 604 セル置換コスト計算工程 605 セル移動コスト計算工程 606 空き領域計算工程 607 リスト追加工程 701 行選択工程 702 仮移動工程 703 重複判定工程 704 重複解消工程 705 コスト計算工程 801 ポジティブスラックパス検索工程 802 削減可能面積算出工程 803 ネガティブスラックパス検索工程 804 セル置換優先度算出工程 805 セル置換工程 1001 ポジティブスラックパス検索工程 1002 削減可能面積算出工程 1003 違反ネット検索工程 1004 リピータ挿入位置決定工程 1201 ボジティブスラックパス検索工程 1202 削減可能面積算出工程 1203 違反ネット検索工程 1204 バッファ挿入位置決定工程
フロントページの続き (72)発明者 藤井 力 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5B046 AA08 BA05 DA02 FA01 FA02 FA07 5F064 DD03 DD07 DD09 DD13 DD14 EE47 HH10

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 レイアウト設計工程における回路修正方
    法であって、 セルの配置の重複を検索する工程と、 前記重複の近傍に位置するセルの面積削減可能性から前
    記セルの置換もしくは移動を決定する行程と、 前記セルの置換を行う工程と、 前記セルの移動を行う工程と、 前記重複を解消するためにセルを整列する工程とを有す
    る回路修正およびセル配置修正方法。
  2. 【請求項2】 レイアウト設計工程における回路修正方
    法であって、 セルの配置の重複を検索する工程と、 前記重複の近傍に位置するセルの置換コストもしくは移
    動コストを算出する工程と、 前記置換コストと前記移動コストより修正するセルを決
    定し、セルの置換もしくは移動を行う工程と、 前記重複を解消するためにセルを整列する工程とを有す
    る回路修正およびセル配置修正方法。
  3. 【請求項3】 レイアウト設計工程における回路修正方
    法であって、 タイミング制約より小さい遅延のパスを検索する工程
    と、 前記パスに含まれるセルの面積余裕度を算出する工程
    と、 タイミング制約違反のあるパスを検索する工程と、 前記違反パスに含まれるセルに対しタイミング改善度と
    前記面積余裕度を評価し、駆動能力の大きいセルに交換
    するセルを決定し、タイミング制約違反を修正する工程
    とを有する回路修正方法。
  4. 【請求項4】 レイアウト設計工程における回路修正方
    法であって、 タイミング制約より小さい遅延のパスを検索する工程
    と、 前記パスに含まれるセルの面積余裕度を算出する工程
    と、 リピータセルを挿入するネットを検索する工程と、 前記ネット上でタイミング最適度と前記面積余裕度を評
    価し、前記リピータセルを挿入する位置を決定する工程
    とを有する回路修正方法。
  5. 【請求項5】 レイアウト設計工程における回路修正方
    法であって、 タイミング制約より小さい遅延のパスを検索する工程
    と、 前記パスに含まれるセルの面積余裕度を算出する工程
    と、 バッファセルを挿入するネットを検索する工程と、 前記ネットに接続するセルを含む領域内でタイミング最
    適度と面積余裕度を評価し、前記バッファセルを挿入す
    る位置を決定する工程とを有する回路修正方法。
JP10185502A 1998-07-01 1998-07-01 回路修正方法 Pending JP2000020567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10185502A JP2000020567A (ja) 1998-07-01 1998-07-01 回路修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10185502A JP2000020567A (ja) 1998-07-01 1998-07-01 回路修正方法

Publications (1)

Publication Number Publication Date
JP2000020567A true JP2000020567A (ja) 2000-01-21

Family

ID=16171907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10185502A Pending JP2000020567A (ja) 1998-07-01 1998-07-01 回路修正方法

Country Status (1)

Country Link
JP (1) JP2000020567A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100401305C (zh) * 2004-01-09 2008-07-09 松下电器产业株式会社 半导体集成电路的自动布局方法
JP2011123543A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体集積回路の設計方法、設計支援プログラム、設計支援装置
WO2012124117A1 (ja) * 2011-03-17 2012-09-20 富士通株式会社 タイミングエラー除去方法、設計支援装置、及びプログラム
US9830415B2 (en) 2014-08-22 2017-11-28 Samsung Electronics Co., Ltd. Standard cell library, method of using the same, and method of designing semiconductor integrated circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100401305C (zh) * 2004-01-09 2008-07-09 松下电器产业株式会社 半导体集成电路的自动布局方法
JP2011123543A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体集積回路の設計方法、設計支援プログラム、設計支援装置
WO2012124117A1 (ja) * 2011-03-17 2012-09-20 富士通株式会社 タイミングエラー除去方法、設計支援装置、及びプログラム
US8701064B2 (en) 2011-03-17 2014-04-15 Fujitsu Limited Timing error removing method and design support apparatus
JPWO2012124117A1 (ja) * 2011-03-17 2014-07-17 富士通株式会社 タイミングエラー除去方法、設計支援装置、及びプログラム
US9830415B2 (en) 2014-08-22 2017-11-28 Samsung Electronics Co., Ltd. Standard cell library, method of using the same, and method of designing semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US6496965B1 (en) Automated design of parallel drive standard cells
JPH1140677A (ja) クロストークエラー改善方式及び方法
US5926397A (en) Routing design method and routing design apparatus
US7404161B2 (en) Fullchip functional equivalency and physical verification
Dobre et al. Mixed cell-height implementation for improved design quality in advanced nodes
US7197736B2 (en) Adaptive power routing and shield sharing to reduce shield count
US6564362B2 (en) Method of designing a layout of an LSI chip, and a computer product
JP4537869B2 (ja) 半導体集積回路の設計装置及び自動設計方法
JP2000020567A (ja) 回路修正方法
US20020199158A1 (en) Method and apparatus for designing a clock distributing circuit, and computer readable storage medium storing a design program
US6584607B2 (en) Method of performing timing-driven layout
JP4037944B2 (ja) 配線経路決定方法および遅延推定方法
CN106650137B (zh) 一种加速标准单元增量布局合理化的方法
CN112668266A (zh) 一种时序路径的修正方法
US5757657A (en) Adaptive incremental placement of circuits on VLSI chip
US20040199886A1 (en) Method of wide wire identification
JP4806535B2 (ja) スペアセルセットの配置方法
JP2003281212A (ja) 自動配置配線方法、装置及びプログラム
US6532583B1 (en) Global routing determination method and storage medium
JP2904270B2 (ja) クロストークエラー抑制方式
JPH0794586A (ja) 最適スタンダードセル選択方法
JP2000003374A (ja) 計算機支援タイミング調整方法及び装置並びに記憶媒体
JP2001210721A (ja) 遅延最適化方法
EP0355770B1 (en) Standard cell and standard-cell-type integrated circuit
JP4361124B2 (ja) 計算機支援タイミング調整方法及び装置並びに記憶媒体