JPH0195368A - 論理回路接続情報生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は論理回路接続情報生成装置に関し、特に各々が
ディジタル回路素子により構成された複数の論理回路ブ
ロックを互いに結合する際の接続情報を生成するための
論理回路接続情報生成装置に関する。

従来技術 複数の論理回路ブロックを互いに結合する場合、設計者
自身がこれ等論理回路ブロック設計者自身がこれ等論理
回路ブロック相互間の入出力端子同士を調べて手作業に
より接続する作業を行っているのが現状である。従って
、多くの工数を要すると共に、設計ミスを発生するとい
う欠点がある。

また、複数の論理回路ブロック相互間において、同一信
号名の入出力端子は共通に接続されるが、その際に同一
信号の入出力端子が３個以上存在していわゆるワイヤー
ド接続構成となることがある。

このとき、シミュレータによる論理回路の論理検証（シ
ミュレーション）を行う場合、ワイヤード接続構成部に
おいてシミュレータ処理が複雑となる欠点がある。また
、３個以上接続されるワイヤード接続構成では、設計者
の手作業によればミスが生じ易いことにもなる。

発明の目的 そこで、本発明はこの様な従来のものの欠点を解決すべ
くなされたものであって、その目的とするところは、自
動的に論理回路ブロック相互の接続を行うようにして、
正確な接続情報を生成し得ると共に、シミュレータの処
理が簡単化可能な論理回路接続情報生成５Ａ置を提供づ
ることにある。

発明の構成 本発明によれば、各々がディジタル回路素子により構成
された複数の論理回路ブロックを互いに結合する際の接
続情報を生成する論理回路接続情報生成装置であって、
前記論理回路ブロックの各々における全ての外部端子の
入出力属性及び信号名を、また前記外部端子のうち入出
力共用とされた端子が存在すれば当該入出力共用端子に
接続される全ディジタル回路素子の入出力属性をも予め
格納した格納手段と、前記論理回路ブロックの各々にお
ける前記入出力共用端子を抽出して夫々の入出力共用端
子に接続される全ディジタル回路素子の人出、力属性に
基づいて入力丸び出力を互いに分離し、入力専用及び出
力専用の外部端子に分割する入出力共用端子分割手段と
、この分割手段により分割された外部端子をも含む全て
の外部端子について各々の信号名をキーとして同一信号
名の端子を抽出し、抽出された外部端子が３個以上存在
する場合には、これ等抽出された外部端子うち出力専用
の端子に対応した数の入力及び１個の出力を有する架空
素子を発生する架空素子発生手段と、前記抽出された端
子が２個の場合には両端子を直接接続する接続情報を発
生し、３個以上の場合には前記架空素子を介してこれ等
３個以上の抽出端子を入出力対応に接続する接続情報を
発生する手段とを有することを特徴とする論理回路接続
情報生成装置が得られる。

実施例 以下、図面を用いて本発明の実施例について説明する。

第１図は本発明の実施例のブロック図である。

図において、１は入出力装置、２は演算処理装置、３は
データ記憶装置、４はディジタル論理回路結合時の自動
接続機構であり、ハードウェア若しくはソフトウェアに
て実現可能である。このディジタル論理回路結合時の自
動接続機構４は、入出力共用端子分割部５と、架空素子
発生部６と、接続情報生成部７とにより構成されている
。

先ず、結合対象たる論理回路ブロックの各々において、
全ての外部端子の入出力属性（入力端子か出力端子かを
示す属性）及び信号名が予め回路情報ファイル（データ
記憶装置３と着考えることができる）に格納されている
。また、これ等外部端子のうち入出力共用とされた端子
が存在すれば、当該入出力共用端子に接続される全ディ
ジタル回路素子の入出力属性もが予め格納されている。

例えば、第３図（Ａ）に示す論理回路Ａにおいては、入
出力共用端子は端子１５であり、この端子１５に接続さ
れる全てのディジタル回路素子１１〜１４の入出力属性
及び信号名Ｓ１が予め格納されるのである。ディジタル
回路素子１１．１２は出力が端子１５に接続されている
ので、その属性は出力を示し、回路素子１３．１４は入
力が端子１５に接続されているので、その属性は入力を
示すことになる。

尚、この様に、入出力共用端子１５存在して、各回路素
子１１〜１４の入出力が共通接続されているのは、各回
路素子１１〜１４が例えば制御端子（図示せず）を有す
るトライステートバツファ素子であって、制御端子に印
加する制御信号により回路素子１１．１２をオンとして
使用する場合は、回路素子１３．１４をオフ（ハイイン
ピーダンス化）として使用して、入出力共用端子１５の
信号種類（入力か出力か）に対応させるようになってい
るからである。

第２図は第１図のブロックにおけるディジタル論理回路
結合時の自動接続機構４の動作を示すフローチャートで
あり、第３図乃至第６図を参照して本発明の実施例の動
作を説明する。

先ず、ステップ２１において、対象となる論理回路の１
つが選択される。ステップ２２において、その選択され
た論理回路について外部端子のうち入出力共用とされた
外部端子が抽出され、入力専用端子と出力専用端子とに
夫々分割される。その具体例が第３図に示されており、
図（Ａ）における論理回路Ａの入出力共用端子１５が、
−図（Ｂ）に示す様に入出力の各専用端子１５ａ、１５
ｂに夫々分割される。この分割は、当該入出力共用端子
１５に接続される全ての回路素子１１〜１４の入出力属
性に応じてなされるものとする。

次のステップ２３にて他の論理回路が存在するかどうか
がヂエックされ、あればステップ２１へ戻り次の論理回
路を選択して同様な作業が行われ、なければステップ２
４へ進む。

このステップ２４では、外部端子上の信号名をキーにし
てこの信号名の外部端子を抽出し、次のステップ２５に
おいて、これ等抽出された同一信号名の外部端子が３個
以上存在する場合、すなわちワイヤードロジック接続と
なる場合があるかどうかが判定される。このワイヤード
ロジック接続がある場合の例が第４図（Ａ）に示されて
おり、信号名Ｓ１有する各外部端子同士が各論理回路Ａ
〜Ｃ相互間においてワイヤード接続される例である。

この場合には、ステップ２６において架空素子２０（第
４図（８）参照）が発生されるが、第４図の例では、同
一信号名Ｓ１を有する３個以上の出力端子数に等しい入
力３個を有し、出力数が１個の架空素子２０が発生され
る。そして、次のステップ２７において、この架空素子
２０と同一信号名Ｓ１を有する全ての入出力端子が第４
図（Ｂ）の如く入出力対応に架空素子２０を介して接続
される様な接続情報が生成されることになる。

ここに、架空素子２０は実際には存在しない素子である
が、論理検証をシミュレータにより行うために設けられ
た便宜上の素子である。ワイヤードロジック接続部分に
おいて、この架空素子を各端子の入出力属性に合致する
様に発生させ、各出力端子を架空素子の対応入力に接続
し、各入力端子を架空素子の１個の出力に接続するよう
な接続情報を発生することにより、同−信号内では出力
ｒｌａ＜出力端子）が一つしかない様に擬制することが
でき、よってシミュレータにおけるシミュレーション処
理が極めて簡単化されることになるのである。

ステップ２５において、ワイヤードロジック接続がなけ
れば、同一信号名の外部端子は２個存在するのみである
から、これ等両外部端子同士が直接接続される様な接続
情報がステップ２７にて生成される。外部端子の信号名
か残っていれば、ステップ２４へ戻りステップ２５〜２
７が再び繰返される。

以上の処理動作を更に具体的に例示したものが第５図及
び第６図に示すブロック図であり、論理回路Ａ、Ｂ及び
Ｃについて、信号名Ｓ４に対応する外部端子が入出力端
子であり、この入出力共用端子について、入出力の各専
用端子５４．５４′。

Ｓ４“に分割し、これ等が架空素子２０により相互接続
されている。

発明の効果 以上の如く、本発明によれば、複数の論理回路ブロック
相互の結合時において入出力端子の接続が自動的に可能
となり、工数の削減及びミスの削減が計れるという効果
がある。また、ワイヤードロジック接続部において架空
素子を用いることにより、論理検証処理が容易となると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図る対象論
理回路の接続態様を夫々示す図である。 主要部分の符号の説明 ５・・・・・・入出力共用端子分割部 ６・・・・・・架空素子発生部 ７・・・・・・接続生成部 ２０・・・・・・架空素子 Ａ−Ｃ・・・・・・論理回路ブロック

Claims (1)

【特許請求の範囲】
1. 各々がディジタル回路素子により構成された複数の論理
   回路ブロックを互いに結合する際の接続情報を生成する
   論理回路接続情報生成装置であつて、前記論理回路ブロ
   ックの各々における全ての外部端子の入出力属性及び信
   号名を、また前記外部端子のうち入出力共用とされた端
   子が存在すれば当該入出力共用端子に接続される全ディ
   ジタル回路素子の入出力属性をも予め格納した格納手段
   と、前記論理回路ブロックの各々における前記入出力共
   用端子を抽出して夫々の入出力共用端子に接続される全
   ディジタル回路素子の入出力属性に基づいて入力及び出
   力を互いに分離し、入力専用及び出力専用の外部端子に
   分割する入出力共用端子分割手段と、この分割手段によ
   り分割された外部端子をも含む全ての外部端子について
   各々の信号名をキーとして同一信号名の端子を抽出し、
   抽出された外部端子が３個以上存在する場合には、これ
   等抽出された外部端子うち出力専用の端子に対応した数
   の入力及び１個の出力を有する架空素子を発生する架空
   素子発生手段と、前記抽出された端子が２個の場合には
   両端子を直接接続する接続情報を発生し、３個以上の場
   合には前記架空素子を介してこれ等３個以上の抽出端子
   を入出力対応に接続する接続情報を発生する手段とを有
   することを特徴とする論理回路接続情報生成装置。