JP3260662B2 - 論理シミュレーション方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理シミュレーシ
ョン方法に関し、特にタイミングチェックを行う論理シ
ミュレーション方法に関する。

【０００２】

【従来の技術】設計した論理回路が期待通りの動作を行
うか否かを論理シミュレータを用い、論理シミュレーシ
ョンすることにより検証を行っている。その際に論理チ
ェック以外に、回路で使用している各セルの入力タイミ
ングにエラーがあるか否かをチェックしている。

【０００３】従来の論理シミュレーション時に行うタイ
ミングチェック方法について、図８および図９を用いて
説明する。図８は、タイミングチェック方法を示すフロ
ーチャートである。

【０００４】図９は、従来の論理シミュレーションのタ
イミングチェックフローにより、一例としてリセット端
子付きデータフリップフロツプの論理シミュレーション
を実行した場合の、リリースタイミングチェックの動作
を示すタイミングチャートである。

【０００５】タイミングチャート時刻ｔ１においてリセ
ット端子の入力変化が発生するため、ステップ１にてタ
イミングチェック対象端子変化が観測されたことにな
り、ステップ２に進む。

【０００６】次に、タイミングチャート時刻ｔ２におい
てクロック端子に対し入力変化が発生するためステップ
２においてタイミングチェック基準端子変化が観測され
たことになり、ステップ３に進む。

【０００７】タイミングチャート時刻ｔ２におけるタイ
ミングチェックでは、時刻ｔ２、ｔ１における時間差が
タイミングチャート内ｒｅｌｅａｓｅに示すタイミング
スペックを満足しており、ステップ３においてタイミン
グエラーを発生させず、タイミングチェック処理を終了
する。

【０００８】次に、タイミングチャート時刻ｔ３におい
て開始するタイミングチェック動作の説明を行う。タイ
ミングチャート時刻ｔ３においてリセット端子の入力変
化が発生するため、ステップ１にてタイミングチェック
対象端子の入力変化が観測されることになり、ステップ
２に進む。

【０００９】次に、タイミングチャート時刻ｔ４におい
てクロック端子に対し変化が発生しているため、ステッ
プ２にてタイミングチェック基準端子の入力変化が観測
されることになり、ステップ３に進む。

【００１０】タイミングチャート時刻ｔ４においてのタ
イミングチェックでは、時刻ｔ４、ｔ３における時間差
がタイミングチャート内ｒｅｌｅａｓｅに示すタイミン
グスペックを満足をしていないためステップ４に進む。
ステップ４においては、タイミングエラーとして出力を
行い、タイミングチェック処理を終了する。

【００１１】最後に、タイミングチャート時刻ｔ５にお
いて開始するタイミングチェック動作の説明を行う。タ
イミングチャート時刻ｔ５においてリセット端子の入力
変化が発生するため、ステップ１にてタイミングチェッ
ク対象端子の入力変化が観測されることになり、ステッ
プ２に進む。

【００１２】次に、タイミングチャート時刻ｔ６におい
てクロック端子に対し変化が発生しているため、ステッ
プ２にてタイミングチェック基準端子の入力変化が観測
されることになり、ステップ３に進む。

【００１３】タイミングチャート時刻ｔ６においてのタ
イミングチェックでは、時刻ｔ６、ｔ５における時間差
がタイミングチャート内ｒｅｌｅａｓｅに示すタイミン
グスペックを満足をしていないためステップ４に進む。
ステップ４においては、タイミングエラーとして出力を
行い、タイミングチェック処理を終了する。

【００１４】従来の論理シミュレーションのタイミング
チェック方法においては、論理シミュレータにおいて、
当該セルのタイミングチェック対象の入力端子間の変化
時間差、および変化状態より、タイミングエラーの有無
を判定するため、入力端子の変化が出力値に変化をおよ
ぼさない場合についても、エラーを検出してしまう。

【００１５】このため疑似エラーの発生を抑えることが
不可能であった。従来の論理シミュレーション方法にお
いては、論理シミュレータを実行する際に必要とされる
当該セルのシミュレーション動作記述モデル（以降シミ
ュレーションモデルと略す）について図１０に示す出力
変化を想定した入力端子条件記述を行い、タイミングチ
ェック実行の条件を絞ることにより、疑似エラーの発生
を防いでいる。

【００１６】

【発明が解決しようとする課題】上述した従来の論理シ
ミュレーション方法には、シミュレーションモデル作成
時のタイミング記述に多大な時間を要するという問題が
あった。即ち、各セルのシミュレーションモデル毎に、
タイミングチェックの実行条件を記述する必要があり、
タイミングチェックの実行条件は、各セル毎に異なる。
よって、シミュレーションモデル作成の際に当該セルの
論理動作を基にタイミングチェックの実行条件を抽出
し、決定した条件をシミュレーションモデルに定義しな
ければならない。これらの定義は現状では人手で行わな
ければならず、多大な時間を要するという問題があっ
た。

【００１７】また、従来の論理シミュレーション方法で
は、セルの動作が複雑になればなるほどタイミング実行
条件も複雑になり、また、条件定義のために、条件設定
のため論理をシミュレーションモデル内に構成しなけれ
ばならない場合もあるため、シミュレーションモデルの
ファイルサイズが増大するという問題があった。

【００１８】さらに、従来の論理シミュレーション方法
では、タイミングチェックの実行条件の記述を人手で行
う必要があるため、シミュレーションモデルにミスを作
り込む可能性があった。

【００１９】本発明の目的は、シミュレーションモデル
作成の容易化、シミュレーションモデルのファイルサイ
ズ軽減、ミスを作り込む可能性のある工程を削除できる
論理シミュレーション方法を提供することにある。

【００２０】

【課題を解決するための手段】本発明は、タイミングチ
ェックを行う論理シミュレーション方法において、タイ
ミングエラーが検出された場合にセルの出力論理値が変
化したか否かを判定するステップを有し、出力論理値に
変化があった場合のみ、前記セルのタイミグエラーとし
て検出することを特徴とする。

【００２１】また本発明は、タイミングチェックを行う
論理シミュレーション方法において、タイミングエラー
が検出された場合に入力端子の変化前の論理値を用いた
セルの出力論理値と入力端子の変化後の論理値を用いた
セルの出力論理値とを比較するステップを有し、比較結
果が異なる場合に前記セルのタイミングエラーとして検
出することを特徴とする。

【００２２】本発明は、セルの出力値をタイミングエラ
ーの判定条件に用いることにより、従来必要であつた、
シミュレーションモデルのタイミング条件の記述を不要
にすることができる。

【００２３】

【発明の実施の形態】次に、本発明の第１の実施の形態
について図１および図５を参照して説明する。

【００２４】第１の実施の形態は、タイミングチェック
対象端子により出力論理値が確定する場合のタイミング
チェックフローを示しており、図１は、本発明の論理シ
ミュレーション方法の第１の実施の形態を示すフローチ
ャートである。図５に示したセルは、データ端子Ｄ、ク
ロック端子Ｃ、出力端子Ｑを有し、データ端子Ｄ、クロ
ック端子Ｃ間には図５に示したタイミングスペックが存
在する。

【００２５】図１のステップ１においては、タイミング
チェック対象端子の変化を観測する。図５に示すセルに
おいては、データ端子Ｄの変化を観測することになる。
ステップ１においてタイミングチェック対象端子の変化
が観測された場合、ステップ２に進む。ステップ２にお
いては、タイミングチェック基準端子の変化を観測す
る。図５に示すセルにおいては、クロック端子Ｃの変化
を観測することになる。ステップ２においてタイミング
チェック基準端子の変化が観測された場合、ステップ３
へ進み、タイミングチェックを行う。まず、データ端子
Ｄ、クロック端子Ｃの変化時間差を検出する。変化時間
差が、タイミング制約値に満たない場合、ステップ４へ
進む。タイミングスペックを満たしている場合、タイミ
ングエラー無しと判定し、タイミングチェック処理を終
了する。

【００２６】ステップ４では、タイミングチェック基準
端子の変化時刻直後のデータ端子Ｄ、クロック端子Ｃの
値を用いて、当該セルについて論理演算を行い、当該セ
ルの出力論理値を決定する。続いて、ステップ５におい
ては、演算された出力論理値を論理値格納テーブルに格
納する。ステップ６においては、論理値記憶テーブルに
格納されている出力論理値と、タイミングチェック基準
端子の変化時刻の出力論理値の比較を行う。両者の値が
一致した場合は、データ端子Ｄ、クロック端子Ｃ間のタ
イミングエラーは、出力端子Ｑの論理に影響を与えない
ので、タイミングエラーとして検出しない。両者の値が
一致しない場合は、出力端子Ｑの論理に影響をあたえる
ので、タイミングエラーとして検出する。

【００２７】次に、本発明の第２の実施の形態について
図３および図５を参照して説明する。

【００２８】第２の実施の形態は、タイミングチェック
対象端子により、出力論理値が確定しない場合のタイミ
ングチェックフローを示しており、図３は、本発明の論
理シミュレーション方法の第２の実施の形態を示すフロ
ーチャートである。図５に示したセルは、データ端子
Ｄ、クロック端子Ｃ、出力端子Ｑを有し、データ端子
Ｄ、クロック端子Ｃ間には図５に示したタイミングスペ
ックが存在する。

【００２９】図３のステップ１においては、タイミング
チェック対象端子の変化を観測する。図５に示すセルに
おいては、データ端子Ｄの変化を観測することになる。
ステップ１においてタイミングチェック対象端子の変化
が観測された場合、ステップ２に進む。ステップ２にお
いては、タイミングチェック基準端子の変化を観測す
る。図５に示すセルにおいては、クロック端子Ｃの変化
を観測することになる。ステップ２においてタイミング
チェック基準端子の変化が観測された場合、ステップ３
へ進み、タイミングチェックを行う。まず、データ端子
Ｄ、クロック端子Ｃの変化時間差を検出する。変化時間
差が、タイミング制約値に満たない場合、ステップ４へ
進む。タイミングスペックを満たしている場合、タイミ
ングエラー無しと判定し、タイミングチェック処理を終
了する。

【００３０】ステップ４では、タイミングチェック対象
端子の変化時刻における、タイミングチェック対象端子
の変化前の論理値を用いて論理演算を行う。ステップ５
においては、ステップ４において計算した出力論理値を
論理値格納テーブルに格納する。ステップ６において
は、タイミングチェック基準端子の変化時刻の値を用い
て、当該セルについて論理演算を行う。ステップ７にお
いては、ステップ６において計算した出力論理値を論理
値格納テーブルに格納する。ステップ８においては、ス
テップ５において論理値記憶テーブルに格納されている
出力論理値と、ステップ７において論理値格納テーブル
に格納されている出力論理値の比較を行う。

【００３１】両者の値が一致した場合は、データ端子
Ｄ、クロック端子Ｃ間のタイミングエラーは、出力端子
Ｑの論理に影響を与えないので、タイミングエラーとし
て検出しない。両者の値が、一致しない場合は出力端子
Ｑの論理に影響を与えるのでタイミングエラーとして検
出する。

【００３２】

【実施例】次に、本発明の第１の実施例を図１、図２、
図６を参照して詳細に説明する。

【００３３】図１は、本発明の論理シミュレーション方
法のタイミングチェック手法を示すフローチャートの一
例である。本発明の論理シミュレーション方法を用いて
図６に示すリセット端子付きデータフリップフロツプの
リリース端子−クロック端子間のリリースタイミングチ
ェック動作説明を行う。

【００３４】図６に示すリセット端子付きデータフリッ
プフロツプは、データ端子Ｄ、クロック端子Ｃ、リセッ
ト端子Ｒ、出力端子Ｑを有する。本リリースタイミング
チェックにおいては、リセット端子Ｒがタイミングチェ
ック対象端子であり、クロック端子Ｃが、タイミングチ
ェック基準端子である。図２は、本発明の論理シミュレ
ーション方法によりシミュレーションを実行したリセッ
ト端子付きデータフリップフロップのリリースタイミン
グチェックの動作を表すタイミングチャートである。

【００３５】まず、タイミングチャート時刻ｔ１により
開始するタイミングチェック動作の説明を行う。タイミ
ングチャート時刻ｔ１においてリセット端子Ｒの入力変
化が発生するため、ステップ１にてタイミングチェック
対象端子の入力変化が観測されたことになり、ステップ
２に進む。

【００３６】次に、タイミングチャート時刻ｔ２におい
てクロック端子Ｃに対し入力変化が発生するためステッ
プ２においてタイミングチェック基準端子変化が観測さ
れたことになり、ステップ３に進む。

【００３７】タイミングチャート時刻ｔ２におけるタイ
ミングチェックでは、時刻ｔ２、ｔ１における時間差が
タイミングチャート内ｒｅｌｅａｓｅに示すタイミング
スペックを満足しており、ステップ３においてタイミン
グエラーを発生させず、タイミングチェック処理を終了
する。

【００３８】次に、タイミングチャート時刻ｔ３におい
て開始するタイミングチェック動作の説明を行う。タイ
ミングチャート時刻ｔ３においてリセット端子Ｒの入力
変化が発生するため、ステップ１にてタイミングチェッ
ク対象端子の入力変化が観測されることになり、ステッ
プ２に進む。

【００３９】次に、タイミングチャート時刻ｔ４におい
てクロック端子Ｃに対し入力変化が発生するため、ステ
ップ２においてタイミングチェック基準端子変化が観測
されたことになり、ステップ３に進む。

【００４０】タイミングチャート時刻ｔ４においてのタ
イミングチェックでは、時刻ｔ４、ｔ３における時間差
がタイミングチャート内ｒｅｌｅａｓｅに示すタイミン
グスペックを満足をしていないためステップ４に進む。

【００４１】ステップ４においては、タイミングチャー
ト時刻ｔ４における入力端子条件、データ端子Ｄ＝０、
クロック端子Ｃ＝１、リセット端子Ｒ＝０においての論
理演算を行う。ステップ５においては、ステップ４にお
いて計算された論理値＝０を論理値記憶テーブルに格納
し、ステップ６に進む。

【００４２】ステップ６においては、前記論理値格納テ
ーブルに格納されている論理値とタイミングチャート時
刻ｔ４における出力端子の論理値との比較を行う。

【００４３】タイミングチャート時刻ｔ４における出力
端子の論理値＝０であり、かつ前記ステップ４において
論理値記憶テーブル記憶されている論理値＝０の比較を
行う。

【００４４】この結果、等しい論理値であるため、時刻
ｔ４におけるタイミングエラーにおいては出力に影響を
及ぼさないタイミングエラーと判断を行い、タイミング
チェック処理を終了する。

【００４５】最後に、タイミングチャート時刻ｔ５にお
いて開始するタイミングチェック動作の説明を行う。タ
イミングチャート時刻ｔ５においてリセット端子Ｒの入
力変化が発生するため、ステップ１にてタイミングチェ
ック対象端子の入力変化が観測されることになり、ステ
ップ２に進む。

【００４６】次に、タイミングチャート時刻ｔ６におい
てクロック端子Ｃに対し変化が発生しているため、ステ
ップ２においてタイミングチェック基準端子変化が観測
されたことになり、ステップ３に進む。

【００４７】タイミングチャート時刻ｔ６においてのタ
イミングチェックでは、時刻ｔ６、ｔ５における時間差
がタイミングチャート内ｒｅｌｅａｓｅに示すタイミン
グスペックを満足をしていないためステップ４に進む。

【００４８】ステップ４においては、タイミングチャー
ト時刻ｔ６における入力端子条件、データ端子Ｄ＝１、
クロック端子Ｃ＝１、リセット端子Ｒ＝０においての論
理演算を行う。ステップ５においては、ステップ４にお
いて計算された論理値＝１を論理値記憶テーブルに格納
し、ステップ６に進む。

【００４９】ステップ５においては、前記論理値格納テ
ーブルに格納されている論理値とタイミングチャート時
刻ｔ６における出力端子の論理値との比較を行う。

【００５０】タイミングチャート時刻ｔ６における出力
端子の論理値＝０であり、かつ前記ステップ４において
論理値記憶テーブル記憶されている論理値＝１の比較を
行う。この結果、論理値が等しくないためステップ７に
進む。

【００５１】ステップ７においては、時刻ｔ５における
タイミングエラーにおいては出力に影響を及ぼすタイミ
ングエラーと判断し、タイミングエラーとして出力を行
い、タイミングチェック処理を終了する。

【００５２】次に、本発明の第２の実施例を図３、図
４、図７を参照して詳細に説明する。

【００５３】図３は、本発明の論理シミュレーション方
法のタイミングチェック手法を示すフローチャートの一
例である。本発明の論理シミュレーション方法を用いて
図７に示すセレクタ端子付きデータフリップフロツプの
セレクタ端子−クロック端子間のセットアップタイミン
グチェック動作説明を行う。

【００５４】図７に示すセレクタ端子付きデータフリッ
プフロツプは、データ１端子Ｄ１、データ２端子Ｄ２、
クロック端子Ｃ、セレクタ端子Ｓを有し、本セレクタ端
子付きデータフリップフロツプは、セレクタ端子Ｓに１
が入力された場合、データ１端子を選択し、セレクタ端
子に０が入力された場合、データ２端子を選択するもの
とする。本セットアップタイミングチェックにおいて
は、セレクタ端子Ｓがタイミングチェック対象端子であ
り、クロック端子Ｃが、タイミングチェック基準端子で
ある。

【００５５】図４は、本発明の論理シミュレーション方
法によりシミュレーションを実行したセレクタ端子付き
データフリップフロップのセットアップタイミングチェ
ックの動作を表すタイミングチャートである。

【００５６】まず、タイミングチャート時刻ｔ１により
開始するタイミングチェック動作の説明を行う。タイミ
ングチャート時刻ｔ１においてセレクタ端子Ｓの入力変
化が発生するため、ステップ１にてタイミングチェック
対象端子変化が観測されたことになり、ステップ２に進
む。

【００５７】次に、タイミングチャート時刻ｔ２におい
てクロック端子Ｃに対し入力変化が発生するため、ステ
ップ２においてタイミングチェック基準端子変化が観測
されたことになり、ステップ３に進む。

【００５８】タイミングチャート時刻ｔ２におけるタイ
ミングチェックでは、時刻ｔ２、ｔ１における時間差が
タイミングチャート内ｓｅｔｕｐに示すタイミングスペ
ックを満足しており、ステップ３においてタイミングエ
ラーを発生させずタイミングチェック処理を終了する。

【００５９】次に、タイミングチャート時刻ｔ３におい
て開始するタイミングチェック動作の説明を行う。タイ
ミングチャート時刻ｔ３においてセレクタ端子Ｓの入力
変化が発生するため、ステップ１にてタイミングチェッ
ク対象端子の入力変化が観測されることになり、ステッ
プ２に進む。

【００６０】次に、タイミングチャート時刻ｔ４におい
てクロック端子Ｃに対し変化が発生しているためステッ
プ２においてタイミングチェック基準端子変化が観測さ
れたことになり、ステップ３に進む。

【００６１】タイミングチャート時刻ｔ４においてのタ
イミングチェックでは、時刻ｔ４、ｔ３における時間差
がタイミングチャート内ｓｅｔｕｐに示すタイミングス
ペックを満足をしていないためステップ４に進む。

【００６２】ステップ４においては、タイミングチャー
ト時刻ｔ３における入力端子条件、データ１端子Ｄ１＝
０、データ２端子Ｄ２＝０、クロック端子Ｃ＝１、セレ
クタ端子Ｓ＝１においての論理演算を行う。ステップ５
においては、計算された論理値＝０を論理値記憶テーブ
ルに格納し、ステップ６に進む。

【００６３】ステップ６においては、タイミングチャー
ト時刻ｔ４における入力端子条件、データ１端子Ｄ１＝
０、データ２端子Ｄ２＝０、クロック端子Ｃ＝１、セレ
クタ端子Ｓ＝０においての論理演算を行う。ステップ７
においては、計算された論理値＝０を論理値記憶テーブ
ルに格納し、ステップ８に進む。

【００６４】ステップ８においては、ステップ５におい
て論理値格納テーブルに格納されている論理値とステッ
プ７において論理値格納テーブルに格納されている論理
値との比較を行う。

【００６５】ステップ５において論理値格納テーブルに
格納されている出力端子の論理値＝０と、ステップ７に
おいて論理値記憶テーブル記憶されている論理値＝０と
の比較を行う。

【００６６】この結果、等しい論理値であるためｔ４に
おけるタイミングエラーにおいては出力に影響を及ぼさ
ないタイミングエラーと判断を行い、タイミングチェッ
ク処理を終了する。

【００６７】最後に、タイミングチャート時刻ｔ５にお
いて開始するタイミングチェック動作の説明を行う。タ
イミングチャート時刻ｔ５においてセレクタ端子Ｓの入
力変化が発生するため、ステップ１にてタイミングチェ
ック対象端子の入力変化が観測されることになり、ステ
ップ２に進む。

【００６８】次に、タイミングチャート時刻ｔ６におい
てクロック端子Ｃに対し変化が発生しているため、ステ
ップ２においてタイミングチェック基準端子変化が観測
されたことになり、ステップ３に進む。

【００６９】タイミングチャート時刻ｔ６においてのタ
イミングチェックでは、時刻ｔ６、ｔ５における時間差
がタイミングチャート内ｓｅｔｕｐに示すタイミングス
ペックを満足をしていないためステップ４に進む。

【００７０】ステップ４においては、タイミングチャー
ト時刻ｔ５における入力端子条件、データ１端子Ｄ１＝
１、データ２端子Ｄ２＝０、クロック端子Ｃ＝１、セレ
クタ端子Ｓ＝１においての論理演算を行う。ステップ５
においては、ステップ４において計算された論理値＝１
を論理値記憶テーブルに格納し、ステップ６に進む。

【００７１】ステップ６においては、タイミングチャー
ト時刻ｔ６における入力端子条件、データ１端子Ｄ１＝
０、データ２端子Ｄ２＝０、クロック端子Ｃ＝１、セレ
クタ端子Ｓ＝０においての論理演算を行う。ステップ７
においては、ステップ６において計算された論理値＝０
を論理値記憶テーブルに格納し、ステップ８に進む。

【００７２】ステップ８においては、ステップ５におい
て論理値格納テーブルに格納されている論理値と、ステ
ッ７において論理値格納テーブルに格納されている論理
値との比較を行う。

【００７３】ステップ５において論理値格納テーブルに
格納されている出力端子の論理値＝０と、ステップ７に
おいて論理値記憶テーブル記憶されている論理値＝１と
の比較を行う。この結果、等しくない論理値であるため
ステップ９に進む。

【００７４】この結果時刻ｔ６におけるタイミングエラ
ーにおいては出力に影響を及ぼすタイミングエラーと判
断し、タイミングエラーとして出力を行い、タイミング
チェック処理を終了する。

【００７５】

【発明の効果】以上説明したように本発明は、シミュレ
ーションモデルにタイミングチェック条件を定義する必
要がなくなるので、タイミングチェック実行条件を検討
する時間、およびシミュレーションモデルに記述する時
間を０時間にできるため、１セル当たりのシミュレーシ
ョンモデルの作成時間を１／２にできる。

【００７６】また本発明は、シミュレーションモデルに
タイミングチェック実行条件を記述する必要がなくなる
ため、１セル当たりのシミュレーションモデルのファイ
ルサイズを１／２にできる。

【００７７】さらに本発明は、シミュレーションモデル
にタイミングチェック実行条件を記述する必要がなくな
るため、シミュレーションモデルタイミングチェック実
行条件記述時にミスを作り込む可能性がなくなる。

【図面の簡単な説明】

【図１】発明の第１の実施の形態および第１の実施例を
示すのフローチャートである。

【図２】発明の第１の実施例を説明するためのタイミン
グチャートである。

【図３】発明の第２の実施の形態および第２の実施例を
示すのフローチャートである。

【図４】発明の第２の実施例を説明するためのタイミン
グチャートである。

【図５】発明の実施の形態を説明するためのセル仕様で
ある。

【図６】リセット端子付きデータフリップフロツプの仕
様である。

【図７】セレクタ端子付きデータフリップフロツプの仕
様である。

【図８】従来のタイミングチェック方法を示すフローチ
ャートである。

【図９】従来のタイミングチェック方法を示すタイミン
グチャートである。

【図１０】タイミングチェック条件を記述したシミュレ
ーションモデルである。

【符号の説明】

ｔ１〜ｔ８ 端子が変化した時刻

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−110071（ＪＰ，Ａ) 特開 平７−167925（ＪＰ，Ａ) 特開 平８−221465（ＪＰ，Ａ) 特開 平３−257586（ＪＰ，Ａ) 特開 平５−250434（ＪＰ，Ａ) 特開 平８−194739（ＪＰ，Ａ) 特公 平７−60169（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28 G06F 17/50

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】タイミングチェック対象端子の変化を観測
   するステップと、前記タイミングチェック対象端子に変
   化があった場合にタイミング基準端子の変化を観測する
   ステップと、前記タイミングチェック対象端子に変化が
   あった場合に前記タイミングチェック基準端子の前記観
   測した結果に対する前記タイミングチェック対象端子の
   前記観測した結果がタイミングスペックを満足するか否
   かを判定するステップと、を有し、前記タイミングスペ
   ックを満足しなかった場合、タイミングエラーの出力を
   行う論理シミュレーション方法において、 前記タイミングチェック対象端子変化前時刻の第１の論
   理演算を行うステップと、前記第１の論理演算結果の値
   を第１の論理値記憶テーブルに格納するステップと、前
   記タイミングチェック基準端子変化時刻の第２の論理演
   算を行うステップと、前記第２の論理演算結果の値を第
   ２の論理値記憶テーブルに格納するステップと、前記第
   １の論理値記憶テーブルに格納した値と前記第２の論理
   値記憶テーブルに格納した値とを比較するステップと、
   を有し、前記比較の結果が一致しない場合にタイミング
   エラーの出力を行うことを特徴とする論理シミュレーシ
   ョン方法。