JP2001101250A - 検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法 - Google Patents

検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法

Info

Publication number
JP2001101250A
JP2001101250A JP27841799A JP27841799A JP2001101250A JP 2001101250 A JP2001101250 A JP 2001101250A JP 27841799 A JP27841799 A JP 27841799A JP 27841799 A JP27841799 A JP 27841799A JP 2001101250 A JP2001101250 A JP 2001101250A
Authority
JP
Japan
Prior art keywords
core
lsi
verification
test bench
verified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27841799A
Other languages
English (en)
Inventor
Mayumi Okuno
真由美 奥野
Akira Motohara
章 本原
Toshiyuki Yokoyama
敏之 横山
Mutsumi Fujiwara
睦 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27841799A priority Critical patent/JP2001101250A/ja
Publication of JP2001101250A publication Critical patent/JP2001101250A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 再利用コアの検証方法を提供する。 【解決手段】 ＬＳＩ１０の仕様１１に基づいて仕様制
約２４を抽出する（ＳＴ１）。再利用コア２０の仕様２
１、仕様制約２４に基づいて検証すべき項目２５を抽出
する（ＳＴ２）。ＬＳＩ１０のテストベンチ１２、ＲＴ
Ｌ１３に基づいて１チップ検証を行う（ＳＴ１１）。１
チップ検証（ＳＴ１１）の結果および検証すべき項目２
５に基づいて機能カバレッジを算出する（ＳＴ１２）。
検証すべき項目２５のうち１チップ検証（ＳＴ１１）に
おいて検証していない項目がある場合（ＮＯの場合）、
この項目を検証するためのテスト項目をテストベンチ１
２に追加する（ＳＴ１３）。再びステップＳＴ１１に戻
り、テスト項目が追加されたテストベンチ１２およびＲ
ＴＬ１３に基づいて１チップ検証を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、検証項目抽出方
法、再利用コア検証方法、検証判断方法、および再利用
テストベンチ編集方法に関する。
【０００２】
【従来の技術】再利用が可能な設計ブロックである再利
用コアを用いてＬＳＩの設計を行う場合、ＬＳＩ設計に
使用する再利用コアの機能を検証しているかどうかを判
断する手段として機能カバレッジを算出する。設計する
ＬＳＩの機能検証の際にコアのソースコード（ＲＴＬ）
のどこを通過したかをカウントし、予め定められた母数
と比較してどれだけ検証されたかという程度を機能カバ
レッジとする。通常、コアのソースコード（ＲＴＬ）の
全てが最低一回は検証されたこと、コアの各端子が最低
一回は検証されたこと、コアの内部レジスタについて仕
様で定められた値が一通り検証されたこと、等が母数と
される。ＬＳＩのテストベンチおよびコアのソースコー
ド（ＲＴＬ）に基づいて機能カバレッジの算出は自動で
行われる。
【０００３】
【解決しようとする課題】再利用コアを使用してＬＳＩ
を設計する場合、ＬＳＩのテストベンチおよびＲＴＬに
基づく機能検証において、その再利用コアの仕様の全て
について検証するのが理想的であるが、実際問題として
非効率的である。したがって、設計者は、設計するＬＳ
Ｉに必要な全ての機能が検証されるようにテストベンチ
を作成する。しかし、機能カバレッジが１００％になら
ないことがある。この場合、本来検証すべき項目を忘れ
ているのか、本当は検証できているのに擬似的に検証で
きていないように見えているだけなのかを判断する機能
はない。
【０００４】
【課題を解決するための手段】請求項１に従った検証項
目抽出方法は、再利用コアの全体の仕様を、当該再利用
コアがＬＳＩに用いられる際に必要となる仕様に限定す
る仕様制約を抽出する処理と、再利用コアの全体の仕様
を構成する項目のうち、ＬＳＩのテストベンチおよびＲ
ＴＬに基づく検証において検証すべき項目を、仕様制約
に基づいて抽出する処理とを備える。
【０００５】上記検証項目抽出方法では、再利用コアの
全体の仕様を構成する項目のうち、ＬＳＩのテストベン
チおよびＲＴＬに基づく検証において検証すべき項目
を、仕様制約に基づいて抽出する。したがって、ここで
抽出された項目について検証されれば、そのコアがＬＳ
Ｉに用いられる際に必要な機能の全てが検証されている
といえる。
【０００６】請求項２に従った検証項目抽出方法におい
ては、上記仕様制約抽出処理は、ＬＳＩの仕様から仕様
制約を抽出する。
【０００７】請求項３に従った検証項目抽出方法におい
ては、上記仕様制約抽出処理は、ＬＳＩのより上位設計
における１チップ検証から前記仕様制約を抽出する。
【０００８】請求項４に従った再利用コア検証方法は、
再利用コアの全体の仕様を、当該再利用コアがＬＳＩに
用いられる際に必要となる仕様に限定する仕様制約を抽
出する処理と、再利用コアの全体の仕様を構成する項目
のうち、ＬＳＩのテストベンチおよびＲＴＬに基づく検
証において検証すべき項目を、仕様制約に基づいて抽出
する処理と、ＬＳＩのテストベンチおよびＲＴＬに基づ
く検証を行うとともに、この検証において、検証すべき
項目のうち検証されていない項目があるか否かを判断す
る処理と、判断処理において検証されていない項目があ
ると判断したとき、その項目を検証するためのテスト項
目をＬＳＩのテストベンチに追加する処理とを備える。
【０００９】上記再利用コア検証方法では、再利用コア
の全体の仕様を構成する項目のうち、ＬＳＩのテストベ
ンチおよびＲＴＬに基づく検証において検証すべき項目
を、仕様制約に基づいて抽出する。したがって、ここで
抽出された項目について検証されれば、そのコアがＬＳ
Ｉに用られる際に必要な機能の全てが検証されていると
いえる。そして、抽出された検証すべき項目のうち検証
されていない項目があるときは、その項目を検証するた
めのテスト項目をＬＳＩのテストベンチに追加する。こ
れにより、ＬＳＩに用いられる際に必要となる機能の全
てについて検証することができる。
【００１０】請求項５に従った再利用コア検証方法にお
いては、上記仕様制約抽出処理は、ＬＳＩの仕様から仕
様制約を抽出する。
【００１１】請求項６に従った再利用コア検証方法にお
いては、上記仕様制約抽出処理は、ＬＳＩのより上位設
計における１チップ検証から仕様制約を抽出する。
【００１２】請求項７に従った再利用コア検証方法にお
いては、上記検証項目抽出処理は、仕様制約に基づい
て、再利用コアの全体の仕様からＬＳＩに用いられる際
に必要となる仕様を抽出し、当該仕様を検証すべき項目
とする処理を含む。
【００１３】再利用コアの全体の仕様を構成する項目の
うち、ＬＳＩに用いられる際に必要となる仕様を構成す
る項目については全て検証する必要がある。
【００１４】上記再利用コア検証方法では、再利用コア
の全体の仕様を構成する項目のうちＬＳＩに用いられる
際に必要となる仕様を構成する項目を、検証すべき項目
として抽出する。これにより、ＬＳＩに用いられる際に
必要となる仕様を構成する項目の全てについて検証する
ことができる。
【００１５】請求項８に従った検証判断方法は、再利用
コアの全体の仕様を、当該再利用コアがＬＳＩに用いら
れる際に必要となる仕様に限定する仕様制約を抽出する
処理と、再利用コアの全体の仕様を構成する項目のう
ち、ＬＳＩのテストベンチおよびＲＴＬに基づく検証に
おいて検証する必要がない項目を、仕様制約に基づいて
抽出する処理と、再利用コアの全体の仕様のうち検証す
る必要がない項目が、ＬＳＩのテストベンチおよびＲＴ
Ｌに基づく検証において検証されているか否かを判断す
る処理とを備える。
【００１６】請求項９に従った検証判断方法は、判断処
理において検証する必要がない項目が検証されていると
判断したとき、警告を発する処理をさらに備える。
【００１７】ＬＳＩに用いられる際に必要となる仕様を
構成する項目以外の項目については、ＬＳＩのテストベ
ンチおよびＲＴＬに基づく検証において検証する必要が
ない。
【００１８】上記検証判断方法では、再利用コアの全体
の仕様を構成する項目のうち、ＬＳＩのテストベンチお
よびＲＴＬに基づく検証において検証する必要がない項
目が、ＬＳＩのテストベンチおよびＲＴＬに基づく検証
において検証されていることを知ることができる。
【００１９】請求項１０に従った再利用テストベンチ編
集方法は、再利用コアのテストベンチを編集する方法で
あって、再利用コアの全体の仕様を、当該再利用コアが
ＬＳＩに用いられる際に必要となる仕様に限定する仕様
制約を抽出する処理と、仕様制約に基づいて、再利用コ
アのテストベンチから、ＬＳＩに用いられるコアの機能
を検証するのに必要な箇所を抽出する処理とを備える。
【００２０】再利用コアの仕様の全体から、ＬＳＩに用
いられる際に必要な仕様を抽出して新たなコアを作成す
ることがある。その場合、もとの再利用コアの機能を検
証するためのテストベンチを、そのまま新たなコアの機
能を検証するためのテストベンチとしたのでは、冗長な
部分が含まれる等の不都合がある。
【００２１】上記再利用テストベンチ編集方法では、再
利用コアのテストベンチから、ＬＳＩに用いられるコア
の機能を検証するのに必要な箇所を抽出する。したがっ
て、新たなコアの機能を検証するのに必要十分な最適な
テストベンチが得られる。
【００２２】請求項１１に従った再利用テストベンチ編
集方法においては、上記必要な箇所を抽出する処理は、
仕様制約に基づいて、再利用コアのテストベンチに含ま
れる検証手順を示すテストシナリオのうち検証が不要と
なる箇所を削除する処理を含む。
【００２３】上記再利用テストベンチ編集方法では、再
利用コアのテストベンチに含まれる検証手段を示すテス
トシナリオは、ＬＳＩに用いられるコアの機能を検証す
るのに必要十分なものとなる。
【００２４】請求項１２に従った再利用テストベンチ編
集方法は、再利用コアのテストベンチを編集する方法で
あって、再利用コアの全体の仕様を、当該再利用コアが
ＬＳＩに用いられる際に必要となる仕様に限定する仕様
制約を抽出する処理と、仕様制約に基づいて、再利用コ
アのＲＴＬを、ＬＳＩに用いられる際に必要となる仕様
のＲＴＬに修正する処理と、再利用コアのテストベンチ
のうち、ＲＴＬの修正に伴って修正が必要となる箇所を
修正する処理とを備える。
【００２５】再利用コアの仕様の全体から、ＬＳＩに用
いられる際に必要な仕様を抽出して新たなコアを作成す
ることがある。その場合、もとの再利用コアのＲＴＬ
を、そのまま新たなコアのＲＴＬとしたのでは、冗長な
部分が含まれる等の不都合がある。
【００２６】上記再利用テストベンチ編集方法では、仕
様制約に基づいて、再利用コアのＲＴＬを、ＬＳＩに用
いられる際に必要となる仕様のＲＴＬに修正する。した
がって、新たなコアに最適なＲＴＬが得られる。また、
この修正に伴って、再利用コアのテストベンチのうち修
正が必要となる箇所が生じる。そこで、再利用コアのテ
ストベンチのうち、ＲＴＬの修正に伴って修正が必要と
なる箇所を修正する。これによって、新たなコアの機能
を検証するのに最適なテストベンチが得られる。
【００２７】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照しつつ説明する。なお、図中同一または
相当部分には同一符号を付してその説明は繰り返さな
い。
【００２８】（第１の実施形態）図１は、この発明の第
１の実施形態による再利用コア検証方法の手順を説明す
るための図である。図１を参照して、この再利用コア検
証方法は、（１）検証すべき項目２５を抽出する処理
と、（２）１チップ検証を行う処理とに大別される。以
下、これらの処理について説明する。
【００２９】（１）検証すべき項目２５を抽出する処理 まず、ステップＳＴ１において、設計するＬＳＩ１０の
仕様１１に基づいて仕様制約２４を抽出する。ここで、
仕様制約２４とは、再利用コア２０の全体の仕様２１
を、当該再利用コア２０がＬＳＩ１０に用いられる際に
必要となる仕様に限定するものである。
【００３０】次いで、ステップＳＴ２において、再利用
コア２０の全体の仕様２１および仕様制約２４に基づい
て検証すべき項目２５を抽出する。ここで、検証すべき
項目２５とは、ＬＳＩ１０の１チップ検証ＳＴ１１にお
いてこれだけの項目が検証されていれば、再利用コア２
０の全体の仕様２１のうち再利用コア２０をＬＳＩ１０
に使用する場合に必要とされる仕様について全て検証し
たといえることとなる項目である。テストベンチ２２
は、再利用コア２０の機能を検証するためのテスト環境
であり、ＲＴＬ２３は、再利用コア２０のＲＴＬ機能記
述データである。
【００３１】（２）１チップ検証を行う処理 まず、ステップＳＴ１１において、ＬＳＩ１０のテスト
ベンチ１２およびＲＴＬ１３に基づいて１チップ検証を
行う。テストベンチ１２は、ＬＳＩ１０の機能を検証す
るためのテスト環境であり、ＲＴＬ１３は、ＬＳＩ１０
のＲＴＬ機能記述データである。
【００３２】次いで、ステップＳＴ１２において、ステ
ップＳＴ１１における１チップ検証の結果と検証すべき
項目２５とに基づいて機能カバレッジを算出する。機能
カバレッジの算出には、１チップ検証ＳＴ１１において
検証された項目と検証すべき項目２５とを比較すること
が含まれる。
【００３３】次いで、ステップＳＴ１３において、検証
すべき項目２５のうちステップＳＴ１１における１チッ
プ検証において検証していない項目がある場合（図１に
示すＮＯの場合）、この検証していない項目を検証する
ためのテスト項目をテストベンチ１２に追加する。そし
て、再びステップＳＴ１１に戻り、テスト項目が追加さ
れたテストベンチ１２およびＲＴＬ１３に基づいて１チ
ップ検証を行う。検証すべき項目２５が全て検証されて
いる場合（図１に示すＹＥＳの場合）、以降の処理に移
る。
【００３４】以上が再利用コア検証方法の大まかな手順
である。次に、各ステップにおける処理について詳しく
説明する。
【００３５】＜仕様制約２４を抽出する処理ＳＴ１＞仕
様制約２４とは、再利用コア２０の仕様を限定するもの
であり、外部条件、内部条件、および内部状態遷移を含
む。外部条件とは、コアの外部の構成に関わるものであ
る。例えば、再利用コア２０の端子のうち、ある端子
は、ＬＳＩ１０に使用される場合にはＬ（論理ロー）レ
ベルに固定されるというような条件である。内部条件と
は、コアの内部の構成に関わるものである。例えば、再
利用コア２０の内部レジスタのうち、ある内部レジスタ
は、ＬＳＩ１０に使用される場合には特定の値しか取ら
ないというような条件である。内部状態遷移とは、コア
の内部状態に関わるものである。例えば、再利用コア２
０の内部状態として第１から第３の状態がある場合、Ｌ
ＳＩ１０に使用される場合には、第１の状態から第２の
状態には遷移しないというような条件である。
【００３６】次に、仕様制約２４の抽出方法について説
明する。
【００３７】まず、再利用コア２０の全体の仕様２１
から再利用コア２０の機能を抽出する。機能として次の
項目を抽出する。外部条件に関する機能として、端子
名、極性、端子のビット幅を抽出する。内部条件に関す
る機能として、内部レジスタの種類、レジスタ値の組み
合わせを抽出する。内部状態遷移に関する機能として、
内部状態、遷移の組み合わせを抽出する。これら抽出し
た機能を再利用コア２０の全機能とする。
【００３８】次に、再利用コア２０をＬＳＩ１０に使
用する際の制約事項を抽出する。これには、（ａ）チッ
プ仕様から抽出する方法と、（ｂ）１チップ検証／実機
検証から抽出する方法とがある。
【００３９】（ａ）チップ仕様から抽出する方法 まず、ＬＳＩ１０の全体の仕様１１からコアの機能を抽
出する。機能として次の項目を抽出する。外部条件に関
する機能として、端子名、極性、端子のビット幅を抽出
する。内部条件に関する機能として、内部レジスタの種
類、レジスタ値の組み合わせを抽出する。内部状態遷移
に関する機能として、内部状態、遷移の組み合わせを抽
出する。
【００４０】そして、抽出したコアの機能から、外部条
件として、使用する（もしくは使用しない）端子を抽出
し、内部条件として、使用する（もしくは使用しない）
レジスタとそのレジスタの状態を抽出し、内部状態遷移
として、使用する（もしくは使用しない）内部状態遷移
を抽出する。
【００４１】（ｂ）１チップ検証／実機検証から抽出す
る方法 再利用コア２０を使用したＬＳＩ１０について、図１に
示されたテストベンチ１２およびＲＴＬ１３に基づく１
チップ検証ＳＴ１１よりも上位の設計レベルでの１チッ
プ検証を行う。この検証の際、図２に示すように、再利
用コア２０の端子、レジスタ、状態遷移をモニタして制
約事項を抽出する。図２では、内部レジスタ３２のある
一箇所は常に０の状態であり、他の一箇所は常に１の状
態であること、状態２から状態１への遷移はないこと、
状態３から状態２への遷移はないことが制約事項として
抽出される例を示す。
【００４２】＜検証すべき項目２５を抽出する処理ＳＴ
２＞図３は、検証すべき項目２５の一例を示す図であ
る。
【００４３】図３を参照して、ここでは、ステップＳＴ
１において抽出された再利用コア２０の全機能が、端子
名ｐｏｒｔ ａ，ｂ，ｃ、信号値０，１、内部レジスタ
ＡＡ，ＢＢ，ＣＣ、レジスタ値８’ｈ００〜８’ｈｆ
ｆ、内部状態１，２，３、状態遷移１→２，２→１，２
→３，３→２，１→３，３→１、であるとする。
【００４４】そして、ステップＳＴ１において抽出され
た制約事項が、端子ｐｏｒｔ ｂの値は、０に固定さ
れる、内部レジスタＢＢは、８’ｈ１ｆの値とはなら
ない、状態２から状態１への遷移はない、状態３か
ら状態２への遷移はない、であるとする。
【００４５】この場合、抽出された再利用コア２０の全
機能から、必要でない項目（端子ｐｏｒｔ ｂへの入力
１、内部レジスタＢＢの値８’ｈ１ｆ、状態２から状態
１への内部状態遷移、状態３から状態１への内部状態遷
移）を削除したものを検証すべき項目２５とする。
【００４６】ＬＳＩ１０の１チップ検証ＳＴ１１におい
てこれだけの項目が検証されていれば、再利用コア２０
の全体の仕様２１のうち再利用コア２０をＬＳＩ１０に
使用する場合に必要とされる仕様について全て検証した
といえる。
【００４７】＜１チップ検証ＳＴ１１＞ＬＳＩ１０のテ
ストベンチ１２およびＲＴＬ１３に基づく１チップの検
証パターンを使ってＬＳＩ１０の機能検証を行う。
【００４８】検証の際、コアの端子、内部レジスタ、状
態遷移をモニタしコアの機能をカウントする。
【００４９】＜機能カバレッジ算出ＳＴ１２＞検証すべ
き項目２５に対するカバレッジを算出する。そして、検
証すべき項目２５が、ステップＳＴ１１における１チッ
プ検証において検証されているか否かを判断する。
【００５０】＜テスト項目の追加ＳＴ１３＞検証すべき
項目２５のうちステップＳＴ１１における１チップ検証
において検証していない項目がある場合（図１に示すＮ
Ｏの場合）、この検証していない項目を検証するための
テスト項目をテストベンチ１２に追加する。そして、再
びステップＳＴ１１に戻り、テスト項目が追加されたテ
ストベンチ１２およびＲＴＬ１３に基づいて１チップ検
証ＳＴ１１を行う。
【００５１】これにより、ステップＳＴ２で抽出された
検証すべき項目２５の全てについて１チップ検証ＳＴ１
１が行われる。
【００５２】検証すべき項目２５が全て検証されている
場合（図１に示すＹＥＳの場合）、以降の処理に移る。
【００５３】以上のように、この第１の実施形態によれ
ば、検証すべき項目２５を抽出する処理ＳＴ２を行うた
め、検証すべき項目２５の全てがＬＳＩ１０の１チップ
検証ＳＴ１１において検証されていれば、再利用コア２
０の全体の仕様２１のうち再利用コア２０をＬＳＩ１０
に使用する場合に必要とされる仕様について全て検証し
たといえる。
【００５４】また、テスト項目を追加する処理ＳＴ１３
を行うため、検証すべき項目２５の全てについて１チッ
プ検証ＳＴ１１が行われる。
【００５５】（第２の実施形態）第１の実施の形態にお
ける検証すべき項目２５については全て１チップ検証に
おいて検証する必要がある。その一方、検証すべき項目
２５以外の項目については検証する必要がない。第２の
実施形態では、検証する必要がない項目について１チッ
プ検証が行われていないかを判断する方法（以下、「検
証判断方法」という。）を提供する。
【００５６】第２の実施形態による検証判断方法は、検
証する必要のない項目を抽出する処理と、１チップ検証
において検証する必要のない項目が検証されているか否
かを判断する処理と、警告を発する処理とに大別され
る。以下、これらの処理について説明する。
【００５７】＜検証する必要のない項目を抽出する処理
＞まず、図１に示されたステップＳＴ１におけるのと同
様にして、再利用コア２０の全機能および制約事項を抽
出する。
【００５８】次いで、抽出された再利用コア２０の全機
能から、必要でない項目（例えば、図３に示された、端
子ｐｏｒｔ ｂへの入力１、内部レジスタＢＢの値８’
ｈ１ｆ、状態２から状態１への内部状態遷移、状態３か
ら状態１への内部状態遷移）以外の項目を削除したもの
を検証する必要のない項目とする。
【００５９】＜１チップ検証において検証する必要のな
い項目が検証されているか否かを判断する処理＞まず、
ステップＳＴ１１におけるのと同様にして、ＬＳＩ１０
のテストベンチ１２およびＲＴＬ１３に基づいて１チッ
プ検証を行う。
【００６０】次いで、この１チップ検証において検証さ
れた項目と、上述の検証する必要のない項目とを比較す
る。
【００６１】＜警告を発する処理＞１チップ検証におい
て検証する必要のない項目が検証されていると判断した
場合、警告を発する。
【００６２】以上のように、第２の実施形態によれば、
検証する必要がない項目について１チップ検証が行われ
ている場合、その事実を知ることができる。
【００６３】（第３の実施形態）一般に、再利用コアは
非常に広範な機能を有するが、その広範な機能のうちの
一部の機能だけに限定したコアを新たに作ることがあ
る。この第３の実施形態では、この新たなコアについて
の最適なテストベンチを編集する方法を提供する。
【００６４】図４は、このテストベンチ編集方法の手順
を説明するための図である。以下、図４を参照しつつ説
明する。
【００６５】このテストベンチ編集方法では、仕様制約
を抽出する処理ＳＴ１と、機能カバレッジを算出する処
理ＳＴ２１と、テストベンチから必要な箇所を抽出する
処理ＳＴ２２とを行う。仕様制約を抽出する処理ＳＴ１
では、図１に示されたのと同様にして、仕様制約２４を
抽出する。機能カバレッジを算出する処理ＳＴ２１で
は、仕様制約２４、再利用コア２０のＲＴＬ２２、およ
び再利用コア２０のテストベンチ２３に基づいて機能カ
バレッジを算出する。テストベンチから必要な箇所を抽
出する処理ＳＴ２２では、再利用コア２０のテストベン
チ２３に含まれるテストシナリオのうち仕様制約２４に
関する箇所を検索する。例えば、端子宣言箇所、端子仕
様箇所、レジスタ宣言箇所、レジスタ使用箇所、状態遷
移箇所等である。そして、不必要な箇所を削除した後、
テストベンチ３０を出力する。
【００６６】図５は、テストシナリオの一例を説明する
ための図である。以下、図５を参照しつつ説明する。
【００６７】テストシナリオ４１は、再利用コア２０の
機能検証の際の順序を示すものであり、テストベンチ２
３に含まれている。このテストシナリオ４１によれば、
再利用コア２０の検証は、まず、端子Ａを設定し、次い
で端子Ｂを設定し、以降、端子Ｃを設定し、レジスタＡ
を設定し、レジスタＢを設定し、端子Ａを設定し、・・
・という手順で行われる。ここで、仕様制約２４によっ
て再利用コア２０の端子Ａの値が固定されるものとす
る。すると、テストシナリオのうち端子Ａを変化させる
処理をしている箇所、すなわち、端子Ａの設定という箇
所は不必要な箇所となる。したがって、端子Ａの設定と
いう箇所を削除し、テストシナリオ４２を得る。このテ
ストシナリオ４２を新たなコアのテストベンチのテスト
シナリオとする。
【００６８】以上のように、第３の実施形態によれば、
再利用コアの機能のうちの一部の機能だけに限定した新
たなコアについての最適なテストベンチが得られる。
【００６９】（第４の実施形態）再利用コアの機能のう
ちの一部の機能だけに限定した新たなコアを作成する場
合、ＲＴＬ機能記述データそのものを仕様制約に応じて
修正する場合がある。例えば、ある端子は使用しない、
あるレジスタは使用しない、というような場合には、Ｒ
ＴＬ機能記述データのうちこれらに対応する部分を削除
する。
【００７０】この第４の実施形態によるテストベンチ編
集方法は、このようなＲＴＬ機能記述データの修正によ
る影響を考慮したものである。
【００７１】このテストベンチ編集方法では、不必要な
機能を抽出する処理と、ＲＴＬを修正する処理と、テス
トベンチを修正する処理とを行う。
【００７２】不必要な機能を抽出する処理では、図１に
示されたステップＳＴ１におけるのと同様にして、仕様
制約２４を抽出する。次いで、図４に示されたステップ
ＳＴ２１におけるのと同様にして機能カバレッジを算出
する。次いで、カバレッジに基づいて、再利用コアの機
能のうち新たなコアに不必要な機能を抽出する。例え
ば、不必要な端子、レジスタ、内部遷移等である。
【００７３】ＲＴＬを修正する処理では、再利用コアの
ＲＴＬ機能記述データのうち、上述の不必要な機能に対
応する部分を削除したり変更したりして、これを新たな
コアのＲＴＬ機能記述データとする。
【００７４】テストベンチを修正する処理では、テスト
ベンチのうち上述のＲＴＬ機能記述データの修正によっ
て影響を受ける箇所を修正する。
【００７５】以上のように、この第４の実施形態によれ
ば、新たなコアに最適なＲＴＬ機能記述データが得られ
るとともに、新たなコアの機能を検証するのに最適なテ
ストベンチが得られる。
【００７６】
【発明の効果】この発明に従った検証項目抽出方法で
は、再利用コアの全体の仕様を構成する項目のうち、Ｌ
ＳＩのテストベンチおよびＲＴＬに基づく検証において
検証すべき項目を、仕様制約に基づいて抽出するため、
ここで抽出された項目について検証されれば、そのコア
がＬＳＩに用いられる際に必要な機能の全てが検証され
ているといえる。
【００７７】この発明に従った再利用コア検証方法で
は、再利用コアの全体の仕様を構成する項目のうち、Ｌ
ＳＩのテストベンチおよびＲＴＬに基づく検証において
検証すべき項目を、仕様制約に基づいて抽出するため、
ここで抽出された項目について検証されれば、そのコア
がＬＳＩに用られる際に必要な機能の全てが検証されて
いるといえる。そして、抽出された検証すべき項目のう
ち検証されていない項目があるときは、その項目を検証
するためのテスト項目をＬＳＩのテストベンチに追加す
るため、ＬＳＩに用いられる際に必要となる機能の全て
について検証することができる。
【００７８】また、再利用コアの全体の仕様を構成する
項目のうちＬＳＩに用いられる際に必要となる仕様を構
成する項目を、検証すべき項目として抽出するため、Ｌ
ＳＩに用いられる際に必要となる仕様を構成する項目の
全てについて検証することができる。
【００７９】この発明に従った検証判断方法では、再利
用コアの全体の仕様を構成する項目のうち、ＬＳＩのテ
ストベンチおよびＲＴＬに基づく検証において検証する
必要がない項目が、ＬＳＩのテストベンチおよびＲＴＬ
に基づく検証において検証されていることを知ることが
できる。
【００８０】この発明に従った再利用テストベンチ編集
方法では、再利用コアのテストベンチから、ＬＳＩに用
いられるコアの機能を検証するのに必要な箇所を抽出す
るため、新たなコアの機能を検証するのに必要十分な最
適なテストベンチが得られる。
【００８１】また、必要な箇所を抽出する処理は、仕様
制約に基づいて、再利用コアのテストベンチに含まれる
検証手順を示すテストシナリオのうち検証が不要となる
箇所を削除する処理を含むため、新たなコアの機能を検
証するのに必要十分なテストシナリオが得られる。
【００８２】この発明に従った再利用テストベンチ編集
方法は、仕様制約に基づいて、再利用コアのＲＴＬを、
ＬＳＩに用いられる際に必要となる仕様のＲＴＬに修正
するため、新たなコアに最適なＲＴＬが得られる。さら
に、再利用コアのテストベンチのうち、ＲＴＬの修正に
伴って修正が必要となる箇所を修正するため、新たなコ
アの機能を検証するのに最適なテストベンチが得られ
る。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による再利用コア検
証方法の手順を説明するための図である。
【図２】より上位の設計レベルでの１チップ検証を行う
際に、再利用コアをモニタして制約事項を抽出する例を
示す図である。
【図３】検証すべき項目２５の一例を示す図である。
【図４】この発明の第３の実施形態によるテストベンチ
編集方法の手順を説明するための図である。
【図５】テストシナリオの一例を説明するための図であ
る。
【符号の説明】
１０ ＬＳＩ ２０ 再利用コア １１，２１ 仕様 １２，２２ テストベンチ １３，２３ ＲＴＬ ２４ 仕様制約 ２５ 検証すべき項目 ４１ テストシナリオ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 敏之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 藤原 睦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B046 AA08 BA09 JA01 5F064 DD04 HH10 HH12 HH17

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 再利用コアの全体の仕様を、当該再利用
    コアがＬＳＩに用いられる際に必要となる仕様に限定す
    る仕様制約を抽出する処理と、 前記再利用コアの全体の仕様を構成する項目のうち、前
    記ＬＳＩのテストベンチおよびＲＴＬに基づく検証にお
    いて検証すべき項目を、前記仕様制約に基づいて抽出す
    る処理とを備える、検証項目抽出方法。
  2. 【請求項２】 請求項１に記載の検証項目抽出方法にお
    いて、 前記仕様制約抽出処理は、前記ＬＳＩの仕様から前記仕
    様制約を抽出する、検証項目抽出方法。
  3. 【請求項３】 請求項１に記載の検証項目抽出方法にお
    いて、 前記仕様制約抽出処理は、前記ＬＳＩのより上位設計に
    おける１チップ検証から前記仕様制約を抽出する、検証
    項目抽出方法。
  4. 【請求項４】 再利用コアの全体の仕様を、当該再利用
    コアがＬＳＩに用いられる際に必要となる仕様に限定す
    る仕様制約を抽出する処理と、 前記再利用コアの全体の仕様を構成する項目のうち、前
    記ＬＳＩのテストベンチおよびＲＴＬに基づく検証にお
    いて検証すべき項目を、前記仕様制約に基づいて抽出す
    る処理と、 前記ＬＳＩのテストベンチおよびＲＴＬに基づく検証を
    行うとともに、この検証において、前記検証すべき項目
    のうち検証されていない項目があるか否かを判断する処
    理と、 前記判断処理において検証されていない項目があると判
    断したとき、その項目を検証するためのテスト項目を前
    記ＬＳＩのテストベンチに追加する処理とを備える、再
    利用コア検証方法。
  5. 【請求項５】 請求項４に記載の再利用コア検証方法に
    おいて、 前記仕様制約抽出処理は、前記ＬＳＩの仕様から前記仕
    様制約を抽出する、再利用コア検証方法。
  6. 【請求項６】 請求項４に記載の再利用コア検証方法に
    おいて、 前記仕様制約抽出処理は、前記ＬＳＩのより上位設計に
    おける１チップ検証から前記仕様制約を抽出する、再利
    用コア検証方法。
  7. 【請求項７】 請求項４に記載の再利用コア検証方法に
    おいて、 前記検証項目抽出処理は、前記仕様制約に基づいて、前
    記再利用コアの全体の仕様から前記ＬＳＩに用いられる
    際に必要となる仕様を抽出し、当該仕様を前記検証すべ
    き項目とする処理を含む、再利用コア検証方法。
  8. 【請求項８】 再利用コアの全体の仕様を、当該再利用
    コアがＬＳＩに用いられる際に必要となる仕様に限定す
    る仕様制約を抽出する処理と、 前記再利用コアの全体の仕様を構成する項目のうち、前
    記ＬＳＩのテストベンチおよびＲＴＬに基づく検証にお
    いて検証する必要がない項目を、前記仕様制約に基づい
    て抽出する処理と、 前記再利用コアの全体の仕様のうち前記検証する必要が
    ない項目が、前記ＬＳＩのテストベンチおよびＲＴＬに
    基づく検証において検証されているか否かを判断する処
    理とを備える、検証判断方法。
  9. 【請求項９】 請求項８に記載の検証判断方法におい
    て、 前記判断処理において前記検証する必要がない項目が検
    証されていると判断したとき、警告を発する処理をさら
    に備える、検証判断方法。
  10. 【請求項１０】 再利用コアのテストベンチを編集する
    方法であって、 再利用コアの全体の仕様を、当該再利用コアがＬＳＩに
    用いられる際に必要となる仕様に限定する仕様制約を抽
    出する処理と、 前記仕様制約に基づいて、前記再利用コアのテストベン
    チから、前記ＬＳＩに用いられるコアの機能を検証する
    のに必要な箇所を抽出する処理とを備える、再利用テス
    トベンチ編集方法。
  11. 【請求項１１】 請求項１０に記載の再利用テストベン
    チ編集方法において、 前記必要な箇所を抽出する処理は、 前記仕様制約に基づいて、前記再利用コアのテストベン
    チに含まれる検証手順を示すテストシナリオのうち検証
    が不要となる箇所を削除する処理を含む、再利用テスト
    ベンチ編集方法。
  12. 【請求項１２】 再利用コアのテストベンチを編集する
    方法であって、 再利用コアの全体の仕様を、当該再利用コアがＬＳＩに
    用いられる際に必要となる仕様に限定する仕様制約を抽
    出する処理と、 前記仕様制約に基づいて、前記再利用コアのＲＴＬを、
    前記ＬＳＩに用いられる際に必要となる仕様のＲＴＬに
    修正する処理と、 前記再利用コアのテストベンチのうち、前記ＲＴＬの修
    正に伴って修正が必要となる箇所を修正する処理とを備
    える、再利用テストベンチ編集方法。
JP27841799A 1999-09-30 1999-09-30 検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法 Pending JP2001101250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27841799A JP2001101250A (ja) 1999-09-30 1999-09-30 検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27841799A JP2001101250A (ja) 1999-09-30 1999-09-30 検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法

Publications (1)

Publication Number Publication Date
JP2001101250A true JP2001101250A (ja) 2001-04-13

Family

ID=17597061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27841799A Pending JP2001101250A (ja) 1999-09-30 1999-09-30 検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法

Country Status (1)

Country Link
JP (1) JP2001101250A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317096A (ja) * 2006-05-29 2007-12-06 Fujitsu Ltd 検証シナリオ作成プログラム、記録媒体、検証シナリオ作成装置および検証シナリオ作成方法
JP2008210004A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 検証シナリオ生成装置，方法，およびプログラム，並びに検証装置
CN100461186C (zh) * 2003-10-31 2009-02-11 富士通微电子株式会社 验证支持装置、验证支持方法
JP2009266160A (ja) * 2008-04-30 2009-11-12 Fujitsu Ltd 検証支援プログラム、検証支援装置および検証支援方法
JP2013206033A (ja) * 2012-03-28 2013-10-07 Fujitsu Semiconductor Ltd 情報処理装置、情報処理方法およびプログラム
JP2016085636A (ja) * 2014-10-27 2016-05-19 株式会社ソシオネクスト 検証支援装置および検証支援方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461186C (zh) * 2003-10-31 2009-02-11 富士通微电子株式会社 验证支持装置、验证支持方法
JP2007317096A (ja) * 2006-05-29 2007-12-06 Fujitsu Ltd 検証シナリオ作成プログラム、記録媒体、検証シナリオ作成装置および検証シナリオ作成方法
JP2008210004A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 検証シナリオ生成装置，方法，およびプログラム，並びに検証装置
JP2009266160A (ja) * 2008-04-30 2009-11-12 Fujitsu Ltd 検証支援プログラム、検証支援装置および検証支援方法
JP2013206033A (ja) * 2012-03-28 2013-10-07 Fujitsu Semiconductor Ltd 情報処理装置、情報処理方法およびプログラム
JP2016085636A (ja) * 2014-10-27 2016-05-19 株式会社ソシオネクスト 検証支援装置および検証支援方法

Similar Documents

Publication Publication Date Title
US7222114B1 (en) Method and apparatus for rule-based operations
US6553514B1 (en) Digital circuit verification
CN111176991A (zh) 一种嵌入式软件接口用例自动化生成方法
US6907587B2 (en) System and method for correcting connectivity errors in a mask layout file
US6816827B1 (en) Verification method for combinational loop systems
JP2001101250A (ja) 検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法
US6453449B1 (en) Formal logic verification system and method
CN108829903B (zh) 判定fpga冗余设计的代码与综合后电路一致性的方法和系统
JP2000277617A (ja) Ａｓｉｃ設計方法およびａｓｉｃ設計装置
US6496962B1 (en) Standard library generator for cell timing model
CN113946200B (zh) 电路动态电压降的检测方法、装置及电子设备和存储介质
JP2001117855A (ja) バスインタフェース回路作成装置及び記録媒体
JP2002073714A (ja) タイミング解析装置、ネットリスト変更方法および記録媒体
US7047173B1 (en) Analog signal verification using digital signatures
JP2752923B2 (ja) 論理シミュレーション装置および論理回路情報作成方法
US7168055B2 (en) Method and apparatus for detecting nets physically changed and electrically affected by design ECO
JP2708314B2 (ja) 論理シミュレーション装置
JPH11224278A (ja) マスクパターンチェック方法
JP3260662B2 (ja) 論理シミュレーション方法
US10409942B1 (en) Electronic design mapping process
JP2011034517A (ja) 等価性検証装置、そのデータ処理方法、およびプログラム
JP3105782B2 (ja) 電子回路の論理生成方法
JP2006031277A (ja) 検証ベクタ生成方法およびこれを用いた電子回路の検証方法
JP2003091431A (ja) テストシナリオ選択実行システム、方法、およびプログラム
JP2003303218A (ja) 電子回路の検証方法