JP2009266160A - 検証支援プログラム、検証支援装置および検証支援方法 - Google Patents
検証支援プログラム、検証支援装置および検証支援方法 Download PDFInfo
- Publication number
- JP2009266160A JP2009266160A JP2008118249A JP2008118249A JP2009266160A JP 2009266160 A JP2009266160 A JP 2009266160A JP 2008118249 A JP2008118249 A JP 2008118249A JP 2008118249 A JP2008118249 A JP 2008118249A JP 2009266160 A JP2009266160 A JP 2009266160A
- Authority
- JP
- Japan
- Prior art keywords
- register
- verification
- path
- dfg
- verification target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 499
- 238000000034 method Methods 0.000 title claims description 97
- 230000007704 transition Effects 0.000 claims description 127
- 230000001419 dependent effect Effects 0.000 claims description 108
- 238000000605 extraction Methods 0.000 claims description 104
- 239000011159 matrix material Substances 0.000 claims description 96
- 238000004364 calculation method Methods 0.000 claims description 40
- 239000000284 extract Substances 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 47
- 238000012545 processing Methods 0.000 description 30
- 230000003287 optical effect Effects 0.000 description 18
- 101150114599 DFG5 gene Proteins 0.000 description 11
- 238000012790 confirmation Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】検証対象回路100に含まれるレジスタのうち、L,tの内部レジスタに着目した検証シナリオ1を生成し(ステップS101)、さらに、実装時の構成に応じて出現するSの実装依存レジスタに着目した検証シナリオ2を生成する(ステップS102)。これら2つの検証シナリオを合わせることによって検証効率の高い検証シナリオが生成される(ステップS103)。
【選択図】図1
Description
まず、本実施の形態にかかる検証支援処理の概要について説明する。図1は、本実施の形態にかかる検証支援処理の概要を示す説明図である。図1のように、ハードウェアの検証をおこなう場合には、検証対象となる回路(ここでは、検証対象回路100)の構成からレジスタを分類する。この分類に応じてそれぞれ異なる手順により検証シナリオを生成する。
例)検証対象回路100のr1,r2
2.仕様書の記載されている内部レジスタ
例)検証対象回路100のL,t
3.実装依存で有無が決まる仕様書に記載されていない実装依存レジスタ
例)検証対象回路100のS
図2は、検証支援装置のハードウェア構成を示すブロック図である。図2において、検証支援装置200は、CPU(Central Processing Unit)201と、ROM(Read‐Only Memory)202と、RAM(Random Access Memory)203と、磁気ディスクドライブ204と、磁気ディスク205と、光ディスクドライブ206と、光ディスク207と、通信I/F(Interface)208と、入力デバイス209と、出力デバイス210と、を備えている。また、各構成部はバス220によってそれぞれ接続されている。
つぎに、検証支援装置200の機能的構成について説明する。図3−1は、検証支援装置の機能的構成を示すブロック図である。検証支援装置200は、記録部301と、取得部302と、CDFG生成部303と、DFG抽出部304と、パス抽出部305と、特定部306と、判別部307と、算出部308と、シナリオ生成部309と、レジスタ抽出部310と、を含む構成である。この制御部となる機能(取得部302〜シナリオ生成部309)は、具体的には、たとえば、図2に示したROM202、RAM203、磁気ディスク205、光ディスク207などの記憶領域に記憶されたプログラムをCPU201に実行させることにより、または、通信I/F208により、その機能を実現する。
つぎに、検証シナリオの生成手順について説明する。図1にて説明したように本実施の形態では、仕様書に記載された内部レジスタと、仕様書に記載されていない実装依存レジスタとをそれぞれ検証対象として必要なパスを網羅するパラメータを設定した検証シナリオを生成する。したがって、以下内部レジスタを検証対象とした場合、実装依存レジスタを検証対象とした場合、それぞれの検証シナリオの生成手順について説明する。
まず、仕様書に記載された内部レジスタの検証について説明する。まず、検証シナリオ生成手順について説明する。図4は、内部レジスタを検証対象とした検証シナリオの生成手順を示すフローチャートである。ここで、実際の手順説明の前に検証シナリオ生成に用いる情報について説明する。本実施の形態は、下記のi)〜iv)の情報の入力を受け付けて検証シナリオを生成する。
ii) 検証対象となるレジスタのリスト
iii)ハードウェアの実装情報
iv) DIRWマトリックス
これらの情報については個々に説明する。特にiv)DIRWマトリックスの利用は、本実施の形態の特徴的な処理となる。
ステップS401では、システム全体のRTL(Register Transfer Level:レジスタ転送レベル)記述と、システム全体の検証シナリオと、システム全体のレジスタリストとの情報が入力される(上記i)〜iii)に相当)。ここで、図5は、検証対象回路の仕様書を示す説明図である。ステップS401において入力される検証対象回路100の検証シナリオは、仕様書500の記載内容に応じて設定される。
ステップS402では、ステップS401によって実行範囲が特定されたRTL記述(図8参照)と、レジスタリスト(図7参照)とが入力される。そして、入力されたRTL記述から制御の流れを表すCFG(Control Flow Graph)とデータの流をあらわすDFG(Data Flow Graph)とを生成する。
・t、L:内部レジスタ
・+:加算
・S:面積を求める演算
ステップS403では、ステップS402の実装記述の解析によって生成されたCDFGと、DIRWマトリックスとが入力されDIRWに対応するパスが出力される。まず、ここで、DIRWマトリックスについて説明する。図13−1は、DIRWマトリックスの状態遷移図(内部レジスタ検証)である。また、図13−2は、DIRWマトリックスを示す真理値表(内部レジスタ検証)である。
・Initialize(初期化)
・Read(読み出し)
・Write(書き込み)
・DFG2のtへSをWriteするパス(ステップS1402)
・DFG4のtからr6へReadするパス(ステップS1403)
・DFG5のLからtへWriteするパスとtからr6へReadするパス(ステップS1404)
ステップS403では、上述のように抽出されたパスに対してさらに、上述したパスの場合分け(×、△、○)に応じてそれぞれパスを抽出する。
ステップS406では、ステップS402の実装記述の解析によって生成されたCDFGと、ステップS404およびステップS405によって抽出されたDIRWに対応するパスとが入力される。そして、ステップS405では、これら入力された情報を用いてパラメータとして代入される可能性のある値を算出する。図18は、パラメータの算出手順を示す説明図(内部レジスタ検証)である。なお、図18では、内部レジスタtに関してパラメータとして代入される可能性のある値を算出しているが、その後、他の内部レジスタ(たとえば、内部レジスタL)に関するパラメータを順次算出する。
図19は、パラメータが設定された検証シナリオの出力例を示す図表(内部レジスタ検証)である。ステップS406では、ステップS401によって実行範囲が特定された検証シナリオと、ステップS405によって算出されたパラメータが入力される。そして、検証シナリオにパラメータを設定して、図19のようにパラメータ値付き検証シナリオ1900として出力する。
つぎに、実装時にのみあらわれる内部レジスタの検証について説明する。実装依存レジスタの検証の場合は、上述したように、実装依存レジスタを抽出する作業が必要となる。したがって、実装依存レジスタ抽出を含んだ検証シナリオの生成手順を説明する。なお、以下説明では、iv)DIRWマトリックスと、iii)ハードウェアの実装情報(実装依存レジスタを含んだ例)のみ内部レジスタの検証とは異なるものを利用するが、他の入力情報(i)検証シナリオ、ii)検証対象となるレジスタのリスト)については同じものを扱う。
ステップS2001では、システム全体のRTL記述と、システム全体の検証シナリオと、システム全体のレジスタリストとの情報が入力される(上記i)〜iii)に相当)。図21は、実装依存レジスタを含むRTL記述の記載例を示す説明図である。図21は、実装依存レジスタを含んだRTL記述の例であり、RTL記述2100における記述2101が実装依存レジスタをあらわす記述である。
ステップS2002では、ステップS2001によって実行範囲が特定されたRTL記述(図21参照)と、レジスタリスト(図7参照)とが入力される。そして、入力されたRTL記述から制御の流れを表すCFGとデータの流をあらわすDFGとを生成する。
ステップS2003では、ステップS2002によって生成されたCDFGが入力される。そして、入力されたCDFGの中から検証対象回路100に実装されているレジスタをあらわすレジスタリストを生成する。図24は、DFGに関連するレジスタリストの生成を示す図表である。図24のように、レジスタリスト2400は、CDFGの記述から生成されるため仕様書に含まれるレジスタをあらわすレジスタリスト700(図7参照)とは、異なる構成となっている。
ステップS2004では、ステップS2003によって生成されたに実装レジスタをあらわすレジスタリストと、ステップS2001によって入力されたii)検証対象となるレジスタのレジスタリストとの比較をおこない、実装依存レジスタを抽出する。
ステップS2005では、ステップS2002の実装記述の解析によって生成されたCDFGと、DIRWマトリックスと、ステップS2004によって抽出された実装依存レジスタとが入力されDIRWに対応するパスが出力される。図27−1は、DIRWマトリックスの状態遷移図(実装依存レジスタ検証)である。また、図27−2は、DIRWマトリックスを示す真理値表(実装依存レジスタ検証)である。このDIRWマトリックスは、図13−1、図13−2とW→Wのパスに関する妥当性が異なる設定になっている。
・DFG2のtmp_regからtへReadするパス(ステップS2801)
・DFG3のtmp_regからtへReadするパス(ステップS2802)
ステップS2005では、上述のように抽出されたパスに対してさらに、上述したパスの場合分け(×、△、○)に応じてそれぞれパスを抽出する。
ステップS2007では、ステップS2002の実装記述の解析によって生成されたCDFGと、ステップS2005およびステップS2006によって抽出されたDIRWに対応するパスとが入力される。そして、ステップS2007では、これら入力された情報を用いてパラメータとして代入される可能性のある値を算出する。図32は、パラメータの算出手順を示す説明図(実装依存レジスタ検証)である。なお、図32では、実装依存レジスタtmp_regに関してパラメータとして代入される可能性のある値を算出しているが、その後、他の実装依存レジスタ(たとえば、実装依存レジスタt)に関するパラメータを順次算出する。
図33は、パラメータが設定された検証シナリオの出力例を示す図表(実装依存レジスタ検証)である。ステップS2008では、ステップS2001によって実行範囲が特定された検証シナリオと、ステップS2007によって算出されたパラメータが入力される。そして、検証シナリオにパラメータを設定して、図33のようにパラメータ値付き検証シナリオ3300として出力する。
検証対象回路に含まれるレジスタにおいてDeclareと、Initializeと、Readと、Writeとの4つの状態の中から生じる可能性のある状態遷移と当該状態遷移に応じたパスの妥当性に関する情報とが設定されたDIRWマトリックスを記録する記録手段、
前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を取得する取得手段、
前記検証対象回路の中の任意のレジスタが検証対象レジスタに指定された場合、前記取得手段によって取得されたCDFGから、前記検証対象レジスタが記述されたDFGを抽出するDFG抽出手段、
前記DFG抽出手段によって抽出されたDFGの中から前記検証対象レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段、
前記パス抽出手段によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定手段、
前記特定手段によって特定されたパスの状態遷移が前記DIRWマトリックスに設定されているかを判別する判別手段、
前記判別手段によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、当該パスを前記検証対象レジスタの検証対象パスとして前記DIRWマトリックスに設定されている妥当性に関する情報関連付ける関連付け手段、
前記関連付け手段によって関連付けられた前記検証対象パスと前記妥当性に関する情報とを出力する出力手段、
として機能させる検証支援プログラム。
検証対象回路に含まれるレジスタにおいてDeclareと、Initializeと、Readと、Writeとの4つの状態の中から生じる可能性のある状態遷移と当該状態遷移に応じたパスの妥当性に関する情報とが設定されたDIRWマトリックスを記録する記録手段、
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得手段、
前記取得手段によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成手段、
前記CDFG生成手段によって生成されたCDFGから、前記検証対象回路に含まれたレジスタのうち外部からアクセス不能な内部レジスタが記述されたDFGを抽出するDFG抽出手段、
前記DFG抽出手段によって抽出されたDFGの中から前記内部レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段、
前記パス抽出手段によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定手段、
前記特定手段によって特定された状態遷移が前記DIRWマトリックスに設定されているかを判別する判別手段、
前記判別手段によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得手段によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている内部レジスタにパラメータとして代入される可能性のある値を算出する算出手段、
前記算出手段によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成手段、
として機能させることを特徴とする検証支援プログラム。
検証対象回路に含まれるレジスタにおいてDeclareと、Initializeと、Readと、Writeとの4つの状態の中から生じる可能性のある状態遷移と当該状態遷移に応じたパスの妥当性に関する情報とが設定されたDIRWマトリックスを記録する記録手段、
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得手段、
前記取得手段によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成手段、
前記CDFGに記述されているレジスタのうち、前記取得手段によって取得されたレジスタリストに含まれていないレジスタを実装時の構成に依存して搭載される実装依存レジスタとして抽出するレジスタ抽出手段、
前記CDFG生成手段によって生成されたCDFGから、前記レジスタ抽出手段によって抽出された実装依存レジスタが記述されたDFGを抽出するDFG抽出手段、
前記DFG抽出手段によって抽出されたDFGの中から前記実装依存レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段、
前記パス抽出手段によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定手段、
前記判別手段によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得手段によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている実装依存レジスタにパラメータとして代入される可能性のある値を算出する算出手段、
前記算出手段によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成手段、
として機能させることを特徴とする検証支援プログラム。
検証対象回路に含まれるレジスタにおいてDeclareと、Initializeと、Readと、Writeとの4つの状態の中から生じる可能性のある状態遷移と当該状態遷移に応じたパスの妥当性に関する情報とが設定されたDIRWマトリックスを記録する記録手段、
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得手段、
前記取得手段によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成手段、
前記CDFGに記述されているレジスタのうち、前記取得手段によって取得されたレジスタリストに含まれていないレジスタを実装時の構成に依存して搭載される実装依存レジスタとして抽出するレジスタ抽出手段、
前記CDFG生成手段によって生成されたCDFGから、外部からアクセス不能な内部レジスタと、前記レジスタ抽出手段によって抽出された実装依存レジスタとが記述されたDFGを抽出するDFG抽出手段、
前記DFG抽出手段によって抽出されたDFGの中から前記内部レジスタと、実装依存レジスタとに関するデータの流れをあらわすパスを抽出するパス抽出手段、
前記パス抽出手段によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定手段、
前記特定手段によって特定された状態遷移が前記DIRWマトリックスに設定されているかを判別する判別手段、
前記判別手段によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得手段によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている内部レジスタまたは実装依存レジスタにパラメータとして代入される可能性のある値を算出する算出手段、
前記算出手段によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成手段、
として機能させることを特徴とする検証支援プログラム。
前記算出手段は、前記検証対象となる範囲が限定された検証シナリオと前記CDFGとを用いて、前記パラメータを算出することを特徴とする付記2〜4のいずれか一つに記載の検証支援プログラム。
前記パス抽出手段は、前記DFG抽出手段によって抽出されたDFGの中から前記任意の検証対象レジスタに関するデータの流れをあらわすパスを抽出し、
前記特定手段は、前記パス抽出手段によって抽出されたパスの状態遷移を前記DFGに基づいて特定し、
前記判別手段は、特定手段によって特定された状態遷移が前記DIRWマトリックスに設定されているかを判別し、
前記算出手段は、前記判別手段によって、前記DIRWマトリックスに設定されていると判別されたパスを前記任意の検証対象レジスタの検証対象パスとして、前記取得手段によって取得された検証シナリオと前記CDFGとに基づいて、前記任意の検証対象レジスタに代入される可能性のあるパラメータを算出することを特徴とする付記2〜5のいずれか一つに記載の検証支援プログラム。
前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を取得する取得手段と、
前記検証対象回路の中の任意のレジスタが検証対象レジスタに指定された場合、前記取得手段によって取得されたCDFGから、前記検証対象レジスタが記述されたDFGを抽出するDFG抽出手段と、
前記DFG抽出手段によって抽出されたDFGの中から前記検証対象レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段と、
前記パス抽出手段によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定手段と、
前記特定手段によって特定されたパスの状態遷移が前記DIRWマトリックスに設定されているかを判別する判別手段と、
前記判別手段によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、当該パスを前記検証対象レジスタの検証対象パスとして前記DIRWマトリックスに設定されている妥当性に関する情報関連付ける関連付け手段と、
前記関連付け手段によって関連付けられた前記検証対象パスと前記妥当性に関する情報とを出力する出力手段と、
を備えることを特徴とする検証支援装置。
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得手段と、
前記取得手段によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成手段と、
前記CDFG生成手段によって生成されたCDFGから、前記検証対象回路に含まれたレジスタのうち外部からアクセス不能な内部レジスタが記述されたDFGを抽出するDFG抽出手段と、
前記DFG抽出手段によって抽出されたDFGの中から前記内部レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段と、
前記パス抽出手段によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定手段と、
前記特定手段によって特定された状態遷移が前記DIRWマトリックスに設定されているかを判別する判別手段と、
前記判別手段によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得手段によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている内部レジスタにパラメータとして代入される可能性のある値を算出する算出手段と、
前記算出手段によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成手段と、
を備えることを特徴とする検証支援装置。
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得手段と、
前記取得手段によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成手段と、
前記CDFGに記述されているレジスタのうち、前記取得手段によって取得されたレジスタリストに含まれていないレジスタを実装時の構成に依存して搭載される実装依存レジスタとして抽出するレジスタ抽出手段と、
前記CDFG生成手段によって生成されたCDFGから、前記レジスタ抽出手段によって抽出された実装依存レジスタが記述されたDFGを抽出するDFG抽出手段と、
前記DFG抽出手段によって抽出されたDFGの中から前記実装依存レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段と、
前記パス抽出手段によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定手段と、
前記判別手段によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得手段によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている実装依存レジスタにパラメータとして代入される可能性のある値を算出する算出手段と、
前記算出手段によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成手段と、
を備えることを特徴とする検証支援装置。
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得手段と、
前記取得手段によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成手段と、
前記CDFGに記述されているレジスタのうち、前記取得手段によって取得されたレジスタリストに含まれていないレジスタを実装時の構成に依存して搭載される実装依存レジスタとして抽出するレジスタ抽出手段と、
前記CDFG生成手段によって生成されたCDFGから、外部からアクセス不能な内部レジスタと、前記レジスタ抽出手段によって抽出された実装依存レジスタとが記述されたDFGを抽出するDFG抽出手段と、
前記DFG抽出手段によって抽出されたDFGの中から前記内部レジスタと、実装依存レジスタとに関するデータの流れをあらわすパスを抽出するパス抽出手段、
前記パス抽出手段によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定手段と、
前記特定手段によって特定された状態遷移が前記DIRWマトリックスに設定されているかを判別する判別手段と、
前記判別手段によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得手段によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている内部レジスタまたは実装依存レジスタにパラメータとして代入される可能性のある値を算出する算出手段と、
前記算出手段によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成手段と、
を備えることを特徴とする検証支援装置。
前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を取得する取得工程と、
前記検証対象回路の中の任意のレジスタが検証対象レジスタに指定された場合、前記取得工程によって取得されたCDFGから、前記検証対象レジスタが記述されたDFGを抽出するDFG抽出工程と、
前記DFG抽出工程によって抽出されたDFGの中から前記検証対象レジスタに関するデータの流れをあらわすパスを抽出するパス抽出工程と、
前記パス抽出工程によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定工程と、
前記特定工程によって特定されたパスの状態遷移が前記DIRWマトリックスに設定されているかを判別する判別工程と、
前記判別工程によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、当該パスを前記検証対象レジスタの検証対象パスとして前記DIRWマトリックスに設定されている妥当性に関する情報関連付ける関連付け工程と、
前記関連付け工程によって関連付けられた前記検証対象パスと前記妥当性に関する情報とを出力する出力工程と、
を含むことを特徴とする検証支援方法。
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得工程と、
前記取得工程によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成工程と、
前記CDFG生成工程によって生成されたCDFGから、前記検証対象回路に含まれたレジスタのうち外部からアクセス不能な内部レジスタが記述されたDFGを抽出するDFG抽出工程と、
前記DFG抽出工程によって抽出されたDFGの中から前記内部レジスタに関するデータの流れをあらわすパスを抽出するパス抽出工程と、
前記パス抽出工程によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定工程と、
前記特定工程によって特定された状態遷移が前記DIRWマトリックスに設定されているかを判別する判別工程と、
前記判別工程によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得工程によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている内部レジスタにパラメータとして代入される可能性のある値を算出する算出工程と、
前記算出工程によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成工程と、
を含むことを特徴とする検証支援方法。
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得工程と、
前記取得工程によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成工程と、
前記CDFGに記述されているレジスタのうち、前記取得工程によって取得されたレジスタリストに含まれていないレジスタを実装時の構成に依存して搭載される実装依存レジスタとして抽出するレジスタ抽出工程と、
前記CDFG生成工程によって生成されたCDFGから、前記レジスタ抽出工程によって抽出された実装依存レジスタが記述されたDFGを抽出するDFG抽出工程と、
前記DFG抽出工程によって抽出されたDFGの中から前記実装依存レジスタに関するデータの流れをあらわすパスを抽出するパス抽出工程と、
前記パス抽出工程によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定工程と、
前記判別工程によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得工程によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている実装依存レジスタにパラメータとして代入される可能性のある値を算出する算出工程と、
前記算出工程によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成工程と、
を含むことを特徴とする検証支援方法。
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得工程と、
前記取得工程によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成工程と、
前記CDFGに記述されているレジスタのうち、前記取得工程によって取得されたレジスタリストに含まれていないレジスタを実装時の構成に依存して搭載される実装依存レジスタとして抽出するレジスタ抽出工程と、
前記CDFG生成工程によって生成されたCDFGから、外部からアクセス不能な内部レジスタと、前記レジスタ抽出工程によって抽出された実装依存レジスタとが記述されたDFGを抽出するDFG抽出工程と、
前記DFG抽出工程によって抽出されたDFGの中から前記内部レジスタと、実装依存レジスタとに関するデータの流れをあらわすパスを抽出するパス抽出工程、
前記パス抽出工程によって抽出されたパスの状態遷移を前記DFGに基づいて特定する特定工程と、
前記特定工程によって特定された状態遷移が前記DIRWマトリックスに設定されているかを判別する判別工程と、
前記判別工程によって前記パスの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得工程によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている内部レジスタまたは実装依存レジスタにパラメータとして代入される可能性のある値を算出する算出工程と、
前記算出工程によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成工程と、
を含むことを特徴とする検証支援方法。
200 検証支援装置
301 記録部
302 取得部
303 CDFG生成部
304 DFG抽出部
305 パス抽出部
306 特定部
307 判別部
308 算出部
309 シナリオ生成部
310 レジスタ抽出部
Claims (5)
- コンピュータを、
検証対象回路に含まれるレジスタにおいてDeclareと、Initializeと、Readと、Writeとの4つの状態の中から生じる可能性のある状態遷移と当該状態遷移に応じたパスの妥当性に関する情報とが設定されたDIRWマトリックスを記録する記録手段、
前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を取得する取得手段、
前記検証対象回路の中の任意のレジスタが検証対象レジスタに指定された場合、前記取得手段によって取得されたCDFGから、前記検証対象レジスタが記述されたDFGを抽出するDFG抽出手段、
前記DFG抽出手段によって抽出されたDFGの中から前記検証対象レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段、
前記パス抽出手段によって抽出されたパスに含まれる検証対象レジスタの状態遷移を前記DFGに基づいて特定する特定手段、
前記特定手段によって特定されたパスに含まれる検証対象レジスタの状態遷移が前記DIRWマトリックスに設定されているかを判別する判別手段、
前記判別手段によって前記パスに含まれる検証対象レジスタの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、当該パスを前記検証対象レジスタの検証対象パスとして前記DIRWマトリックスに設定されている妥当性に関する情報関連付ける関連付け手段、
前記関連付け手段によって関連付けられた前記検証対象パスと前記妥当性に関する情報とを出力する出力手段、
として機能させる検証支援プログラム。 - コンピュータを、
検証対象回路に含まれるレジスタにおいてDeclareと、Initializeと、Readと、Writeとの4つの状態の中から生じる可能性のある状態遷移と当該状態遷移に応じたパスの妥当性に関する情報とが設定されたDIRWマトリックスを記録する記録手段、
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得手段、
前記取得手段によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成手段、
前記CDFG生成手段によって生成されたCDFGから、前記検証対象回路に含まれたレジスタのうち外部からアクセス不能な内部レジスタが記述されたDFGを抽出するDFG抽出手段、
前記DFG抽出手段によって抽出されたDFGの中から前記内部レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段、
前記パス抽出手段によって抽出されたパスに含まれる内部レジスタの状態遷移を前記DFGに基づいて特定する特定手段、
前記特定手段によって特定された状態遷移が前記DIRWマトリックスに設定されているかを判別する判別手段、
前記判別手段によって前記パスに含まれる内部対象レジスタの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得手段によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている内部レジスタにパラメータとして代入される可能性のある値を算出する算出手段、
前記算出手段によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成手段、
として機能させることを特徴とする検証支援プログラム。 - コンピュータを、
検証対象回路に含まれるレジスタにおいてDeclareと、Initializeと、Readと、Writeとの4つの状態の中から生じる可能性のある状態遷移と当該状態遷移に応じたパスの妥当性に関する情報とが設定されたDIRWマトリックスを記録する記録手段、
前記検証対象回路に対する検証内容をあらわす検証シナリオと、前記検証対象回路の実装情報と、前記検証対象回路の仕様書に含まれるレジスタの属性をあらわすレジスタリストとを取得する取得手段、
前記取得手段によって取得された実装情報とレジスタリストとから、前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を生成するCDFG生成手段、
前記CDFGに記述されているレジスタのうち、前記取得手段によって取得されたレジスタリストに含まれていないレジスタを実装時の構成に依存して搭載される実装依存レジスタとして抽出するレジスタ抽出手段、
前記CDFG生成手段によって生成されたCDFGから、前記レジスタ抽出手段によって抽出された実装依存レジスタが記述されたDFGを抽出するDFG抽出手段、
前記DFG抽出手段によって抽出されたDFGの中から前記実装依存レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段、
前記パス抽出手段によって抽出されたパスに含まれる実装依存レジスタの状態遷移を前記DFGに基づいて特定する特定手段、
前記判別手段によって前記パスに含まれる実装依存レジスタの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、前記取得手段によって取得された検証シナリオと前記CDFGとを用いて、前記パスに接続されている実装依存レジスタにパラメータとして代入される可能性のある値を算出する算出手段、
前記算出手段によって算出された値を前記検証シナリオに設定したパラメータ値付き検証シナリオを生成するシナリオ生成手段、
として機能させることを特徴とする検証支援プログラム。 - 検証対象回路に含まれるレジスタにおいてDeclareと、Initializeと、Readと、Writeとの4つの状態の中から生じる可能性のある状態遷移と当該状態遷移に応じたパスの妥当性に関する情報とが設定されたDIRWマトリックスを記録する記録手段と、
前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を取得する取得手段と、
前記検証対象回路の中の任意のレジスタが検証対象レジスタに指定された場合、前記取得手段によって取得されたCDFGから、前記検証対象レジスタが記述されたDFGを抽出するDFG抽出手段と、
前記DFG抽出手段によって抽出されたDFGの中から前記検証対象レジスタに関するデータの流れをあらわすパスを抽出するパス抽出手段と、
前記パス抽出手段によって抽出されたパスに含まれる検証対象レジスタの状態遷移を前記DFGに基づいて特定する特定手段と、
前記特定手段によって特定されたパスに含まれる検証対象レジスタの状態遷移が前記DIRWマトリックスに設定されているかを判別する判別手段と、
前記判別手段によって前記パスに含まれる検証対象レジスタの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、当該パスを前記検証対象レジスタの検証対象パスとして前記DIRWマトリックスに設定されている妥当性に関する情報関連付ける関連付け手段と、
前記関連付け手段によって関連付けられた前記検証対象パスと前記妥当性に関する情報とを出力する出力手段と、
を備えることを特徴とする検証支援装置。 - 検証対象回路に含まれるレジスタにおいてDeclareと、Initializeと、Readと、Writeとの4つの状態の中から生じる可能性のある状態遷移と当該状態遷移に応じたパスの妥当性に関する情報とが設定されたDIRWマトリックスをメモリに記録する記録工程と、
前記検証対象回路の実装時における制御の流れが記述されたCFG(Control Flow Graph)に当該CFG内のデータの流れが記述されたDFG(Data Flow Graph)が書き込まれたCDFG(Control Data Flow Graph)を取得する取得工程と、
前記検証対象回路の中の任意のレジスタが検証対象レジスタに指定された場合、前記取得工程によって取得されたCDFGから、前記検証対象レジスタが記述されたDFGを抽出するDFG抽出工程と、
前記DFG抽出工程によって抽出されたDFGの中から前記検証対象レジスタに関するデータの流れをあらわすパスを抽出するパス抽出工程と、
前記パス抽出工程によって抽出されたパスに含まれる検証対象レジスタの状態遷移を前記DFGに基づいて特定する特定工程と、
前記特定工程によって特定されたパスに含まれる検証対象レジスタの状態遷移が前記DIRWマトリックスに設定されているかを判別する判別工程と、
前記判別工程によって前記パスに含まれる検証対象レジスタの状態遷移が前記DIRWマトリックスに設定されていると判別された場合、当該パスを前記検証対象レジスタの検証対象パスとして前記DIRWマトリックスに設定されている妥当性に関する情報関連付ける関連付け工程と、
前記関連付け工程によって関連付けられた前記検証対象パスと前記妥当性に関する情報とを出力する出力工程と、
を含むことを特徴とする検証支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008118249A JP5050985B2 (ja) | 2008-04-30 | 2008-04-30 | 検証支援プログラム、検証支援装置および検証支援方法 |
US12/335,105 US8015519B2 (en) | 2008-04-30 | 2008-12-15 | Verification supporting apparatus, verification supporting method, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008118249A JP5050985B2 (ja) | 2008-04-30 | 2008-04-30 | 検証支援プログラム、検証支援装置および検証支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009266160A true JP2009266160A (ja) | 2009-11-12 |
JP5050985B2 JP5050985B2 (ja) | 2012-10-17 |
Family
ID=41257965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008118249A Expired - Fee Related JP5050985B2 (ja) | 2008-04-30 | 2008-04-30 | 検証支援プログラム、検証支援装置および検証支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8015519B2 (ja) |
JP (1) | JP5050985B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003281A (ja) * | 2008-05-19 | 2010-01-07 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6201382B2 (ja) * | 2013-04-05 | 2017-09-27 | 株式会社ソシオネクスト | 論理検証装置及び論理検証方法 |
US20150332482A1 (en) * | 2014-05-16 | 2015-11-19 | Microsoft Corporation | Detecting conformance of graphical output data from an application to a convention |
CN114880045A (zh) * | 2022-05-13 | 2022-08-09 | 海光信息技术股份有限公司 | 寄存器配置方法、装置及相关设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03262045A (ja) * | 1990-03-12 | 1991-11-21 | Oki Electric Ind Co Ltd | ハードウエア設計言語からのテストデータ生成方式 |
JP2001101250A (ja) * | 1999-09-30 | 2001-04-13 | Matsushita Electric Ind Co Ltd | 検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001507772A (ja) * | 1996-10-23 | 2001-06-12 | フォード、グローバル、テクノロジーズ、インコーポレーテッド | ビットシリアルに基くリカレント・ニューロプロセッサーを含む自動車用エンジンの失火検出システム |
US6707463B1 (en) * | 1997-04-30 | 2004-03-16 | Canon Kabushiki Kaisha | Data normalization technique |
US7017043B1 (en) * | 1999-03-19 | 2006-03-21 | The Regents Of The University Of California | Methods and systems for the identification of circuits and circuit designs |
US6944709B2 (en) * | 1999-09-23 | 2005-09-13 | Netlogic Microsystems, Inc. | Content addressable memory with block-programmable mask write mode, word width and priority |
US6934795B2 (en) * | 1999-09-23 | 2005-08-23 | Netlogic Microsystems, Inc. | Content addressable memory with programmable word width and programmable priority |
US6721937B2 (en) * | 2000-06-06 | 2004-04-13 | Fujitsu Network Communications, Inc. | Method and system for automated processor register instantiation |
ATE367700T1 (de) * | 2002-04-16 | 2007-08-15 | Bosch Gmbh Robert | Verfahren und einheit zur bitstromdekodierung |
GB0215034D0 (en) * | 2002-06-28 | 2002-08-07 | Critical Blue Ltd | Architecture generation method |
US20050289518A1 (en) * | 2002-10-15 | 2005-12-29 | Tadaaki Tanimoto | Compiler and logic circuit design method |
DE60336677D1 (de) * | 2002-12-02 | 2011-05-19 | Silverbrook Res Pty Ltd | Totdüsenausgleich |
JP4175953B2 (ja) * | 2003-05-23 | 2008-11-05 | シャープ株式会社 | 高位合成装置、ハードウェア検証用モデル生成方法、ハードウェア検証方法、制御プログラムおよび可読記録媒体 |
US7565631B1 (en) * | 2004-07-02 | 2009-07-21 | Northwestern University | Method and system for translating software binaries and assembly code onto hardware |
US7366807B1 (en) * | 2004-08-27 | 2008-04-29 | Xilinx, Inc. | Network media access controller embedded in a programmable logic device—statistics interface |
US7143218B1 (en) * | 2004-08-27 | 2006-11-28 | Xilinx, Inc. | Network media access controller embedded in a programmable logic device-address filter |
US7509599B1 (en) * | 2004-12-10 | 2009-03-24 | Synopsys, Inc | Method and apparatus for performing formal verification using data-flow graphs |
JP4217220B2 (ja) | 2005-01-07 | 2009-01-28 | 富士通株式会社 | 検証支援プログラムおよび検証支援装置 |
US20060200720A1 (en) * | 2005-03-01 | 2006-09-07 | David Grimme | Generating and verifying read and write cycles in a PCI bus system |
GB0519984D0 (en) * | 2005-09-30 | 2005-11-09 | Texas Instruments Ltd | Configuration interface |
JP4393450B2 (ja) * | 2005-12-01 | 2010-01-06 | 株式会社東芝 | 論理回路モデル変換装置及び論理回路モデル変換プログラム |
US8364456B2 (en) * | 2008-01-10 | 2013-01-29 | The Mathworks, Inc. | Conditionally executed states |
JP5163350B2 (ja) * | 2008-05-19 | 2013-03-13 | 富士通株式会社 | 検証支援プログラム、検証支援装置および検証支援方法 |
US7957942B2 (en) * | 2008-06-22 | 2011-06-07 | United Electronic Industries, Inc | Position and angle digital detection and simulation |
-
2008
- 2008-04-30 JP JP2008118249A patent/JP5050985B2/ja not_active Expired - Fee Related
- 2008-12-15 US US12/335,105 patent/US8015519B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03262045A (ja) * | 1990-03-12 | 1991-11-21 | Oki Electric Ind Co Ltd | ハードウエア設計言語からのテストデータ生成方式 |
JP2001101250A (ja) * | 1999-09-30 | 2001-04-13 | Matsushita Electric Ind Co Ltd | 検証項目抽出方法、再利用コア検証方法、検証判断方法、および再利用テストベンチ編集方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003281A (ja) * | 2008-05-19 | 2010-01-07 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
Also Published As
Publication number | Publication date |
---|---|
US8015519B2 (en) | 2011-09-06 |
JP5050985B2 (ja) | 2012-10-17 |
US20090276740A1 (en) | 2009-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4667386B2 (ja) | 業務モデル図作成支援プログラム、業務モデル図作成支援方法、および業務モデル図作成支援装置 | |
US8327333B2 (en) | Apparatus, method, and system of assisting software development | |
JP4395761B2 (ja) | プログラムテスト支援装置およびその方法 | |
JP2007094818A (ja) | 複数データの一括コピー及びペースト方法、装置、およびコンピュータ・プログラム | |
JP3822044B2 (ja) | 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体 | |
JP2009265810A (ja) | 状態遷移テスト支援装置、状態遷移テスト支援プログラム、および状態遷移テスト支援方法 | |
JP4657912B2 (ja) | 設計装置および設計方法とそのプログラム | |
JP5050985B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JP5163350B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JP5287058B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JP6803857B2 (ja) | レイアウト系検査のための解析プロセス・パラメータの視覚化 | |
JP6568017B2 (ja) | テスト支援装置、および、テスト支援方法 | |
US20050039148A1 (en) | Apparatus, method and program for designing semiconductor integrated circuit | |
JP2009252169A (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP5163172B2 (ja) | ソフトウェアテスト項目編集支援装置およびソフトウェアテスト項目編集支援方法 | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
JP5163308B2 (ja) | Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム | |
JP5198130B2 (ja) | 可変画像形成ジョブの自動検査 | |
US20230401355A1 (en) | Method and system for validating product and manufacturing information of a geometric model | |
JP6066690B2 (ja) | ソフトウェア開発支援装置、ソフトウェア開発支援方法、および、プログラム | |
KR102052338B1 (ko) | 테스트케이스 설계 정보의 추적 분석을 위한 시각화 방법, 테스트케이스 생성 장치 및 컴퓨터 판독가능 기록매체 | |
NO20150503A1 (en) | Interference detection in a tree-dimensional data model | |
JP5239647B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP2016139203A (ja) | 設計情報作成方法、設計情報作成装置及びプログラム | |
JP2006221473A (ja) | 論理検証装置、論理検証方法および論理検証プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5050985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |