JP3229193B2 - 回路シミュレーション支援システム - Google Patents
回路シミュレーション支援システムInfo
- Publication number
- JP3229193B2 JP3229193B2 JP05754496A JP5754496A JP3229193B2 JP 3229193 B2 JP3229193 B2 JP 3229193B2 JP 05754496 A JP05754496 A JP 05754496A JP 5754496 A JP5754496 A JP 5754496A JP 3229193 B2 JP3229193 B2 JP 3229193B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- simulation
- interface
- connection information
- external interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデジタル回路のシミ
ュレーションを支援する回路シミュレーション支援シス
テムに関し、特に本発明は、プリント板設計用ＣＡＤシ
ステムで使用される回路モデルを用いて複数のプリント
板にまたがる全体回路をシミュレーションするに好適な
回路シミュレーション支援システムに関するものであ
る。
ュレーションを支援する回路シミュレーション支援シス
テムに関し、特に本発明は、プリント板設計用ＣＡＤシ
ステムで使用される回路モデルを用いて複数のプリント
板にまたがる全体回路をシミュレーションするに好適な
回路シミュレーション支援システムに関するものであ
る。
【０００２】
【従来の技術】近年、デジタル回路の検証を行うため、
シミュレーション・システム（以下、ＣＡＤシステムと
いう）が多用されるようになってきており、これらＣＡ
Ｄシステムの一つとして、プリント板の設計を支援する
プリント板設計ＣＡＤシステムが使用されている。プリ
ント板設計用ＣＡＤシステムは、プリント板のレイアウ
トをするためのシステムであり、プリント板設計用ＣＡ
Ｄシステムにおいて用いられる回路モデルは、通常、外
部とのインタフェースが存在しない回路表現となってい
る。すなわち、上記回路モデルは、図８（ａ）に示すよ
うにプリント板上の部品の接続関係等で表現されるが、
プリント板上設けられた外部と接続されるコネクタ、ソ
ケットもＩＣ−Ａ，ＩＣ−Ｂ，ＩＣ−Ｃと同様部品とし
て扱われ、配線（ネット）がここで終わっているものと
して扱われている。
シミュレーション・システム（以下、ＣＡＤシステムと
いう）が多用されるようになってきており、これらＣＡ
Ｄシステムの一つとして、プリント板の設計を支援する
プリント板設計ＣＡＤシステムが使用されている。プリ
ント板設計用ＣＡＤシステムは、プリント板のレイアウ
トをするためのシステムであり、プリント板設計用ＣＡ
Ｄシステムにおいて用いられる回路モデルは、通常、外
部とのインタフェースが存在しない回路表現となってい
る。すなわち、上記回路モデルは、図８（ａ）に示すよ
うにプリント板上の部品の接続関係等で表現されるが、
プリント板上設けられた外部と接続されるコネクタ、ソ
ケットもＩＣ−Ａ，ＩＣ−Ｂ，ＩＣ−Ｃと同様部品とし
て扱われ、配線（ネット）がここで終わっているものと
して扱われている。
【０００３】ところで、近年、上記プリント板設計用Ｃ
ＡＤシステムの回路モデルを用いて、複数のプリント板
を接続したシステム全体を検証したいという要望が出さ
れるようになってきている。しかしながら、上記回路モ
デルは、外部とのインタフェースが存在しない回路モデ
ルであるため、上記回路モデルをそのまま使用して図８
（ｂ）に示すように複数のプリント板を接続した回路モ
デルを得ることはできなかった。また、上記回路モデル
は、プリント板の布線、レイアウト等を検証するために
作成された回路設計済のプリント板の回路モデルである
ため、図８（ｃ）に示すように、ＬＳＩ等のテストピン
は固定されており、デジタル回路シミュレーションに際
して、テストピンを外部から制御できないといった問題
点もあった。
ＡＤシステムの回路モデルを用いて、複数のプリント板
を接続したシステム全体を検証したいという要望が出さ
れるようになってきている。しかしながら、上記回路モ
デルは、外部とのインタフェースが存在しない回路モデ
ルであるため、上記回路モデルをそのまま使用して図８
（ｂ）に示すように複数のプリント板を接続した回路モ
デルを得ることはできなかった。また、上記回路モデル
は、プリント板の布線、レイアウト等を検証するために
作成された回路設計済のプリント板の回路モデルである
ため、図８（ｃ）に示すように、ＬＳＩ等のテストピン
は固定されており、デジタル回路シミュレーションに際
して、テストピンを外部から制御できないといった問題
点もあった。
【０００４】上記と同様な問題は、ＬＳＩの論理をシミ
ュレーションする場合にも生ずる。すなわち、ＬＳＩの
動作をシミュレーションするに際し、ＬＳＩの内部の任
意のネットを外部から制御したい場合が生ずるが、ＬＳ
Ｉの回路モデルをそのまま使用して上記のようにＬＳＩ
の内部の任意のネットを外部から制御することはできな
かった。
ュレーションする場合にも生ずる。すなわち、ＬＳＩの
動作をシミュレーションするに際し、ＬＳＩの内部の任
意のネットを外部から制御したい場合が生ずるが、ＬＳ
Ｉの回路モデルをそのまま使用して上記のようにＬＳＩ
の内部の任意のネットを外部から制御することはできな
かった。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
プリント板設計用ＣＡＤシステムは複数のプリント板を
結合して全体システムの検証を行うことを想定しておら
ず、このため、上記システムで使用される回路モデルを
用いて、複数のプリント板を結合したシステム全体のシ
ミュレーションを行ったり、プリント板に搭載されるＬ
ＳＩ等のテストピンを外部から制御してシミュレーショ
ンを行うことはできなかった。
プリント板設計用ＣＡＤシステムは複数のプリント板を
結合して全体システムの検証を行うことを想定しておら
ず、このため、上記システムで使用される回路モデルを
用いて、複数のプリント板を結合したシステム全体のシ
ミュレーションを行ったり、プリント板に搭載されるＬ
ＳＩ等のテストピンを外部から制御してシミュレーショ
ンを行うことはできなかった。
【０００６】なお、複数のプリント板を結合したシステ
ム全体の検証を行うため、プリント板のレイアウト設計
のために使用されるプリント板設計用回路モデルとは別
に、図９に示すようにシミュレーション用回路モデルを
用意し、これを用いてシミュレーションを行えばよい
が、同一のプリント板回路について２種類の回路モデル
を持つことは、版数管理も難しく、また、間違いを起こ
しやすい。ＬＳＩを検証する場合についても同様な問題
があり、前記したように、ＬＳＩの回路モデルをそのま
ま使用してＬＳＩの内部の任意のネットを外部から制御
することができなかった。
ム全体の検証を行うため、プリント板のレイアウト設計
のために使用されるプリント板設計用回路モデルとは別
に、図９に示すようにシミュレーション用回路モデルを
用意し、これを用いてシミュレーションを行えばよい
が、同一のプリント板回路について２種類の回路モデル
を持つことは、版数管理も難しく、また、間違いを起こ
しやすい。ＬＳＩを検証する場合についても同様な問題
があり、前記したように、ＬＳＩの回路モデルをそのま
ま使用してＬＳＩの内部の任意のネットを外部から制御
することができなかった。
【０００７】本発明は上記した従来技術の問題点を考慮
してなされたものであって、本発明の第１の目的は、上
記プリント板設計用ＣＡＤシステム等で使用される外部
インタフェースを持たない単位回路の回路モデルから回
路シミュレーション用回路モデルを自動生成することに
より、回路シミュレーション用の回路モデルを別途用意
することなく、単位回路を含むデジタル回路全体の回路
シミュレーションを可能とすることである。本発明の第
２の目的は、プリント板設計用ＣＡＤシステム等で使用
されるプリント板の回路モデルやＬＳＩの回路モデルか
ら回路シミュレーション用回路モデルを自動生成するこ
とにより、プリント板設計用回路モデル中のＬＳＩのテ
ストピンや、ＬＳＩ回路モデルの任意のネットを外部か
ら制御できるようにし、上記テストピン、任意のネット
の制御を含めたシミュレーションを可能とすることであ
る。
してなされたものであって、本発明の第１の目的は、上
記プリント板設計用ＣＡＤシステム等で使用される外部
インタフェースを持たない単位回路の回路モデルから回
路シミュレーション用回路モデルを自動生成することに
より、回路シミュレーション用の回路モデルを別途用意
することなく、単位回路を含むデジタル回路全体の回路
シミュレーションを可能とすることである。本発明の第
２の目的は、プリント板設計用ＣＡＤシステム等で使用
されるプリント板の回路モデルやＬＳＩの回路モデルか
ら回路シミュレーション用回路モデルを自動生成するこ
とにより、プリント板設計用回路モデル中のＬＳＩのテ
ストピンや、ＬＳＩ回路モデルの任意のネットを外部か
ら制御できるようにし、上記テストピン、任意のネット
の制御を含めたシミュレーションを可能とすることであ
る。
【０００８】
【課題を解決するための手段】図１は本発明の原理図で
ある。同図において、１はプリント板、ＬＳＩ等の単位
回路の回路要素接続情報であり、この回路要素接続情報
は外部とのインタフェースが存在しない回路表現となっ
ている。２はインタフェース変更パラメタ指定手段であ
り、インタフェース変更パラメタにより、上記回路要素
接続情報における外部インタフェースと接続されるネッ
ト、部品、インタフェース方向等を指定する。３は第１
の変換手段であり、上記単位回路の回路要素接続情報と
インタフェース変更パラメタに基づき、上記回路要素接
続情報１が外部インタフェースを持つように変更すると
ともに、デジタル回路シミュレーション・システム７に
入力できる形式に変換する。５は上記第１の変換手段３
により生成された外部インタフェースを持つ回路要素接
続情報である。４は第２の変換手段であり、上記インタ
フェース変更パラメタに基づき、上記回路要素接続情報
５の外部インタフェースの接続関係を規定する回路シミ
ュレーション用回路間接続情報６を生成する。７は上記
回路要素接続情報５と回路シミュレーション用回路間接
続情報６に基づき、上記単位回路を含むデジタル回路の
論理を検証するデジタル回路シミュレーション・システ
ムである。
ある。同図において、１はプリント板、ＬＳＩ等の単位
回路の回路要素接続情報であり、この回路要素接続情報
は外部とのインタフェースが存在しない回路表現となっ
ている。２はインタフェース変更パラメタ指定手段であ
り、インタフェース変更パラメタにより、上記回路要素
接続情報における外部インタフェースと接続されるネッ
ト、部品、インタフェース方向等を指定する。３は第１
の変換手段であり、上記単位回路の回路要素接続情報と
インタフェース変更パラメタに基づき、上記回路要素接
続情報１が外部インタフェースを持つように変更すると
ともに、デジタル回路シミュレーション・システム７に
入力できる形式に変換する。５は上記第１の変換手段３
により生成された外部インタフェースを持つ回路要素接
続情報である。４は第２の変換手段であり、上記インタ
フェース変更パラメタに基づき、上記回路要素接続情報
５の外部インタフェースの接続関係を規定する回路シミ
ュレーション用回路間接続情報６を生成する。７は上記
回路要素接続情報５と回路シミュレーション用回路間接
続情報６に基づき、上記単位回路を含むデジタル回路の
論理を検証するデジタル回路シミュレーション・システ
ムである。
【０００９】図１に示すように、本発明は次のようにし
て前記課題を解決する。 （１）外部とのインタフェースが存在しない回路表現と
なっている単位回路について、外部インタフェースと接
続されるネット名、ポート名、部品名等を含むインタフ
ェース変更パラメタを指定するパラメタ指定手段２と、
上記単位回路の回路要素接続情報１と上記パラメタ指定
手段２により指定されるインタフェース変更パラメタと
に基づき、上記回路要素接続情報１を外部インタフェー
スが存在するように変更すると共にデジタル回路シミュ
レーション・システムに入力可能な形式に変換して、回
路シミュレーション用回路要素接続情報５を生成する手
段３と、上記パラメタ指定手段により指定されるインタ
フェース変更パラメタに基づき、第１の単位回路の外部
インタフェースと第２の単位回路の外部インタフェース
との間の接続関係を規定する回路シミュレーション用回
路間接続情報６を生成する手段４とを設ける。そして、
上記回路シミュレーション用回路間接続情報６により上
記第１の単位回路の回路シミュレーション用回路要素接
続情報と第２の単位回路の回路シミュレーション用回路
要素接続情報とを結合し、上記生成された単位回路の回
路シミュレーション用回路要素接続情報５と回路シミュ
レーション用回路間接続情報６に基づき、上記第１、第
２の単位回路を含むデジタル回路のシミュレーションを
行う。 （２）上記（１）において、インタフェース変更パラメ
タにより、(a) 外部インタフェースとなるべきネット名
とインタフェース方向、および、外部インタフェースと
接続されるネット名、(b) 外部インタフェースとなるべ
き回路要素の名前とポート名とインタフェース方向、お
よび／または、(c) 削除する回路要素の名前を指定す
る。 （３）外部とのインタフェースが存在しない回路表現と
なっているプリント板について、外部インタフェースと
接続されるネット名、ポート名、部品名等を含むインタ
フェース変更パラメタを指定するパラメタ指定手段２
と、上記プリント板の回路要素接続情報１と上記パラメ
タ指定手段２により指定されるインタフェース変更パラ
メタとに基づき、上記回路要素接続情報１を外部インタ
フェースが存 在するように変更すると共に回路シミュレ
ーション・システムに入力可能な形式に変換して、回路
シミュレーション用回路要素接続情報５を生成する手段
３と、上記パラメタ指定手段により指定されるインタフ
ェース変更パラメタに基づき、第１のプリント板の外部
インタフェースと第２のプリント板の外部インタフェー
ス間の接続関係を規定する回路シミュレーション用回路
間接続情報６を生成する手段４とを設ける。 そして、上
記回路シミュレーション用回路間接続情報により上記第
１のプリント板の回路シミュレーション用回路要素接続
情報と第２のプリント板の回路シミュレーション用回路
要素接続情報とを結合し、上記生成されたプリント板の
回路シミュレーション用回路要素接続情報５と回路シミ
ュレーション用回路間接続情報６に基づき、上記第１、
第２のプリント板を含むデジタル回路のシミュレーショ
ンを行う。
て前記課題を解決する。 （１）外部とのインタフェースが存在しない回路表現と
なっている単位回路について、外部インタフェースと接
続されるネット名、ポート名、部品名等を含むインタフ
ェース変更パラメタを指定するパラメタ指定手段２と、
上記単位回路の回路要素接続情報１と上記パラメタ指定
手段２により指定されるインタフェース変更パラメタと
に基づき、上記回路要素接続情報１を外部インタフェー
スが存在するように変更すると共にデジタル回路シミュ
レーション・システムに入力可能な形式に変換して、回
路シミュレーション用回路要素接続情報５を生成する手
段３と、上記パラメタ指定手段により指定されるインタ
フェース変更パラメタに基づき、第１の単位回路の外部
インタフェースと第２の単位回路の外部インタフェース
との間の接続関係を規定する回路シミュレーション用回
路間接続情報６を生成する手段４とを設ける。そして、
上記回路シミュレーション用回路間接続情報６により上
記第１の単位回路の回路シミュレーション用回路要素接
続情報と第２の単位回路の回路シミュレーション用回路
要素接続情報とを結合し、上記生成された単位回路の回
路シミュレーション用回路要素接続情報５と回路シミュ
レーション用回路間接続情報６に基づき、上記第１、第
２の単位回路を含むデジタル回路のシミュレーションを
行う。 （２）上記（１）において、インタフェース変更パラメ
タにより、(a) 外部インタフェースとなるべきネット名
とインタフェース方向、および、外部インタフェースと
接続されるネット名、(b) 外部インタフェースとなるべ
き回路要素の名前とポート名とインタフェース方向、お
よび／または、(c) 削除する回路要素の名前を指定す
る。 （３）外部とのインタフェースが存在しない回路表現と
なっているプリント板について、外部インタフェースと
接続されるネット名、ポート名、部品名等を含むインタ
フェース変更パラメタを指定するパラメタ指定手段２
と、上記プリント板の回路要素接続情報１と上記パラメ
タ指定手段２により指定されるインタフェース変更パラ
メタとに基づき、上記回路要素接続情報１を外部インタ
フェースが存 在するように変更すると共に回路シミュレ
ーション・システムに入力可能な形式に変換して、回路
シミュレーション用回路要素接続情報５を生成する手段
３と、上記パラメタ指定手段により指定されるインタフ
ェース変更パラメタに基づき、第１のプリント板の外部
インタフェースと第２のプリント板の外部インタフェー
ス間の接続関係を規定する回路シミュレーション用回路
間接続情報６を生成する手段４とを設ける。 そして、上
記回路シミュレーション用回路間接続情報により上記第
１のプリント板の回路シミュレーション用回路要素接続
情報と第２のプリント板の回路シミュレーション用回路
要素接続情報とを結合し、上記生成されたプリント板の
回路シミュレーション用回路要素接続情報５と回路シミ
ュレーション用回路間接続情報６に基づき、上記第１、
第２のプリント板を含むデジタル回路のシミュレーショ
ンを行う。
【００１０】本発明の請求項１〜３の発明においては、
上記（１）〜（３）のように構成したので、回路シミュ
レーション用の回路モデルを別途用意することなく、プ
リント板設計用ＣＡＤシステム等で使用される外部イン
タフェースを持たない単位回路の回路接続情報を用い
て、該単位回路を含むデジタル回路全体の回路シミュレ
ーションを行うことができる。このため、同一の単位回
路について２種類の回路要素接続情報を用意する必要が
なく、版数等の管理を容易化することができる。また、
回路シミュレーション用の回路接続情報を作成する作業
を無くすことができる。
上記（１）〜（３）のように構成したので、回路シミュ
レーション用の回路モデルを別途用意することなく、プ
リント板設計用ＣＡＤシステム等で使用される外部イン
タフェースを持たない単位回路の回路接続情報を用い
て、該単位回路を含むデジタル回路全体の回路シミュレ
ーションを行うことができる。このため、同一の単位回
路について２種類の回路要素接続情報を用意する必要が
なく、版数等の管理を容易化することができる。また、
回路シミュレーション用の回路接続情報を作成する作業
を無くすことができる。
【００１１】
【発明の実施の形態】図２は本発明におけるシミュレー
ション用回路モデル（以下、これらを回路図という）の
生成を説明する図であり、同図はプリント板設計用ＣＡ
Ｄシステムで使用されるプリント板設計用回路図から回
路シミュレーション用回路図を生成する手順を示してい
る。同図に示すように、まず、回路図設計ＣＡＤシステ
ムを使用して、プリント板設計用回路図を作成する。そ
して、このプリント板設計用回路図を使用して、プリン
ト板のレイアウト設計を行う。一方、本発明の回路シミ
ュレーション支援システムにより、上記プリント板設計
用回路図を自動変換して、回路シミュレーション用回路
図を生成し、この回路図を用いてプリント板の回路シミ
ュレーションを行う。
ション用回路モデル（以下、これらを回路図という）の
生成を説明する図であり、同図はプリント板設計用ＣＡ
Ｄシステムで使用されるプリント板設計用回路図から回
路シミュレーション用回路図を生成する手順を示してい
る。同図に示すように、まず、回路図設計ＣＡＤシステ
ムを使用して、プリント板設計用回路図を作成する。そ
して、このプリント板設計用回路図を使用して、プリン
ト板のレイアウト設計を行う。一方、本発明の回路シミ
ュレーション支援システムにより、上記プリント板設計
用回路図を自動変換して、回路シミュレーション用回路
図を生成し、この回路図を用いてプリント板の回路シミ
ュレーションを行う。
【００１２】図３は上記した回路シミュレーション用回
路図を生成する回路シミュレーション支援システムの１
実施例を示す図である。同図において、１１は上記回路
図設計ＣＡＤシステムであり、回路図設計ＣＡＤシステ
ム１１によりプリント板等の各単位回路の回路図１２−
１〜１２−ｎを作成する。なお、上記回路図１２−１〜
１２−ｎは前記したように外部とのインタフェースが存
在しない回路図である。１３−１〜１３−ｎはインタフ
ェース変更パラメタであり、上記回路図１２−１〜１２
−ｎについて、インタフェース変更パラメタ１３−１〜
１３−ｎを指定することにより、回路図１２−１〜１２
−ｎを外部インタフェースを持った回路図に変換するこ
とができる。
路図を生成する回路シミュレーション支援システムの１
実施例を示す図である。同図において、１１は上記回路
図設計ＣＡＤシステムであり、回路図設計ＣＡＤシステ
ム１１によりプリント板等の各単位回路の回路図１２−
１〜１２−ｎを作成する。なお、上記回路図１２−１〜
１２−ｎは前記したように外部とのインタフェースが存
在しない回路図である。１３−１〜１３−ｎはインタフ
ェース変更パラメタであり、上記回路図１２−１〜１２
−ｎについて、インタフェース変更パラメタ１３−１〜
１３−ｎを指定することにより、回路図１２−１〜１２
−ｎを外部インタフェースを持った回路図に変換するこ
とができる。
【００１３】インタフェース変更パラメタとして次のパ
ラメタを指定する。 ＥＸ ＮＥＴ 外部インタフェースとなるべきネット名とインタフェー
ス方向を指定する。また、各回路図の外部インタフェー
スの接続関係を示す回路シミュレーション用ＴＯＰ回路
図を生成するため、外部インタフェースと接続されるネ
ット名を指定する。このパラメタの指定により、回路図
中の任意のネットを外部インタフェースと接続すること
ができる。例えば、図４（ａ）において、同図の太線で
示すネットについてＥＸ ＮＥＴを指定すると、同図に
示すように該ネットが例えばポートＡとして外部インタ
フェースと接続可能となる。
ラメタを指定する。 ＥＸ ＮＥＴ 外部インタフェースとなるべきネット名とインタフェー
ス方向を指定する。また、各回路図の外部インタフェー
スの接続関係を示す回路シミュレーション用ＴＯＰ回路
図を生成するため、外部インタフェースと接続されるネ
ット名を指定する。このパラメタの指定により、回路図
中の任意のネットを外部インタフェースと接続すること
ができる。例えば、図４（ａ）において、同図の太線で
示すネットについてＥＸ ＮＥＴを指定すると、同図に
示すように該ネットが例えばポートＡとして外部インタ
フェースと接続可能となる。
【００１４】ＥＸ ＰＯＲＴ 外部インタフェースとなるべき部品の名前とインタフェ
ース方向を指定する。このパラメタの指定により、回路
図中の任意の部品を外部インタフェースと接続すること
ができる。例えば、図４（ｂ）において、同図の部品Ｄ
の端子についてＥＸ ＰＯＲＴを指定すると、同図に示
すように該部品の端子が例えばポートＡとして外部イン
タフェースと接続可能となる。
ース方向を指定する。このパラメタの指定により、回路
図中の任意の部品を外部インタフェースと接続すること
ができる。例えば、図４（ｂ）において、同図の部品Ｄ
の端子についてＥＸ ＰＯＲＴを指定すると、同図に示
すように該部品の端子が例えばポートＡとして外部イン
タフェースと接続可能となる。
【００１５】ＥＸ ＩＮＳＴ 削除すべき部品の名前を指定する。このパラメタの指定
により、回路図中の任意の部品を削除することができ
る。例えば、図４（ｃ）において、部品ＤについてＥＸ
ＩＮＳＴを指定すると、部品Ｄが回路図から削除され
る。例えば、上記部品Ｄがコネクタの場合、該コネクタ
に接続されるネットを上記ＥＸ ＮＥＴパラメタにより
外部インタフェースと接続したのち、該コネクタを上記
ＥＸ ＩＮＳＴパラメタにより削除する。
により、回路図中の任意の部品を削除することができ
る。例えば、図４（ｃ）において、部品ＤについてＥＸ
ＩＮＳＴを指定すると、部品Ｄが回路図から削除され
る。例えば、上記部品Ｄがコネクタの場合、該コネクタ
に接続されるネットを上記ＥＸ ＮＥＴパラメタにより
外部インタフェースと接続したのち、該コネクタを上記
ＥＸ ＩＮＳＴパラメタにより削除する。
【００１６】図３に戻り、１４はインタフェース変更手
段であり、インタフェース変更手段１４はインタフェー
ス変更パラメタ１３−１に基づき、上記回路図１２−１
のネット、部品を外部インタフェースに接続できるよう
に変更するとともに、回路図１２−１の部品接続情報を
デジタル回路シミュレーション用ＣＡＤシステムに入力
できる形式に変換し、回路図１６−１を生成する。同様
に回路図１２−２〜１２−ｎについて、インタフェース
変更手段１４により回路図１６−２〜１６−ｎを生成す
る。
段であり、インタフェース変更手段１４はインタフェー
ス変更パラメタ１３−１に基づき、上記回路図１２−１
のネット、部品を外部インタフェースに接続できるよう
に変更するとともに、回路図１２−１の部品接続情報を
デジタル回路シミュレーション用ＣＡＤシステムに入力
できる形式に変換し、回路図１６−１を生成する。同様
に回路図１２−２〜１２−ｎについて、インタフェース
変更手段１４により回路図１６−２〜１６−ｎを生成す
る。
【００１７】１５はシミュレーション用ＴＯＰ回路図作
成手段であり、シミュレーション用ＴＯＰ回路図作成手
段１５は、インタフェース変更パラメタ１５−１〜１５
−ｎで指定される外部インタフェースと接続されるネッ
ト名に基づき、シミュレーション用ＴＯＰ回路図１７を
作成する。なお、シミュレーション用ＴＯＰ回路図は、
回路図１２−１〜１２−ｎの外部インタフェースの接続
関係を規定する回路図である。
成手段であり、シミュレーション用ＴＯＰ回路図作成手
段１５は、インタフェース変更パラメタ１５−１〜１５
−ｎで指定される外部インタフェースと接続されるネッ
ト名に基づき、シミュレーション用ＴＯＰ回路図１７を
作成する。なお、シミュレーション用ＴＯＰ回路図は、
回路図１２−１〜１２−ｎの外部インタフェースの接続
関係を規定する回路図である。
【００１８】以上のようにして、回路図１５−１〜１５
−ｎ、シミュレーション用ＴＯＰ回路図１７が作成され
ると、これらの回路図はデジタル回路シミュレーション
ＣＡＤシステム１８に与えられてコンパイルされ、回路
シミュレーション用の回路図が作成され、回路シミュレ
ーションが行われる。
−ｎ、シミュレーション用ＴＯＰ回路図１７が作成され
ると、これらの回路図はデジタル回路シミュレーション
ＣＡＤシステム１８に与えられてコンパイルされ、回路
シミュレーション用の回路図が作成され、回路シミュレ
ーションが行われる。
【００１９】次に、図５〜図７により上記図３に示した
システムを使用して回路シミュレーション用回路図を作
成する実施例について説明する。 （１）複数の回路図を結合した回路シミュレーション用
回路図の生成。 図５により、回路図１と回路図２を結
合して、回路シミュレーション用回路図を生成する場合
について説明する。同図において、回路図１は部品Ａ〜
Ｃとコネクタ１から構成され、また、回路図２は部品Ｄ
〜Ｆとコネクタ２から構成されており、回路図１，２上
では、コネクタ１，２は部品として扱われ、前記したよ
うに外部インタフェースを持たない。
システムを使用して回路シミュレーション用回路図を作
成する実施例について説明する。 （１）複数の回路図を結合した回路シミュレーション用
回路図の生成。 図５により、回路図１と回路図２を結
合して、回路シミュレーション用回路図を生成する場合
について説明する。同図において、回路図１は部品Ａ〜
Ｃとコネクタ１から構成され、また、回路図２は部品Ｄ
〜Ｆとコネクタ２から構成されており、回路図１，２上
では、コネクタ１，２は部品として扱われ、前記したよ
うに外部インタフェースを持たない。
【００２０】上記回路図１，２において、回路図１を外
部インタフェースを持つ回路図に変更するため、同図に
示すように、「ex net 」の「net1:out,netA 」によ
り、部品Ｂとコネクタ１間を接続するnet1のインタフェ
ース方向が出力であり、net1が外部のnetAに接続される
ことを指定する。同様に、「net2:out,netB 」により、
部品Ｃとコネクタ１間を接続するnet2が出力であり、外
部のnetBに接続されることを指定する。さらに、「ex
inst」により回路図１からコネクタ１を削除する。
部インタフェースを持つ回路図に変更するため、同図に
示すように、「ex net 」の「net1:out,netA 」によ
り、部品Ｂとコネクタ１間を接続するnet1のインタフェ
ース方向が出力であり、net1が外部のnetAに接続される
ことを指定する。同様に、「net2:out,netB 」により、
部品Ｃとコネクタ１間を接続するnet2が出力であり、外
部のnetBに接続されることを指定する。さらに、「ex
inst」により回路図１からコネクタ１を削除する。
【００２１】同様に回路図２について、「ex net 」に
より、部品Ｄとコネクタ２間を接続するnet3,net4 につ
いて、このネットが入力であり、外部のnetA，netBに接
続されることを指定する。さらに、「ex inst」により
回路図２からコネクタ２を削除する。上記インタフェー
ス変更パラメタを作成し、回路図１，２と上記パラメタ
を、前記図３に示したシステムに入力する。図３のイン
タフェース変更手段１４は上記インタフェース変更パラ
メタに基づき、上記回路図１，２のネットnet1〜4 を外
部インタフェースに接続できるように変更するととも
に、コネクタ１，２を削除し、さらに、回路図１，２を
デジタル回路シミュレーション用ＣＡＤシステムに入力
できる形式に変換し、図５に示す回路図１’，２’を生
成する。
より、部品Ｄとコネクタ２間を接続するnet3,net4 につ
いて、このネットが入力であり、外部のnetA，netBに接
続されることを指定する。さらに、「ex inst」により
回路図２からコネクタ２を削除する。上記インタフェー
ス変更パラメタを作成し、回路図１，２と上記パラメタ
を、前記図３に示したシステムに入力する。図３のイン
タフェース変更手段１４は上記インタフェース変更パラ
メタに基づき、上記回路図１，２のネットnet1〜4 を外
部インタフェースに接続できるように変更するととも
に、コネクタ１，２を削除し、さらに、回路図１，２を
デジタル回路シミュレーション用ＣＡＤシステムに入力
できる形式に変換し、図５に示す回路図１’，２’を生
成する。
【００２２】また、図３のシミュレーション用ＴＯＰ回
路図作成手段１５は、インタフェース変更パラメタで指
定される回路図１，２のネットnet1〜4 と外部のnetA,B
とを接続し図５に示す回路シミュレーション用ＴＯＰ回
路図を生成する。以上のようにして、回路図１’，２’
と、シミュレーション用ＴＯＰ回路図が作成されると、
図３に示したデジタル回路シミュレーションＣＡＤシス
テム１８は、２つの回路図１，２を結合した回路図につ
いて、回路シミュレーションを行う。
路図作成手段１５は、インタフェース変更パラメタで指
定される回路図１，２のネットnet1〜4 と外部のnetA,B
とを接続し図５に示す回路シミュレーション用ＴＯＰ回
路図を生成する。以上のようにして、回路図１’，２’
と、シミュレーション用ＴＯＰ回路図が作成されると、
図３に示したデジタル回路シミュレーションＣＡＤシス
テム１８は、２つの回路図１，２を結合した回路図につ
いて、回路シミュレーションを行う。
【００２３】（２）回路図中のＬＳＩのテストピンを制
御可能とした回路シミュレーション用回路図の生成。図
６により、ＬＳＩのテストピンを制御可能とした回路シ
ミュレーション用回路図の生成について説明する。同図
において、回路図１にはＬＳＩ１が搭載されており、回
路図１において、ＬＳＩ１のテストピンはＧＮＤに接続
されているものとする。上記回路図１において、回路図
１のＬＳＩのテストピンpin1を外部から制御できるよう
にするため、同図に示すように、「ex port」の「LSI1
pin1:in」により、ＬＳＩ１のpin1が外部インタフェー
スとなり、そのインタフェース方向は入力であることを
指定する。上記インタフェース変更パラメタを作成し、
回路図１と上記パラメタを、前記図３に示したシステム
に入力する。図３のインタフェース変更手段１４は上記
インタフェース変更パラメタに基づき、上記回路図１の
ＬＳＩ１のpin1を外部インタフェースに接続できるよう
に変更し、回路図１をデジタル回路シミュレーション用
ＣＡＤシステムに入力できる形式に変換し、図６に示す
回路図１’を生成する。
御可能とした回路シミュレーション用回路図の生成。図
６により、ＬＳＩのテストピンを制御可能とした回路シ
ミュレーション用回路図の生成について説明する。同図
において、回路図１にはＬＳＩ１が搭載されており、回
路図１において、ＬＳＩ１のテストピンはＧＮＤに接続
されているものとする。上記回路図１において、回路図
１のＬＳＩのテストピンpin1を外部から制御できるよう
にするため、同図に示すように、「ex port」の「LSI1
pin1:in」により、ＬＳＩ１のpin1が外部インタフェー
スとなり、そのインタフェース方向は入力であることを
指定する。上記インタフェース変更パラメタを作成し、
回路図１と上記パラメタを、前記図３に示したシステム
に入力する。図３のインタフェース変更手段１４は上記
インタフェース変更パラメタに基づき、上記回路図１の
ＬＳＩ１のpin1を外部インタフェースに接続できるよう
に変更し、回路図１をデジタル回路シミュレーション用
ＣＡＤシステムに入力できる形式に変換し、図６に示す
回路図１’を生成する。
【００２４】また、図３のシミュレーション用ＴＯＰ回
路図作成手段１５は、インタフェース変更パラメタで指
定される回路図１のpin1をテストピン制御回路に接続
し、図６に示す回路シミュレーション用ＴＯＰ回路図を
生成する。以上のようにして、回路図１’とシミュレー
ション用ＴＯＰ回路図が作成されると、図３に示したデ
ジタル回路シミュレーションＣＡＤシステム１８は、上
記回路図について、回路シミュレーションを行う。
路図作成手段１５は、インタフェース変更パラメタで指
定される回路図１のpin1をテストピン制御回路に接続
し、図６に示す回路シミュレーション用ＴＯＰ回路図を
生成する。以上のようにして、回路図１’とシミュレー
ション用ＴＯＰ回路図が作成されると、図３に示したデ
ジタル回路シミュレーションＣＡＤシステム１８は、上
記回路図について、回路シミュレーションを行う。
【００２５】（３）ＬＳＩ中の任意のネットの外部から
の制御。図７により、ＬＳＩ中の任意のネットを制御可
能とした回路シミュレーション用回路図の生成について
説明する。同図において、ＬＳＩ回路図１にはセルＡ〜
Ｃが設けられており、セルＡとセルＣ間がnet1で接続さ
れており、セルＡとセルＢ間がnet2で接続されている。
の制御。図７により、ＬＳＩ中の任意のネットを制御可
能とした回路シミュレーション用回路図の生成について
説明する。同図において、ＬＳＩ回路図１にはセルＡ〜
Ｃが設けられており、セルＡとセルＣ間がnet1で接続さ
れており、セルＡとセルＢ間がnet2で接続されている。
【００２６】上記ＬＳＩ回路図１において、net1とnet2
を外部から制御可能とするため、同図に示すように、
「ex net 」の「net1:in 」により、net1が外部インタ
フェースと接続され、そのインタフェース方向は入力で
あることを指定するとともに、「net2:in 」により、ne
t2が外部インタフェースと接続され、そのインタフェー
ス方向は入力であることを指定する。そして、ＬＳＩ回
路図１と上記パラメタを、前記図３に示したシステムに
入力する。
を外部から制御可能とするため、同図に示すように、
「ex net 」の「net1:in 」により、net1が外部インタ
フェースと接続され、そのインタフェース方向は入力で
あることを指定するとともに、「net2:in 」により、ne
t2が外部インタフェースと接続され、そのインタフェー
ス方向は入力であることを指定する。そして、ＬＳＩ回
路図１と上記パラメタを、前記図３に示したシステムに
入力する。
【００２７】図３のインタフェース変更手段１４は上記
インタフェース変更パラメタに基づき、上記ＬＳＩ回路
図１のnet1,net2 を外部インタフェースに接続できるよ
うに変更するとともに、ＬＳＩ回路図１をデジタル回路
シミュレーション用ＣＡＤシステムに入力できる形式に
変換し、図７に示すＬＳＩ回路図１’を生成する。ま
た、図３のシミュレーション用ＴＯＰ回路図作成手段１
５は、インタフェース変更パラメタで指定されるＬＳＩ
回路図１のnet1,net2 をＬＳＩテスト回路に接続し、図
７に示す回路シミュレーション用ＴＯＰ回路図を生成す
る。以上のようにして、回路図１’とシミュレーション
用ＴＯＰ回路図が作成されると、図３に示したデジタル
回路シミュレーションＣＡＤシステム１８は、上記回路
図について、回路シミュレーションを行う。
インタフェース変更パラメタに基づき、上記ＬＳＩ回路
図１のnet1,net2 を外部インタフェースに接続できるよ
うに変更するとともに、ＬＳＩ回路図１をデジタル回路
シミュレーション用ＣＡＤシステムに入力できる形式に
変換し、図７に示すＬＳＩ回路図１’を生成する。ま
た、図３のシミュレーション用ＴＯＰ回路図作成手段１
５は、インタフェース変更パラメタで指定されるＬＳＩ
回路図１のnet1,net2 をＬＳＩテスト回路に接続し、図
７に示す回路シミュレーション用ＴＯＰ回路図を生成す
る。以上のようにして、回路図１’とシミュレーション
用ＴＯＰ回路図が作成されると、図３に示したデジタル
回路シミュレーションＣＡＤシステム１８は、上記回路
図について、回路シミュレーションを行う。
【００２８】
【発明の効果】以上説明したように、本発明において
は、外部とのインタフェースが存在しない回路表現とな
っている単位回路について、外部インタフェースと接続
されるネット名、ポート名、部品名等を含むインタフェ
ース変更パラメタを指定して、該単位回路の回路要素接
続情報を外部インタフェースが存在するように変更する
と共にデジタル回路シミュレーション・システムに入力
可能な形式に変換し、また、上記インタフェース変更パ
ラメタに基づき、回路シミュレーション用回路間接続情
報を生成し、上記生成された回路要素接続情報５と回路
間接続情報６に基づき、上記単位回路を含むデジタル回
路のシミュレーションを行ようにしたので、以下の効果
を得ることができる。
は、外部とのインタフェースが存在しない回路表現とな
っている単位回路について、外部インタフェースと接続
されるネット名、ポート名、部品名等を含むインタフェ
ース変更パラメタを指定して、該単位回路の回路要素接
続情報を外部インタフェースが存在するように変更する
と共にデジタル回路シミュレーション・システムに入力
可能な形式に変換し、また、上記インタフェース変更パ
ラメタに基づき、回路シミュレーション用回路間接続情
報を生成し、上記生成された回路要素接続情報５と回路
間接続情報６に基づき、上記単位回路を含むデジタル回
路のシミュレーションを行ようにしたので、以下の効果
を得ることができる。
【００２９】（１）回路シミュレーション用の回路モデ
ルを別途用意することなく、プリント板設計用ＣＡＤシ
ステム等で使用される外部インタフェースを持たない単
位回路の回路接続情報を用いて、該単位回路を含むデジ
タル回路全体の回路シミュレーションを行うことができ
る。このため、同一の単位回路について２種類の回路要
素接続情報を用意する必要がなく、版数等の管理を容易
化することができる。また、回路シミュレーション用の
回路接続情報を作成する作業を無くすことができる。 （２）単位回路中の回路要素のテストピン、任意のネッ
ト等を外部から制御できるようになるので、シミュレー
ション・テストの幅を広げることができ、種々のテスト
をおこなうことが可能となる。
ルを別途用意することなく、プリント板設計用ＣＡＤシ
ステム等で使用される外部インタフェースを持たない単
位回路の回路接続情報を用いて、該単位回路を含むデジ
タル回路全体の回路シミュレーションを行うことができ
る。このため、同一の単位回路について２種類の回路要
素接続情報を用意する必要がなく、版数等の管理を容易
化することができる。また、回路シミュレーション用の
回路接続情報を作成する作業を無くすことができる。 （２）単位回路中の回路要素のテストピン、任意のネッ
ト等を外部から制御できるようになるので、シミュレー
ション・テストの幅を広げることができ、種々のテスト
をおこなうことが可能となる。
【図１】本発明の原理図である。
【図２】本発明のシミュレーション用回路モデルの生成
を説明する図である。
を説明する図である。
【図３】本発明の回路シミュレーション支援システムの
１実施例を示す図である。
１実施例を示す図である。
【図４】本発明の実施例のインタフェース変更パラメタ
を説明する図である。
を説明する図である。
【図５】複数の回路図を結合してシミュレーションする
場合を説明する図である。
場合を説明する図である。
【図６】回路図中のテストピンを制御する場合を説明す
る図である。
る図である。
【図７】ＬＳＩ内部の任意のネットを制御する場合を説
明する図である。
明する図である。
【図８】プリント板設計用ＣＡＤシステムで使用される
回路図を説明する図である。
回路図を説明する図である。
【図９】２種類の回路図を用意したときに生ずる問題点
を説明する図である。
を説明する図である。
１ 単位回路の回路要素接続情報 ２ インタフェース変更パラメタ指定
手段 ３，４ 変換手段 ５ 外部インタフェースを持つ回路要
素接続情報 ６ 回路シミュレーション用回路間接
続情報 ７ デジタル回路シミュレーション・
システム １１ 回路図設計ＣＡＤシステム １２−１〜１２−ｎ 回路図 １３−１〜１３−ｎ インタフェース変更パラメタ １４ インタフェース変更手段 １６−１〜１６−ｎ 回路図 １５ シミュレーション用ＴＯＰ回路図
作成手段 １７ シミュレーション用ＴＯＰ回路図 １８ デジタル回路シミュレーションＣ
ＡＤシステム
手段 ３，４ 変換手段 ５ 外部インタフェースを持つ回路要
素接続情報 ６ 回路シミュレーション用回路間接
続情報 ７ デジタル回路シミュレーション・
システム １１ 回路図設計ＣＡＤシステム １２−１〜１２−ｎ 回路図 １３−１〜１３−ｎ インタフェース変更パラメタ １４ インタフェース変更手段 １６−１〜１６−ｎ 回路図 １５ シミュレーション用ＴＯＰ回路図
作成手段 １７ シミュレーション用ＴＯＰ回路図 １８ デジタル回路シミュレーションＣ
ＡＤシステム
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 662 G06F 17/50 664
Claims (3)
- 【請求項１】 外部とのインタフェースが存在しない回
路表現となっている単位回路の回路要素接続情報から、
該単位回路を含むデジタル回路のシミュレーション用回
路モデルを生成する回路シミュレーション支援システム
であって、 上記単位回路について、外部インタフェースと接続され
るネット名、ポート名、部品名等を含むインタフェース
変更パラメタを指定するパラメタ指定手段と、上記単位
回路の回路要素接続情報と上記パラメタ指定手段により
指定されるインタフェース変更パラメタとに基づき、上
記回路要素接続情報を外部インタフェースが存在するよ
うに変更すると共に回路シミュレーション・システムに
入力可能な形式に変換して、回路シミュレーション用回
路要素接続情報を生成する手段と、 上記パラメタ指定手段により指定されるインタフェース
変更パラメタに基づき、第１の単位回路の外部インタフ
ェースと第２の単位回路の外部インタフェースとの間の
接続関係を規定する回路シミュレーション用回路間接続
情報を生成する手段とを備え、 上記回路シミュレーション用回路間接続情報により上記
第１の単位回路の回路シミュレーション用回路要素接続
情報と第２の単位回路の回路シミュレーション用回路要
素接続情報とを結合し、 上記生成された単位回路の回路シミュレーション用回路
要素接続情報と回路シミュレーション用回路間接続情報
に基づき、上記第１、第２の単位回路を含むデジタル回
路のシミュレーションを行うことを特徴とする回路シミ
ュレーション支援システム。 - 【請求項２】 上記インタフェース変更パラメタによ
り、(a) 外部インタフェースとなるべきネット名とイン
タフェース方向、および、外部インタフェースと接続さ
れるネット名、(b) 外部インタフェースとなるべき回路
要素の名前とポート名とインタフェース方向、および／
または、(c) 削除する回路要素の名前を指定することを
特徴とする請求項１の回路シミュレーション支援システ
ム。 - 【請求項３】 外部とのインタフェースが存在しない回
路表現となっている プリント板の回路要素接続情報か
ら、該プリント板を含むデジタル回路のシミュレーショ
ン用回路モデルを生成する回路シミュレーション支援シ
ステムであって、 上記プリント板について、外部インタフェースと接続さ
れるネット名、ポート名、部品名等を含むインタフェー
ス変更パラメタを指定するパラメタ指定手段と、 上記プリント板の回路要素接続情報と上記パラメタ指定
手段により指定されるインタフェース変更パラメタとに
基づき、上記回路要素接続情報を外部インタフェースが
存在するように変更すると共に回路シミュレーション・
システムに入力可能な形式に変換して、回路シミュレー
ション用回路要素接続情報を生成する手段と、 上記パラメタ指定手段により指定されるインタフェース
変更パラメタに基づき、第１のプリント板の外部インタ
フェースと第２のプリント板の外部インタフェース間の
接続関係を規定する回路シミュレーション用回路間接続
情報を生成する手段とを備え、 上記回路シミュレーション用回路間接続情報により上記
第１のプリント板の回路シミュレーション用回路要素接
続情報と第２のプリント板の回路シミュレーション用回
路要素接続情報とを結合し 、上記生成されたプリント板の回路シミュレーション用回
路要素接続情報と回路シミュレーション用回路間接続情
報に基づき、上記第１、第２のプリント板を含むデジタ
ル回路のシミュレーションを行う ことを特徴とする回路
シミュレーション支援システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05754496A JP3229193B2 (ja) | 1996-03-14 | 1996-03-14 | 回路シミュレーション支援システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05754496A JP3229193B2 (ja) | 1996-03-14 | 1996-03-14 | 回路シミュレーション支援システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09251474A JPH09251474A (ja) | 1997-09-22 |
| JP3229193B2 true JP3229193B2 (ja) | 2001-11-12 |
Family
ID=13058720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05754496A Expired - Fee Related JP3229193B2 (ja) | 1996-03-14 | 1996-03-14 | 回路シミュレーション支援システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3229193B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452358B1 (en) | 1999-06-01 | 2002-09-17 | Seiko Epson Corporation | Electronic apparatus and control method for electronic apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10360310B2 (en) | 2012-10-28 | 2019-07-23 | The Mathworks, Inc. | Self-testing graphical component algorithm specification |
| US10372841B2 (en) | 2012-10-28 | 2019-08-06 | The Mathworks, Inc. | Self-testing graphical component algorithm specification |
-
1996
- 1996-03-14 JP JP05754496A patent/JP3229193B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452358B1 (en) | 1999-06-01 | 2002-09-17 | Seiko Epson Corporation | Electronic apparatus and control method for electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09251474A (ja) | 1997-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027009B2 (ja) | 設計取り込みシステム | |
| US6026226A (en) | Local compilation in context within a design hierarchy | |
| US6212490B1 (en) | Hybrid circuit model simulator for accurate timing and noise analysis | |
| US20030028630A1 (en) | Method and system for processing topology data and geometry data of networks | |
| CN112949233A (zh) | Fpga芯片的自动化开发方法及装置、电子设备 | |
| TWI497330B (zh) | 用於確認與一通孔可定製積體電路之一設計相關聯的一組定製通孔之方法及確認一通孔可定製積體電路之一設計之時序及功能的方法 | |
| AU664599B2 (en) | Asic-prototyper | |
| JP4136495B2 (ja) | 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 | |
| JP3229193B2 (ja) | 回路シミュレーション支援システム | |
| JP4662235B2 (ja) | 論理シミュレーション装置およびその方法 | |
| US20050251377A1 (en) | Circuit and electromagnetic simulator system and method | |
| CN109885850B (zh) | 一种局部寄存器的生成方法及生成系统 | |
| US6912473B2 (en) | Method for verifying cross-sections | |
| JP2004013821A (ja) | 半導体集積回路設計方法および設計装置 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP2003150647A (ja) | ワイヤーハーネス製作用ｃａｄシステム及びプログラム | |
| JP3022433B2 (ja) | グループ等長配線システム | |
| CN112800124B (zh) | 基于接口控制文件的计算机辅助设计模型集成系统及方法 | |
| JP2002032427A (ja) | Ｌｓｉの接続検証装置、接続検証方法および接続検証プログラムを記録した媒体 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JP3302547B2 (ja) | 論理シミュレータにおけるテストベクタの作成方法およびシステム | |
| JP2830563B2 (ja) | 回路図作成装置 | |
| EP1179790A1 (en) | Electronic circuit design | |
| JP2000020562A (ja) | シミュレーションテストベンチ生成方法およびその生成装置 | |
| Gerber et al. | Specification of a technology portable logic cell library for RSFQ: An Automated Approach |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |