CN106020830A - 一种Allegro软件中自动删除unconnected via的方法 - Google Patents

一种Allegro软件中自动删除unconnected via的方法 Download PDF

Info

Publication number
CN106020830A
CN106020830A CN201610351097.XA CN201610351097A CN106020830A CN 106020830 A CN106020830 A CN 106020830A CN 201610351097 A CN201610351097 A CN 201610351097A CN 106020830 A CN106020830 A CN 106020830A
Authority
CN
China
Prior art keywords
allegro
software
under
unconnected
cadence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610351097.XA
Other languages
English (en)
Inventor
崔铭航
翟西斌
柯华英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Group Co Ltd
Original Assignee
Inspur Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Group Co Ltd filed Critical Inspur Group Co Ltd
Priority to CN201610351097.XA priority Critical patent/CN106020830A/zh
Publication of CN106020830A publication Critical patent/CN106020830A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • G06F8/34—Graphical or visual programming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

本发明公开了一种Allegro软件中自动删除unconnected via的方法，属于软件开发技术领域，一种Allegro软件中自动删除unconnected via的方法，其特征在于不需要定位每个unconnected via的坐标即可一次性删除所有无属性的via；修改软件的部分配置文件，以达到必须的运行环境，从而对设计的后台数据库进行修改；本发明不需要定位每个unconnected via的坐标即可一次性删除所有无属性的via。该方法方便快捷，保证正确性，能有效提高layout工作效率。

Description

一种Allegro软件中自动删除unconnected via的方法
技术领域
本发明涉及软件开发技术领域，具体地说是一种Allegro软件中自动删除unconnected via的方法。
背景技术
目前在电子业界有多款PCB设计软件，Allegro软件作为其中的一种，具有非常丰富而强大的功能。此软件使用独有的的数据形式存储设计文件，并且每份设计文件都有相应的独立数据库支撑。数据库中主要有两类信息：物理信息和逻辑信息。Allegro软件的各种功能操作，都是对这个数据库的编辑和操作。同样的情况，使用软件提供的扩展Skill接口，也可以对此数据库进行编辑操作，从而实现一些程序没有提供的功能，提高Layout工作的效率。
在使用Allegro软件进行PCB设计时，难免在布线时留下了一些没有属性的via，而这些无属性的via在PCB板中会成为一个个无用的天线，反而对其他相邻信号产生干扰及辐射。为防止这种没必要的危害出现，在输出Gerber之前要求删掉板内所有无属性的via。但Allegro软件现有功能最简便的方法是人为的通过生成Dangling Lines，via and Antenna报表来定位每个无属性的via的坐标，然后手动一个一个删除，从而浪费了大量时间。
发明内容
本发明的技术任务是提供一种Allegro软件中自动删除unconnected via的方法，不需要定位每个unconnected via的坐标即可一次性删除所有无属性的via。从而方便快捷，保证正确性，能有效提高layout工作效率。
本发明解决其技术问题所采用的技术方案是：
一种Allegro软件中自动删除unconnected via的方法，不需要定位每个unconnectedvia的坐标即可一次性删除所有无属性的via；
修改软件的部分配置文件，以达到必须的运行环境，从而对设计的后台数据库进行修改；
具体实现步骤如下：
1、首先修改Allegro软件的菜单栏文件，将其配置文件allegro.men放在Allegro安装路径下的\Cadence\SPB_16.5\share\pcb\text\cuimenus目录下；
2、修改Allegro安装路径下的Cadence\SPB_16.5\share\local\pcb\skill目录下的allegro.ilinit文件，在其中添加一行代码如下：load(“rm_nc_via.il”)该功能为skill的初始化文件；
3、将outline_shape_create.il文件放到Allegro安装路径下的Cadence\SPB_16.5\share\local\pcb\skill目录下；将写好的skill文件放到软件的调用目录下；
4、在菜单栏中执行Delete unconnected vias命令，即可实现此发明描述的功能。
进一步的，Allegro安装路径下的\Cadence\SPB_16.5\share\pcb\text\cuimenus目录存放allegro软件的菜单配置文件，通过修改代码可以修改软件的菜单界面。
进一步的，修改Allegro安装路径下的Cadence\SPB_16.5\share\local\pcb\skill目录下的allegro.ilinit文件，可以在软件启动时候自动载入skill程序，不用在软件中手动启用，可以直接输入命令调用。
本发明的一种Allegro软件中自动删除unconnected via的方法和现有技术相比，具有以下有益效果：
本发明通过Allegro软件的Skill接口，利用Allegro软件的专用语言实现自动创建特定宽度的板边铜，属于Allegro软件的二次开发；
本发明不需要定位每个unconnected via的坐标即可一次性删除所有无属性的via；
该方法方便快捷，保证正确性，能有效提高layout工作效率；
通过Allegro软件的Skill接口，利用Allegro软件的专用语言实现快速自动创建特定宽度的板边铜。
具体实施方式
下面结合具体实施方式对本发明作进一步说明。
本发明的一种Allegro软件中自动删除unconnected via的方法，一种Allegro软件中自动删除unconnected via的方法，不需要定位每个unconnected via的坐标即可一次性删除所有无属性的via；
修改软件的部分配置文件，以达到必须的运行环境，从而对设计的后台数据库进行修改；
具体实现步骤如下：
1、首先修改Allegro软件的菜单栏文件，将其配置文件allegro.men放在Allegro安装路径下的\Cadence\SPB_16.5\share\pcb\text\cuimenus目录下；Allegro安装路径下的\Cadence\SPB_16.5\share\pcb\text\cuimenus目录存放allegro软件的菜单配置文件，通过修改代码可以修改软件的菜单界面。
此步骤的部分分代码如下：
POPUP "&LayoutSkill"
BEGIN
POPUP "&Shape,Trace and Via"
BEGIN
MENUITEM " &Delete unconnected vias"， "rm_nc_via"
END
该部分为添加软件菜单的命令。第一个POPUP为一级菜单，第二个POPUP为二级菜单，然后MENUITEM为菜单中的显示命令。
2、修改Allegro安装路径下的Cadence\SPB_16.5\share\local\pcb\skill目录下的allegro.ilinit文件，在其中添加一行代码如下：load(“rm_nc_via.il”)该功能为skill的初始化文件；可以在软件启动时候自动载入skill程序，不用在软件中手动启用，可以直接输入命令调用。
3、将outline_shape_create.il文件放到Allegro安装路径下的Cadence\SPB_16.5\share\local\pcb\skill目录下；将写好的skill文件放到软件的调用目录下。
4、在菜单栏中执行Delete unconnected vias命令，即可实现此发明描述的功能。
功能核心部分源代码如下：
BEGIN
POPUP "&Check"
BEGIN
MENUITEM "via &clineseg no match user define",
MENUIREM "&Board size",
MENUITEM "&DRC walker",
MENUITEM " delete unconnected vias"，
END
axlCmdRegister("vias" 'copy vias)
(defun lcb_check vias (@optional (args ""))
prog( ()
;; Check for command line arguments
if(args != "" then
;; display help file
axlUIWPrint(nil "")
axlUIWPrint(nil " - Displaying INFO information. -")
cwidth_info_createInfo()
return()
); endif
;setSkillPath(buildString(append1(getSkillPath() "%CDSROOT%\pcbenv\skill")))
;sstatus(fullPrecision t) ;
load("pdi_vias.il") ;;Etch Visbility
load("replace_update_via.il") ;; Replace Vias or Pin
Padstack
load("replace_via.il") ;;Update a Via
load("rm_nc_via.il") ;;Delete Unconnected Vias
load("shape_push.il") ;; Copy Shap to another layer
load("show_library.il") ;;List symbol’s library path
load("unfixall.il") ;;Delete inherence fix
property
load("s1001.il") ;;Check text rotation
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。

Claims (3)

1.一种Allegro软件中自动删除unconnected via的方法，其特征在于不需要定位每个unconnected via的坐标即可一次性删除所有无属性的via；
修改软件的部分配置文件，以达到必须的运行环境，从而对设计的后台数据库进行修改；
具体实现步骤如下：
首先修改Allegro软件的菜单栏文件，将其配置文件allegro.men放在Allegro安装路径下的\Cadence\SPB_16.5\share\pcb\text\cuimenus目录下；
修改Allegro安装路径下的Cadence\SPB_16.5\share\local\pcb\skill目录下的allegro.ilinit文件；
将outline_shape_create.il文件放到Allegro安装路径下的Cadence\SPB_16.5\share\local\pcb\skill目录下；
在菜单栏中执行Delete unconnected vias命令，即可实现。
2.根据权利要求1所述的一种Allegro软件中自动删除unconnected via的方法，其特征在于Allegro安装路径下的\Cadence\SPB_16.5\share\pcb\text\cuimenus目录存放allegro软件的菜单配置文件，通过修改代码可以修改软件的菜单界面。
3.根据权利要求1所述的一种Allegro软件中自动删除unconnected via的方法，其特征在于修改Allegro安装路径下的Cadence\SPB_16.5\share\local\pcb\skill目录下的allegro.ilinit文件，可以在软件启动时候自动载入skill程序，不用在软件中手动启用，可以直接输入命令调用。
CN201610351097.XA 2016-05-25 2016-05-25 一种Allegro软件中自动删除unconnected via的方法 Pending CN106020830A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610351097.XA CN106020830A (zh) 2016-05-25 2016-05-25 一种Allegro软件中自动删除unconnected via的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610351097.XA CN106020830A (zh) 2016-05-25 2016-05-25 一种Allegro软件中自动删除unconnected via的方法

Publications (1)

Publication Number Publication Date
CN106020830A true CN106020830A (zh) 2016-10-12

Family

ID=57093323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610351097.XA Pending CN106020830A (zh) 2016-05-25 2016-05-25 一种Allegro软件中自动删除unconnected via的方法

Country Status (1)

Country Link
CN (1) CN106020830A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106775779A (zh) * 2017-02-10 2017-05-31 济南浪潮高新科技投资发展有限公司 一种Allegro软件中自动赋予via某net属性的方法
CN107256311A (zh) * 2017-06-12 2017-10-17 郑州云海信息技术有限公司 一种PCB设计中检查并删除dangling via的方法
CN107451328A (zh) * 2017-06-27 2017-12-08 北方电子研究院安徽有限公司 一种正确标记包含mim电容的版图线网的方法
CN107622175A (zh) * 2017-10-18 2018-01-23 济南浪潮高新科技投资发展有限公司 一种Allegro软件中自动定位90度走线的方法
CN108846198A (zh) * 2018-06-11 2018-11-20 山东超越数控电子股份有限公司 一种在Cadence软件中自动删除无效过孔的方法
CN109857453A (zh) * 2018-11-30 2019-06-07 济南浪潮高新科技投资发展有限公司 一种Allegro软件中自动复位文字的方法
CN110502848A (zh) * 2019-08-27 2019-11-26 京信通信系统（中国）有限公司 删除pcb设计图中背钻孔的方法、装置、设备和存储介质
CN111209717A (zh) * 2020-01-07 2020-05-29 深圳市一博科技股份有限公司 分别输出表底层器件坐标的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106775779A (zh) * 2017-02-10 2017-05-31 济南浪潮高新科技投资发展有限公司 一种Allegro软件中自动赋予via某net属性的方法
CN107256311A (zh) * 2017-06-12 2017-10-17 郑州云海信息技术有限公司 一种PCB设计中检查并删除dangling via的方法
CN107451328A (zh) * 2017-06-27 2017-12-08 北方电子研究院安徽有限公司 一种正确标记包含mim电容的版图线网的方法
CN107622175A (zh) * 2017-10-18 2018-01-23 济南浪潮高新科技投资发展有限公司 一种Allegro软件中自动定位90度走线的方法
CN108846198A (zh) * 2018-06-11 2018-11-20 山东超越数控电子股份有限公司 一种在Cadence软件中自动删除无效过孔的方法
CN109857453A (zh) * 2018-11-30 2019-06-07 济南浪潮高新科技投资发展有限公司 一种Allegro软件中自动复位文字的方法
CN110502848A (zh) * 2019-08-27 2019-11-26 京信通信系统（中国）有限公司 删除pcb设计图中背钻孔的方法、装置、设备和存储介质
CN110502848B (zh) * 2019-08-27 2023-09-01 京信网络系统股份有限公司 删除pcb设计图中背钻孔的方法、装置、设备和存储介质
CN111209717A (zh) * 2020-01-07 2020-05-29 深圳市一博科技股份有限公司 分别输出表底层器件坐标的方法
CN111209717B (zh) * 2020-01-07 2024-01-23 深圳市一博科技股份有限公司 分别输出表底层器件坐标的方法

Similar Documents

Publication Publication Date Title
CN106020830A (zh) 一种Allegro软件中自动删除unconnected via的方法
CN100543701C (zh) 一种实现嵌入式软件异常测试的方法及系统
CN107844299A (zh) 一种Web应用开发工具的实现方法
CN104462706A (zh) 一种allegro软件中自动创建特定宽度板边铜的方法
CN103309667B (zh) 安卓系统中定位ui控件及图片修改位置的方法
CN104461625A (zh) 一种热补丁实现方法和系统
CN105068815A (zh) 页面编辑器交互装置和方法
CN108536915B (zh) 一种印刷电路板pcb设计图中焊盘设计方法和装置
CN105700890A (zh) 一种自动删除PCB设计中悬空孔的Skill程序的实现方法
CN110209395B (zh) 一种将sql嵌入高级语言的方法、设备及介质
CN105426609A (zh) 一种自动删除pcb设计中悬空线的方法
CN109766139B (zh) 配置文件的配置方法及装置
CN102054217A (zh) 基于元模型的工具中的实体变形
CN102968511A (zh) 用于电路设计的线条处理方法和装置
CN110889257B (zh) Fpga电路验证生成网表的方法及电路逻辑验证平台
CN107085641A (zh) 一种Allegro软件中快速定位铜皮void的方法
CN109857455A (zh) 安装包打包方法、系统、设备及存储介质
CN106126800A (zh) 一种Allegro软件中自动复制属性铜到其他层面的方法
CN109614682B (zh) 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质
CN111273900A (zh) 基于gitlab实时代码共享的在线拖拽编码生成方法
CN106775779A (zh) 一种Allegro软件中自动赋予via某net属性的方法
CN105426635A (zh) 一种自动建立差分线伴随地孔的Skill程序实现方法
CN105677992A (zh) 一种allegro软件中自动删除dangling lines的方法
CN105224719A (zh) 一种实现同页零件快速归类的方法
US9323880B2 (en) Apparatus and method for file translation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161012