CN108846198A - 一种在Cadence软件中自动删除无效过孔的方法 - Google Patents

一种在Cadence软件中自动删除无效过孔的方法 Download PDF

Info

Publication number
CN108846198A
CN108846198A CN201810593168.6A CN201810593168A CN108846198A CN 108846198 A CN108846198 A CN 108846198A CN 201810593168 A CN201810593168 A CN 201810593168A CN 108846198 A CN108846198 A CN 108846198A
Authority
CN
China
Prior art keywords
skill
menu bar
via hole
software
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810593168.6A
Other languages
English (en)
Inventor
王增超
刘泽
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Chaoyue CNC Electronics Co Ltd
Original Assignee
Shandong Chaoyue CNC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Chaoyue CNC Electronics Co Ltd filed Critical Shandong Chaoyue CNC Electronics Co Ltd
Priority to CN201810593168.6A priority Critical patent/CN108846198A/zh
Publication of CN108846198A publication Critical patent/CN108846198A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种在Cadence软件中自动删除无效过孔的方法，该方法步骤如下：步骤1）修改Allegro软件的菜单栏，将Skill添加到菜单栏中；步骤2）修改目录下的文件，将所述的skill加入到调用序列中；步骤3）将文件放到目录下，在菜单栏中执行Delete Unconnected Via命令，就可以实现无效过孔的自动删除。本发明具有设计合理、使用方便、工作效率高等特点，由于在CadenceAllegro软件预留了Skill扩展程序加载接口，通过使用Allegro开发语言，使得PCB设计工程师可以在原软件基础上开发扩展功能，能快速的定位冗余过孔，不需要依据报表手工删除，依靠此Skill，Layout工程师可以快速的删除无效、冗余过孔，提高PCB设计工作的效率，有效降低PCB设计工程师的工作量。

Description

一种在Cadence软件中自动删除无效过孔的方法
技术领域
本发明涉及PCB Layout设计技术领域，具体地说是一种在Cadence软件中自动删除无效过孔的方法。
背景技术
在PCB Layout设计中，Layout工程师需要进行大量的布局布线工作，其中很容易产生冗余的操作，产生一些多余的过孔。这些冗余的过孔数据都会存在于设计文件中，不仅增大了数据文件的大小，而且还影响到整个设计文件数据库的准确性，严重的时候可能产生数据库错误，造成设计文件无法继续使用。
在设计文件交付生产之前，Layout工程师需要清除设计文件中所有的无效、无连接过孔，以降低PCB成品的短路风险。大型PCB在Layout设计时的工作量是相当巨大的，Layout作业的同时，不可避免的会有大量无效过孔产生，单纯依靠人工检查，时间消耗和工作量都非常庞大，而且结果往往不太理想。
Cadence软件作为知名的印制板设计工具，具有非常丰富而强大的功能。此软件使用一种特定的数据形式存储设计文件，并且每份设计文件都有相应的独立数据库支撑。数据库中主要有两类信息：物理信息和逻辑信息。
发明内容
本发明的技术任务是提供一种在Cadence软件中自动删除无效过孔的方法。
本发明的技术任务是按以下方式实现的：
一种在Cadence软件中自动删除无效过孔的方法，该方法步骤如下：
步骤1）修改Allegro软件的菜单栏，将Skill添加到菜单栏中；
步骤2）修改目录下的文件，将所述的 skill加入到调用序列中；
步骤3）将文件放到目录下，在菜单栏中执行Delete Unconnected Via命令，就可以实现无效过孔的自动删除。
所述的步骤1）中配置文件allegro.men的路径为C:\Cadence\SPB_16.6\share\pcb\text\cuimenus。
所述的配置文件allegro.men中相应位置添加作用为在菜单栏中添加相应的项目的代码。
所述的步骤1）中修改完菜单栏后，Check工具栏里增加Delete Unconnected Via一项。
所述的步骤2）中目录为C:\Cadence\SPB_16.6\share\local\pcb\skill。
所述的步骤2）中目录下的文件为allegro.ilinit文件。
所述的步骤3）中文件为rm_nc_via.il。
所述的步骤3）中目录为C:\Cadence\SPB_16.6\share\local\pcb\skill。
本发明的一种在Cadence软件中自动删除无效过孔的方法和现有技术相比，具有设计合理、使用方便、工作效率高等特点，由于在CadenceAllegro软件预留了Skill扩展程序加载接口，通过使用Allegro开发语言，使得PCB设计工程师可以在原软件基础上开发扩展功能，能快速的定位冗余过孔，不需要依据报表手工删除，依靠此Skill，Layout工程师可以快速的删除无效、冗余过孔，提高PCB设计工作的效率，有效降低PCB设计工程师的工作量。
具体实施方式
实施例1：
一种在Cadence软件中自动删除无效过孔的方法，该方法步骤如下：
步骤1）修改Allegro软件的菜单栏，将Skill添加到菜单栏中；
步骤2）修改目录下的文件，将所述的 skill加入到调用序列中；
步骤3）将文件放到目录下，在菜单栏中执行Delete Unconnected Via命令，就可以实现无效过孔的自动删除。
实施例2：
一种在Cadence软件中自动删除无效过孔的方法，该方法步骤如下：
步骤1）修改Allegro软件的菜单栏，将Skill添加到菜单栏中；配置文件allegro.men的路径为C:\Cadence\SPB_16.6\share\pcb\text\cuimenus。
步骤2）修改目录C:\Cadence\SPB_16.6\share\local\pcb\skill下的allegro.ilinit文件，将所述的 skill加入到调用序列中；
步骤3）将rm_nc_via.il文件放到目录C:\Cadence\SPB_16.6\share\local\pcb\skill下，在菜单栏中执行Delete Unconnected Via命令，就可以实现无效过孔的自动删除。
实施例3：
一种在Cadence软件中自动删除无效过孔的方法，该方法步骤如下：
步骤1）修改Allegro软件的菜单栏，将Skill添加到菜单栏中；配置文件allegro.men的路径为C:\Cadence\SPB_16.6\share\pcb\text\cuimenus；所述的配置文件allegro.men中相应位置添加作用为在菜单栏中添加相应的项目的代码；修改完菜单栏后，Check工具栏里增加Delete Unconnected Via一项；
步骤2）修改目录C:\Cadence\SPB_16.6\share\local\pcb\skill下的allegro.ilinit文件，将所述的 skill加入到调用序列中；
步骤3）将rm_nc_via.il文件放到目录C:\Cadence\SPB_16.6\share\local\pcb\skill下，在菜单栏中执行Delete Unconnected Via命令，就可以实现无效过孔的自动删除。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的几种具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。

Claims (8)

1.一种在Cadence软件中自动删除无效过孔的方法，其特征在于，该方法步骤如下：
步骤1）修改Allegro软件的菜单栏，将Skill添加到菜单栏中；
步骤2）修改目录下的文件，将所述的 skill加入到调用序列中；
步骤3）将文件放到目录下，在菜单栏中执行Delete Unconnected Via命令，就可以实现无效过孔的自动删除。
2.根据权利要求1所述的方法，其特征在于，所述的步骤1）中配置文件allegro.men的路径为C:\Cadence\SPB_16.6\share\pcb\text\cuimenus。
3.根据权利要求2所述的方法，其特征在于，所述的配置文件allegro.men中相应位置添加作用为在菜单栏中添加相应的项目的代码。
4.根据权利要求1所述的方法，其特征在于，所述的步骤1）中修改完菜单栏后，Check工具栏里增加Delete Unconnected Via一项。
5.根据权利要求1所述的方法，其特征在于，所述的步骤2）中目录为C:\Cadence\SPB_16.6\share\local\pcb\skill。
6.根据权利要求1所述的方法，其特征在于，所述的步骤2）中目录下的文件为allegro.ilinit文件。
7.根据权利要求1所述的方法，其特征在于，所述的步骤3）中文件为rm_nc_via.il。
8.根据权利要求1所述的方法，其特征在于，所述的步骤3）中目录为C:\Cadence\SPB_16.6\share\local\pcb\skill。
CN201810593168.6A 2018-06-11 2018-06-11 一种在Cadence软件中自动删除无效过孔的方法 Pending CN108846198A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810593168.6A CN108846198A (zh) 2018-06-11 2018-06-11 一种在Cadence软件中自动删除无效过孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810593168.6A CN108846198A (zh) 2018-06-11 2018-06-11 一种在Cadence软件中自动删除无效过孔的方法

Publications (1)

Publication Number Publication Date
CN108846198A true CN108846198A (zh) 2018-11-20

Family

ID=64210808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810593168.6A Pending CN108846198A (zh) 2018-06-11 2018-06-11 一种在Cadence软件中自动删除无效过孔的方法

Country Status (1)

Country Link
CN (1) CN108846198A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110502848A (zh) * 2019-08-27 2019-11-26 京信通信系统（中国）有限公司 删除pcb设计图中背钻孔的方法、装置、设备和存储介质
CN114501811A (zh) * 2022-01-20 2022-05-13 苏州浪潮智能科技有限公司 一种自动调校pcb过孔与焊盘信号同步的方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8949203B1 (en) * 2012-01-11 2015-02-03 Cadence Design Systems, Inc. Verification of design libraries and databases
CN106020830A (zh) * 2016-05-25 2016-10-12 浪潮集团有限公司 一种Allegro软件中自动删除unconnected via的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8949203B1 (en) * 2012-01-11 2015-02-03 Cadence Design Systems, Inc. Verification of design libraries and databases
CN106020830A (zh) * 2016-05-25 2016-10-12 浪潮集团有限公司 一种Allegro软件中自动删除unconnected via的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110502848A (zh) * 2019-08-27 2019-11-26 京信通信系统（中国）有限公司 删除pcb设计图中背钻孔的方法、装置、设备和存储介质
CN110502848B (zh) * 2019-08-27 2023-09-01 京信网络系统股份有限公司 删除pcb设计图中背钻孔的方法、装置、设备和存储介质
CN114501811A (zh) * 2022-01-20 2022-05-13 苏州浪潮智能科技有限公司 一种自动调校pcb过孔与焊盘信号同步的方法及装置
CN114501811B (zh) * 2022-01-20 2023-08-15 浪潮(山东)计算机科技有限公司 一种自动调校pcb过孔与焊盘信号同步的方法及装置

Similar Documents

Publication Publication Date Title
CN106293664A (zh) 代码生成方法及装置
US9251299B1 (en) Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs
JP5235357B2 (ja) データ・セットを複製し、マスタ・データ・セットと同期させる方法およびプログラム
US8595662B1 (en) Methods, systems, and articles of manufacture for implementing a physical design of an electronic circuit with automatic snapping
CN104063325A (zh) 一种针对嵌入式软件的测试用例自动化生成装置及其方法
JP2000148461A (ja) ソフトウェアモデル及び既存のソ―スコ―ドを同期化させる方法及びその装置
CN107203658B (zh) 一种基于cad和pdm的船舶系统原理图快速设计方法
CN107368346A (zh) 一种基于元数据和脚本引擎的代码生成方法及装置
CN102665231B (zh) 一种lte系统自动生成参数配置文件的方法
US7590963B2 (en) Integrating multiple electronic design applications
CN110222381B (zh) 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端
CN109325730A (zh) 一种支持直接将bom导入生产系统的方法
CN105700890A (zh) 一种自动删除PCB设计中悬空孔的Skill程序的实现方法
CN108846198A (zh) 一种在Cadence软件中自动删除无效过孔的方法
CN106126564A (zh) 一种基于动态模板语言渲染的方法
CN101174237A (zh) 一种自动化测试方法、系统及一种测试设备
CN101201833A (zh) Pdf文档数据填充系统及方法
CN1983288A (zh) 验证操作支持系统及其方法
CN107291600A (zh) 一种日志的记录方法和装置
US7904856B2 (en) Arrangement handling commands as control system behaviors and data system behaviors
CN107145689A (zh) 一种pcb设计中检查文字方向的方法
CN105426635A (zh) 一种自动建立差分线伴随地孔的Skill程序实现方法
CN103593188A (zh) 一种用于仪器所见即所得菜单的管理系统及管理方法
JP5747698B2 (ja) 要件管理支援装置
CN105447215B (zh) 数字电路设计方法及相关的系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181120