JP5020048B2 - プリント基板間電気的接続チェックシステム - Google Patents
プリント基板間電気的接続チェックシステム Download PDFInfo
- Publication number
- JP5020048B2 JP5020048B2 JP2007320130A JP2007320130A JP5020048B2 JP 5020048 B2 JP5020048 B2 JP 5020048B2 JP 2007320130 A JP2007320130 A JP 2007320130A JP 2007320130 A JP2007320130 A JP 2007320130A JP 5020048 B2 JP5020048 B2 JP 5020048B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- information
- check
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
図2は本発明の一実施形態にかかるプリント基板間電気的接続チェックシステムの構成例を示す図である。
図7は実施形態の処理例を示すフローチャートである。
(1)各担当者の責任範囲に基づき、必要な範囲のみをチェック対象とする。
(2)同一担当者によるプリント基板であっても、設計の進み具合に応じて必要な範囲のみをチェック対象とする。
の二つのケースが考えられる。
・プリント基板とプリント基板の接続
ユーザにより選択されたプリント基板に対して、各プリント基板のコネクタに着目し、ハーネスケーブル情報を用いて、そのコネクタにハーネスケーブルで接続される相手先のコネクタを特定し、コネクタ同士を接続し、別々だった各プリント基板の回路内の信号線を同一信号線(信号系統線)としてまとめる。
・新たな回路構成の再構築
まとめた信号系統線を電子部品のピンに接続されている箇所まで全て辿り、辿り着いた電子部品のピンの情報(部品名称、ピン番号、供給電圧、トレラント値、Hi−z状態(ピンが高インピーダンス状態となる機能があるか否か)、内蔵プルアップ抵抗の有無、内蔵プルダウン抵抗の有無)と、信号線の途中にあるプルアップ抵抗(抵抗値、供給電圧)、プルダウン抵抗(抵抗値、供給電圧)、ダンピング抵抗(抵抗値)、コンデンサ(容量値)を全て取得する。
(1)チェック対象のプリント基板PCB−Aより、図3のプリント基板情報321からPCB−ID:PCB001を得る。
(2)図3の回路接続情報322から、プリント基板PCB−A(PCB−ID:PCB001)のコネクタCN104の1ピンに着目し、その信号−IDはS009であることから、同じ信号−IDの部品−ID:B002、部品アドレスR5に接続されていることがわかる。
(3)抵抗R5の信号−IDはS013であることから、同じ信号−IDの部品−ID:B004、部品アドレスIC10に接続されることがわかる。ここで信号は電子部品で終端されるため、その先の探索は行なわない。
(4)図4のハーネスケーブル情報325から、プリント基板PCB−A(PCB−ID:PCB001)のコネクタCN104の1ピンはプリント基板PCB−B(PCB−ID:PCB002)のコネクタCN202の1ピンに接続されることがわかる。
(5)図3の回路接続情報322から、その信号−IDはS001であることから、同じ信号−IDの部品−ID:B001、部品アドレスCN204の1ピンに接続されることがわかる。
(6)図4のハーネスケーブル情報325から、プリント基板PCB−B(PCB−ID:PCB002)のコネクタCN204の1ピンはプリント基板PCB−C(PCB−ID:PCB003)のコネクタCN302の1ピンに接続されることがわかる。
(7)図3の回路接続情報322から、その信号−IDはS001であることから、同じ信号−IDの、部品−ID:B005、部品アドレスIC20の4ピンと、部品−ID:B006、部品アドレスR4と、部品−ID:B007、部品アドレスC4とに接続されることがわかる。ここで信号は電子部品で終端されるため、その先の探索は行なわない。
(8)図3の回路接続情報322から、部品−ID:B006、部品アドレスR1の抵抗は、信号−IDS002により5Vの電源に接続されることがわかる。
(9)図3の回路接続情報322から、部品−ID:B007、部品アドレスC1のコンデンサは、信号−IDS003により接地ラインに接続されることがわかる。
(10)上記の探索で特定した部品につき、図3の部品情報324を参照して、プルアップ抵抗の抵抗値、供給電圧、コンデンサの容量、ダンピング抵抗の抵抗値、IC部品の名称、ピン番号、供給電圧、トレラント値等の情報を取得し、信号系統線情報として出力する。
(11)上記の処理をチェック対象となるプリント基板のコネクタ(ユーザにより除外されたものを除く)の全てのピンについて行う。
・どのプリント基板とプリント基板の間のチェックは実施して、どこが未実施なのか?
・チェックを実施した結果、エラーは有ったのか?無かったのか?対応は済んだのか?
・回路図でチェックしたのか?仕様書情報でチェックしたのか?
といった事項を明確にすることができ、チェック未実施の作業漏れ、結果の確認漏れ等を防ぐことができる。
以上説明したように、本発明の実施形態によれば、次のような利点がある。
(1)各プリント基板の回路情報とプリント基板間を接続するハーネスケーブルの情報から新たな接続部分のみの回路構成を構築し直し、その回路構成に対して電気的ルールチェックを実施しているので、今まで確認できなかったプリント基板間にまたがる電気的な接続不具合を回路図入力段階で発見することができる。
(2)実施者の責任に応じてルールチェックの対象範囲を選択し、選択した範囲のみの回路構成を構築し直して、その回路構成に対して電気的ルールチェックを実施しているので、設計スケジュールの違いから関連する全てのプリント基板の回路図が完成していなくても、完成した範囲のプリント基板間から順次、電気的ルールチェックを実施することができる。
(3)回路図の元になる設計仕様書から電気的な仕様を抽出し、その電気的な仕様から回路構成を構築し直して、その回路構成に対して電気的ルールチェックを実施しているので、回路図無しの状態でも電気的ルールチェックを実施することができる。
(4)製品に必要なプリント基板とそのプリント基板間の接続関係と、プリント基板とプリント基板の接続部分の電気的ルールのチェック実施の有無と結果の可否を管理し、チェック未実施およびチェック結果否の接続部分を明らかにしているので、チェック未実施の作業漏れ、結果否の確認漏れ等を防ぐことができる。
2 記憶デバイス
3 記憶領域
31 制御プログラム
32 各種情報
321 プリント基板情報
322 回路接続情報
323 信号情報
324 部品情報
325 ハーネスケーブル情報
326 仕様書情報
327 電気的接続チェック結果情報
4 情報処理デバイス
401 対ユーザ入出力制御部
402 プリント基板選択部
403 ハーネスケーブル情報取得部
404 コネクタ接続情報生成部
405 チェック対象部分選択部
406 信号系統線情報生成部
407 仕様書情報取得/解析/信号系統線情報生成部
408 信号系統線情報統合部
409 電気的接続チェック実行部
410 電気的接続チェック結果記録表示部
421 コネクタ接続情報
422、422a、422b 信号系統線情報
5 モニタ
6 キーボード
7 マウス
Claims (5)
- プリント基板の回路図設計で電気的ルールをチェックするにあたり、製品を構成するプリント基板群からチェックの対象となるプリント基板を選択する手段と、
各プリント基板を接続するハーネスケーブルの情報を取り込む手段と、
チェック実施者の責任範囲に応じたルールチェックの対象範囲を選択する手段と、
プリント基板と他のプリント基板の接続部分の情報を抜き出して、選択されたルールチェックの対象範囲のみの新たな回路構成を構築し直す手段と、
構築し直した回路構成に電気的ルールチェックを実行する手段と
を備え、
単一のプリント基板内だけではなく、接続先の他のプリント基板までを含めた範囲の電気的ルールチェックを行うとともに、ルールチェックの対象範囲を可変にする
ことを特徴とするプリント基板間電気的接続チェックシステム。 - 請求項1に記載のプリント基板間電気的接続チェックシステムにおいて、
回路図の元になる設計仕様書から電気的な仕様を作成する手段と、
その電気的な仕様から回路構成を構築し直す手段と
を備え、
回路図無しの状態でも電気的ルールチェックを実施可能とする
ことを特徴とするプリント基板間電気的接続チェックシステム。 - 請求項1または2のいずれか一項に記載のプリント基板間電気的接続チェックシステムにおいて、
製品に必要なプリント基板とそのプリント基板間の接続関係を管理する手段と、
プリント基板間の接続部分の電気的ルールのチェック実施の有無と結果の可否を管理する手段と、
チェック未実施およびチェック結果否の接続部分を明らかにする手段と
を備え、
チェック未実施の作業漏れ、結果否の確認漏れを防ぐ
ことを特徴とするプリント基板間電気的接続チェックシステム。 - プリント基板間電気的接続チェックシステムのプリント基板選択部が、プリント基板の回路図設計で電気的ルールをチェックするにあたり、製品を構成するプリント基板群からチェックの対象となるプリント基板を選択する工程と、
前記プリント基板間電気的接続チェックシステムのハーネスケーブル情報取得部が、各プリント基板を接続するハーネスケーブルの情報を取り込む工程と、
前記プリント基板間電気的接続チェックシステムのチェック対象部分選択部が、チェック実施者の責任範囲に応じたルールチェックの対象範囲を選択する手段と、
前記プリント基板間電気的接続チェックシステムの信号系統線情報生成部が、プリント基板と他のプリント基板の接続部分の情報を抜き出して、選択されたルールチェックの対象範囲のみの新たな回路構成を構築し直す工程と、
前記プリント基板間電気的接続チェックシステムの電気的接続チェック実行部が、構築し直した回路構成に電気的ルールチェックを実行する工程と
を備え、
単一のプリント基板内だけではなく、接続先の他のプリント基板までを含めた範囲の電気的ルールチェックを行うとともに、ルールチェックの対象範囲を可変にする
ことを特徴とするプリント基板間電気的接続チェック方法。 - システムを構成するコンピュータを、
プリント基板の回路図設計で電気的ルールをチェックするにあたり、製品を構成するプリント基板群からチェックの対象となるプリント基板を選択する手段、
各プリント基板を接続するハーネスケーブルの情報を取り込む手段、
チェック実施者の責任範囲に応じたルールチェックの対象範囲を選択する手段、
プリント基板と他のプリント基板の接続部分の情報を抜き出して、選択されたルールチェックの対象範囲のみの新たな回路構成を構築し直す手段、
構築し直した回路構成に電気的ルールチェックを実行する手段
として機能させ、
単一のプリント基板内だけではなく、接続先の他のプリント基板までを含めた範囲の電気的ルールチェックを行うとともにルールチェックの対象範囲を可変にする
ことを特徴とするプリント基板間電気的接続チェック制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007320130A JP5020048B2 (ja) | 2007-12-11 | 2007-12-11 | プリント基板間電気的接続チェックシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007320130A JP5020048B2 (ja) | 2007-12-11 | 2007-12-11 | プリント基板間電気的接続チェックシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009146003A JP2009146003A (ja) | 2009-07-02 |
JP5020048B2 true JP5020048B2 (ja) | 2012-09-05 |
Family
ID=40916570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007320130A Active JP5020048B2 (ja) | 2007-12-11 | 2007-12-11 | プリント基板間電気的接続チェックシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5020048B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5233933B2 (ja) * | 2009-09-15 | 2013-07-10 | 株式会社リコー | 回路設計支援システム、回路設計支援方法及び回路設計支援プログラム |
JP5182973B1 (ja) * | 2011-10-19 | 2013-04-17 | 三菱航空機株式会社 | 配線の接続確認システム |
JP6205970B2 (ja) * | 2013-08-20 | 2017-10-04 | 株式会社リコー | 回路デザイン電気的チェックシステム |
JP6322928B2 (ja) * | 2013-08-20 | 2018-05-16 | 株式会社リコー | 回路デザイン電気的チェックシステムおよびプログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612469A (ja) * | 1992-06-25 | 1994-01-21 | Oki Electric Ind Co Ltd | ファンアウトチェック装置 |
JPH0869486A (ja) * | 1994-08-30 | 1996-03-12 | Fuji Xerox Co Ltd | コネクタ情報確認装置 |
JP3031311B2 (ja) * | 1997-08-26 | 2000-04-10 | 日本電気株式会社 | プリント基板cadシステム |
JP2001325315A (ja) * | 2000-05-16 | 2001-11-22 | Fujitsu Ltd | マルチpcb間接続設計支援装置 |
JP2006072759A (ja) * | 2004-09-02 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 配線基板設計支援装置、及び配線基板設計方法 |
JP4472562B2 (ja) * | 2005-03-11 | 2010-06-02 | 株式会社図研 | プリント基板の設計方法、プリント基板の設計システム、プログラムおよびコンピューター読み取り可能な記録媒体 |
JP2006350451A (ja) * | 2005-06-13 | 2006-12-28 | Sharp Corp | 回路設計支援装置、および回路設計支援方法 |
JP4589207B2 (ja) * | 2005-09-08 | 2010-12-01 | 株式会社リコー | 回路デザイン電気的チェックシステム |
JP4633666B2 (ja) * | 2006-03-30 | 2011-02-16 | 富士通株式会社 | 基板設計支援装置及び基板設計支援プログラム |
-
2007
- 2007-12-11 JP JP2007320130A patent/JP5020048B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009146003A (ja) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7103434B2 (en) | PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems | |
US8201136B2 (en) | CAD apparatus, method, and computer product for designing printed circuit board | |
US7444612B2 (en) | Apparatus, method and program for supporting designing of integrated circuit using a common format | |
US20060259891A1 (en) | System and method of generating an auto-wiring script | |
US20070124709A1 (en) | Method and system for design rule checking for an SiP device | |
JP5020048B2 (ja) | プリント基板間電気的接続チェックシステム | |
US8347256B2 (en) | System and method of assisting circuit design | |
DE102010037566A1 (de) | Systeme und Verfahren zur Generierung von Hardwarebeschreibungssprache (Hardware Description Language - HDL) für Kundenspezifische Leiterplatten | |
CN101364174B (zh) | 印刷电路板测试文件生成系统及方法 | |
Lee et al. | Virtualwire: Supporting rapid prototyping with instant reconfigurations of wires in breadboarded circuits | |
CN113705143A (zh) | 一种自动化仿真系统和自动化仿真方法 | |
JP2006085576A (ja) | 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム | |
JP2007094506A (ja) | 回路検証システムと方法、及びプログラム | |
CN103310033B (zh) | 编辑系统和编辑方法 | |
JP4648194B2 (ja) | プリント基板設計指示支援方法およびその装置 | |
JP2010175459A (ja) | 診断装置、診断方法および試験装置 | |
US11270056B2 (en) | Method and apparatus for verifying electronic circuits | |
JP6047900B2 (ja) | 検証装置、検証方法、検証プログラム | |
JP2004178170A (ja) | 設計製造データ管理システム及びプログラム | |
JP5107106B2 (ja) | 検証装置及び検証方法 | |
CN104462681B (zh) | 辅助干涉检查的方法 | |
JP7355462B1 (ja) | 回路設計装置、回路設計方法、及び、プログラム | |
US11036909B1 (en) | Method and apparatus for designing multi-board electrical and electronic circuits | |
JP5456574B2 (ja) | 基板検査システム | |
JP5014215B2 (ja) | 検証装置及び検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5020048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |