CN100440227C - 印刷布线板设计方法、印刷布线板设计设备及cad系统 - Google Patents

印刷布线板设计方法、印刷布线板设计设备及cad系统 Download PDF

Info

Publication number
CN100440227C
CN100440227C CNB2005800002453A CN200580000245A CN100440227C CN 100440227 C CN100440227 C CN 100440227C CN B2005800002453 A CNB2005800002453 A CN B2005800002453A CN 200580000245 A CN200580000245 A CN 200580000245A CN 100440227 C CN100440227 C CN 100440227C
Authority
CN
China
Prior art keywords
emc
design
place
route
principle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800002453A
Other languages
English (en)
Other versions
CN1771500A (zh
Inventor
三村详一
房安浩嗣
入来院美代子
滨田清司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1771500A publication Critical patent/CN1771500A/zh
Application granted granted Critical
Publication of CN100440227C publication Critical patent/CN100440227C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种印刷布线板设计方法，包括步骤：根据关于电路板的安装表面的电路信息来设计电路元件的布局和布线；从安装表面排除电路元件的布局区域和布线区域，来计算可以放置EMC元件并且可以布线的EMC元件布局和布线可能区域；以及根据EMC设计原则，从计算出的EMC元件布局和布线可能区域中，计算EMC元件的布局和布线范围，从而提供一种印刷布线板设计方法，其中可以实现针对新的旁路电容器等的布局和布线，并且可以将满足出自设计原则的限制项的区域作为新的输入可能区域在CAD屏幕上显示。

Description

印刷布线板设计方法、印刷布线板设计设备及CAD系统
技术领域
本发明涉及一种用于设计印刷布线板的CAD系统、印刷布线板设计方法、印刷布线板设计设备、以及适用于CAD系统的EMC设计方法和设备。
背景技术
近几年电子设备得到了小尺寸、高性能和数字化的发展，其导致了不必要的辐射噪声，对其它电子设备施加了由该电子设备辐射出的电磁波，越来越需要减少辐射噪声的措施，其中因为采取的措施与小型化之间的折中关系，每年，EMC设计在技术上越来越难以应付。
已经研究了各种噪声减少设计：例如在易于成为产生不必要的辐射噪声源的数字电路板上使用电感性元件和电容性元件的IC电源线高频绝缘，以及带状结构的信号线。
具体地，因为插入到电源端子和数字IC的接地端子之间的旁路电容器不只是通过利用积累电荷来补充该变化，使伴随IC开关操作而产生的电源电压的高频变化稳定，还将高频成分反馈到IC的接地端子，从而起到了限制IC附近的高频噪声的作用，插入的旁路电容被广泛地认为是在减少电路板的不必要的辐射噪声中最基本而且最重要的装置，因此提出了关于布线板设计设备的建议，使用用于放置旁路电容器和布线的各种方案和工具。
例如，关于自动布局的建议，专利文献1中提出的布线设备中，电路板被划分为多个布线区域，并且不仅在区域上对现有的元件和线路的密度进行均衡，使两者之间平衡，而且还实现了最短线路长度，此外，在专利文献2中提出了关于自动布局方案的建议，其中使元件和线路的投射面积最小化。
然而，设计设备尤其不足以减少电路板的不必要的辐射噪声。原因是在实际的电路板设计中，除了IC和旁路电容之间的距离和为了降低EMC而缩减EMC的布线长度之外，还需要考虑多个设计项目，例如IC的操作频率、布线层或线路的厚度和电容器的电容特性。
因此，根据通过组织要考虑的项目而获得的设计原则来仔细检查设计数据是必不可少的工作，这是很困难的并且极其耗时的，导致不能够在有限的设计时间内实现充分的EMC设计的问题。
设计出一种方法作为改善这种问题的措施，其中对于输入到用于印刷布线板设计的CAD系统中的关于旁路电容器的布局和布线数据进行实时检查，并且如果数据落在可允许的范围之外，在屏幕上显示警告消息，督促设计者改善设计，从而将CAD数据限定在由设计原则所定义的可允许范围内。例如，图11是示出了根据传统方法的CAD上的设计流程的说明图，其中设计者将暂时执行布局和布线的设计数据与设计原则DB以及元件特性DB进行比较，从而执行通过/失败确定，并且如果确定是失败的，在屏幕上显示警告消息。
专利文献1.JP-A No.05-205011
专利文献2.JP-A No.2000-67089
专利文献3.JP-A No.2001-125943
专利文献4.JP-A No.2002-16337
发明内容
本发明所解决的问题
然而，该方法具有困难，例如，因为由个人在遵守设计原则的一定范围内，随机地确定旁路电容器的布局位置和布线路径，从而执行旁路电容器的布局位置和布线路径的最佳设计，这导致了在EMC的减少程度根据布局位置和布线路径而不同的情况下，EMC的设计质量根据图样设计者的能力而不同。
即，因为在传统方法中，旁路电容器等的布局位置和布线路径是由个人在遵守设计原则的一定范围内随机确定的，出现了EMC设计质量取决于图样设计者从而容易在设计质量中产生变化的问题。
因此，本发明的目的是提供一种印刷布线板设计方法、一种印刷布线板设计设备以及一种CAD系统，能够设计印刷布线板、而与图样设计者所导致的设计质量差异无关。
解决问题的手段
为实现上述目的，根据本发明的印刷布线板设计方法包括步骤：根据关于电路板的安装表面的电路信息来设计电路元件的布局和布线；从安装表面排除电路元件的布局区域和布线区域，来计算可以放置EMC元件并且可以放下布线的EMC元件布局和布线可能区域；并且根据EMC设计原则，从计算出的EMC元件布局和布线可能区域中，计算EMC元件的布局和布线范围。所述EMC设计原则包括多个项目、和布局与布线范围的交叠区域，确定布局与布线范围使其与分别作为针对EMC元件的布局和布线可能区域而计算出的项目相对应。项目之一与IC端子和针对IC的EMC元件之间的直线距离相关，并且项目的另一个与IC端子和针对IC的EMC元件之间的布线长度相关。IC端子是与所述电路板的通孔相连的电源端子，其中，所述EMC设计原则包括与从通孔到针对IC的EMC元件的布线长度相关的项目和与所述布线长度与从通孔到电源端子的布线长度的比值相关的项目。
根据本发明的印刷布线板设计设备包括：装置，其中从设计电路元件的布局和布线的安装表面中排除电路元件的布局区域和布线区域，来计算可以放置并布线EMC元件的EMC元件布局和布线可能区域，根据计算出的布局和布线可能区域以及EMC设计原则来计算EMC元件的布局和布线范围，并且显示所述布局和布线范围；以及评估装置，其中对布局和布线范围内的EMC元件的布局和布线进行评估，与EMC设计原则相比较，根据EMC设计原则的项目设计值的容限和设置于项目的权重来执行所述评估。
根据本发明的CAD系统包括根据本发明的印刷布线板设计设备。
本发明的效果
根据本发明的印刷布线板设计方法还包括步骤：根据EMC设计原则的项目设计值的容限和对项目所设置的权重，对在布局和布线范围内的EMC减少元件的布局和布线进行评估。
根据本发明的印刷布线板设计方法，因为根据EMC设计原则计算了EMC元件的布局和布线范围，例如，可以实现新的旁路电容等的布局和布线，并且可以将满足设计原则的限制项目的区域作为新的输入可能区域清楚地显示在CAD屏幕上。
此外，在本发明的印刷布线板设计方法中，如果根据容限和权重对在布局和布线范围内的EMC元件的布局和布线进行评估，可以清楚地示出EMC元件的最佳布局和布线，从而可以实现稳定的印刷布线板的EMC设计，其设计质量不取决于图样设计者。
因此，根据本发明，提供了一种印刷布线板设计方法、一种印刷布线板设计设备以及一种CAD系统，能够设计印刷布线板而与图样设计者所导致的设计质量差异无关。
附图说明
图1是根据本发明实施例的印刷布线板设计方法的流程图。
图2是示出了本实施例中的EMC元件的布局之前的电路板图样的顶视图。
图3是用于说明实施例中确定布局区域的过程的顶视图(1)。
图4是用于说明实施例中确定布局区域的过程的顶视图(2)。
图5是用于说明实施例中确定布局区域的过程的顶视图(3)。
图6是用于说明实施例中确定布局区域的过程的顶视图(4)。
图7是用于说明实施例中确定布局区域的过程的顶视图(5)。
图8是示出了实施例中的最佳布局位置的示例显示的顶视图(放置角度是90度)。
图9是示出了实施例中的最佳布局位置的示例显示的顶视图(放置角度是0度)。
图10是示出了实施例中旁路电容器和IC接地端子之间的长度对于EMC减少的示例效果的曲线图。
图11是示出了用于设计EMC减少的电路板图样的示例传统方法的流程图。
参考数字
1      IC
2-3    电源端子
4-5    接地端子
6-7    信号端子
8-9    旁路电容器
10-11  电源线
12     接地线
13-14  信号线
15     通孔
16-17  以IC的端子为中心的半径20mm的圆
18     圆16和圆17的交叠区域
19     距离IC 10mm的范围
20-21  布局、布线可能范围
22     旁路电容的布局限制(90度的放置角度)
23     旁路电容的布局限制(0度的放置角度)
24     等高线
25-1  具有最高评估分数的候选点
具体实施方式
实施例
图1是根据本发明实施例的印刷布线板设计方法的流程图，并且通过按照流程图，执行印刷布线板设计，可以获得最佳EMC设计，而与设计者无关。
根据图1的流程图，将给出关于下面实施例的印刷布线板设计方法的说明。
步骤S1
在本实施例的、大规模IC的、中等规模IC的印刷布线板设计方法的步骤S1中，根据关于电路布线和端子布局的信息，来确定根据电路元件的信息而提取的IC外围电路的连接器(端子)和元件、占据相对较大的安装面积的大规模IC等(大尺寸的元件)的布局、以及作为固定元件并且预先确定其放置位置的连接器(端子)。
步骤S2
然后，在步骤S2中，确定中等规模的IC(中等尺寸的元件)和IC外围电路的元件(较小尺寸的电路元件)的布局，从而确定布线图样。在组合步骤S1和S2中，确定了由大规模的IC、中等规模的IC、IC外围电路的连接器(端子)和元件组成的基本结构和基本图样。
步骤S3
在步骤S3中，根据已经在步骤S1和S2中确定的基本结构和基本图样来计算EMC元件的布线可能区域。具体地，计算除了在步骤S1和S2中已经确定的由大规模IC、中等规模IC、IC外围电路的连接器(端子)和元件所占据的区域以及在其中形成了布线图样的区域之外的区域，作为EMC元件的布局、布线可能区域。
步骤S4
在步骤S4中，选择要添加的EMC元件。
步骤S5
在步骤S5中，获得EMC元件布局和布线所需的关于信号频率、电源电压及其它的电路信息。
步骤S6
在步骤S6中，计算根据EMC设计原则可以在其中放置EMC元件的范围。
例如，在表1所示的EMC设计原则存在的情况下，当旁路电容器9被插入到IC1的电源端子3和接地端子5(参看图2)之间时，计算在其中以IC1的电源端子3作为中心半径20mm的圆16和以IC1的节点端子5为中心半径20mm的圆17互相交叠的区域，作为旁路电容器9的布局可能区域(下文中，基于设计原则的布局可能范围)(参看图3)。
图2是示出了在其上放置EMC元件之前的印刷布线板的顶视图。，并且参考数字1表示IC、2和3表示电源端子、4和5表示IC的接地端子、6和7表示IC1的信号端子、8表示已经插入到IC1的电源端子2和节点端子4之间的旁路电容器、9表示现在要插入到IC1和电源端子3和接地端子5之间的旁路电容器、10和11是电源线、12表示接地线、13和14表示IC1的信号线、以及15表示从电源线11到在电路板内组成一层的电源层的连接通孔。注意到，为了说明的清楚性，省略了上面未说明的与IC1连接的线路和元件。
表1
Figure C20058000024500111
步骤S7
在步骤S7中，将由于对安装或电路板制造的限制而不能够放置EMC元件的区域从在步骤S6中已经计算出的EMC元件的基于设计原则的布局、布线可能范围中排除，从而计算安装和基于设计原则的布局、布线可能范围。
例如，在对元件的安装或电路板制造应用表2所示的限制时，从步骤6中计算的基于设计原则的布局、布线可能范围中将用参考数字19表示的距离IC末端10mm或更少的范围以及距离元件端子和已有线路0.1mm或更少的范围排除，从而计算基于安装和设计原则的布局、布线可能范围20。在上述说明中，使用了术语“对于安装或电路板制造的限制”，但是无需说可以将对于安装和电路板制造的限制进行组合，从而应用于设计。
表2对安装和电路板制造的限制
Figure C20058000024500121
步骤S8
在步骤S8中，在步骤S7中计算的基于安装和设计原则的布局、布线可能范围20中，在栅格中设置布局候选点21(参看图5)。
考虑要放置的EMC元件的尺寸、形状及其它，来确定相邻布局候选点21之间的空间。
步骤S9
在步骤S9中，暂时放置EMC元件，使元件中心与在步骤S8中设置的布局候选点一致，其后，提取候选点，使整个EMC元件落入基于安装和设计原则的布局、布线可能范围20(使候选点减少)并且将EMC元件放置在减少候选点后的布局候选点之一。
具体地，如图6所示，在表2的限制为放置角度是0度或90度的情况下，确定放置在候选点21的旁路电容器是否落入到基于安装和设计原则的布局、布线可能范围20中，并且将在范围20之外的旁路电容器所在的候选点排除，从而使候选点减少到布局点20(图6和7)。
注意到在图6中，参考数字22表示在放置角度为90度的情况下的旁路电容器9的示例布局，而在图7中，参考数字23表示在放置角度为0度的情况下旁路电容器9的示例布局。
步骤S10
在步骤S10中，将所需的布线提供给已经在步骤S9中放置的EMC元件。
步骤S11
在步骤S11中，在关于设计原则和安装的每一个限制项中计算已经在步骤S9中放置的EMC元件的布局余量和已经在步骤S10中放置的线路的布线余量。
术语“余量”表示应用于设计原则和安装的限制的容限。
例如，在表1的项目1的布局距离的情况下，如果IC电源端子和电容器之间的空间是16mm，对于限制为20mm或更小，在这种情况下的余量是4mm，并且在表2的项目1的布局禁带范围的情况下，如果从IC一端到EMC元件的距离是15mm，对于布局禁带为10mm或更小，这种情况下的余量是5mm。
步骤S12
根据在关于设计原则和安装的每一个限制中计算的权重数据和已经在步骤S11中计算的余量，来计算布线的评估分数和布局的评估分数。
例如，将布线的评估分数(线路的评估分数的总和)给定为关于布线和安装的设计原则的限制项的评估分数的总和，并且将布线的评估分数(线路的评估分数的总和)给定为关于布局和安装的设计原则的限制项的评估分数的总和。
步骤S13
在步骤S13中，确定在改变布线(布线图样设计)时是否重复评估，并且如果该过程终止了，前进到步骤S14，而如果该过程没有终止，回到步骤S10，改变布线图样设计并且重复从步骤S10到步骤S13的过程。
例如，通过重复从步骤S10到步骤S13的过程，关于包括暂时放置栅格点的各种可能的布线图样，执行评估，使得完成布线候选的选择。
注意到，因为即使在存在大量布线候选的情况下，数目也是有限的，因此可以关于所有布线候选执行评估。
步骤S14
在步骤S14中，确定是否改变布局并因此重复评估，并且如果不改变布局，过程前进到步骤S15，而如果改变布局并因此重复评估，该过程返回到步骤S9，改变布局并且重复从步骤S10到步骤S14的过程。
例如，在该过程中，当完成了关于所有栅格点的评估时，就完成了布线候选的选择。
步骤S15到S16
在步骤S15中，在评估的布局和布线图中显示一个候选点，并且在步骤S16中，在确定了已经在步骤15中显示的布局和布线图的情况下，完成了EMC元件的布局和布线设计，或者，在选定了不同的候选时，该过程返回到步骤S15，显示对其进行了评估的不同布局和布线图，并且在步骤S16中，确定评估后的平面图。
例如，在步骤S15和S16中，首先将具有最高评估分数的布局和布线图作为第一候选显示，确定是否选定该点作为最佳，并且如果选定了该点作为最佳，就完成了EMC元件的布局和布线。
如果因为在设计原则等中存在没有考虑到的项目，最佳候选点具有缺陷，导致不能确定最佳候选点，该过程返回到步骤S15，显示具有第二高评估分数的第二候选点，并且在步骤S16中，确认第二候选是否是最佳的。
此外，如果第二候选点仍然有缺陷，重复步骤S15和S16的过程。
通过重复步骤S15和S16的过程，最终选定最佳候选点。
注意到在步骤S15中，例如，如图8所示，可以根据候选点的评估分数将候选点作为等高线显示。在图8所示的示例中，按照这种方式示出等高线：选定具有最高评估分数的第一候选点25-1作为中心，利用等高线将具有第二高的评估分数的两个第二候选点25-2连接，并且利用等高线将具有第四高的评估分数的两个第四候选点25-4连接，…依次画出具有评估分数低于第四评估分数的等高线。注意到，第三候选点位于画于第二候选点25-2之间的等高线和画于第四候选点25-4之间的等高线之间。
在放置角度为0度的情况下如图9所示地画出等高线，类似于在放置角度为90度的情况下的图8所示。
在本发明中，可以将候选点显示为等高线图，其中根据评估分数而不是等高线按照颜色来对候选点分类。
在本发明中，如上所述，可以根据在各个栅格点处的评估分数来将最佳评估分数分布显示为等高线或等高线图。
例如，可以显示在等高线或等高线图中所示具有较好的整体分数的位置和范围，作为例如旁路电容器的EMC元件的推荐位置，只要没有特定的限制存在(例如没有输入特定的限制项)，从而能够实现最佳点的自动指定。
可以将根据余量等计算出的每一个项目的评估分数作为EMC元件设计检查的信息，或者还可以使用这些评估分数作为EMC设计原则的更新或相同种类的EMC元件的权重数据的更新中的反映。
在本发明中，如上所述，可以在布局布线可能区域中确定满足针对例如旁路电容器的EMC元件的EMC设计原则和关于电路板制造的限制项的最佳布局和布线位置，从而能够实现具有与设计者无关的设计质量的稳定印刷布线板。
下面将详细说明余量和加权数据。
(权重)
在实施例中，例如，如表2所示，根据过去是否存在导致与该项目相关的EMC问题的原因记录，例如信号频率和IC连接的电流值，并且根据电路板设计是否容易，来分别确定权重并作为在EMC减少设计原则中针对各个元件布局和布线的限制项的数据而获得该权重。
注意到，在表3中，过去存在或不存在EMC问题表示过去在使用相同的IC或类似的IC的电路中发生过关于EMC的问题的情况。
对于应用的简易性，在过去EMC元件被用于相同种类的IC的情况下指定最高权重。
表3
Figure C20058000024500161
(余量)
例如，通过在3m或10m位置处按照理论计算或实验，掌握EMI衰减(或增加)，来确定作为EMC设计原则的条件的通过/失败标准，以及EMC减少效果如图10所示地发生变化。
在图10所示、设计值减少到低于通过/失败标准的情况下，EMC减少的效果变高，按照设计值和通过/失败标准之间的差值(通过/失败标准-设计值)来给定余量。
在设计值增加到高于通过/失败标准的值的情况下，EMC减少效果示出了与图10相反的增加趋势，按照设计值与通过/失败标准之间的差值(设计值-通过/失败标准)来给定余量。
(评估分数)
根据如上所述所获得的权重和余量，按照下面的等式来获得每一个项目的评估分数。
评估分数＝基本分数(例如10点)×(1+余量/标准)×权重…等式(1)，
其中，不必说基本分数不局限于10点，并且只是设置其来获得每一个评估分数以及执行评估时易于评估的整体评估分数的适当数字。
在上述实施例中，由个人随机地按照惯例在遵守设计原则的范围内确定对于旁路电容器的布局、布线可能范围，并根据设计原则自动显示。
此外，可以确定在布局、布线可能范围内的栅格中的布局、布线候选位置是否满足设计原则，以及也可以通过计算在每一个限制项中进行加权的最佳评估分数，按照如图1所示的流程，确定最佳位置。
工业应用性
根据本发明，将在布局、布线可能范围内的最佳布局、布线位置作为推荐的设计图显示，从而不只是能够实现针对例如旁路电容器的EMC元件的布局布线自动设计，还能够确保针对除了EMC元件之外的元件的布局、布线设计的应用性。

Claims (14)

1、一种印刷布线板设计方法，包括：
根据关于电路板的安装表面的电路信息来设计电路元件的布局和布线；
从安装表面排除电路元件的布局区域和布线区域，来计算可以放置EMC元件并且可以布线的EMC元件布局和布线可能区域；以及
根据计算出的EMC元件布局和布线可能区域和EMC设计原则，来计算EMC元件的布局和布线范围，
其中，所述EMC设计原则包括多个项目、和布局与布线范围的交叠区域，确定布局与布线范围使其与分别作为针对EMC元件的布局和布线可能区域而计算出的项目相对应，项目之一与IC端子和针对IC的EMC元件之间的直线距离相关，并且项目的另一个与IC端子和针对IC的EMC元件之间的布线长度相关，IC端子是与所述电路板的通孔相连的电源端子，
其中，所述EMC设计原则包括与从通孔到针对IC的EMC元件的布线长度相关的项目和与所述布线长度与从通孔到电源端子的布线长度的比值相关的项目。
2、根据权利要求1所述的印刷布线板设计方法：
其中，根据EMC设计原则和关于安装和/或电路板制造的限制而计算EMC元件的布局和布线范围。
3、一种印刷布线板设计方法，包括：
根据关于电路板的安装表面的电路信息来设计电路元件的布局和布线；
从安装表面排除电路元件的布局区域和布线区域，来计算可以放置EMC元件并且可以布线的EMC元件布局和布线可能区域；以及
根据计算出的EMC元件布局和布线可能区域和EMC设计原则，来计算EMC元件的布局和布线范围，
对在布局和布线范围内的EMC元件的布局和布线进行评估，与EMC设计原则相比较，其中所述评估基于EMC设计原则的项目设计值的容限和设置于项目的权重。
4、根据权利要求3所述的印刷布线板设计方法：
其中，根据EMC设计原则和关于安装和/或电路板制造的限制而计算EMC元件的布局和布线范围。
5、根据权利要求3所述的印刷布线板设计方法：
电路元件之一是IC并且EMC元件之一是针对IC的EMC元件，其中所述EMC设计原则包括基于从IC端子到针对IC的EMC元件的距离的原则。
6、根据权利要求3所述的印刷布线板设计方法：
其中，所述EMC设计原则包括多个项目、和布局与布线范围的交叠区域，确定布局与布线范围使其与分别作为针对EMC元件的布局和布线可能区域而计算出的项目相对应。
7、根据权利要求6所述的印刷布线板设计方法：
其中，项目之一与IC端子和针对IC的EMC元件之间的直线距离相关，并且项目的另一个与IC端子和针对IC的EMC元件之间的布线长度相关。
8、根据权利要求3所述的印刷布线板设计方法，还包括形成有序排列的栅格点，暂时将EMC元件布局和布线到要分别执行所述评估的栅格点，从而计算所述栅格点的布局和布线的评估分数。
9、一种印刷布线板设计设备，包括：
装置，用于从设计电路元件的布局和布线的安装表面中排除电路元件的布局区域和布线区域，来计算可以放置并布线EMC元件的EMC元件布局和布线可能区域，根据计算出的布局和布线可能区域以及EMC设计原则来计算EMC元件的布局和布线范围，并且显示所述布局和布线范围；以及
评估装置，用于对布局和布线范围内的EMC元件的布局和布线进行评估，与EMC设计原则相比较，根据EMC设计原则的项目设计值的容限和设置于项目的权重来执行所述评估。
10、根据权利要求9所述印刷布线板设计设备，其中，将所述EMC元件的布局和布线范围设置为允许设计者指定的范围，禁止指定其它的范围。
11、根据权利要求9所述的印刷布线板设计设备，其中，形成有序排列的栅格点，将EMC元件分别布局到栅格点并进行布线，然后执行所述评估，评估栅格点中、关于EMC的效果的相对量度。
12、根据权利要求11所述的印刷布线板设计设备，其中，根据栅格点的评估分数和位置，将布局和布线范围内的所述EMC效果显示为等高线或等高线图。
13、根据权利要求11所述的印刷布线板设计设备，其中，根据EMC设计原则的每个项目的设计值的容限和设置于每个项目的权重，来获得每一个栅格点中的评估。
14、一种CAD系统，包括根据权利要求9所述的印刷布线板设计设备。
CNB2005800002453A 2004-02-05 2005-02-03 印刷布线板设计方法、印刷布线板设计设备及cad系统 Expired - Fee Related CN100440227C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004028840 2004-02-05
JP028840/2004 2004-02-05

Publications (2)

Publication Number Publication Date
CN1771500A CN1771500A (zh) 2006-05-10
CN100440227C true CN100440227C (zh) 2008-12-03

Family

ID=34835934

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800002453A Expired - Fee Related CN100440227C (zh) 2004-02-05 2005-02-03 印刷布线板设计方法、印刷布线板设计设备及cad系统

Country Status (5)

Country Link
US (1) US7412683B2 (zh)
EP (1) EP1693772A4 (zh)
JP (1) JP4294647B2 (zh)
CN (1) CN100440227C (zh)
WO (1) WO2005076163A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7882464B1 (en) 2005-02-14 2011-02-01 Cadence Design Systems, Inc. Method and system for power distribution analysis
JP4575326B2 (ja) * 2006-05-01 2010-11-04 シャープ株式会社 基板レイアウトチェックシステムおよび方法
CN101303704B (zh) * 2007-05-10 2010-06-02 英业达股份有限公司 印刷电路板设计方法
JP5029351B2 (ja) * 2007-12-28 2012-09-19 富士通株式会社 解析モデル作成技術および基板モデル作成技術
JP5241358B2 (ja) * 2008-07-11 2013-07-17 キヤノン株式会社 プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置
JP2010198466A (ja) * 2009-02-26 2010-09-09 Toshiba Corp 配線基板の配線設計方法
CN102033973A (zh) * 2009-09-30 2011-04-27 鸿富锦精密工业（深圳）有限公司 印刷电路板布线系统及印刷电路板上的零件定位方法
CN102043874B (zh) * 2009-10-21 2013-06-05 鸿富锦精密工业（深圳）有限公司 印刷电路板温升分析系统及方法
CN102096726B (zh) * 2009-12-09 2014-04-30 鸿富锦精密工业（深圳）有限公司 印刷钢板设计系统及方法
JP5664649B2 (ja) 2010-06-03 2015-02-04 株式会社村田製作所 コンデンサ配置支援方法及びコンデンサ配置支援装置
JP5668394B2 (ja) * 2010-09-30 2015-02-12 富士通株式会社 設計チェックプログラム、設計チェック装置及び設計チェック方法
TW201248440A (en) * 2011-05-26 2012-12-01 Hon Hai Prec Ind Co Ltd Circuit board wiring system and method
US8807948B2 (en) * 2011-09-29 2014-08-19 Cadence Design Systems, Inc. System and method for automated real-time design checking
WO2013140471A1 (ja) * 2012-03-23 2013-09-26 日本電気株式会社 デザインルールチェックシステム、方法、及びプログラムを格納した非一時的なコンピュータ可読媒体
CN102693338B (zh) * 2012-05-14 2014-04-23 江苏中科梦兰电子科技有限公司 一种内存设备的布线方法
CN108463048B (zh) * 2017-02-21 2022-04-15 拉碧斯半导体株式会社 基板电路装置
US10606974B1 (en) * 2018-03-05 2020-03-31 Cadence Design Systems, Inc. System and method for dynamic visual guidance of mutually paired components in a circuit design editor
JP7346480B2 (ja) * 2021-03-17 2023-09-19 株式会社藤商事 遊技機
JP7346479B2 (ja) * 2021-03-17 2023-09-19 株式会社藤商事 遊技機

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215918A (zh) * 1997-10-28 1999-05-05 日本电气株式会社 半导体器件布线布局方法及存储所用程序的介质
US6232154B1 (en) * 1999-11-18 2001-05-15 Infineon Technologies North America Corp. Optimized decoupling capacitor using lithographic dummy filler
CN1300992A (zh) * 1999-12-21 2001-06-27 日本电气株式会社 独立排列单元的计算机辅助设计支持系统
US20020157067A1 (en) * 2001-04-20 2002-10-24 Nec Corporation Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device
JP2003044541A (ja) * 2001-07-31 2003-02-14 Hitachi Ltd 部品配置評価装置及び方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756878B2 (ja) * 1990-05-30 1995-06-14 シャープ株式会社 プリント配線板の検査方法
JP2759573B2 (ja) 1992-01-23 1998-05-28 株式会社日立製作所 回路基板の配線パターン決定方法
JPH07262241A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd プリント板実装設計システム及び方法
US6026223A (en) * 1996-06-28 2000-02-15 Scepanovic; Ranko Advanced modular cell placement system with overlap remover with minimal noise
US6691296B1 (en) * 1998-02-02 2004-02-10 Matsushita Electric Industrial Co., Ltd. Circuit board design aiding
JP3178603B2 (ja) 1998-06-10 2001-06-25 日本電気株式会社 自動部品配置方法、システムおよび自動部品配置プログラムを記録した記録媒体
JP3611468B2 (ja) 1999-01-19 2005-01-19 松下電器産業株式会社 パターン生成方法
JP2001125943A (ja) 1999-10-28 2001-05-11 Nec Corp 電源デカップリング回路の設計方法および設計支援システム
JP3348709B2 (ja) * 1999-11-24 2002-11-20 日本電気株式会社 プリント回路基板設計支援装置及び制御プログラム記録媒体
US6629302B2 (en) * 1999-12-22 2003-09-30 Shinji Miura Circuit board design aiding apparatus, design aiding method, and storage medium storing design aiding program
TW530229B (en) * 2000-01-27 2003-05-01 Matsushita Electric Ind Co Ltd A computer aided design apparatus for aiding design of a printed wiring board to effectively reduce noise
JP2002015023A (ja) * 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム
JP2002016337A (ja) 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム
US6523159B2 (en) * 2001-01-16 2003-02-18 International Business Machines Corporation Method for adding decoupling capacitance during integrated circuit design
JP2002259478A (ja) * 2001-02-28 2002-09-13 Nec Corp 統合デジタル回路設計システム及び設計方法
JP3664392B2 (ja) * 2001-04-20 2005-06-22 株式会社Ｎｅｃ情報システムズ 回路基板部品配置設計支援装置、支援方法およびプログラム
US6625791B1 (en) * 2002-05-10 2003-09-23 Sun Microsystems, Inc. Sliding grid based technique for optimal on-chip decap insertion
US6763509B2 (en) * 2002-09-26 2004-07-13 Sun Microsystems, Inc. Method and apparatus for allocating decoupling capacitor cells
US6898769B2 (en) * 2002-10-10 2005-05-24 International Business Machines Corporation Decoupling capacitor sizing and placement
JP2004258756A (ja) 2003-02-24 2004-09-16 Sharp Corp 回路部品配置設計方法、及び回路部品配置設計支援装置
JP4561103B2 (ja) * 2004-01-16 2010-10-13 コニカミノルタエムジー株式会社 インクジェット記録装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215918A (zh) * 1997-10-28 1999-05-05 日本电气株式会社 半导体器件布线布局方法及存储所用程序的介质
US6232154B1 (en) * 1999-11-18 2001-05-15 Infineon Technologies North America Corp. Optimized decoupling capacitor using lithographic dummy filler
CN1300992A (zh) * 1999-12-21 2001-06-27 日本电气株式会社 独立排列单元的计算机辅助设计支持系统
US20020157067A1 (en) * 2001-04-20 2002-10-24 Nec Corporation Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device
JP2003044541A (ja) * 2001-07-31 2003-02-14 Hitachi Ltd 部品配置評価装置及び方法

Also Published As

Publication number Publication date
US20060242615A1 (en) 2006-10-26
EP1693772A4 (en) 2006-11-02
JP4294647B2 (ja) 2009-07-15
CN1771500A (zh) 2006-05-10
US7412683B2 (en) 2008-08-12
JPWO2005076163A1 (ja) 2008-01-10
WO2005076163A1 (ja) 2005-08-18
EP1693772A1 (en) 2006-08-23

Similar Documents

Publication Publication Date Title
CN100440227C (zh) 印刷布线板设计方法、印刷布线板设计设备及cad系统
CN111278227B (zh) 一种SMT32系统主板PCB Layout布局布线的方法
US6631509B2 (en) Computer aided design apparatus for aiding design of a printed wiring board to effectively reduce noise
CN101963651B (zh) 印刷电路板测试辅助设备和印刷电路板测试辅助方法
US8479140B2 (en) Automatically creating vias in a circuit design
CN1696939B (zh) 印刷电路板的布线距离验证系统及方法
US20030052395A1 (en) Semiconductor device and design support method of electronic device using the same
US7533005B2 (en) System and method for checking a reference plane of a signal trace in a PCB
JP2002016337A (ja) プリント基板の配線構造チェックシステム
JPH07321442A (ja) プリント配線基板の部品番号表示方法
JPH06149912A (ja) Ｃａｄ／ｃａｍデータ変換装置及び変換方法
CN1979500A (zh) 零件摆放自动检查系统及方法
US7131084B2 (en) Method, apparatus and computer program product for implementing automated detection excess aggressor shape capacitance coupling in printed circuit board layouts
JP3824203B2 (ja) 電気電子回路の結線図作成装置
US20050075820A1 (en) Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map
JP2002064279A (ja) 多層回路基板の検証方法、設計方法、それらの装置および記録媒体
JPH11259551A (ja) プリント基板部品配置・配線ｃａｄ装置
Caniggia et al. Filter and Grounding Solutions for Limiting Radiated Emission of a PCB with an Attached UTP Cable
JP3662722B2 (ja) プリント配線基板設計開発支援方法
CN1704940A (zh) 基于主机板分隔平面层上的布线检查系统及方法
US20030233193A1 (en) Simulation method and apparatus, and computer-readable storage medium
JPH06243197A (ja) Ｌｓｉ・プリント配線板のｃａｄシステム
JP2001067389A (ja) プリント基板設計装置
JP2012053726A (ja) プリント基板設計支援装置、プリント基板ビア配置方法、プログラムおよびプリント基板
JPH08249365A (ja) 配置・配線設計方法および配線良否評価装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20130203