KR20070071358A - 다층 인쇄회로기판 및 그 제조 방법 - Google Patents

다층 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070071358A
KR20070071358A KR1020050134725A KR20050134725A KR20070071358A KR 20070071358 A KR20070071358 A KR 20070071358A KR 1020050134725 A KR1020050134725 A KR 1020050134725A KR 20050134725 A KR20050134725 A KR 20050134725A KR 20070071358 A KR20070071358 A KR 20070071358A
Authority
KR
South Korea
Prior art keywords
wiring
width
ground
circuit board
printed circuit
Prior art date
Application number
KR1020050134725A
Other languages
English (en)
Other versions
KR100744082B1 (ko
Inventor
이충식
김진범
Original Assignee
대덕지디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕지디에스 주식회사 filed Critical 대덕지디에스 주식회사
Priority to KR1020050134725A priority Critical patent/KR100744082B1/ko
Publication of KR20070071358A publication Critical patent/KR20070071358A/ko
Application granted granted Critical
Publication of KR100744082B1 publication Critical patent/KR100744082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 실시예에 따른 다층 인쇄 회로 기판은 기판, 기판 상에 형성되는 접지 배선, 접지 배선 상부에 형성되는 절연층, 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선, 및 회로 배선 상부에 형성되는 회로 배선 보호층을 포함한다. 접지 배선은 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 폭이 9 mil 내지 60 mil로 형성된다.
본 발명의 다층인쇄회로기판에 의하여 회로배선 폭의 조절 없이 접지배선에 다양한 임피던스 매칭 형상을 포함시켜 효율적인 임피던스 매칭을 한다.
인쇄회로기판, 임피던스 매칭, 접지배선, 격자 형상, 다이아몬드 형상

Description

다층 인쇄회로기판 및 그 제조 방법{MULTI LAYERS PRINTED CIRCUIT BOARD AND THE METHOD FOR PRODUCING THE SAME}
도1은 종래의 다층 인쇄회로기판의 사시도이고,
도2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 절단면도이고,
도3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판에 대한 절단면도 이고,
도4는 도 2 및 도3의 다층 인쇄회로기판 중 접지배선의 평면도이고,
도5는 본 발명의 일 실시예에 따른 다층 인쇄회로기판 접지배선의 폭 크기와 회로배선의 폭에 따른 임피던스의 증가를 보여주는 그래프이고,
도6a,b는 접지배선 폭과 회로배선 폭을 동시에 변화시켰을 때 임피던스 변화를 측정한 실험 시료의 현미경 사진이고,
도7은 본 발명의 실시예에 따른 인쇄회로기판 접지배선의 폭 크기에 따른 임피던스의 증가를 보여주는 그래프이고,
도8a,b는 접지배선의 폭이 10mil 내지 60mil인 격자 형상의 현미경 사진이고,
도9는 본 발명의 일 실시예에 따른 경성 및 연성 다층 인쇄회로기판의 절단면도이고,
도10a는 본 발명의 일 실시예에 따른 직각 접지배선의 평면도이고,
도10b는 본 발명의 일 실시예에 따른 피치폭이 12mil 및 20mil의 직각 및 대각의 접지배선의 평면도이고,
도11은 본 발명의 일 실시예에 따른 접지배선에 형성된 다이아몬드 형상을 나타내는 평면도이고,
도12는 본 발명의 일 실시예에 따른 접지배선에 형성된 내부가 비어있는 다이아몬드 형상을 나타내는 평면도이고,
도13는 도12의 배선폭 및 스페이스폭을 나타내주는 도면이고,
도14는 본 발명의 일 실시예에 따른 이중 구조를 갖는 다이아몬드 형상의 접지배선의 사시도이고,
도15는 본 발명의 일 실시예에 따른 입체 구조를 갖는 다이아몬드 형상의 접지배선의 사시도이고,
도16은 본 발명의 일 실시예에 따른 빔 구조를 갖는 형상의 사시도이고,
도17a는 본 발명의 일 실시예에 따른 기판의 단면도 및 상기 기판에 동박층을 적층한 것을 나타낸 것이고,
도17b는 상기 동박층 상면에 포토레지스트를 적층한 것을 나타낸 것이고, 도17c는 상기 포토레지스트 상면에 포토마스크를 적층한 것을 나타낸 것이고,
도17d는 상기 포토마스크 상면에서 노광을 한 것을 나타낸 것이고,
도17e는 상기 노광 후 상기 접지회로를 제외한 부분을 식각한 것을 나타낸 것이고,
도17f는 상기 접지회로 상면에 보호층을 적층한 것을 나타낸 것이고,
도17g는 상기 접지회로 상면에 보호층을 적층하고 절연층을 적층한 것을 나타낸 것이고,
도17h는 상기 절연층 상면에 동박층 및 포토레지스트를 적층한 것을 나타낸 것이고,
도17i는 상기 포토레지스트 상면에 포토마스크를 적층한 것을 나타낸 것이고,
도17j는 상기 접지회로를 제외한 부분을 노광 및 식각한 것을 나타낸 것이고,
도17k는 상기 접지회로에 보호층을 적층한 것을 나타낸 것이다.
* 도면에 대한 설명 *
10, 100, 100´ : (접지배선용)기판 110 : 동박층
115, 115´ : 포토레지스트 120, 120´: 포토마스크
130, 130´ : 접지배선 140 : (경성회로기판) 접지배선
150 : (연성회로기판)접지배선 160, 160´ : (접지배선)보호층
20, 200, 200a, 200b, 200c, 200d,200e : 절연층
210 : (경성회로기판)제1절연층
220 : (경성회로기판)제2절연층
220´: (경성회로기판)제3절연층
210´ : (경성회로기판)제4절연층 300 : 동박층
30,310, 310a, 310b, 310c, 310d, 310e,320, 330, 340 : 회로배선
40,400, 400a, 400b, 400c, 400d,400e : (회로배선)보호층
420 : (경성회로기판용 회로배선)보호층
430 : (연성회로기판용 회로배선)보호층
500 : 폴리이미드층
A , A´ : 경성회로기판 B : 연성회로기판
WS1,WS2 : (임피던스 매칭을 위한) 접지배선스페이스폭
WL, WL1, WL2 : (임피던스 매칭을 위한) 접지배선폭
T1 : 입체 구조를 갖는 다이아몬드 형상의 제1층 형상의 두께
T2 : 입체 구조를 갖는 다이아몬드 형상의 제2층 형상의 두께
본 발명은 다층 인쇄 회로 기판 및 그 제조 방법에 관한 것이다. 특히, 개선된 접지배선을 포함하는 다층 인쇄 회로 기판 및 그 제조 방법에 관한 것이다.
도1은 종래의 다층인쇄회로기판의 사시도를 보여준다.
일반적으로 다층인쇄회로기판(multi-layer printed circuit board; multi-layer PCB)은 기판(10), 절연층(20), 회로배선(30), 및 보호층(40)으로 구성된다.
최근에는 컴퓨터와 통신기술의 발전으로 전자기기에서 신호의 전달 속도가 중요해지고 있다. 이에 따라 인쇄회로기판에서 부품과 배선 간 또는 인쇄회로기판과 외부 부품간의 임피던스의 매칭이 중요하다.
임피던스 매칭 방법으로 일반적으로 회로배선(30)의 패턴 형상(pattern form)(이하 형상이라 한다) 폭, 절연층(20) 두께 및 유전율(Er), 회로배선(30)의 두께 등을 조절하여 임피던스를 매칭하는 방법이 알려져 있다.
현재 다층인쇄회로 기판은 고주파 신호처리용으로 많이 사용되고 있다.
고주파 신호처리용 다층인쇄회로 기판의 제조시 전파지연, 전송선 반사, 신호손실, 높은 접속밀도에 따른 상호연결 및 임피던스 매칭이 문제가 된다. 또한, 임피던스 매칭은 상기 인쇄회로기판의 층이 다층(multi-layer)으로 진행되고, 회로배선(30)이 미세하게 진행될수록 어려움이 증가하고 있다. 예를 들면, 다층인쇄회로기판에서 회로배선(30) 폭을 50㎛(2mil) 미만으로 구현하기 어려운 것이 현실이다. 또한 회로배선(30) 폭을 넓히는 것도 증가하는 회로의 복잡도를 고려하면 그 한계가 명확하다. 따라서, 이렇게 회로배선(30) 폭을 조절하여 임피던스를 매칭하는 데에는 한계가 있었다.
따라서, 회로배선(30) 폭을 조절하지 않고, 임피던스를 매칭할 수 있는 새로운 임피던스 매칭 방법이 요구되고 있다.
본 발명의 목적은 개선된 접지배선을 이용하여 회로 배선 폭의 조절 없이 임 피던스를 매칭할 수 있는 다층 인쇄회로기판을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 한 특징에 따른 다층 인쇄 회로 기판은 기판, 기판 상에 형성되는 접지 배선, 접지 배선 상부에 형성되는 절연층, 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선, 및 회로 배선 상부에 형성되는 회로 배선 보호층을 포함한다. 접지 배선은 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 폭이 9 mil 내지 60 mil 로 형성된다.
본 발명의 또 다른 특징에 따른 다층 인쇄 회로 기판은 기판, 기판 상에 형성되는 접지 배선, 접지 배선 상부에 형성되는 절연층, 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선, 및 회로 배선 상부에 형성되는 회로 배선 보호층을 포함한다. 접지 배선은 그 폭이 9 mil 내지 60 mil 으로 이루어지는 하나 이상의 소정의 형상이 제1 방향 및 제2방향 및 제3방향으로 연속적으로 배열되어 형성된다.
본 발명의 또 다른 특징에 따른 복합 다층 인쇄 회로 기판은 본 발명의 특징에 따른 다층 인쇄 회로 기판, 다층 인쇄 회로 기판 사이를 연결하는 연성 기판을 포함한다. 연성 기판은 폴리 이미드 층, 폴리 이미드 층 상부 및 하부에 형성되는 접지 배선, 및 접지 배선 상부에 형성되는 보호층을 포함한다.
본 발명의 또 다른 특징에 따른 다층 인쇄 회로 기판은 기판 상면에 금속 층 을 형성하는 단계, 상기 금속 층을 식각하여, 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 폭이 9 mil 내지 60 mil 이 되도록 접지 배선을 형성하는 단계, 상기 회로 배선에 절연층을 형성하는 단계, 상기 절연층 상부에 금속 재료로 회로 배선을 형성하는 단계 및 상기 회로 배선 상부에 회로 배선 보호층을 형성하는 단계를 포함한다.
본 발명의 또 다른 특징에 따른 다층 인쇄 회로기판의 제조 방법은 기판, 상기 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 폭이 9 mil 내지 60 mil 인 접지 배선, 상기 접지 배선 상부에 형성되는 제1절연층, 상기 제1 절연층 상부에 형성되며, 금속 재료로 형성되는 제1 회로 배선, 상기 제1 회로 배선 상부에 형성되는 제2 절연층, 상기 제2 절연층 상부에 형성되며, 금속 재료로 형성되는 제2 회로 배선을 포함한다.
본 발명의 또 다른 특징에 따른 다층 인쇄 회로기판의 제조 방법은 상기 접지 배선 하부에 형성되는 제3절연층, 상기 제2 절연층 하부에 형성되며, 금속 재료로 형성되는 제3 회로 배선, 상기 제3 회로 배선 하부에 형성되는 제4 절연층, 상기 제4 절연층 하부에 형성되며, 금속 재료로 형성되는 제4 회로 배선, 상기 제4 회로 배선 하부에 형성되는 제5 절연층, 상기 제5 절연층 하부에 형성되며, 금속 재료로 형성되는 제5 회로 배선을 더 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세 히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명에서 다층인쇄회로기판은 경성 인쇄회로기판(Rigid PCB), 연성 인쇄회로기판(Flexible PCB 또는 FPC), 및 경성-연성 인쇄회로기판(Rigid-Flex PCB) 등을 포함한다. 본 발명의 일 실시예에 따른 다층인쇄회로기판은 상기한 각 종류의 인쇄회로기판일 수 있다. 또한, 상기한 서로 다른 종류의 인쇄회로기판이 복합적으로 연결되어 본 발명의 다층인쇄회로기판을 형성할 수 있다.
이하, 도 2를 참조하여 본 발명의 일 실시예에 따른 인쇄회로기판에 대하여 설명한다.
인쇄회로기판은 기판(100), 접지배선(130), 접지배선보호층(160), 절연층(200), 회로배선(310), 및 회로배선보호층(400)을 포함한다.
여기서, 기판(100)은 절연체 등으로 이루어지며, 인쇄 회로 기판에서 절연 및 히트싱크(heat sink; 또는 방열판) 역할을 한다.
접지배선(130)은 기판(100) 상면에 형성된다. 접지배선(130)은 구리(Cu) 등의 금속으로 이루어지는 것이 바람직하다. 접지배선(130)은 본 발명의 다층인쇄회로기판이 임피던스 매칭될 수 있게 한다.
상기 접지배선보호층(160)은 상기 접지배선(130)을 보호 및 절연시키며, 상기 접지배선(130)의 상면에 형성된다. 또한, 상기 접지배선보호층(160)의 재료로는 에폭시, 폴이이미드 필름 등을 사용한다.
상기 절연층(200)은 회로배선(310)과 접지배선(130) 사이에 위치한다. 또한, 상기 절연층(200)은 상기 회로배선(310) 및 접지배선(130) 들을 절연 및 접착한다. 그리고, 상기 절연층(200)의 재료는 에폭시 수지 및 유리 섬유(glass fiber) 등 이다.
상기 회로배선(310)은 사용자가 형성하고자 하는 회로 설계에 따라 소정의 형상으로 형성된다. 또한, 상기 회로배선(310)의 재료로는 구리(Cu) 등의 금속 재료 등이 일반적으로 사용된다.
상기 회로배선보호층(400)은 상기 절연층(200)에 형성된 회로배선(310)을 보호 및 절연시킨다. 상기 회로배선보호층(400)의 재료로는 에폭시수지와 감광성 개시제(initiator) 등을 사용한다. 또한, 산업용 잉크를 사용할 수도 있다.
도3은 다층 인쇄회로기판에 관한 것으로, 상기 도2의 인쇄회로기판을 다층으로 적층한 것이다. 즉, 도3의 다층 인쇄회로기판은 기판(100´)을 중심에 두고, 접지배선(130´) 및 접지배선보호층(160´), 상기 접지배선보호층(160´) 상면에 절연층(200a 내지 200e), 상기 절연층(200a 내지 200e) 상면에 회로배선(310a 내지 310e), 및 상기 회로배선(310a 내지 310e) 상면에 회로배선보호층(400a 내지 400e)을 적층한 다층 인쇄회로기판에 관한 것이다. 상기 다층 인쇄회로기판은 이하 설명되는 다양한 접지배선의 폭 및 형상으로 임피던스가 용이하게 매칭될 수 있다. 또한, 상기 회로배선 들은 접지배선으로 용이하게 변경될 수 있으며, 각 회로배선 들은 접지배선과 비아(via) 등으로 연결된다. 여기서, L03´은 접지배선을 나타낸 것으로, 상기 L03´를 제외한 모든 L01´,L02´ 및 L04´ 내지 L06´ 층은 회로배선을 나타낸다. 또한, 상기 L03´을 제외한 L01´,L02´ 및 L04´ 내지 L06´ 층은 용이하게 접지배선으로도 변환될 수 있다.
이하 도4 내지 도8a,b를 참조하여, 본 발명의 일 실시예로서 격자(Grid) 형상의 접지배선(130)에 대하여 설명한다.
도4는 제1방향 및 제2 방향으로 서로 교차하도록 형성된 격자 형상의 접지배선(130) 및 절연층(200)을 나타낸 것이다. 상기 격자 형상 접지배선(130)은 상기 임피던스 매칭을 위하여, 기판(100) 상면에 일정한 규칙 형상으로 제1방향 및 제2 방향으로 서로 교차한다.
다층 인쇄회로기판의 임피던스는 주로 배선의 폭에 따라 변화를 한다. 따라서, 상기 격자 형상의 접지배선 폭은 상기 다층 인쇄회로기판의 임피던스에 영향을 미친다. 즉, 본 발명의 일 실시예인 상기 격자 형상의 접지배선폭 등을 변화시켜, 상기 회로배선의 폭 변화 등이 없이 임피던스 매칭이 가능하게 된다. 이하, 이러한 본 발명의 일실시예에 따른 임피던스 매칭에 대하여 자세히 설명한다.
도5 내지 도10a,b 및 하기 표1 내지 표4는 접지배선(130) 폭 또는 회로배선(310) 형상의 폭에 따라 변하는 임피던스에 대한 것이다.
도5, 도6a,b 및 표1은 접지배선 폭을 9mil 내지 11mil로 변화시키고, 회로배선 폭을 3mil 내지 8mil로 변화시켰을 때 임피던스 변화를 측정한 것이다.
<표 1>
Figure 112005078194929-PAT00001
( 피치폭 = 접지배선폭+스페이스폭, 회로폭 : 회로배선 폭, 임피던스 단위 : Ω)
상기 표1은 피치폭을 0mil에서 11mil로 변화시키고, 회로배선폭을 3mil 내지 8mil로 변화시킨 경우의 임피던스 변화를 나타낸 표이다. 상기 단위 1mil은 25㎛를 나타낸다. 이하 같다.
도5는 상기 표1의 그래프이고, 도6a,b는 표1의 실험 시료의 현미경 사진이다. 여기서, 도6a은 접지배선(130)과 기판(100)의 상측면도를 나타낸다. 그리고, 도6b는 접지배선의 피치폭이 9mil 내지 11mil로 변하였을 때, 회로배선(310)을 포함하는 신호배선부와 접지배선(130)을 포함하는 접지배선부의 현미경 사진이다.
상기 표1의 실험 조건은 양면 에프피시(FPC;flexible printed circuit)에서, 상기 접지배선(130) 폭을 5mil로 고정하였다. 또한, 상기 접지배선(130) 및 회로배 선(310)의 두께는 25㎛로 하였다. 그리고, 절연층(200) 재질은 폴리이미드이고 그 두께는 25㎛로 하였다. 상기 실험에서 접지 배선 피치폭에 대한 영향은, 종래의 회로배선을 이용한 임피던스 매칭 기술과 비교할 때, 피치폭이 9mil의 경우 약 10% 임피던스가 증가되고, 피치폭이 11mil의 경우 15%의 임피던스가 증가됨을 확인할 수 있었다.
상기 도5 및 표1의 실험 결과로, 회로배선 폭이 넓을수록 접지배선 피치폭 변화에 대한 임피던스의 증가폭은 감소된다는 것을 확인할 수 있다.
또한, 상기 표1의 결과에서 볼 수 있듯이, 약 2배 증가된 임피던스 값을 얻기 위해서는 접지배선 피치를 20mil 이상으로 조절할 필요성이 있다. 따라서, 이하 도7 및 표2에서는 10mil 내지 60mil로 피치폭을 조정하여 실험하였다.
<표 2>
Figure 112005078194929-PAT00002
(피치폭 = 접지배선폭+스페이스폭, 임피던스 단위 : Ω, 배선폭 : 접지배선폭)
상기 표2 및 도7은 회로폭은 5mil로 고정하고, 기준이 되는 격자 접지배선(130)의 폭(WL) 0 mil 과 상기 폭을 10 mil 내지 60 mil로 증가시켰을 때를 비교한 것이다. 또한, 도8a는 접지배선(130), 절연층(200), 회로배선(310)을 상세히 나타낸 것이다. 그리고, 도8b는 상기 격자 형상의 현미경 사진이다. 또한, 상기 표2의 실험조건은 상기 표1의 조건과 동일하다.
결과를 보면, 상기 실험은 접지배선 피치폭 조절 만으로도 상기 종래의 기술에 비하여 1.2배~3배에 해당하는 임피던스 값을 얻을 수 있었다. 즉, 제한된 절연층두께 및 목표하는 임피던스 매칭을 위해 구현해야하는 회로폭이 미세하여, 일반적인 인쇄회로기판 제조공정상의 회로 배선 형성 기술 문제로 대응 불가능할 경우에, 본 발명의 표1 및 표2와 같은 접지배선 피치폭 조절만으로 대응 가능하다.
다음으로, 표 3 및 도9를 참조하여, 본 발명의 일 실시예인 경성 및 연성 인쇄회로기판에서 격자 접지배선(130)의 폭에 따른 임피던스의 변화를 살펴본다.
<표 3>
Figure 112005078194929-PAT00003
(임피던스 단위 : Ω)
상기 표3은 다층 인쇄회로기판 중 특히, 도9에 도시되어 있는 경성 및 연성 다층 인쇄회로기판의 임피던스 값에 관한 것이다. 표3 및 도9에서 L01 내지 L06은 각각 경성 회로기판의 회로배선 및 접지배선을 나타낸다. 즉, L01, L03, L04,및 L06은 회로배선 층이고, L02 및 L05은 접지배선 층이다. 여기서, 임피던스는 연성 회로기판이 아닌 경성 회로기판에서만 측정하였다. 또한, 상기 표3의 실험조건은 다층인 경성 및 연성 회로기판인 것을 제외하고, 상기 표2의 조건과 동일하다.
이하 도9를 참조하여, 본 발명의 일 실시예로서 경성 및 연성 다층 인쇄회로기판에 대하여 설명한다.
도9에는 2개의 경성 인쇄회로기판(rigid PCB) (A, A´) 사이에 1개의 연성 인쇄회로기판(flexible PCB)(B)으로 구성된 상기 경성 및 연성 다층 인쇄회로기판이 개시되어 있으나, 이에 한정되는 것은 아니다. 즉, 다수개의 경성 및 연성 다층 인쇄회로기판이 형성될 수 있다.
경성 다층회로기판 (A, A´)은 접지배선(140,140´), 제1절연층(210), 제2절연층(220), 제3절연층(220´), 제4절연층(210´), 회로배선(320,320´),및 보호층(420,420´), 폴리이미드(polyimide)층(500),및 상기 폴리이미드층(500)에 부착된 회로배선(330) 등을 포함한다.
상기 연성 다층회로기판 (B)의 접지배선 (150), 회로배선(340), 보호층(430),및 폴리이미드층(500) 등을 포함한다.
경성 다층회로기판 (A, A´)의 접지배선(140,140´), 각 절연층(210,220,210´,220´), 회로배선(320,320´),및 보호층(420,420´)과, 상기 연성 다층회로기판 (B)의 접지배선 (150), 회로배선(340), 보호층(430)은 상기 도2에서 설명한 회로기판의 구성요소 들과 동일한 재료 및 역할을 한다. 따라서, 이하 경성 다층회로기판 (A, A´)과 연성 다층회로기판 (B)의 특징적인 부분인 폴리이미드층(500) 등을 설명한다.
상기 회로배선(330) 및 상기 폴리이미드층(500)은 연성동박적층판(FCCL)으로 대체될 수 있다. 여기서, 상기 폴리이미드층(500)은 상기 연성동박적층판이 굴곡특성을 갖도록 하는 고분자 수지 역할을 한다.
또한, 상기 폴리이미드층(500)은 굴곡 특성을 갖고 있어, 상기 경성 다층회로기판(A,A´)이 상기 연성 다층회로기판(B)을 중심으로 구불어질 수도 있다. 그리고, 상기 연성 다층회로기판(B)의 보호층(600)은 상기 연성 다층회로기판의 접지층(150) 및 회로배선(340)의 보호 및 절연하는 역할을 하며, 코버레이 포토마스크(coverlay film) 등으로 대체할 수 있다. 여기서, 상기 코버레이 포토마스크는 굴곡특성을 갖는 폴리이미드 및 접착특성을 갖는 어드히시브(adhesive) 등을 재료로 사용한다.
상기 연성회로기판(B)은 인쇄회로기판의 작업성 문제로 부분 가접(weld) 형태로 제작된 것이다. 상기 부분 가접 형태는 상기 각 경성회로기판(A,A´)의 내층부의 일부분을 덮는 방식이다.
그리고, 상기 경성 및 연성 회로기판은 기판(100)의 접지배선(140,150)에 임피던스 매칭을 위한 형상을 형성한다.
<표 4>
Figure 112005078194929-PAT00004
(임피던스 단위 : Ω, 외층 : L01´,L06´ 층, 내층 : L03´,L04´ 층)
표4 및 도10a,b는 실제 도3의 다층 인쇄회로기판에서 임피던스가 어떻게 변하는지 실험한 임피던스 데이터 및 상세 도면이다. 도10a는 회로배선(310)이 형성되고, 접지배선(130)이 직각으로 형성된 것을 나타낸다. 도10b는 접지배선(130)의 피치폭이 12mil 및 20mil이고, 직각 및 대각으로 형성되었을 때를 나타낸다. 그리고, #1 내지 #10은 임피던스를 측정한 위치를 나타낸다. 또한, L01´ 및 L06´층은 상기 다층 인쇄회로기판의 최상층 및 최하층의 회로배선 층을 나타내고 L03´ 및 L04´층은 내층의 회로배선 층을 나타낸다. 이 때, 표4는 상기 L01´,L06´층 및 L03´,L04´ 층의 임피던스를 측정한 것이다. 여기서, L02´, L05´층은 회로배선층으로서, 임피던스를 측정한 상기 층과 유사한 임피던스 측정치를 나타내어 표4에 서는 생략하였다.
또한, 상기 L01´ 내지 L06´층이 각각 접지배선으로 교체되더라도 임피던스의 특성 상 상기 표4와 유사한 결과가 나올 것으로 쉽게 예측할 수 있다.
표4는 가로 1m 및 세로 1m 이고, 피치폭이 12mil 및 20mil일 경우, 각각 직각외층, 직각내층, 대각외층, 대각외층에서 3개씩의 기판으로 테스트한 평균값이다. 상기 직각외층은 다층 인쇄회로기판의 외층에 접지배선(130)이 기판에 대하여 직각으로 형성된 것이고, 직각내층은 다층 인쇄회로기판의 내층에 접지배선(130)이 기판에 대하여 직각으로 형성된 것이고, 대각외층은 다층 인쇄회로기판의 외층에 접지배선(130)이 기판에 대하여 대각으로 형성된 것이고, 대각내층은 다층 인쇄회로기판의 내층에 접지배선(130)이 기판에 대하여 대각으로 형성된 것이다. 즉, 상기 다층 인쇄회로기판에는 각각 회로배선과 상기 회로배선(310) 상에 직각으로 형성된 접지배선(130)과 대각으로 형성된 접지배선(130)이 형성된다. 따라서, 직각과 대각선으로 형성된 접지배선(130)을 통하여 여러 형상의 접지배선(130) 형태에 따른 임피던스 변화를 예측할 수 있다. 상기 실험에서 측정된 임피던스 중 20mil의 직각외층은 임피던스의 최대값과 최소값의 차이가 13.56로 나타났다. 따라서, 이 경우, 양산자가 실질적인 제조과정에서 사용자가 원하는 최대값과 최소값의 차이가 ±5Ω의 스펙(specification) 이내인 경우에만 용이한 임피던스 매칭을 할 수 있다.
종합적으로 볼 때, 표1,2의 양면 에프피시(FPC), 표3의 경성 및 연성 회로기 판, 및 표4의 다층 인쇄회로기판에서, 접지배선(130)의 피치폭 영향은 목표값 대비 접지배선의 피치를 9 내지 60mil 범위에서 조절할 경우 ±5Ω 스펙에 맞게 구현될 수 있다.
따라서, 표1 내지 표4를 분석하면, 가로폭 및 세로폭이 각각 1m인 기판에서 접지배선(130)이 차지하는 비율이 경성회로기판(A,A´)의 경우 12.8 내지 60퍼센트이고, 연성회로기판(B)의 경우 0.8 내지 60 퍼센트인 경우인 것이 바람직한 것으로 나타났다. 즉, 상기 표3 또는 표4에서 경성회로기판(A,A´)의 경우, 상기 임피던스 매칭 형상의 스페이스 폭이 4mil(피치폭 9mil)인 경우 전체 넓이에서 차지하는 비율이 약 60 퍼센트이고, 상기 다층 인쇄회로기판의 임피던스 매칭 형상의 스페이스 폭이 13mil(피치폭18mil)인 경우 전체 넓이에서 차지하는 비율이 12.8 퍼센트이다. 또한, 상기 표1 내지 표3에서 연성회로기판(B)의 경우, 상기 임피던스 매칭 형상의 스페이스 폭이 4mil(피치폭 9mil)인 경우 전체 넓이에서 차지하는 비율이 약 60 퍼센트이고, 상기 다층 인쇄회로기판의 임피던스 매칭 형상의 스페이스 폭이 55mil(피치폭60mil)인 경우 전체 넓이에서 차지하는 비율이 0.8 퍼센트이다.
따라서, 경성 또는 연성 회로기판에서, 상기 형상의 폭(WL)의 넓이 합은, 전체 상기 접지배선(130)의 넓이에서 차지하는 비율이 0.8 퍼센트 이하인 경우 상기 임피던스 편차가 커져 바람직하지 못하고, 60 퍼센트 이상인 경우 양산자가 원하는 임피던스 스펙을 초과하므로 바람직하지 못하다.
이하 도11 내지 도16을 참조하여, 본 발명의 일 실시예에 따른 또 다른 임피던스 매칭 방법으로서, 상기 접지배선(130)의 단순 형상 및 복합 형상에 대하여 설명하고자 한다.
도11은 본 발명의 일 실시예에 따른 다이아몬드 접지배선(130)의 단순 형상에 대한 것이다. 도11의 접지배선(130)은 도4의 접지배선(130)의 형상과 다르게 모서리 부분 만이 연결된 다이아몬드 형상의 접지배선(130)을 나타낸다. 그리고, 도11의 접지배선(130)으로 임피던스 매칭 실험을 하였다. 여기서, 접지배선 폭(WL1,WL2) 및 스페이스 폭(WS1,WS2)을 조절하여, 전체 넓이에서 접지배선(130)이 차지하는 비율을 0.8 내지 60 퍼센트로 맞출 경우, 도11의 다이아몬드 접지배선을 적용한 다층인쇄회로기판은 상기 임피던스 매칭 스펙인 최대값과 최소값의 차이가 ±5Ω에 맞는 것으로 확인되었다.
본 발명의 다른 실시예로서, 복합 형상인 이중 다이아몬드 형상은 도12에 나타나있다. 여기서, 도13은 상기 도12의 다이아몬드 형상에서 임피던스 매칭에 영향을 미치는 접지배선 폭(WL) 및 스페이스폭(WS)에 대한 도시이다. 상기 이중 다이아몬드 형상은 외부 형상 내에 내부 형상이 포함되어 있다. 이러한 이유로, 상기 이중 다이아몬드 형상은 외부의 다이아몬드 형상 및 내부 다이아몬드 형상이 전기적으로 분리되어 있다. 일반적인 실험으로, 상기 전기적으로 분리된 상황에서도 고주파 환경에서는 상기 접지배선(130)이 그 위를 지나는 회로와 상호 영향을 미친다. 즉, 인쇄회로기판 상에 실장되는 부품(메모리 반도체, IC칩등)의 집적도가 높고, 신호처리 속도가 고속인 사양에 적용된다. 따라서, 상기 임피던스는 상기 다아아몬드 형상의 라인폭(WL), 스페이스폭(WS)과 상기 각각의 외부 및 내부의 형상이 분리된 폭(미도시)에 따라 변화한다.
도14 내지 도15는 본 발명에 따른 또 다른 복합 형상에 대한 일 실시예다. 상기 복합 형상은 도12의 다이아몬드 형상 내부를 이용하여, 또다른 다아아몬드 형상을 입체적으로 구성한 것이다. 또한, 임피던스 매칭을 위해 사용자는 도15의 이중층 다이아몬드의 하층 두께(T1)와 상층 두께(T2)를 다르게 할 수 있다. 이러한 두께의 변화로 임피던스 매칭이 용이함은 당연하다.
도16은 본 발명의 또 다른 실시예로서의 불규칙 형상에 대한 것이다. 상기 도면에 도시되어 있는 형상은 빔(Beam)형 형상이다. 즉, 상기 빔형 형상은 상기 접지배선(130)의 형상을 불규칙적으로 형상화 한 것이다. 따라서, 각 빔형 형상의 폭(WL), 스페이스 폭(WS1,WS2) 등에 의해 상기 임피던스는 변화된다. 그리고, 도14 내지 도16은 제1방향 및 제2 방향 및 제3방향으로 서로 연속적으로 교차하도록 형성된 접지배선 형상에 대한 것이다. 여기서 제3방향의 접지배선 형상은 소정의 방향 및 형상을 가질 수 있다.
이러한 형상 이외에 다양한 규칙 형상의 모임들이 불규칙적으로 배치되어 상기 임피던스 매칭에 이용될 수 있다.
또한, 상기 규칙 형상 및 불규칙 형상은 그 모서리 부분이 곡선형으로 된 것이 바람직하다. 왜냐하면, 상기 규칙 형상 및 불규칙 형상의 모서리 부분은 곡선형 이 아닌 경우 초고주파 환경에서 전자파 누설 등이 심해져 상기 임피던스 매칭에 악영향을 미칠 수 있기 때문이다.
이하 도17a 내지 도17j를 참조하여, 본 발명의 일 실시예에 따른 다층인쇄회로기판의 제조 방법에 대하여 설명한다. 상기 다층인쇄회로기판의 제조방법은 크게 접지배선(130)을 형성하는 방법과 회로배선(310)을 형성하는 방법으로 나뉘어 진다.
먼저, 이하 접지배선(130)의 형성 방법에 대하여 설명한다.
도17a는 본 발명의 일 실시예에 따른 기판(100)의 단면도 및 상기 기판(100) 상면에 동박층(110)을 적층한 것을 나타낸 것이다. 상기 동박층(110)은 상기 도3과 같은 단일 다이아몬드 형상을 만들기 위해서 단일층을 적층한 것이다.
도17b는 상기 동박층(110) 상면에 포토레지스트(115)를 적층한 것을 나타낸 것이다. 상기 포토레지스트(115)는 주로 감광성 고분자 등이 사용된다.
도17c는 상기 포토레지스트(115) 상면에 포토마스크(120)를 적층한 것을 나타낸 것이다. 이 때, 다양한 형상의 접지배선(130) 형상을 지닌 포토마스크(120)를 사용할 수 있다.
도17d는 상기 포토마스크(120) 상면에서 노광을 한 것을 나타낸 것이다. 이 때, 접지배선(130) 형상 하면에 있는 부분만이 노광을 받는다.
도17e는 상기 노광 후 상기 접지배선(130)을 제외한 부분(포토레지스트 등)을 식각한 것을 나타낸 것이다. 상기 식각 공정에 의하여 상기 포토마스크(120)의 회로부분에 해당하는 곳만 남아 있게 되며, 정밀한 식각을 위해 여러 번 식각 공정 이 반복될 수도 있다.
도17f는 상기 기판(100) 상면에 있는 접지배선(130) 상면에 보호층(160)을 적층한다.
상기 방법 들로 접지배선(130)이 형성된 후 회로배선(310)이 형성된다. 따라서, 이하 회로배선(310)의 제조 방법에 대해 설명한다.
도17g와 같이, 상기 보호층(160) 상면에 절연층(200)을 적층한다. 그리고, 도17h와 같이, 상기 절연층(200) 상면에 동박층(110)을 적층한다. 그리고, 도17i와 같이, 상기 동박층(110) 상면에 상기 포토레지스트(115) 및 포토마스크(120)를 적층한다. 그리고, 도17j와 같이, 상기 회로배선(310)를 제외한 부분을 노광 및 식각한다. 그리고, 도17k와 같이, 상기 회로배선(310)에 보호층(400)을 적층한다.
이러한 본 발명의 다층인쇄회로기판을 제조하기 위해 사용되는 상기 접지배선(130) 및 회로배선(310) 형성 방법에 사용되는 노광 및 식각 기술 등은 일반적으로 사용되는 기술을 채용할 수 있다. 따라서, 이러한 일반적 제조 방법의 자세한 설명은 생략한다.
이상과 같이 구성된 본 발명의 임피던스 매칭 및 방법으로 인해 다음과 같은 효과가 있다.
첫째, 다층인쇄회로기판의 접지배선에 임피던스 매칭 형상을 포함시켜 회로 배선 폭의 조절 없이 용이한 임피던스 매칭이 이루어진다.
둘째, 다층인쇄회로기판의 접지배선에 임피던스 매칭 형상을 포함시켜 회로배선의 회로폭에 관계없이 불량 없고, 생산성이 높은 임피던스 매칭이 이루어진다.
셋째, 접지배선의 형상을 반복시켜 미세한 임피던스를 매칭시킬 수 있다.
넷째, 접지배선의 일정한 형상이나 복합 형상 내부에 또 다른 형상을 포함시켜 임피던스 매칭의 용이성을 극대화 시킨다.
다섯째, 접지배선의 임피던스 매칭 회로 형상의 모서리 부분을 곡선화하여 좀 더 효율적인 임피던스 매칭을 할 수 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명 되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (15)

  1. 기판;
    상기 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 피치폭이 9 mil 내지 60 mil 인 접지 배선;
    상기 접지 배선 상부에 형성되는 절연층;
    상기 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선; 및
    상기 회로 배선 상부에 형성되는 회로 배선 보호층;
    을 포함하는 다층 인쇄 회로 기판.
  2. 제1항에 있어서,
    상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하는 상기 다층 인쇄회로기판.
  3. 기판;
    그 피치폭이 9 mil 내지 60 mil 으로 이루어지는 하나 이상의 소정의 형상이 제1 방향 및 제2방향 및 제3방향으로 연속적으로 배열되어 형성되는 접지 배선;
    상기 접지 배선 상부에 형성되는 절연층;
    상기 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선; 및
    상기 회로 배선 상부에 형성되는 회로 배선 보호층;
    을 포함하는 다층 인쇄 회로 기판.
  4. 제3항에 있어서,
    상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하는 상기 다층 인쇄 회로 기판.
  5. 둘 이상의 제1항 내지 제4항 중 어느 한 항의 다층 인쇄 회로 기판; 및
    상기 다층 인쇄 회로 기판 사이를 연결하며,
    폴리 이미드 층;
    상기 폴리 이미드 층 상부 또는 하부에 형성되는 접지 배선;및
    상기 접지 배선 상부에 형성되는 보호층;
    을 포함하는 연성 기판;
    을 더 포함하는 복합 다층 인쇄 회로 기판.
  6. 제5항에 있어서,
    상기 접지배선은 그 피치폭이 9 mil 내지 60 mil 인 것을 특징으로 하는 상기 복합 다층 인쇄 회로 기판.
  7. 제5항에 있어서,
    상기 접지배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하는 상기 복합 다층 인쇄 회로 기판.
  8. 기판;
    상기 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 피치폭이 9 mil 내지 60 mil 인 접지 배선;
    상기 접지 배선 상부에 형성되는 제1절연층;
    상기 제1 절연층 상부에 형성되며, 금속 재료로 형성되는 제1 회로 배선;
    상기 제1 회로 배선 상부에 형성되는 제2 절연층;및
    상기 제2 절연층 상부에 형성되며, 금속 재료로 형성되는 제2 회로 배선;
    을 포함하는 다층 인쇄 회로 기판.
  9. 제8항에 있어서,
    상기 접지 배선 하부에 형성되는 제3절연층;
    상기 제4 절연층 하부에 형성되며, 금속 재료로 형성되는 제3 회로 배선;
    상기 제4 회로 배선 하부에 형성되는 제4 절연층;
    상기 제5 절연층 하부에 형성되며, 금속 재료로 형성되는 제4 회로 배선;
    상기 제5 회로 배선 하부에 형성되는 제5 절연층; 및
    상기 제6 절연층 하부에 형성되며, 금속 재료로 형성되는 제5 회로 배선;
    을 더 포함하는 상기 다층 인쇄 회로 기판.
  10. 제8항에 있어서,
    상기 접지배선은 그 피치폭이 9 mil 내지 60 mil 인 것을 특징으로 하는 상기 다층 인쇄 회로 기판.
  11. 제8항에 있어서,
    상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하는 상기 다층 인쇄 회로 기판.
  12. 다층 인쇄 회로 기판의 제조 방법에 있어서,
    기판 상면에 금속 층을 형성하는 단계;
    상기 금속 층을 식각하여, 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 피치폭이 9 mil 내지 60 mil 이 되도록 접지 배선을 형성하는 단계;
    상기 회로 배선에 절연층을 형성하는 단계;
    상기 절연층 상부에 금속 재료로 회로 배선을 형성하는 단계; 및
    상기 회로 배선 상부에 회로 배선 보호층을 형성하는 단계;
    를 포함하는 다층 인쇄 회로 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하도록 형성하는 단계;를 포함하는 상기 다층 인쇄 회로 기판의 제조 방법.
  14. 다층 인쇄 회로 기판의 제조 방법에 있어서,
    기판 상면에 금속 층을 형성하는 단계;
    상기 금속 층을 식각하여, 하나 이상의 소정의 형상이 제1 방향 및 제2방향으로 연속적으로 배열되어 형성되며, 그 피치폭이 9 mil 내지 60 mil 이 되도록 접지 배선을 형성하는 단계;
    상기 회로 배선에 절연층을 형성하는 단계;
    상기 절연층 상부에 금속 재료로 회로 배선을 형성하는 단계; 및
    상기 회로 배선 상부에 회로 배선 보호층을 형성하는 단계;
    를 포함하는 다층 인쇄 회로 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하도록 형성하는 상기 다층 인쇄 회로 기판의 제조 방법.
KR1020050134725A 2005-12-30 2005-12-30 다층 인쇄회로기판 및 그 제조 방법 KR100744082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134725A KR100744082B1 (ko) 2005-12-30 2005-12-30 다층 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134725A KR100744082B1 (ko) 2005-12-30 2005-12-30 다층 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070071358A true KR20070071358A (ko) 2007-07-04
KR100744082B1 KR100744082B1 (ko) 2007-08-01

Family

ID=38506499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134725A KR100744082B1 (ko) 2005-12-30 2005-12-30 다층 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100744082B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332044B1 (ko) * 2011-08-30 2013-11-22 삼성전기주식회사 임피던스 매칭 장치
KR101349602B1 (ko) * 2012-04-25 2014-01-09 엘지이노텍 주식회사 전송 케이블, 이를 포함하는 휴대 단말기 및 이의 제조 방법
CN108738228A (zh) * 2018-07-23 2018-11-02 维沃移动通信有限公司 一种电路板组件及终端

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168313A (ja) 1997-08-11 1999-03-09 Hitachi Cable Ltd プリント配線基板
JPH11112142A (ja) 1997-10-01 1999-04-23 Kyocera Corp 多層配線基板
JPH11298149A (ja) 1998-04-09 1999-10-29 Sumitomo Metal Ind Ltd 多層配線基板
JP2003234550A (ja) 2002-02-08 2003-08-22 Mitsumi Electric Co Ltd フレキシブルプリント回路
JP2003289184A (ja) 2002-03-28 2003-10-10 Canon Inc 多層プリント配線板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332044B1 (ko) * 2011-08-30 2013-11-22 삼성전기주식회사 임피던스 매칭 장치
KR101349602B1 (ko) * 2012-04-25 2014-01-09 엘지이노텍 주식회사 전송 케이블, 이를 포함하는 휴대 단말기 및 이의 제조 방법
CN108738228A (zh) * 2018-07-23 2018-11-02 维沃移动通信有限公司 一种电路板组件及终端
US11582863B2 (en) 2018-07-23 2023-02-14 Vivo Mobile Communication Co., Ltd. Circuit board component and terminal

Also Published As

Publication number Publication date
KR100744082B1 (ko) 2007-08-01

Similar Documents

Publication Publication Date Title
US10674610B1 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
US6444922B1 (en) Zero cross-talk signal line design
TWI615065B (zh) 柔性線路板及其製作方法
TWI778189B (zh) 高頻傳輸用印刷線路板
US11089674B2 (en) Wiring substrate and method for manufacturing wiring substrate
WO2014174882A1 (ja) プリント配線板およびプリント配線板製造方法
US20090032285A1 (en) Multi-layer circuit substrate manufacturing method and multi-layer circuit substrate
JP5607710B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
WO2009028108A1 (en) Multi-layer substrate
CN101983544A (zh) 刚柔结合电路板及其制造方法
US20120318563A1 (en) Printed circuit board and method of manufacturing the same
JP6379453B2 (ja) 配線基板及び電子装置
KR100744082B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
US20050251777A1 (en) Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
JP2011171473A (ja) プリント配線板
US8841561B1 (en) High performance PCB
JP4779409B2 (ja) 配線板
JP2008235697A (ja) 配線回路基板およびその製造方法
JP2003218535A (ja) 電気配線板
KR101395904B1 (ko) 다층연성회로기판 제조방법
JP7379140B2 (ja) 配線基板
JP2022178380A (ja) 電子部品内蔵基板
KR102104185B1 (ko) 다층 배선판 및 그의 제조 방법
JP2023078894A (ja) 配線基板
JP2005129619A (ja) 共振抑制用多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160615

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180611

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13