CN101983544A - 刚柔结合电路板及其制造方法 - Google Patents

刚柔结合电路板及其制造方法 Download PDF

Info

Publication number
CN101983544A
CN101983544A CN2009801121123A CN200980112112A CN101983544A CN 101983544 A CN101983544 A CN 101983544A CN 2009801121123 A CN2009801121123 A CN 2009801121123A CN 200980112112 A CN200980112112 A CN 200980112112A CN 101983544 A CN101983544 A CN 101983544A
Authority
CN
China
Prior art keywords
wiring layer
hard
installation portion
circuit plate
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801121123A
Other languages
English (en)
Inventor
浦辻淳广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Publication of CN101983544A publication Critical patent/CN101983544A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

一种屏蔽效果高，且能够减少制造工序而提高生产率的刚柔结合电路板及其制造方法。该刚柔结合电路板由外表面侧具有屏蔽层(45)的柔性电缆部(32)、以及具有设置在与屏蔽层(45)同一面侧的布线层(47)的刚性安装部(34)构成。屏蔽层(45)和布线层(47)是由连续的同一铜箔(46)所构成。该布线层(47)上实施有电镀，从而形成为比屏蔽层(45)厚。在屏蔽层(45)和安装部(34)的布线层(47)的外侧，具备连续的相同绝缘层(48)。

Description

刚柔结合电路板及其制造方法
技术领域
本发明涉及刚柔结合电路板及其制造方法，所述刚柔结合电路板是具有从形成有各种电子电路的安装部一体地延长的柔性电缆部的刚柔结合电路板。
背景技术
以往，具有在绝缘性薄膜表面形成有所要的布线图案的结构的柔性电路板应用于各种装置中。尤其是近年来，从形成有电子电路的刚性安装部延伸出柔性电缆部的刚柔结合电路板大量应用于各种电子机器中。
如图3所示，刚柔结合电路板2一体地形成有：内侧敷设有电缆的柔性部A以及安装有电路或电子元件的刚性部B，且从柔性部A和刚性部B的边界部周边一直到柔性部A的外表面贴附有屏蔽材料4，用来屏蔽来自外部的噪声或从布线往外部泄漏的噪声。这种屏蔽材料4是由涂布有配合了银粒子的导电性涂料的薄膜所构成。
这种刚柔结合电路板2的制造方法，首先，设置在聚酰亚胺等的基膜6的两面贴附铜箔8而成的覆铜层压板10，且于作为安装部的刚性部B部分的规定位置，通过钻孔等形成贯通孔11。其次，在铜箔8表面及贯通孔11内，以规定厚度进行镀铜，从而形成电镀通孔12。之后，在电镀加工后的铜箔8上设置规定电路图案的掩模并进行蚀刻，在柔性部A和刚性部B形成电路图案而作为布线层。再者，在其两面层叠聚酰亚胺等的绝缘膜13，进而在柔性部A和刚性部B贴附薄的铜箔16，并进行热压接。
在此状态下，通过激光等形成导通孔14，该导通孔14贯通到下层布线层的规定位置。然后，通过药品等去除附着于导通孔14等的加工残渣即胶渣，以进行去胶渣处理，并于铜箔16与导通孔14内进行镀铜。之后，与前述相同地，对已电镀加工的铜箔16进行蚀刻，去除柔性部A的铜箔16，在刚性部B中形成规定的电路图案，并设置布线层。
接着，在刚性部B的外层侧层叠玻璃环氧的半固化片(Prepreg)18和铜箔20，使半固化片18固化来相互贴附，在规定部位形成导通孔22等，并对铜箔20进行电镀加工。另外，通过蚀刻来同样形成规定的电路图案，在其外侧的刚性部B的外表面，涂布防焊剂(solder resist)24。然后，从刚性部B的端部，对柔性部A贴附已涂布有银导电性涂料的屏蔽材料4，即可完成刚柔结合电路板2。
另外，如专利文献1所示，还提出了在安装部与电缆部改变刚柔结合电路板的布线层厚度的刚柔结合多层基板。这种刚柔结合多层基板鉴于屏蔽层与电路等布线之间的绝缘层厚度和电路布线厚度或宽度会影响到此电路的阻抗特性，因此将与屏蔽层之间的绝缘层较薄的电缆部的布线厚度，形成为比安装部的布线厚度还薄。由此，就达到安装部与电缆部的阻抗特性的整合性。
另外，专利文献2中揭示了一种刚柔结合基板的结构，其是增加刚柔结合基板的安装部的电路图案或其它铜箔的厚度，且减少电缆部布线的铜箔厚度，从而使电缆部具有柔性，安装部具有刚性结构。
现有技术文献
专利文献1：日本特开平7-106766号公报
专利文献2：日本特开2007-250884号公报
发明内容
发明要解决的课题
若为上述现有技术的图3所示的刚柔结合电路板的结构时，屏蔽材料的贴附工序是在刚柔结合电路板本身的制造工序后，通过另外的工序进行，因此会发生生产率不佳的问题。再者，由于屏蔽材料为含有银粒子的导电性涂料层，因此，会提高与刚柔结合电路板的接地部电连接的电阻，导致屏蔽性能劣化。此外，利用银导电性涂料所形成的屏蔽材料较为高价，从此点来看也会影响到刚柔结合电路板的成本。
另外，专利文献1所揭示的刚柔结合多层板，其在制造工序上，需要将布线层变薄的工序，如此不但增加工序，同时也需要形成屏蔽层的工序。
另外，专利文献2所揭示的刚柔结合基板，其为了确保安装部的刚性，需要增加导电层电镀厚度的工序，另外，为了通过铜箔的导电层来确保安装部的机械强度，铜箔使用量增加，如此不但重量增加，成本也会提高。
本发明是有鉴于上述技术背景而发明的，其目的在于，提供一种屏蔽效果高、减少制造工序从而可提高生产率的刚柔结合电路板及其制造方法。
解决课题的方法
本发明的刚柔结合电路板，由柔性电缆部和刚性安装部构成，该柔性电缆部的外表面侧具有屏蔽层，该刚性安装部具有设置在与所述屏蔽层同一面侧的布线层，其中，所述屏蔽层与所述布线层是由连续的同一金属箔所构成，所述布线层是通过电镀形成为比所述屏蔽层更厚。
在所述屏蔽层与所述安装部的布线层外侧，设置有连续的同一绝缘层。
另外，本发明是刚柔结合电路板的制造方法，所述刚柔结合电路板由柔性电缆部和刚性安装部构成，该柔性电缆部的外表面侧具有屏蔽层，该刚性安装部具有设置在与所述屏蔽层同一面侧的布线层，其中，所述制造方法包含：设置具有所述布线层且从所述安装部连续至所述电缆部的芯基材，并通过绝缘层在该芯基材上层叠比所述布线层更薄的金属箔的工序；通过抗蚀材料遮蔽所述金属箔中成为所述电缆部的区域的工序；以及，对所述金属箔中未进行遮蔽的、成为安装部的区域实施电镀以增加金属层厚度的工序，而且，将所述电缆部的已被遮蔽的所述金属箔作为所述屏蔽层。
另外，在所述屏蔽层与所述安装部的布线层外侧，以同一工序层叠绝缘层。
发明效果
根据本发明的刚柔结合电路板及其制造方法，可在刚柔结合电路板的制造工序中易于形成屏蔽层，且生产率高又可大幅降低成本。而且，布线层的接地部与屏蔽层的连接电阻也小，从而提高屏蔽效果。由此，能够廉价提供具备良好屏蔽性能的刚柔结合电路板。
附图说明
图1为表示本发明一实施方式的刚柔结合电路板的纵向示意剖面图。
图2为表示该实施方式的刚柔结合电路板的制造工序的纵向示意剖面图。
图3为表示以往的刚柔结合电路板的纵向示意剖面图。
附图标记说明
30刚柔结合电路板
32电缆部
34安装部
36基膜
38、46铜箔
40覆铜层压板
39、47、50布线层
43、48绝缘层
45屏蔽层
具体实施方式
以下，根据图1、图2来说明本发明刚柔结合电路板的一实施方式。该实施方式的刚柔结合电路板30，如图1所示，其结构是一体地连续形成有：由柔软的柔性部A所构成的电缆部32、以及具有刚性的刚性部B即安装部34。在本发明的刚柔结合电路板30的中心部，设置有厚度例如10～50μm左右的聚酰亚胺等的基膜36，在其两面贴附几μm～几十μm左右的铜箔38，从而形成覆铜层压板40。
在覆铜层压板40的成为安装部34的部分，通过钻孔等在规定位置形成贯通孔41，且在贯通孔41内进行规定厚度的镀铜而构成电镀通孔42。另外，在位于电缆部32两面的铜箔38上，形成有作为电缆的布线。在安装部34两面的铜箔38上，形成有规定的电路图案以形成电路，且形成有布线层39。
再者，在电缆部32与安装部34的布线层39的两面，形成有由聚酰亚胺等绝缘膜所构成的绝缘层43，在该绝缘层43的外侧，层叠有比布线层39更薄的厚度为3～12μm左右的铜箔46。此铜箔46，在电缆部32中是作为屏蔽层45，而在安装部34中是构成布线层47的一部分。布线层47是进一步对铜箔46施加电镀铜49而增加厚度，形成为规定的电路图案。在电路图案的规定位置设置有导通孔44，以实现与下层的布线层39的电连接。
在布线层47及屏蔽层45的外侧两面，层叠有聚酰亚胺等的绝缘层48。而且，在安装部34形成有布线层50及导通孔52，在外表面涂布有防焊剂54，从而形成刚柔结合电路板30。
作为这种刚柔结合电路板30的制造方法，首先如图2(a)所示，在作为芯基材的覆铜层压板40的安装部34，通过钻孔等来形成电镀通孔42用的贯通孔41。其次，在贯通孔41内及铜箔38表面进行规定厚度的镀铜而形成电镀通孔42，同时电镀加工布线层39用的铜箔38。然后，对已电镀加工的铜箔38设置规定的电路图案的掩模并进行蚀刻，在电缆部32与安装部34形成电路图案。接着，在其两面层叠聚酰亚胺等薄膜的绝缘层43，贴附薄铜箔46并进行热压接。然后，在规定位置上通过激光等形成可到达下层电路图案的孔，从而设置导通孔44。
然后，实施去胶渣处理，所述去胶渣处理是通过药品等来去除附着于导通孔44等的加工残渣即胶渣，如图2(b)所示，通过抗蚀剂56来覆盖电缆部32，如图2(c)所示，在铜箔46及导通孔44内进行电镀铜49。接着，如图2(d)所示，去除电缆部32的抗蚀剂56。
然后，与前述相同地，对已电镀加工的铜箔46，通过电路用抗蚀剂来设置规定的电路图案形状的掩模，同时也对电缆部32的屏蔽层45的铜箔46实施掩模。接着，进行蚀刻，从而形成布线层47的电路图案。
其次，如图1所示，层叠聚酰亚胺等的绝缘层48、铜箔51来覆盖电缆部32及安装部34且进行热压接。然后，与上述相同地，对铜箔51进行电镀加工而形成导通孔52，形成规定的电路图案的布线层50。然后，涂布防焊剂54来形成刚柔结合电路板30。
根据该实施方式的刚柔结合电路板30，在刚柔结合电路板30的制造工序中，不会增加实质上的制造工序，且易于形成屏蔽层45。由此，可大幅降低刚柔结合电路板30的制造成本。而且，布线层47的接地部与屏蔽层45的电连接的电阻也小，进而提高屏蔽效果。另外，屏蔽层45外侧的绝缘层48，是通过用相同的绝缘膜层叠电缆部32与安装部34而形成，如此可确保绝缘效果且作业性也佳，也有助于降低成本。
又，本发明的刚柔结合电路板及其制造方法，并非限定于上述实施方式，用于电缆部或安装部的材料也可使用其它材料。例如，绝缘层除了聚酰亚胺之外，依用途也可使用聚酯或柔软的玻璃环氧材料，金属箔片也可使用铜箔以外的金或铝，只要以等同于上述实施方式的结构及工序，在电缆部获得屏蔽效果者即可。

Claims (4)

1.一种刚柔结合电路板，由柔性电缆部和刚性安装部构成，所述柔性电缆部的外表面侧具有屏蔽层，所述刚性安装部具有设置在与所述屏蔽层同一面侧的布线层，其特征在于，
所述屏蔽层和所述布线层是由连续的同一金属箔所构成，所述布线层是通过电镀形成为比所述屏蔽层更厚。
2.如权利要求1所述的刚柔结合电路板，其中，在所述屏蔽层和所述安装部的布线层外侧，设置有连续的相同的绝缘层。
3.一种刚柔结合电路板的制造方法，所述刚柔结合电路板由柔性电缆部和刚性安装部构成，所述柔性电缆部的外表面侧具有屏蔽层，所述刚性安装部具有设置在与所述屏蔽层同一面侧的布线层，
该刚柔结合电路板的制造方法的特征在于，具有：
设置具有所述布线层且从所述安装部连续至所述电缆部的芯基材，并通过绝缘层在该芯基材上层叠比所述布线层更薄的金属箔的工序；
通过抗蚀材料遮蔽所述金属箔中成为所述电缆部的区域的工序；以及，
对所述金属箔中未进行遮蔽的、成为安装部的区域实施电镀以增加金属层厚度的工序，
而且，将所述电缆部的已被遮蔽的所述金属箔作为所述屏蔽层。
4.如权利要求3所述的刚柔结合电路板的制造方法，其中，在所述屏蔽层与所述安装部的布线层外侧，以同一工序层叠绝缘层。
CN2009801121123A 2008-04-25 2009-04-23 刚柔结合电路板及其制造方法 Pending CN101983544A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-114871 2008-04-25
JP2008114871A JP2009267081A (ja) 2008-04-25 2008-04-25 フレックスリジッド配線基板とその製造方法
PCT/JP2009/058084 WO2009131182A1 (ja) 2008-04-25 2009-04-23 フレックスリジッド配線基板とその製造方法

Publications (1)

Publication Number Publication Date
CN101983544A true CN101983544A (zh) 2011-03-02

Family

ID=41216911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801121123A Pending CN101983544A (zh) 2008-04-25 2009-04-23 刚柔结合电路板及其制造方法

Country Status (5)

Country Link
US (1) US8604346B2 (zh)
JP (1) JP2009267081A (zh)
CN (1) CN101983544A (zh)
TW (1) TW200950633A (zh)
WO (1) WO2009131182A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5123145B2 (ja) * 2008-11-25 2013-01-16 パナソニック株式会社 フレックスリジッドプリント配線板
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
US8404978B2 (en) 2010-02-12 2013-03-26 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
FR2973982B1 (fr) * 2011-04-08 2014-05-02 Compagnie Ind Et Financiere Dingenierie Ingenico Circuit imprime flexrigide securise.
CN104349575B (zh) * 2013-07-31 2017-12-26 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
JP2015082645A (ja) * 2013-10-24 2015-04-27 イビデン株式会社 フレックスリジッド配線板及びフレックスリジッド配線板の製造方法
KR102268781B1 (ko) * 2014-11-12 2021-06-28 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
TWI701982B (zh) * 2019-05-14 2020-08-11 欣興電子股份有限公司 電路板結構及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145205A (ja) 1991-11-21 1993-06-11 Nitto Denko Corp 電磁シールド層付きフレキシブル回路基板およびその製法
JP3259873B2 (ja) 1993-10-05 2002-02-25 住友電気工業株式会社 高周波回路用フレックスリジッド多層板
JP2003133728A (ja) 2001-10-24 2003-05-09 Fujikura Ltd 多層配線基板及びその製造方法
JP4147298B2 (ja) * 2005-03-25 2008-09-10 株式会社 大昌電子 フレックスリジッドプリント配線板およびフレックスリジッドプリント配線板の製造方法
JP4808468B2 (ja) 2005-11-04 2011-11-02 日本メクトロン株式会社 混成多層回路基板およびその製造方法
JP2007134550A (ja) 2005-11-11 2007-05-31 Fujikura Ltd 多層プリント配線板の製造方法
JP2007250884A (ja) 2006-03-16 2007-09-27 Shirai Denshi Kogyo Kk フレキシブルプリント基板およびその製造方法
WO2008035416A1 (fr) * 2006-09-21 2008-03-27 Daisho Denshi Co., Ltd. Plaquette de circuit imprimé flexorigide et procédé de fabrication de la plaquette de circuit imprimé flexorigide
WO2008053520A1 (fr) 2006-10-30 2008-05-08 Ibiden Co., Ltd. Carte de câblage flexorigide et procédé de fabrication correspondant

Also Published As

Publication number Publication date
TW200950633A (en) 2009-12-01
WO2009131182A1 (ja) 2009-10-29
JP2009267081A (ja) 2009-11-12
US20110036619A1 (en) 2011-02-17
US8604346B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
US10602616B2 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
JP5833236B2 (ja) 硬質可撓性プリント回路基板の製造方法および硬質可撓性プリント回路基板
CN103167727B (zh) 电路板及其制造方法
CN101983544A (zh) 刚柔结合电路板及其制造方法
US8934262B2 (en) Wiring board and method for manufacturing the same
TWI422302B (zh) Method for manufacturing multilayer flexible printed wiring board
JP5607710B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP5992923B2 (ja) 印刷回路基板及びその製造方法
EP2644010B1 (en) Printed circuit board and method for manufacturing the same
US11723153B2 (en) Printed circuit board and method of fabricating the same
KR101966326B1 (ko) 다층 경연성 인쇄회로기판 및 그 제조방법
KR20160097948A (ko) 연성 인쇄회로기판 및 그 제조 방법
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
EP2656702B1 (en) Printed circuit board and method for manufacturing the same
KR101888592B1 (ko) 연성회로기판 및 그 제조방법
KR20130117667A (ko) 전기 회로 기판의 비어 홀 구조
US20030047355A1 (en) Printed wiring board with high density inner layer structure
JP2006344887A (ja) プリント配線板およびその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
CN101198212B (zh) 多层印刷布线板及其制造方法
KR20070071358A (ko) 다층 인쇄회로기판 및 그 제조 방법
KR100779505B1 (ko) 전자 부품을 삽입 실장하기 위한 홀을 구비한 인쇄회로기판
WO2021100471A1 (ja) 配線回路基板
KR101262584B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20110302