KR20130117667A

KR20130117667A - 전기 회로 기판의 비어 홀 구조

Info

Publication number: KR20130117667A
Application number: KR1020130031718A
Authority: KR
Inventors: 수 쿠오-후; 린 권-진
Original assignee: 어드밴스드 플렉시블 서큐츠 코포레이션 리미티드
Priority date: 2012-04-17
Filing date: 2013-03-25
Publication date: 2013-10-28
Also published as: TWI498055B; EP2654390A2; TW201345327A; JP2013222960A; US20130269996A1; EP2654390A3

Abstract

전기 회로 기판에서 비어 홀의 구조는 캐리어 보드에 와이어링이 형성된 후에 형성되는 접착층 및 도체층을 포함한다. 적어도 하나의 관통 홀은 상기 캐리어 보드, 상기 와어이링, 상기 접착층 및 상기 도체층을 통해서 수직 방향으로 연장되고, 홀 벽면을 형성한다. 상기 도체층은 상기 회로 트레이스의 노출 영역에 대해서 수직 방향으로 높이 차이를 나타낸다. 전도성 커버 섹션은 상기 도체층 및 상기 관통 홀의 상기 홀 벽면을 덮는다. 상기 캐리어 보드는 단면 기판, 양면 기판, 다층 기판 또는 이들의 조합이며, 상기 단면 기판, 상기 양면 기판 및 다층 기판은 플렉시블 기판, 경성 기판, 또는 플렉시블 및 경성 기판이 결합된 혼성 기판이 될 수 있다.

Description

전기 회로 기판의 비어 홀 구조{STRUCTURE OF VIA HOLE OF ELECTRICAL CIRCUIT BOARD}

본 발명은 전기 회로 기판의 비어 홀에 관한 것으로서, 더욱 상세하게는 전기 회로 기판의 비어 홀 구조에 관한 것이다.

인쇄 회로 기판(PCB)은 필수적인 전자 부품이며, 또한 전자 장치와 부품을 지지하고 전자 부품의 배선 연결 공급자로서 역할을 한다. 기존 회로 기판은 배선 및 회로의 패턴을 만들기 위해 레지스트 인쇄 에칭 공정(process of printing etching resist)를 적용하고, 이 것을 인쇄 회로 기판이나 인쇄 배선 판이라고 하였다. 전자 제품이 작아지고 더 정교해지기 때문에, 최근 대부분의 회로 기판은 레지스트를 부착(라미네이트 또는 코팅)한 후 노광(exposure) 및 현상(development)을 하고, 이어서 에칭을 하여 회로 기판의 제조를 완료한다.

회로 기판에 비어 홀을 만들기 위한 종래의 공정은 먼저 상하부 동박층(upper and lower copper foil layers)과 접착층(adhesive layers)을 가진 캐리어 보드(carrier board)를 제공한다. 이후에 타공(drilling operation)이 이루어지고, 전도성 커버부(conductive cover)는 전기 도금(electroplate)된다. 이후 상기 캐리어 보드는 다수의 에칭된 영역을 형성하기 위해 건식 필름의 코팅, 노광, 현상 및 에칭된다. 마지막으로, 에칭된 캐리어 보드에 라미네이팅(laminating)이 적용된다.

한편, 회로 기판에 비어 홀을 만드는 종래의 공정은 먼저 타공 및 전기 도금 후 에칭을 수행하는 공정이다. 작업 흐름은 간단하지만, 종종 다음과 같은 단점이 있다. (1) 캐리어 보드의 두께가 불균일해질 수 있고, 이것은 미세한 배선 공정(fine wiring process)의 낮은 생산 수율로 이어진다. (2) 불순물이 전기 도금 과정에서 생성될 수 있으며, 이것은 이미지 전사(image transfer)와 에칭 처리(etching operation)의 감소된 생산 수율로 이어진다. (3) 캐리어 보드의 치수 안정성이 열화되고, 이것은 노출(expose) 시 잘못된 정렬로 이어진다. (4) 캐리어의 구조가 변화되고, 이것이 쉽게 낮은 유연성으로 연결된다. 결과적으로, 회로 기판에 비어 홀 구조를 만드는 공지의 과정에 향상된 개선 방법이 만들어질 수 있다.

본 발명은 상기와 같은 종래 기술을 인식하여 안출된 것으로서, 전기 회로 기판의 비어 홀 구조를 제공하는데 그 목적이 있다.

본 발명은 상기와 같은 종래 기술을 인식하여 안출된 것으로서, 본 발명에 따른 전기 회로 기판은 제 1 기판 상부면 및 제 1 기판 하부면을 가진 단면 기판을 포함하는 제 1 기판; 상기 제 1 기판 상부면에 형성된 적어도 하나의 상부 회로 트레이스; 상기 상부 회로 트레이스의 적어도 일부 영역에 형성되고, 상기 상부 회로 트레이스의 일부를 덮지 않아서 상부 회로 트레이스 노출 영역을 형성하는 상부 접착층; 상기 상부 접착층에 형성되고, 상기 상부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 1 높이 차이를 나타내는 상부 도체층; 상기 제 1 기판 하부면에 형성된 하부 도체층; 상기 상부 도체층, 상기 상부 접착층, 상기 상부 회로 트레이스, 상기 제 1 기판 및 상기 하부 도체층을 통해 수직 방향으로 연장되고 홀 벽면을 형성하는 적어도 하나의 관통 홀; 및 상기 관통 홀의 홀 벽면, 상기 관통 홀에 인접한 상기 상부 도체층의 일부 영역 및 상기 관통 홀에 인접한 상기 하부 도체층의 일부 영역을 덮는 전도성 커버 섹션;을 포함한다.

본 발명의 일 실시예에 따르면, 상기 하부 도체층과 상기 제 1 기판 하부면 사이에, 상기 제 1 기판의 제 1 기판 하부면에 수직 방향으로 접합된 제 2 기판 상부면 및 제 2 기판 하부면을 가진 제 2 기판; 상기 제 2 기판 하부면에 형성된 적어도 하나의 하부 회로 트레이스; 상기 하부 회로 트레이스의 일부 영역에 형성된 하부 접착층; 상기 하부 접착층의 아래에 형성된 상기 하부 도체층; 및 상기 제 2 기판, 상기 하부 회로 트레이스, 상기 하부 접착층 및 상기 하부 도체층, 관통 홀에 인접된 상기 하부 도체층의 일부 영역을 덮는 상기 전도성 커버 섹션을 통해 뻗은 상기 관통 홀;을 포함할 수 있다.

이때, 상기 하부 접착층에 의해 덮이지 않은 상기 하부 회로 트레이스의 일부는 하부 회로 트레이스 노출 영역을 형성하고, 상기 하부 도체층은 상기 하부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 2 높이 차이를 나타낼 수 있다.

본 발명의 다른 실시예에 따르면, 상기 제 1 기판의 상기 제 1 기판 하부면 및 상기 제 2 기판의 상기 제 2 기판 상부면은, 이 둘 사이에 적어도 하나의 중간 회로 트레이스를 포함하는 적어도 하나의 제 3 기판;을 더 포함한다.

이 경우, 상기 제 1 기판, 상기 제 2 기판 및 상기 제 3 기판은, 플렉시블 기판, 경성 기판, 또는 플렉시블 및 경성 기판을 결합한 혼성 기판일 수 있다.

본 발명의 또 다른 실시예에 따른 전기 회로 기판은 상기 제 1 기판의 상기 제 1 기판 하부면 및 상기 제 2 기판의 상기 제 2 기판 상부면 사이에, 적어도 하나의 제 1 양면 기판을 더 포함하고, 상기 제 1 양면 기판은 중간 회로 트레이스가 각각 형성된 양면 기판 상부면 및 양면 기판 하부면을 포함하고 상기 제 1 양면 기판을 관통하도록 연장된 상기 관통 홀을 가진다.

이때, 상기 제 1 양면 기판은 상기 관통 홀에서 벗어나 위치에 적어도 하나의 배리드 홀이 형성될 수 있다.

본 발명에 따른 전기 회로 기판은 상기 제1 기판의 상기 제 1 기판 하부면은, 적어도 하나의 제 1 양면 기판에 접합되고, 상기 제 1 양면 기판은 양면 기판 상부면 및 양면 기판 하부면을 가지고, , 상기 하부 회로 트레이스는 상기 양면 기판 하부면에 형성되고, 적어도 하나의 중간 회로 트레이스가 상기 양면 기판 상부면에 형성되고, 상기 관통홀이 상기 제 1 양면 기판을 통해 연장될 수 있다.

이때, 상기 제 1 양면 기판은 상기 관통 홀에서 벗어난 위치에 적어도 하나의 배리드 홀이 형성될 수 있다.

이 경우, 상기 제 1 양면 기판은 플렉시블 기판, 경성 기판, 또는 플렉시블 및 경성 기판을 결합한 혼성 기판일 수 있다.

본 발명에 따른 전기 회로 기판은 제 1 양면 기판 상부면 및 제 1 양면 기판 하부면을 가진 제 1 양면 기판; 상기 제 1 양면 기판 상부면에 형성된 적어도 하나의 상부 회로 트레이스; 상기 상부 회로 트레이스의 일부 영역에 형성되고, 상기 상부 회로 트레이스의 일부를 덮지 않아서 상부 회로 트레이스 노출 영역을 형성하는 상부 접착층; 상기 상부 접착층에 형성되고, 상기 상부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 1 높이 차이를 나타내는 상부 도체층; 상기 제 1 양면 기판 하부면에 형성된 적어도 하나의 하부 회로 트레이스; 상기 하부 회로 트레이스의 적어도 일부에 형성된 하부 접착층; 상기 하부 접착층에 형성된 하부 도체층; 상기 상부 도체층, 상기 상부 접착층, 상기 상부 회로 트레이스, 상기 제 1 양면 기판, 상기 하부 회로 트레이스, 상기 하부 접착층 및 상기 하부 도체층을 통해 수직 방향으로 연장되고, 홀 벽면을 형성하는 관통 홀; 및 상기 관통 홀의 상기 홀 벽면, 상기 관통 홀에 인접한 상기 상부 도체층의 일부 영역 및 상기 관통 홀에 인접한 상기 하부 도체층의 일부 영역을 덮는 전도성 커버 섹션;을 포함한다.

본 발명의 일 실시예에 따르면, 상기 제 1 양면 기판의 상기 하부 도체층 밑면은, 접합층에 의해서 적어도 하나의 제 2 양면 기판에 접합되고, 상기 제 2 양면 기판은 적어도 하나의 상부 회로 트레이스 및 적어도 하나의 하부 회로 트레이스를 각각 형성하는 양면 기판 상부면과 양면 기판 하부면; 상기 상부 회로 트레이스의 적어도 일부 영역에 형성되고 상기 상부 회로 트레이스의 일부를 덮지 않아서 상부 회로 트레이스 노출 영역을 형성하는 상부 접착층; 상기 하부 회로 트레이스의 적어도 일부 영역에 형성된 하부 접착층; 상기 상부 접착층에 형성되고 상기 상부 회로 트레이스 노출 영역에 대해서 수직방향으로 제 1 높이 차이를 나타내는 상부 도체층; 상기 하부 접착층에 형성되는 하부 도체층; 및 상기 제 2 양면 기판의 상기 상부 도체층, 상기 상부 접착층, 상기 상부 회로 트레이스, 상기 제 2 양면 기판, 상기 하부 회로 트레이스, 상기 하부 접착층 및 상기 하부 도체층을 통해 연장된 관통 홀;을 가지며, 상기 전도성 커버 섹션은 상기 관통 홀에 인접한 상기 제 2 양면 기판의 상기 하부 도체층의 일부 영역을 더 덮는다.

이 경우, 상기 제 2 양면 기판은 상기 관통 홀에서 벗어난 위치에 적어도 하나의 배리드 홀이 형성될 수 있다.

본 발명의 일 실시예에 따르면, 상기 제 2 양면 기판에서 상기 하부 접착층에 의해서 덮이지 않은 하부 회로 트레이스의 일부는 하부 회로 트레이스 노출 영역을 형성하고, 상기 제 2 양면 기판의 상기 하부 도체층은 상기 하부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 2 높이 차이를 나타낼 수 있다.

이 경우, 상기 제 1 양면 기판 및 상기 제 2 양면 기판은 플렉시블 기판, 경성 기판, 또는 플렉시블 및 경성 기판이 결합된 혼성 기판일 수 있다.

본 발명에 따른 전기 회로 기판은 제 1 양면 기판 상부면 및 제 1 양면 기판 하부면; 상기 제 1 양면 기판 상부면에 형성된 적어도 하나의 상부 회로 트레이스; 상기 상부 회로 트레이스의 일부 영역에 형성되고, 상기 상부 회로 트레이스의 일부를 덮지 않아서 상부 회로 트레이스 노출 영역을 형성하는 상부 접착층; 상기 상부 접착층에 형성되고, 상기 상부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 1 높이 차이를 나타내는 상부 도체층; 및 상기 제 1 양면 기판 하부면에 형성된 적어도 하나의 제 1 양면 기판 중간 회로 트레이스;을 가진 제 1 양면 기판과, 제 2 양면 기판 상부면 및 제 2 양면 기판 하부면; 상기 제 2 양면 기판 하부면에 형성된 적어도 하나의 하부 회로 트레이스; 상기 하부 회로 트레이스의 일부 영역에 형성되고, 상기 하부 회로 트레이스의 일부를 덮지 않아서 하부 회로 트레이스 노출 영역을 형성하는 하부 접착층; 상기 하부 접착층에 형성되고, 상기 하부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 2 높이 차이를 나타내는 하부 도체층; 및 상기 제 2 양면 기판 상부면에 형성된 적어도 하나의 제 2 양면 기판 중간 회로 트레이스;를 가지는 제 2 양면 기판과, 상기 제 1 양면 기판 하부면과 상기 제 2 양면 기판 상부면 사이에 개재된 접합층과, 상기 상부 도체층, 상기 상부 접착층, 상기 상부 회로 트레이스, 상기 접합층, 상기 하부 회로 트레이스, 상기 하부 접착층 및 상기 하부 도체층을 통해 연장되고, 홀 벽면을 형성하는 적어도 하나의 관통 홀과, 상기 관통 홀의 상기 홀 벽면, 상기 관통 홀에 인접한 상기 제 1 양면 기판에서 상기 상부 도체층의 일부 영역 및 상기 관통 홀에 인접한 상기 제 2 양면 기판에서 상기 하부 도체층의 일부 영역을 덮는 전도성 커버 섹션;을 포함한다.

이 경우, 상기 제 1 양면 기판은 상기 관통 홀에서 벗어난 위치에 적어도 하나의 배리드 홀이 형성될 수 있다.

또한, 상기 제 2 양면 기판은 상기 관통 홀에서 벗어난 위치에 적어도 하나의 배리드 홀을 형성할 수 있다.

이 경우, 상기 제 1 양면 기판 및 상기 제 2 양면 기판은 플렉시블 기판, 경성 기판, 또는 플렉시블 및 경성 기판이 결합된 혼성 기판이 될 수 있다.

본 발명은 전기 회로 기판의 비어 홀에 대한 종래의 제조 공정에 비해 다음의 장점이 있다. (1) 재료에 직접 적용되는 에칭 때문에 수율이 크게 향상된다. (2) 불순물 문제는 제조 공정에서 발생하지 않는다. (3) 사용되는 재료는 뛰어난 안정성을 가지고 있다. (4) 홀 도금 영역에서의 구조 변화를 제외하고, 기재 재료는 큰 변화에 노출되지 않는다. (5) 보드의 회로 배선 밀도를 증가시킬 수 있다.

도 1-5는 본 발명의 제1 실시예에 따라 제조 공정의 여러 단계에서 전기 회로 기판의 비어 홀 구조를 나타내는 단면도이다
도 6은 본 발명의 제1 실시예에 따라 완전히 조립한 후를 나타내는 단면도이다.
도 7-11은 본 발명의 제 2 실시예에 따른 캐리어 보드를 나타내는 단면도이다.
도 12는 본 발명의 제 2 실시예에 따라 완전히 조립한 후를 나타내는 단면도이다.
도 13은 본 발명의 제 2 실시예에 따라 완전히 조립한 후를 나타내는 다른 단면도이다.
도 14는 본 발명의 제 3 실시예에 따른 캐리어 보드를 나타내는 분해된 형태의 단면도이다.
도 15은 본 발명의 제 4 실시예에 따른 캐리어 보드를 나타내는 분해된 형태의 단면도이다.
도 16은 본 발명의 제 5 실시예에 따른 캐리어 보드를 나타내는 분해된 형태의 단면도이다.
도 17은 본 발명의 제 6 실시예에 따른 캐리어 보드를 나타내는 분해된 형태의 단면도이다.
도 18은 본 발명의 제 7 실시예에 따른 캐리어 보드를 나타내는 분해된 형태의 단면도이다.
도 19는 본 발명의 제 7 실시예에 따라 완전히 조립한 후를 나타내는 단면도이다.
도 20은 본 발명의 제 8 실시예에 따른 캐리어 보드를 나타내는 분해된 형태의 단면도이다.
도 21은 본 발명의 제 9 실시예에 따른 캐리어 보드를 나타내는 분해된 형태의 단면도이다.
도 22은 본 발명의 제 10 실시예에 따른 캐리어 보드를 나타내는 분해된 형태의 단면도이다.

도면에 도시된 참조번호와 도 1-5 및 6을 참조하면, 본 발명의 제 1 실시예에 따른 캐리어 보드(carrier board, 100)는 단면 기판이다. 제 1 기판(11, first substrate)은 제 1 기판 상부면(11a, first substrate upper surface) 및 제 1 기판 하부면(11b, first substrate lower surface)을 가진다. 상기 제 1 기판 상부면(11a)은 적어도 하나의 상부 회로 트레이스(21, upper circuit trace)를 형성한다. 상기 상부 회로 트레이스(21)는 스페이싱 영역(210, spacing zone)에 의해 이격되어 있다.

상부 접착층(31, upper adhesive layer)은 상기 상부 회로 트레이스(21)의 표면에 형성된다. 상기 상부 접착층(31)은 상기 상부 회로 트레이스(21)의 표면을 완전히 덮거나 상기 상부 접착층(31)의 부분적인 영역을 국소적으로 덮을 수 있다. 상기 상부 접착층(31)으로 덮여 있지 않은 상기 회로 트레이스(21)의 상단 표면은 표면-실장 디바이스(SMD, surface-mounted device) 또는 골드 핑거(gold finger)를 위해 노출된 접촉부(exposed contact)로 사용되는 상부 회로 트레이스 노출 영역(211, upper circuit trace exposed zone)으로 정의된다.

상부 도체층(41, upper conductor layer)은 상기 상부 접착층(31)의 표면에 형성된다. 상기 상부 도체층(41)은 상기 상부 회로 트레이스(21)의 상부 회로 트레이스 노출 영역(211)에 대해서 수직 방향(I)으로 제 1 높이 차이(h1)를 나타낸다. 하부 도체층(42)은 상기 제 1 기판(11)의 제 1 기판 하부면(11b)에 형성된다.

도 4에 도시된 바와 같이, 적어도 하나의 관통 홀(5, through hole)이 상기 상부 도체층(41), 상부 접착층(31), 상부 회로 트레이스(21), 제 1 기판(11) 및 하부 도체층(42)을 통해 수직 방향(I)으로 연장되어 있으며, 홀 벽면(51, hole wall surface)을 형성한다.

도 5에 도시된 바와 같이, 전도성 커버 섹션(6, conductive cover section)은 상기 상부 도체층(41)의 상부 표면, 상기 하부 도체층(42)의 하부 표면 및 상기 관통 홀(5)의 홀 벽면(51)을 덮고 있다. 상기 전도성 커버 섹션(6)은 건식 필름의 코팅, 노광, 현상, 에칭을 포함한 공정에 의해 형성될 수 있다. 상기 전도성 커버 섹션(6)은 구리, 은, 금, 또는 이들의 조합에서 선택된 전도성 물질을 포함한다.

도 6에 도시된 바와 같이, 상기 전도성 커버 섹션(6)에서 상기 관통 홀(5)에 인접하지 않은 나머지 부분, 상기 상부 도체층(41)에서 상기 관통 홀(5)에 인접하지 않은 나머지 부분 및 상기 하부 도체층(42)에서 상기 관통 홀(5)에 인접하지 않은 나머지 부분들은 공지의 에칭 기술을 통해 제거되고 일부는 남는다.

상기 상부 도체층(41), 상부 회로 트레이스(21) 및 하부 도체층(42)은 상기 전도성 커버 섹션(6)을 통해 서로 연결된다.

상기 실시예에서, 상기 제 1 기판(11)은 캐리어 보드 역할을 하는 단면 기판이며, 다른 실시예에서 상기 캐리어 보드는 단면 기판과 단면 기판(single-sided board and single-sided board), 단면 기판과 양면 기판(single-sided board and double-sided board), 양면 기판과 양면 기판(double-sided board and double-sided board) 및 다층 기판(multi-layer board )의 조합으로 실시될 수 있다.

도 7-13을 참조하면, 본 발명의 제 2 실시예에 따른 캐리어 보드(carrier board, 200)는 양면 기판이다.

도 7에 도시된 바와 같이, 제 1 양면 기판(12, first double-sided board)은 각각 적어도 하나의 상부 회로 트레이스(21) 및 적어도 하나의 하부 회로 트레이스(22)를 형성하는 양면 기판 상부면(12a, double-sided board upper surface) 및 양면 기판 하부면(12b, double-sided board lower surface)을 가진다. 상기 상부 회로 트레이스(21)는 스페이싱 영역(210)에 의해 이격되어 있고, 상기 하부 회로 트레이스(22)는 스페이싱 영역(220)에 의해 이격되어 있다. 상기 상부 회로 트레이스(21)는 적어도 하나의 상부 회로 트레이스 노출 영역(211)을 포함하고, 상기 하부 회로 트레이스(22)는 적어도 하나의 하부 회로 트레이스 노출 영역(221, lower circuit trace exposed zone)을 선택적으로 포함한다.

도 8 및 9에 도시된 바와 같이, 상부 접착층(31)은 상기 상부 회로 트레이스(21)의 표면에 형성된다. 하부 접착층(32, lower adhesive layer)은 상기 하부 회로 트레이스(22)의 표면에 형성된다. 상부 도체층(41)은 상기 상부 접착층(31)의 표면에 형성된다. 상기 상부 도체층(41)은 상기 상부 회로 트레이스(21)의 상부 회로 트레이스 노출 영역(211)에 대해서 수직 방향(I)으로 제 1 높이 차이(h1)를 나타낸다.

하부 도체층(42, lower conductor layer)은 상기 하부 접착층(32)의 표면에 형성된다. 상기 하부 도체층(42)은 상기 하부 회로 트레이스(22)의 하부 회로 트레이스 노출 영역(221)에 대해서 수직 방향(I)으로 제 2 높이 차이(h2)를 나타낸다.

도 10에 도시된 바와 같이, 적어도 하나의 관통 홀(5)이 상기 상부 도체층(41), 상부 접착층(31), 상부 회로 트레이스(21), 제 1 양면 기판(12), 하부 회로 트레이스(22), 하부 접착층(32) 및 하부 도체층(42)을 통해 수직 방향(I)으로 연장되어 있으며, 홀 벽면(51)을 형성한다.

도 11에 도시된 바와 같이, 전도성 커버 섹션(6)은 상기 상부 도체층(41)의 상부 표면, 상기 하부 도체층(42)의 하부 표면 및 상기 관통 홀(5)의 홀 벽면(51)을 덮고 있다.

도 12에 도시된 바와 같이, 상기 전도성 커버 섹션(6)에서 상기 관통 홀(5)에 인접하지 않은 나머지 부분 및 상기 상부 도체층(41)에서 상기 관통 홀(5)에 인접하지 않은 다른 부분은 공지의 에칭 기술을 통해 제거되고 일부는 남는다.

도 13에 도시된 바와 같이, 상기 전도성 커버 섹션(6)에서 상기 관통 홀(5)에 인접하지 않은 나머지 부분 및 상기 하부 도체층(42)에서 상기 관통 홀(5)에 인접하지 않은 다른 부분은 공지의 에칭 기술을 통해 제거되고 일부는 남는다.

도 14는 본 발명의 제 3 실시예에 따라 두 개의 단면 기판을 포함한 캐리어 보드(300)를 나타내는 단면도이다. 도면에 도시되어 있듯이, 상기 캐리어 보드(300)는 제 1 기판 상부면(11a) 및 제 2 기판 하부면(11b)을 가진 적어도 하나의 제 1 기판(11)과 상기 제1 기판 상부면(11a)에 형성된 적어도 하나의 상부 회로 트레이스(21)을 포함한다. 적어도 하나의 제 2 기판(13, second substrate)은 제 2 기판 상부면(13a, second substrate upper surface)과 제 2 기판 하부면(13b, second substrate lower surface)을 가지고 있고, 상기 제 2 기판 상부면(13a)은 상기 제 1 기판(11)의 상기 제 1 기판 하부면(11b)에 접합층(71, bonding layer)에 의해서 접합된다. 적어도 하나의 하부 회로 트레이스(22)는 상기 제 2 기판 하부면(13b)에 형성된다. 상기 접합층(71)은 접착 및 절연의 물질 특성을 보여준다. 상기 제 3 실시예에 따른 캐리어 보드(300)는 상기 제 1 실시예에 따른 상기 캐리어 보드(100)를 대체할 수 있고, 도 2-6에 도시된 제조 공정은 상기 제 3 실시예에 따른 캐리어 보드(300)에 적용됨으로써 두 개의 단면 기판으로 이루어진 전기 회로 기판에 비어 홀의 구조를 형성할 수 있다.

도 15는 본 발명의 제 4 실시예에 따라 세 개의 단면 기판을 포함하는 캐리어 보드(400)를 나타내는 단면도이다. 제 4 실시예의 일반적인 구조는 도 14의 경우와 같지만, 적어도 하나의 제 3 기판(14, third substrate) 및 접합층(71, 72)은 상기 제 2 기판(13)의 제 2 기판 상부면(13a)과 상기 제 1 기판(11)의 제 1 기판 하부면(11b) 사이에 배치된다. 상기 제 3 기판(14)은 적어도 하나의 중간 회로 트레이스(23, intermediate circuit trace)가 형성된 표면을 가진다.

도 16은 본 발명의 제 5 실시예에 따라 두 개의 단면 기판과 하나의 양면 기판을 포함하는 캐리어 보드(500)를 나타내는 단면도이다. 상기 제 5 실시예에 따른 캐리어 보드는, 제 1 기판 상부면(11a) 및 제 1 기판 하부면(11b)을 가지며 상기 제 1 기판 상부면(11a)에 적어도 하나의 상부 회로 트레이스(21)가 형성되어 있는 제 1 기판(11)을 포함한다. 제 2 기판(13)은 제 2 기판 상부면(13a) 및 제 2 기판 하부면(13b)을 가지고, 적어도 하나의 하부 회로 트레이스(22)는 상기 제 2 기판 하부면(13b)에 형성된다.

적어도 하나의 제 1 양면 기판(12)은 상기 제 2 기판(13)의 제 2 기판 상부면(13a)과 제 1 기판(11)의 제 1 기판 하부면(11b) 사이에 배치된다. 상기 제 1 양면 기판(12)은 각각 적어도 하나의 중간 회로 트레이스(23a, 23b)를 형성하는 양면 기판 상부면(12a) 및 양면 기판 하부면(12b)을 가지고 있다. 상기 양면 기판 상부면(12a)은 접합층(71)에 의해 상기 제 1 기판(11)의 제 1 기판 하부면(11b)에 접합되고, 상기 양면 기판 하부면(12b)은 접합층(72)에 의해 상기 제 2 기판(13)의 제 2 기판 상부면(13a)에 접합된다.

도 17은 본 발명의 제 6 실시예에 따라 한 개의 단면 기판과 하나의 양면 기판을 포함하는 캐리어 보드(600)를 나타내는 단면도이다. 제 6 실시예에 따른 캐리어 보드는 제 1 기판 상부면(11a)과 제 1 기판 하부면(11b)을 가지며 적어도 하나의 상부 회로 트레이스(21)가 상기 제 1 기판 상부면(11a)에 형성되어 있는 제 1 기판(11)을 포함한다. 적어도 하나의 제 1 양면 기판(12)은 양면 기판 상부면(12a) 및 양면 기판 하부면(12b)을 가진다. 상기 양면 기판 상부면(12a)은 접합층(71)에 의해서 상기 제 1 기판(11)의 제 1 기판 하부면(11b)에 접합된다. 적어도 하나의 하부 회로 트레이스(22)는 상기 양면 기판 하부면(12b)에 형성된다. 적어도 하나의 중간 회로 트레이스(23)는 상기 제 1 양면 기판(12)의 양면 기판 상부면(12a)에 형성된다.

도 18은 본 발명의 제 7 실시예에 따라 두 개의 양면 기판을 포함하는 캐리어 보드(700)를 나타내는 단면도이고, 도 19는 본 발명의 제 7 실시예에 따라 완전히 조립한 후를 나타내는 단면도이다. 상기 캐리어 보드(700)는 양면 기판 상부면(12a)과 양면 기판 하부면(12b)을 가진 제 1 양면 기판(12) 및 상기 양면 기판 상부면(12a)에 형성된 적어도 하나의 상부 회로 트레이스(21)를 포함한다. 적어도 하나의 제 2 양면 기판(15)은 양면 기판 상부면(15a) 및 양면 기판 하부면(15b)을 가진다. 상기 양면 기판 상부면(15a)는 접합층(71)에 의해 상기 제 1 양면 기판(12)의 양면 기판 하부면(12b)에 접합된다. 적어도 하나의 하부 회로 트레이스(22)는 상기 제 2 양면 기판(15)의 양면 기판 하부면(15b)에 형성된다. 적어도 하나의 제 1 양면 기판 중간 회로 트레이스(23c, first double-sided board intermediate circuit trace)는 상기 제 1 양면 기판(12)의 양면 기판 하부면(12b)에 형성된다. 적어도 하나의 제 2 양면 기판 중간 회로 트레이스(23d, second double-sided board intermediate circuit trace)는 상기 제 2 양면 기판(15)의 양면 기판 상부면(15a)에 형성된다.

도 19를 참조하면, 조립한 후, 상부 접착층(31)은 상기 제 1 양면 기판(12)의 상부 회로 트레이스(21)의 적어도 일부를 덮으며, 상기 상부 회로 트레이스(21)에서 상부 접착층(31)에 의해 덮이지 않은 부분은 상부 회로 트레이스 노출 영역(211)이라고 정의된다. 상부 도체층(41)은 상기 상부 접착층(31)의 상부면에 형성된다. 상기 상부 도체층(41)은 상부 회로 트레이스 노출 영역(211)에 대해서 수직 방향(I)으로 제 1 높이 차이(h1)를 보여준다.

하부 접착층(32)은 상기 제 2 양면 기판(15)의 하부 회로 트레이스(22)의 적어도 일부를 덮으며, 상기 하부 회로 트레이스(22)에서 하부 접착층(32)에 의해 덮이지 않은 부분은 하부 회로 트레이스 노출 영역(221, lower circuit trace exposed zone)으로 정의된다. 하부 도체층(42)은 상기 하부 접착층(32)의 하부면에 형성된다. 상기 하부 도체층(42)은 하부 회로 트레이스 노출 영역(221)에 대해서 수직 방향(I)으로 제 2 높이 차이(h2)를 보여준다.

적어도 하나의 관통 홀(5)은 상기 상부 도체층(41), 상부 접착층(31), 상부 회로 트레이스(21), 제 1 양면 기판(12), 제 1 양면 기판 중간 회로 트레이스(23c), 접합층(71), 제 2 양면 기판 중간 회로 트레이스(23d), 제 2 양면 기판(15), 하부 회로 트레이스(22), 하부 접착층(32) 및 하부 도체층(42)을 관통하여 수직 방향(I)로 연장되고, 홀 벽면(51)을 형성한다. 전도성 커버 섹션(6)은 상기 관통 홀(5)의 홀 벽면(51), 상기 관통 홀(5)에 인접한 제 1 양면 기판(12)에서 상부 도체층(41)의 부분 영역 및 상기 관통 홀(5)에 인접한 제 2 양면 기판(15)에서 하부 도체층(42)의 부분 영역을 덮는다.

실제 적용에서, 상기 관통 홀(5)은 원하는 바에 따라 선택적으로 상기 상부 회로 트레이스(21), 하부 회로 트레이스(22), 제 1 양면 기판 중간 회로 트레이스(23c), 제 2 양면 기판 중간 회로 트레이스(23d)에 전기적으로 연결될 수 있다.

도 20은 본 발명의 제 8 실시예에 따라 한 개의 단면 기판과 한 개의 양면 기판을 포함하는 캐리어 보드(800)를 나타내는 단면도이다. 도면에 도시된 바와 같이, 제 8 실시예에 따른 상기 캐리어 보드는 적어도 하나의 제 1 기판(11) 및 하나의 제 1 양면 기판(12)을 포함한다. 상기 제 1 양면 기판(12)은 배리드 홀(8, buried hole)을 포함한다. 상기 배리드 홀(8)은 도 5에 도시된 상기 관통 홀(5)의 구조와 유사한 구조를 가지지만, 상기 배리드 홀(8)은 상기 제 1 기판(11) 및 제 1 양면 기판(12)이 접합되기 전에 먼저 형성된다. 상기 제 1 양면 기판(12)은 중간 회로 트레이스(24, intermediate circuit trace)로서 역할을 하는 상부 회로 트레이스가 형성된 상부면을 가진다. 상기 제 1 양면 기판(12)은 적어도 하나의 하부 회로 트레이스(22)가 형성된 하부면을 가진다. 상기 제 1 기판(11)은 적어도 하나의 상부 회로 트레이스(21)가 형성된 상부면(11a)을 가진다. 상기 제 1 양면 기판(12) 및 제 1 기판(11)은 접합층(73)에 의해서 서로 접합된다.

상기 제 1 기판(11)과 제 1 양면 기판(12)이 상기 접합층(73)에 의해 서로 접합된 후, 상기 배리드 홀(8)에서 벗어난 위치에 관통 홀을 만들기 위한 상술된 제조 공정이 수행된다. 이 것은 배리드 홀 및 본 발명에 따른 캐리어 보드 역할을 하는 중간 회로 트레이스를 포함하는 3층 전기 회로 기판의 구조를 완성한다.

본 실시예에서, 단면 기판은 접합층(73)에 의해 캐리어 보드(800)를 형성하기 위해 미리 배리드 홀(8)이 형성된 양면 기판에 접합된다. 상기 캐리어 보드(800)는 상기 제 1 양면 기판(12)의 배리드 홀(8)에서 벗어난 위치에 도 2-6에 도시된 제조 공정을 적용하기 위해 상기 제 1 실시예의 캐리어 보드(100)를 대체할 수 있다. 이 것은 배리드 홀 및 중간 회로 트레이스 층을 포함하는 전기 회로 기판의 비어 홀 구조를 완성한다.

도 21은 본 발명의 제 9 실시예에 따라 두 개의 양면 기판을 포함하는 캐리어 보드(900)를 나타내는 단면도이다. 도면에 도시되어 있듯이, 제 9 실시예에 따른 상기 캐리어 보드는 적어도 두 개의 양면 기판(12, 15) 및 상기 두 개의 양면 기판에 각각 미리 형성된 배리드 홀(8a, 8b)을 포함한다. 상기 제 1 양면 기판(12)은 적어도 하나의 중간 회로 트레이스(24)를 형성하는 양면 기판 상부면(12a)을 가진다. 상기 양면 기판은 적어도 하나의 하부 회로 트레이스(22)가 형성된 양면 기판 하부면(12b)을 가진다. 상기 제 2 양면 기판(15)은 적어도 하나의 중간 회로 트레이스(25)가 형성된 양면 기판 하부면(15b) 및 적어도 하나의 상부 회로 트레이스(21)가 형성된 양면 기판 상부면(15a)을 가진다. 상기 두 개의 양면 기판(12, 15)는 접합층(74)에 의해 서로 접합된다.

상기 두 개의 양면 기판(12, 15)가 상기 접합층(74)에 의해 서로 접합된 후, 상술된 관통 홀을 제조하는 공정은 배리드 홀 및 본 발명에서 캐리어 보드 역할을 하는 중간 회로 트레이스 층을 가진 4층 전기 회로 기판의 구조를 완성하기 위해 수행될 수 있다. 본 실시예에서, 미리 형성된 배리드 홀이 있는 두 개의 양면 기판(12, 15)은 캐리어 보드(900)을 형성하기 위해 접합층(74)에 의해 함께 접합되고, 상기 캐리어 보드(900)는 상기 배리드 홀의 위치를 피해서 도 2-6에 도시된 제조 공정을 수행하기 위해 상기 제 1 실시예에 따른 캐리어 보드(100)를 대체할 수 있고, 배리드 홀 및 중간 회로 트레이스 층을 포함하는 전기 회로 기판의 비어 홀 구조를 완성한다.

도 22는 본 발명의 제 10 실시예에 따라 한 개의 양면 기판 및 두 개의 단면 기판을 포함하는 캐리어 보드(901)를 나타내는 단면도이다. 도면에 도시되어 있듯이, 본 발명의 제 10 실시예에 따른 상기 캐리어 보드는 미리 형성된 배리어 홀(8)을 포함하는 적어도 하나의 양면 기판(12)을 포함한다. 상기 제 1 양면 기판(12)은 각각 적어도 하나의 중간 회로 트레이스(24, 26)를 형성하고, 접합층(75, 76)에 의해 각각 제 1 기판(11) 및 제 2 기판(13)에 접합된 양면 기판 상부면(12a) 및 양면 기판 하부면(12b)을 가진다. 상기 제 1 기판(11) 및 제 2 기판(13)은 둘 다 단면 기판이다. 상기 제 1 기판(11)은 적어도 하나의 상부 회로 트레이스(21)가 형성된 상부면(11a)을 가지고 있고, 상기 제 2 기판(13)은 적어도 하나의 하부 회로 트레이스(22)가 형성된 상부면(13b)을 가지고 있다.

상기 제 1 양면 기판(12)와 상기 제 1, 2 기판(11, 13)이 상기 접합층(75, 76)에 의해 각각 접합된 후, 도 2-6에 도시된 제조 공정이 배리드 홀 및 본 발명에 따른 캐리어 보드의 역할을 하는 중간 회로 트레이스 층을 포함하는 4층 전기 회로 기판의 구조를 완성하기 위해 상기 제 1 양면 기판(12)의 배리드 홀을 벗어난 지점에 수행된다.

상술한 실시예로부터, 본 발명은 다양한 구조의 캐리어 기판을 형성하기 위해, 플렉시블 회로 기판, 경성 회로 기판, 또는 플렉시블 및 경성 기판이 결합된 혼성 회로 기판 같은 서로 다른 성질의 회로 기판에 해당할 수 있는, 하나 이상의 단면 기판 및 양면 기판 또는 다층 기판을 조합할 수 있는 것으로 이해해야 한다. 그리고, 다양한 실시예는 본 발명에 따른 상기 비어 홀의 구조 및 상기 제조 공정에 따른 조합에 의해 만들어 질 수 있다.

100, 200, 300, 400, 500, 600, 700, 800, 900, 901 : 캐리어 보드
5 : 관통 홀 51 : 홀 벽면
6 : 전도성 커버 섹션 11 : 제 1 기판
11a : 제 1 기판 상부면 11b : 제 1 기판 하부면
12 : 제 1 양면 기판 12a : 양면 기판 상부면
12b : 양면 기판 하부면 13 : 제 2 기판
13a : 제 2 기판 상부면 13b : 제 2 기판 하부면
14 : 제 3 기판 15 : 제 2 양면 기판
15a : 양면 기판 상부면 15b : 양면 기판 하부면
21 : 상부 회로 트레이스 22 : 하부 회로 트레이스
23 : 중간 회로 트레이스
23a : 제 1 양면 기판 상부면에 형성된 중간 회로 트레이스
23b : 제 1 양면 기판 하부면에 형성된 중간 회로 트레이스
23c : 제 1 양면 기판 중간 회로 트레이스
23d : 제 2 양면 기판 중간 회로 트레이스
24 : 중간 회로 트레이스 210 : 스페이싱 영역
220 : 스페이싱 영역
211 : 상부 회로 트레이스 노출 영역
221 : 하부 회로 트레이스 노출 영역
31 : 상부 접착층 32 : 하부 접착층
41 : 상부 도체층 42 : 하부 도체층
5 : 관통 홀 51 : 홀 벽면
6 : 전도성 커버 섹션 71 : 접합층
72 : 접합층

Claims

제 1 기판 상부면 및 제 1 기판 하부면을 가진 단면 기판을 포함하는 제 1 기판;
상기 제 1 기판 상부면에 형성된 적어도 하나의 상부 회로 트레이스;
상기 상부 회로 트레이스의 적어도 일부 영역에 형성되고, 상기 상부 회로 트레이스의 일부를 덮지 않아서 상부 회로 트레이스 노출 영역을 형성하는 상부 접착층;
상기 상부 접착층에 형성되고, 상기 상부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 1 높이 차이를 나타내는 상부 도체층;
상기 제 1 기판 하부면에 형성된 하부 도체층;
상기 상부 도체층, 상기 상부 접착층, 상기 상부 회로 트레이스, 상기 제 1 기판 및 상기 하부 도체층을 통해 수직 방향으로 연장되고 홀 벽면을 형성하는 적어도 하나의 관통 홀; 및
상기 관통 홀의 홀 벽면, 상기 관통 홀에 인접한 상기 상부 도체층의 일부 영역 및 상기 관통 홀에 인접한 상기 하부 도체층의 일부 영역을 덮는 전도성 커버 섹션;을 포함하는 것을 특징으로 하는 전기 회로 기판.
제 1 항에 있어서,
상기 하부 도체층과 상기 제 1 기판 하부면 사이에,
상기 제 1 기판의 제 1 기판 하부면에 수직 방향으로 접합된 제 2 기판 상부면 및 제 2 기판 하부면을 가진 제 2 기판;
상기 제 2 기판 하부면에 형성된 적어도 하나의 하부 회로 트레이스;
상기 하부 회로 트레이스의 일부 영역에 형성된 하부 접착층;
상기 하부 접착층의 아래에 형성된 상기 하부 도체층; 및
상기 제 2 기판, 상기 하부 회로 트레이스, 상기 하부 접착층 및 상기 하부 도체층, 관통 홀에 인접된 상기 하부 도체층의 일부 영역을 덮는 상기 전도성 커버 섹션을 통해 뻗은 상기 관통 홀;을 포함하는 것을 특징으로 하는 전기 회로 기판.
제 2 항에 있어서,
상기 하부 접착층에 의해 덮이지 않은 상기 하부 회로 트레이스의 일부는 하부 회로 트레이스 노출 영역을 형성하고, 상기 하부 도체층은 상기 하부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 2 높이 차이를 나타내는 것을 특징으로 하는 전기 회로 기판.
제 2 항에 있어서,
상기 제 1 기판의 상기 제 1 기판 하부면 및 상기 제 2 기판의 상기 제 2 기판 상부면은,
이 둘 사이에 적어도 하나의 중간 회로 트레이스를 포함하는 적어도 하나의 제 3 기판;을 더 포함하는 것을 특징으로 하는 전기 회로 기판.
제 4 항에 있어서,
상기 제 1 기판, 상기 제 2 기판 및 상기 제 3 기판은,
플렉시블 기판, 경성 기판, 또는 플렉시블 및 경성 기판을 결합한 혼성 기판인 것을 특징으로 하는 전기 회로 기판.
제 2 항에 있어서,
상기 제 1 기판의 상기 제 1 기판 하부면 및 상기 제 2 기판의 상기 제 2 기판 상부면 사이에, 적어도 하나의 제 1 양면 기판을 더 포함하고,
상기 제 1 양면 기판은, 중간 회로 트레이스가 각각 형성된 양면 기판 상부면 및 양면 기판 하부면을 포함하고 상기 제 1 양면 기판을 관통하도록 연장된 상기 관통 홀을 가진 것을 특징으로 하는 전기 회로 기판.
제 6 항에 있어서,
상기 제 1 양면 기판은,
상기 관통 홀에서 벗어나 위치에 적어도 하나의 배리드 홀이 형성된 것을 특징으로 하는 전기 회로 기판.
제 1 항에 있어서,
상기 제1 기판의 상기 제 1 기판 하부면은, 적어도 하나의 제 1 양면 기판에 접합되고,
상기 제 1 양면 기판은 양면 기판 상부면 및 양면 기판 하부면을 가지고, , 상기 하부 회로 트레이스는 상기 양면 기판 하부면에 형성되고, 적어도 하나의 중간 회로 트레이스가 상기 양면 기판 상부면에 형성되고, 상기 관통홀이 상기 제 1 양면 기판을 통해 연장된 것을 특징으로 하는 전기 회로 기판.
제 8 항에 있어서,
상기 제 1 양면 기판은, 상기 관통 홀에서 벗어난 위치에 적어도 하나의 배리드 홀이 형성된 것을 특징으로 하는 전기 회로 기판.
제 8 항에 있어서,
상기 제 1 양면 기판은 플렉시블 기판, 경성 기판, 또는 플렉시블 및 경성 기판을 결합한 혼성 기판인 것을 특징으로 하는 전기 회로 기판.
제 1 양면 기판 상부면 및 제 1 양면 기판 하부면을 가진 제 1 양면 기판;
상기 제 1 양면 기판 상부면에 형성된 적어도 하나의 상부 회로 트레이스;
상기 상부 회로 트레이스의 일부 영역에 형성되고, 상기 상부 회로 트레이스의 일부를 덮지 않아서 상부 회로 트레이스 노출 영역을 형성하는 상부 접착층;
상기 상부 접착층에 형성되고, 상기 상부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 1 높이 차이를 나타내는 상부 도체층;
상기 제 1 양면 기판 하부면에 형성된 적어도 하나의 하부 회로 트레이스;
상기 하부 회로 트레이스의 적어도 일부에 형성된 하부 접착층;
상기 하부 접착층에 형성된 하부 도체층;
상기 상부 도체층, 상기 상부 접착층, 상기 상부 회로 트레이스, 상기 제 1 양면 기판, 상기 하부 회로 트레이스, 상기 하부 접착층 및 상기 하부 도체층을 통해 수직 방향으로 연장되고, 홀 벽면을 형성하는 관통 홀; 및
상기 관통 홀의 상기 홀 벽면, 상기 관통 홀에 인접한 상기 상부 도체층의 일부 영역 및 상기 관통 홀에 인접한 상기 하부 도체층의 일부 영역을 덮는 전도성 커버 섹션;을 포함하는 것을 특징으로 하는 전기 회로 기판.
제 11항에 있어서,
상기 제 1 양면 기판의 상기 하부 도체층 밑면은, 접합층에 의해서 적어도 하나의 제 2 양면 기판에 접합되고,
상기 제 2 양면 기판은,
적어도 하나의 상부 회로 트레이스 및 적어도 하나의 하부 회로 트레이스를 각각 형성하는 양면 기판 상부면과 양면 기판 하부면;
상기 상부 회로 트레이스의 적어도 일부 영역에 형성되고 상기 상부 회로 트레이스의 일부를 덮지 않아서 상부 회로 트레이스 노출 영역을 형성하는 상부 접착층;
상기 하부 회로 트레이스의 적어도 일부 영역에 형성된 하부 접착층;
상기 상부 접착층에 형성되고 상기 상부 회로 트레이스 노출 영역에 대해서 수직방향으로 제 1 높이 차이를 나타내는 상부 도체층;
상기 하부 접착층에 형성되는 하부 도체층; 및
상기 제 2 양면 기판의 상기 상부 도체층, 상기 상부 접착층, 상기 상부 회로 트레이스, 상기 제 2 양면 기판, 상기 하부 회로 트레이스, 상기 하부 접착층 및 상기 하부 도체층을 통해 연장된 관통 홀;을 가지며,
상기 전도성 커버 섹션은,
상기 관통 홀에 인접한 상기 제 2 양면 기판의 상기 하부 도체층의 일부 영역을 더 덮는 것을 특징으로 하는 전기 회로 기판.
제 12 항에 있어서,
상기 제 2 양면 기판은,
상기 관통 홀에서 벗어난 위치에 적어도 하나의 배리드 홀이 형성된 것을 특징으로 하는 전기 회로 기판.
제 12 항에 있어서,
상기 제 2 양면 기판에서 상기 하부 접착층에 의해서 덮이지 않은 하부 회로 트레이스의 일부는 하부 회로 트레이스 노출 영역을 형성하고,
상기 제 2 양면 기판의 상기 하부 도체층은 상기 하부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 2 높이 차이를 나타내는 것을 특징으로 하는 전기 회로 기판.
제 12 항에 있어서,
상기 제 1 양면 기판 및 상기 제 2 양면 기판은,
플렉시블 기판, 경성 기판, 또는 플렉시블 및 경성 기판이 결합된 혼성 기판인 것을 특징으로 하는 전기 회로 기판.
제 1 양면 기판 상부면 및 제 1 양면 기판 하부면;
상기 제 1 양면 기판 상부면에 형성된 적어도 하나의 상부 회로 트레이스;
상기 상부 회로 트레이스의 일부 영역에 형성되고, 상기 상부 회로 트레이스의 일부를 덮지 않아서 상부 회로 트레이스 노출 영역을 형성하는 상부 접착층;
상기 상부 접착층에 형성되고, 상기 상부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 1 높이 차이를 나타내는 상부 도체층; 및
상기 제 1 양면 기판 하부면에 형성된 적어도 하나의 제 1 양면 기판 중간 회로 트레이스;을 가진 제 1 양면 기판과,
제 2 양면 기판 상부면 및 제 2 양면 기판 하부면;
상기 제 2 양면 기판 하부면에 형성된 적어도 하나의 하부 회로 트레이스;
상기 하부 회로 트레이스의 일부 영역에 형성되고, 상기 하부 회로 트레이스의 일부를 덮지 않아서 하부 회로 트레이스 노출 영역을 형성하는 하부 접착층;
상기 하부 접착층에 형성되고, 상기 하부 회로 트레이스 노출 영역에 대해서 수직 방향으로 제 2 높이 차이를 나타내는 하부 도체층; 및
상기 제 2 양면 기판 상부면에 형성된 적어도 하나의 제 2 양면 기판 중간 회로 트레이스;를 가지는 제 2 양면 기판과,
상기 제 1 양면 기판 하부면과 상기 제 2 양면 기판 상부면 사이에 개재된 접합층과,
상기 상부 도체층, 상기 상부 접착층, 상기 상부 회로 트레이스, 상기 접합층, 상기 하부 회로 트레이스, 상기 하부 접착층 및 상기 하부 도체층을 통해 연장되고, 홀 벽면을 형성하는 적어도 하나의 관통 홀과,
상기 관통 홀의 상기 홀 벽면, 상기 관통 홀에 인접한 상기 제 1 양면 기판에서 상기 상부 도체층의 일부 영역 및 상기 관통 홀에 인접한 상기 제 2 양면 기판에서 상기 하부 도체층의 일부 영역을 덮는 전도성 커버 섹션;을 포함하는 것을 특징으로 하는 전기 회로 기판.
제 16 항에 있어서,
상기 제 1 양면 기판은,
상기 관통 홀에서 벗어난 위치에 적어도 하나의 배리드 홀이 형성된 것을 특징으로 하는 전기 회로 기판.
제 16 항에 있어서,
상기 제 2 양면 기판은,
상기 관통 홀에서 벗어난 위치에 적어도 하나의 배리드 홀을 형성하는 것을 특징으로 하는 전기 회로 기판.
제 16 항에 있어서,
상기 제 1 양면 기판 및 상기 제 2 양면 기판은,
플렉시블 기판, 경성 기판, 또는 플렉시블 및 경성 기판이 결합된 혼성 기판인 것을 특징으로 하는 전기 회로 기판.