CN107315878A - 一种提高信号SI质量的Layout布线结构及布线方法 - Google Patents

一种提高信号SI质量的Layout布线结构及布线方法 Download PDF

Info

Publication number
CN107315878A
CN107315878A CN201710515744.0A CN201710515744A CN107315878A CN 107315878 A CN107315878 A CN 107315878A CN 201710515744 A CN201710515744 A CN 201710515744A CN 107315878 A CN107315878 A CN 107315878A
Authority
CN
China
Prior art keywords
sections
difference
cabling
angle
pcb board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710515744.0A
Other languages
English (en)
Inventor
武宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710515744.0A priority Critical patent/CN107315878A/zh
Publication of CN107315878A publication Critical patent/CN107315878A/zh
Priority to PCT/CN2017/113860 priority patent/WO2019000834A1/zh
Priority to US16/097,235 priority patent/US11126777B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Structure Of Printed Boards (AREA)
  • Reinforced Plastic Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种提高信号SI质量的Layout布线结构,PCB板中正负两根差分走线均包括多个D1段、多个D2段、多个D3段;任意一根差分走线的多个D1段和多个D2段相错平行设置,任意一根差分走线的任意相邻两个D1段和D2段通过D3段连接。一种提高信号SI质量的Layout布线方法,在PCB板上的相互平行的两根正负两根差分走线均采用上下反复偏移的方式布线。弥补差分耦合对中正负差分走线上的各自信号传输延迟,使其两线上各自信号到达设备接收端时延相同,从而降低了差模转共模噪声的风险,提升了高速信号长距离传输时的SI信号质量。

Description

一种提高信号SI质量的Layout布线结构及布线方法
技术领域
本发明涉及PCB设计技术领域,具体地说是一种提高信号SI质量的Layout布线结构及布线方法。
背景技术
在目前的主板设计时,为降低因板材结构组成造成的高速走线信号传输质量的影响,通常方式是以更换板材结构,改用开织布板材,即对板材玻璃布簇再增加一道加压工艺,使其玻璃布簇向四周扩展,从而消除纵横向交叉玻璃布之间的空隙,以此均衡板材上各点的DK值差异。
另外的一种方式,还是沿用传统板材,在PCB设计时,对于高速走线布线,全版采用10度角斜线方式进行布线,以此平衡高速差分走线P和N线上感受的DK差异带来的信号传输时延不一致的影响。10度角斜线方式布线方法虽有效控制了板卡开发成本的提升,但会增大layout布线的复杂度,增加PCB设计的周期。
尤其在结构空间限制时,若需长距离布线的话,采用斜线走线方式的布线难度比结构空间空旷时更大一些,需花费较多的布线时间及人力投入,才能满足SI信号传输要求的PCB设计。
发明内容
本发明的目的在于提供一种提高信号SI质量的Layout布线结构及布线方法,用于解决PCB设计中layout布线复杂、开发成本高、设备信号接收端两根差分走线的SI信号质量会有差异的问题。
本发明解决其技术问题所采取的技术方案是:
一种提高信号SI质量的Layout布线结构,PCB板由玻璃布和环氧树脂组合而成,PCB板中正负两根差分走线均包括多个D1段、多个D2段、多个D3段;每根走线的D1段和D2段交错分布,且任意两个D1段之间有D2段,每根差分走线的任意相邻两个D1段和D2段通过D3段连接;一根差分走线的所有D1段布线在玻璃布上、所有D2段布线在环氧树脂;另一根差分走线的所有D1段布线在环氧树脂上、所有D2段布线在玻璃布上;两根差分走线平行设置。
进一步地,任意一根差分走线的D1段与D3段的夹角为135°或45°;任意一根差分走线的D2段与D3段的夹角为45°或135°。
进一步地,在任意一根差分走线中,当D1段与D3段的夹角为135°时,与同一D3段相连的D2段与D3段的夹角为45°,当D1段与D3段的夹角为45°时,与同一D3段相连的D2段与D3段的夹角为135°。
进一步地,D1段和D2段的长度相等。
进一步地,PCB板中玻璃布和环氧树脂的组合方式包括106组合方式、1080组合方式、2113组合方式。
一种提高信号SI质量的Layout布线方法,具体包括以下步骤:
在PCB板上的相互平行的两根正负两根差分走线均采用上下反复偏移的方式布线。
进一步地,所述上下反复偏移的方式具体为:PCB板中正负两根差分走线均包括多个D1段、多个D2段、多个D3段;每根走线的D1段和D2段交错分布,且任意两个D1段之间有D2段,每根差分走线的任意相邻两个D1段和D2段通过D3段连接;一根差分走线的所有D1段布线在玻璃布上、所有D2段布线在环氧树脂;另一根差分走线的所有D1段布线在环氧树脂上、所有D2段布线在玻璃布上;两根差分走线平行设置。
进一步地,任意一根差分走线的D1段与D3段的夹角为135°或45°;任意一根差分走线的D2段与D3段的夹角为45°或135°;当D1段与D3段的夹角为135°时,D2段与D3段的夹角为45°,当D1段与D3段的夹角为45°时,D2段与D3段的夹角为135°,且D1段和D2段的长度相等。
进一步地,PCB板中玻璃布和环氧树脂的组合方式包括106组合方式、1080组合方式、2113组合方式。
以上发明内容提供的仅仅是本发明实施例的表述,而不是发明本身。
发明内容中提供的效果仅仅是实施例的效果,而不是发明所有的全部效果,上述技术方案中的一个技术方案具有如下优点或有益效果:
通过参考PCB板材中玻璃布和环氧树脂的三种组合方式,提出一种对水平或垂直高速差分走线采用上下反复偏移的布线方式,其可弥补差分耦合对中正负差分走线上的各自信号传输延迟,使其两线上各自信号到达设备接收端时延相同,从而降低了差模转共模噪声的风险,提升了高速信号长距离传输时的SI信号质量。
同时,可沿用原有未开织板材的使用及仍以水平或垂直方式进行Layout走线布线,在保持PCB板卡开发成本可控的前提下,降低了PCB设计时Layout布线复杂度,缩短了板卡PCB设计开发周期,提升了板卡设计效率。
设置任意一根差分走线的D1段与D3段的夹角为135°或45°;任意一根差分走线的D2段与D3段的夹角为45°或135°,使得容性小、阻性小,串扰小,进一步地提高了SI信号质量。
附图说明
图1为现有技术中PCB板材中玻璃布和环氧树脂的三种组合方式结构示意图;
图2为现有技术中SI信号分别在玻璃布和环氧树脂上的DK值示意图;
图3为现有技术中差分走线上SI信号在设备输入端和设备输出端的信号曲线示意图;
图4为本发明一实施例的PCB板中差分走线布线结构示意图;
图5为本发明SI信号在一实施例的结构下在设备输入端和设备输出端的信号曲线示意图。
具体实施方式
为了能清楚说明本方案的技术特点,下面通过具体实施方式,并结合其附图,对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
Server产品开发时,同类型高速走线,在PCB板上的Layout走线长度一样时,其打样测量SI信号质量却存在一定差异。通过对此PCB板进行切板观察,发现PCB板材是由玻璃布和环氧树脂组成,其中玻璃布是纵横方向交汇编制,中间的空隙由环氧树脂填充,以此起到隔离绝缘作用。目前PCB板中的玻璃布和环氧树脂的组合方式有三种,如图1所示。
如图2所示,正负两根差分走线一根主要在玻璃布上布线,另一根主要在环氧树脂上布线,根据板材特性,玻璃布的DK值要高于环氧树脂的DK值。因此,会影响此差分走线正负线上各自等效DK值的差异不同,从而造成了SI输出信号的差异。
如果将两根正负差分走线均步在玻璃布上或环氧树脂上,这样虽然等效的DK值相同,但是相距太远,磁场会不同,也容易导致输出的SI信号质量差。
参考公式Fig.1:式中,v表示信号走线速率,DK表示板材的介电常数;其差分对内正负线上的DK值的不同,会造成信号在这两根耦合线上的传输速率不同,而此速率差异,将影响到差分信号在设备接受端的SI质量,即直接现状是差分有效信号减弱,共模干扰噪声增强,此影响程度随差分走线在PCB板上的走线长度的增大而越加严重。图3示出了差分走线上SI信号在设备输入端和设备输出端的信号曲线示意图,因差分线对内正负线上信号传输速率的差异,造成的差分信号变弱,共模噪声能量提升。
上述所描述的是现有技术。
为降低PCB板材结构对高速信号Layout布线带来的SI传输质量的影响,本发明提出了一种提高信号SI质量的Layout布线结构及布线方法。如图4所示,结合PCB板材中玻璃布和环氧树脂的106组合方式、1080组合方式、2113组合方式,本发明一实施例的PCB板中差分走线布线结构示意图中,PCB板中正负两根差分走线均包括多个D1段、多个D2段、多个D3段;每根走线的D1段和D2段交错分布,且任意两个D1段之间有D2段,每根差分走线的任意相邻两个D1段和D2段通过D3段连接;一根差分走线的所有D1段布线在玻璃布上、所有D2段布线在环氧树脂;另一根差分走线的所有D1段布线在环氧树脂上、所有D2段布线在玻璃布上;为了进一步使得信号传输速率相等,同时减少其他因素的影响,两根差分走线平行设置。
任意一根差分走线的D1段与D3段的夹角为135°或45°;任意一根差分走线的D2段与D3段的夹角为45°或135°。在任意一根差分走线中,当D1段与D3段的夹角为135°时,与同一D3段相连的D2段与D3段的夹角为45°,当D1段与D3段的夹角为45°时,与同一D3段相连的D2段与D3段的夹角为135°。
在任意一根差分走线中,所有的D1段和D2段的长度均相等,以此补偿消除差分对中正负两耦合线上的信号传输差异,确保信号在正负两线上传输时到达设备接受端的时延一致性,以此降低差分转共模噪声的影响,提升差分信号长距离走线传输时的SI质量。
差分走线中正负线上的DK值是根据走线上下偏移段等效交替互换的,因而确保了正负单根线上信号传输速率的一致性。
通过图4示出的布线结构,达到了图5所示的效果,其差分信号经长距离传输线到达设备接收端时,差模和共模噪声能量都得到控制。
一种提高信号SI质量的Layout布线方法,利用具体包括:在PCB板上的相互平行的两根正负两根差分走线均采用上下反复偏移的方式布线。
上下反复偏移的方式具体为:PCB板中正负两根差分走线均包括多个D1段、多个D2段、多个D3段;每根走线的D1段和D2段交错分布,且任意两个D1段之间有D2段,每根差分走线的任意相邻两个D1段和D2段通过D3段连接;一根差分走线的所有D1段布线在玻璃布上、所有D2段布线在环氧树脂;另一根差分走线的所有D1段布线在环氧树脂上、所有D2段布线在玻璃布上;两根差分走线平行设置。
任意一根差分走线的D1段与D3段的夹角为135°或45°;任意一根差分走线的D2段与D3段的夹角为45°或135°;当D1段与D3段的夹角为135°时,D2段与D3段的夹角为45°,当D1段与D3段的夹角为45°时,D2段与D3段的夹角为135°,且D1段和D2段的长度相等。
PCB板中玻璃布和环氧树脂的组合方式包括106组合方式、1080组合方式、2113组合方式。
以上所述只是本发明的优选实施方式,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也被视为本发明的保护范围。

Claims (9)

1.一种提高信号SI质量的Layout布线结构,PCB板由玻璃布和环氧树脂组合而成,其特征是,PCB板中正负两根差分走线均包括多个D1段、多个D2段、多个D3段;每根走线的D1段和D2段交错分布,且任意两个D1段之间有D2段,每根差分走线的任意相邻两个D1段和D2段通过D3段连接;一根差分走线的所有D1段布线在玻璃布上、所有D2段布线在环氧树脂;另一根差分走线的所有D1段布线在环氧树脂上、所有D2段布线在玻璃布上;两根差分走线平行设置。
2.根据权利要求1所述的一种提高信号SI质量的Layout布线结构,其特征是,任意一根差分走线的D1段与D3段的夹角为135°或45°;任意一根差分走线的D2段与D3段的夹角为45°或135°。
3.根据权利要求2所述的一种提高信号SI质量的Layout布线结构,其特征是,在任意一根差分走线中,当D1段与D3段的夹角为135°时,与同一D3段相连的D2段与D3段的夹角为45°,当D1段与D3段的夹角为45°时,与同一D3段相连的D2段与D3段的夹角为135°。
4.根据权利要求3所述的一种提高信号SI质量的Layout布线结构,其特征是,D1段和D2段的长度相等。
5.根据权利要求1所述的一种提高信号SI质量的Layout布线结构,其特征是,PCB板中玻璃布和环氧树脂的组合方式包括106组合方式、1080组合方式、2113组合方式。
6.一种提高信号SI质量的Layout布线方法,利用权利要求1至5任意一项所述的结构,其特征是,具体包括:在PCB板上的相互平行的两根正负两根差分走线均采用上下反复偏移的方式布线。
7.根据权利要求6所述的一种提高信号SI质量的Layout布线方法,其特征是,所述上下反复偏移的方式具体为:PCB板中正负两根差分走线均包括多个D1段、多个D2段、多个D3段;每根走线的D1段和D2段交错分布,且任意两个D1段之间有D2段,每根差分走线的任意相邻两个D1段和D2段通过D3段连接;一根差分走线的所有D1段布线在玻璃布上、所有D2段布线在环氧树脂;另一根差分走线的所有D1段布线在环氧树脂上、所有D2段布线在玻璃布上;两根差分走线平行设置。
8.根据权利要求7所述的一种提高信号SI质量的Layout布线方法,其特征是,任意一根差分走线的D1段与D3段的夹角为135°或45°;任意一根差分走线的D2段与D3段的夹角为45°或135°;当D1段与D3段的夹角为135°时,D2段与D3段的夹角为45°,当D1段与D3段的夹角为45°时,D2段与D3段的夹角为135°,且D1段和D2段的长度相等。
9.根据权利要求8所述的一种提高信号SI质量的Layout布线方法,其特征是,PCB板中玻璃布和环氧树脂的组合方式包括106组合方式、1080组合方式、2113组合方式。
CN201710515744.0A 2017-06-29 2017-06-29 一种提高信号SI质量的Layout布线结构及布线方法 Pending CN107315878A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710515744.0A CN107315878A (zh) 2017-06-29 2017-06-29 一种提高信号SI质量的Layout布线结构及布线方法
PCT/CN2017/113860 WO2019000834A1 (zh) 2017-06-29 2017-11-30 一种提高信号SI质量的Layout布线结构及布线方法
US16/097,235 US11126777B2 (en) 2017-06-29 2017-11-30 Layout routing structure and layout routing method for improving SI performance of signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710515744.0A CN107315878A (zh) 2017-06-29 2017-06-29 一种提高信号SI质量的Layout布线结构及布线方法

Publications (1)

Publication Number Publication Date
CN107315878A true CN107315878A (zh) 2017-11-03

Family

ID=60180044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710515744.0A Pending CN107315878A (zh) 2017-06-29 2017-06-29 一种提高信号SI质量的Layout布线结构及布线方法

Country Status (3)

Country Link
US (1) US11126777B2 (zh)
CN (1) CN107315878A (zh)
WO (1) WO2019000834A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019000834A1 (zh) * 2017-06-29 2019-01-03 郑州云海信息技术有限公司 一种提高信号SI质量的Layout布线结构及布线方法
CN111507056A (zh) * 2020-04-17 2020-08-07 成都寰蓉光电科技有限公司 一种实现元器件管理及共享的pcb设计方法和系统
CN113412685A (zh) * 2019-02-14 2021-09-17 思科技术公司 用于减少差模到共模转换的非对称双弯曲偏斜补偿
CN113745790A (zh) * 2020-05-29 2021-12-03 合肥本源量子计算科技有限责任公司 在矩形约束框内确定共面波导传输线路径的方法、系统
WO2023087846A1 (zh) * 2021-11-22 2023-05-25 青岛海信宽带多媒体技术有限公司 光模块

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080110670A1 (en) * 2006-11-13 2008-05-15 Yu Cheng Lin Information jack's circuit board layout
CN101494948A (zh) * 2008-01-24 2009-07-29 鸿富锦精密工业(深圳)有限公司 电路板及其设计方法
CN102036482A (zh) * 2009-10-05 2011-04-27 富士通株式会社 布线基板的制造方法以及布线基板的设计方法
CN102131339A (zh) * 2010-01-14 2011-07-20 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN102487573A (zh) * 2010-12-03 2012-06-06 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN103384441A (zh) * 2012-11-27 2013-11-06 上海斐讯数据通信技术有限公司 印制电路板
CN104182576A (zh) * 2014-08-20 2014-12-03 浪潮电子信息产业股份有限公司 一种减少高速差分对之间串扰影响的设计方法
CN105704931A (zh) * 2014-11-28 2016-06-22 中兴通讯股份有限公司 一种差分信号线的布线方法和pcb板
WO2016117320A1 (ja) * 2015-01-21 2016-07-28 日本電気株式会社 配線基板およびその設計方法
CN109076707A (zh) * 2016-03-18 2018-12-21 日本电气株式会社 印刷布线板、电子电路、布线确定方法和程序

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7043706B2 (en) * 2003-03-11 2006-05-09 Intel Corporation Conductor trace design to reduce common mode cross-talk and timing skew
TWI306009B (en) * 2003-11-11 2009-02-01 Hon Hai Prec Ind Co Ltd Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit
CN203675423U (zh) * 2013-11-29 2014-06-25 乐视致新电子科技(天津)有限公司 电路板结构
US9338882B2 (en) * 2014-05-15 2016-05-10 Intel Corporation Broadside coupled differential transmission lines having alternating wide and narrow portions
CN104244574A (zh) * 2014-09-16 2014-12-24 广东欧珀移动通信有限公司 Pcb信号布线结构及电子产品接口
CN107315878A (zh) * 2017-06-29 2017-11-03 郑州云海信息技术有限公司 一种提高信号SI质量的Layout布线结构及布线方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080110670A1 (en) * 2006-11-13 2008-05-15 Yu Cheng Lin Information jack's circuit board layout
CN101494948A (zh) * 2008-01-24 2009-07-29 鸿富锦精密工业(深圳)有限公司 电路板及其设计方法
CN102036482A (zh) * 2009-10-05 2011-04-27 富士通株式会社 布线基板的制造方法以及布线基板的设计方法
CN102131339A (zh) * 2010-01-14 2011-07-20 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN102487573A (zh) * 2010-12-03 2012-06-06 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN103384441A (zh) * 2012-11-27 2013-11-06 上海斐讯数据通信技术有限公司 印制电路板
CN104182576A (zh) * 2014-08-20 2014-12-03 浪潮电子信息产业股份有限公司 一种减少高速差分对之间串扰影响的设计方法
CN105704931A (zh) * 2014-11-28 2016-06-22 中兴通讯股份有限公司 一种差分信号线的布线方法和pcb板
WO2016117320A1 (ja) * 2015-01-21 2016-07-28 日本電気株式会社 配線基板およびその設計方法
CN109076707A (zh) * 2016-03-18 2018-12-21 日本电气株式会社 印刷布线板、电子电路、布线确定方法和程序

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019000834A1 (zh) * 2017-06-29 2019-01-03 郑州云海信息技术有限公司 一种提高信号SI质量的Layout布线结构及布线方法
US11126777B2 (en) 2017-06-29 2021-09-21 Zhengzhou Yunhai Information Technology Co., Ltd. Layout routing structure and layout routing method for improving SI performance of signal
CN113412685A (zh) * 2019-02-14 2021-09-17 思科技术公司 用于减少差模到共模转换的非对称双弯曲偏斜补偿
CN111507056A (zh) * 2020-04-17 2020-08-07 成都寰蓉光电科技有限公司 一种实现元器件管理及共享的pcb设计方法和系统
CN113745790A (zh) * 2020-05-29 2021-12-03 合肥本源量子计算科技有限责任公司 在矩形约束框内确定共面波导传输线路径的方法、系统
WO2023087846A1 (zh) * 2021-11-22 2023-05-25 青岛海信宽带多媒体技术有限公司 光模块

Also Published As

Publication number Publication date
US20210224461A1 (en) 2021-07-22
WO2019000834A1 (zh) 2019-01-03
US11126777B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
CN107315878A (zh) 一种提高信号SI质量的Layout布线结构及布线方法
CN104810002A (zh) 一种显示装置
CN103188861B (zh) 布设了差分对的印刷电路板
CN204243214U (zh) 一种智能天线装置
CN105704931A (zh) 一种差分信号线的布线方法和pcb板
CN104503612B (zh) 一种触控显示面板和电子设备
CN102083277B (zh) 印刷电路板及其布线方法
CN105338732A (zh) 一种提高高速差分信号的绕线方法
CN105976748A (zh) 显示面板驱动装置及显示装置
CN205263264U (zh) 一种测试pcb板材耐caf性能的测试板
CN206061272U (zh) 一种高速高频印制板跨分割走线结构
CN205992605U (zh) 网络高速连接器
CN107623200A (zh) 正交交错压接背板连接器
CN106686883A (zh) 印刷电路板和液晶显示器
CN102983981B (zh) 一种网络设备和网络设备的管脚分布方法
CN102522645A (zh) 一种背板连接器的近端串扰改善方法
CN204333203U (zh) 波导微带耦合器
CN201732628U (zh) 一种双绞线线缆
CN104244610A (zh) 一种降低connector过孔影响的设计方法
CN106295126A (zh) 一种计算微带耦合差分传输线远端噪声的方法
CN100585677C (zh) 低电压差动信号的传输通道数转换系统与转换传输方法
CN107124819A (zh) 一种实现不同阻抗信号线走线共用的方法及pcb板
CN110326091A (zh) 高频用晶体管
CN205828800U (zh) 通信装置
CN105468863A (zh) 一种差分对分层走线设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171103