CN113412685A - 用于减少差模到共模转换的非对称双弯曲偏斜补偿 - Google Patents

用于减少差模到共模转换的非对称双弯曲偏斜补偿 Download PDF

Info

Publication number
CN113412685A
CN113412685A CN202080013286.0A CN202080013286A CN113412685A CN 113412685 A CN113412685 A CN 113412685A CN 202080013286 A CN202080013286 A CN 202080013286A CN 113412685 A CN113412685 A CN 113412685A
Authority
CN
China
Prior art keywords
bends
conductor
differential
pair
bend
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080013286.0A
Other languages
English (en)
Inventor
楼建全
阿尔佩什·U·勃贝
朱希·加尔格
乔尔·理查德·格尔根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cisco Technology Inc
Original Assignee
Cisco Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cisco Technology Inc filed Critical Cisco Technology Inc
Publication of CN113412685A publication Critical patent/CN113412685A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/02—Bends; Corners; Twists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在一个实施例中，一种方法包括将用于生成差分信号的第一部件放置在印刷电路板上，将用于接收差分信号的第二部件放置在印刷电路板上，以及在第一部件和第二部件之间的路径上布线差分导体对，其中，该路径包括至少一个转弯，该差分导体对在该至少一个转弯处改变方向。差分导体对的第一导体和第二导体各自包括靠近转弯的多组弯曲，以提供偏斜补偿，同时减少差模到共模转换，并且其中，第二导体中的每组弯曲与第一导体中的一组弯曲对准。

Description

用于减少差模到共模转换的非对称双弯曲偏斜补偿
技术领域
本公开总体上涉及印刷电路板(PCB)，具体而言，涉及对印刷电路板上路由的信号的偏斜(skew)补偿，以便减少共模信号的生成，从而减少来自PCB的电磁干扰。
背景技术
信号线(导体、迹线)用于在印刷电路板、半导体芯片封装或其它电子设备上的器件之间中继信号。差分信号传输可以用于通过在差分导体对中同时传送两个相等但相反的信号分量来中继信号。如果差分导体对中的两个导体具有长度差，则同时传送的信号将在不同时间到达目的地。到达时间的差异被称为偏斜。用于消除偏斜的传统方法包括在较短的导体中引入弯曲。
附图说明
图1是根据一个实施例的具有通过差分导体对连接的电气部件的印刷电路板的示意图。
图2A示出了根据一个实施例的差分导体对的非对称双弯曲配置的示例。
图2B示出了非对称双弯曲配置的另一个示例。
图2C示出了非对称双弯曲配置的又一个示例。
图3A是示出带状线迹线的层叠的截面图。
图3B是直线带状线迹线的俯视图。
图3C是图3B的直线带状线迹线的等效电路。
图3D是倾斜的带状线迹线的俯视图。
图3E是图3D的倾斜的带状线迹线的等效电路。
图4示出了差分导体对的固定长度布线。
图5A示出了由图2A所示的非对称双弯曲配置提供的偏斜补偿长度的示例。
图5B示出了由图2B所示的非对称双弯曲配置提供的偏斜补偿长度的示例。
图5C示出了由图2C所示的非对称双弯曲配置提供的偏斜补偿长度的示例。
图6A是示出针对带状线的图4所示的差分导体对的插入损耗的曲线图。
图6B是示出针对带状线的图4所示的差分导体对的差模到共模转换的曲线图。
图7A是示出针对微带的图4所示的差分导体对的插入损耗的曲线图。
图7B是示出针对微带的图4所示的差分导体对的差模到共模转换的曲线图。
图8示出了用于差分导体对的固定位置布线。
图9A是示出针对带状线的图8所示的差分导体对的插入损耗的曲线图。
图9B是示出针对带状线的图8所示的差分导体对的差模到共模转换的曲线图。
图10A是示出针对微带的图8所示的差分导体对的插入损耗的曲线图。
图10B是示出针对微带的图8所示的差分导体对的差模到共模转换的曲线图。
图11是根据一个实施例的用于布线具有非对称双弯曲的差分导体对的过程的概览。
在附图的全部几个视图中，相应的附图标记表示相应的部分。
具体实施方式
概览
本发明的各方面在独立权利要求中阐述，优选特征在从属权利要求中阐述。一个方面的特征可以单独地或与其它方面组合地应用于每个方面。
在一个实施例中，一种装置总体包括印刷电路板和差分导体对，该差分导体对沿着被配置为生成差分信号的第一部件与被配置为接收差分信号的第二部件之间的路径延伸。该路径包括至少一个转弯，差分导体对在该至少一个转弯处改变方向。差分导体对的第一导体在靠近转弯的位置处包括第一组弯曲，以提供偏斜补偿。第一组弯曲包括第一弯曲和最后弯曲，第一弯曲偏离第一直线部分而倾斜，该第一直线部分沿着大体上平行于差分导体对的第二导体的纵向轴线延伸，最后弯曲朝向第二直线部分而倾斜，该第二直线部分沿着大体上平行于第二导体的纵向轴线延伸。第二导体包括第二组弯曲以减少差模到共模转换。第二组弯曲与第一组弯曲不对称，并与第一组弯曲对准为使得第二组弯曲在纵向上放置在第一组弯曲的第一弯曲和最后弯曲之间。
在一个实施例中，第一组弯曲、第二组弯曲或两组弯曲包括四个弯曲。在一个实施例中，第二组弯曲包括八个弯曲。
在一个实施例中，第一组弯曲、第二组弯曲或两组弯曲限定截头圆锥形状。
在一个实施例中，第二组弯曲限定向上延伸的第一阶梯状区段和向下延伸的第二阶梯状区段，以使得介于第一和第二阶梯状区段之间的直线区段被定位成与第二导体的设置在第二组弯曲之前和之后的直线区段平行并位于这些直线区段上方。
在一个实施例中，第二组弯曲包括一对匹配的弯曲。在一个实施例中，介于一对匹配的弯曲之间的直线区段沿着第二导体的位于第二组弯曲之前和之后的直线区段的纵向轴线延伸。
在另一个实施例中，一种方法总体包括将用于生成差分信号的第一部件放置在印刷电路板上，将用于接收差分信号的第二部件放置在印刷电路板上，以及在第一部件和第二部件之间的路径上布线差分导体对，其中，该路径包括至少一个转弯，差分导体对在该至少一个转弯处改变方向。差分导体对中的第一导体和第二导体各自包括靠近转弯的多组弯曲，以提供偏斜补偿，同时减少差模到共模转换，并且其中，第二导体中的每组弯曲与第一导体中的一组弯曲对准。
在又一实施例中，一种装置大体包括印刷电路板和差分导体对，该差分导体对沿着被配置为生成差分信号的第一部件与被配置为接收差分信号的第二部件之间的路径延伸。该路径包括至少一个转弯，差分导体对在该转弯至少一个处改变方向。差分导体对的第一导体包括在靠近转弯的位置处的第一组弯曲以提供偏斜补偿，并且第二导体包括第二组弯曲以减少差模到共模转换。第二组弯曲与第一组弯曲不对称，并且第二组弯曲中的弯曲的数量大于第一组弯曲中的弯曲的数量。
通过参考说明书的其余部分和附图，可以实现对本文所述实施例的特征和优点的进一步理解。
示例实施例
呈现以下描述以使得所属领域的技术人员能够制作和使用所述实施例。具体实施例和应用的描述仅作为示例提供，并且各种修改对于本领域技术人员将是显而易见的。在不脱离实施例的范围的情况下，本文描述的一般原理可应用于其它应用。因此，实施例不限于所示出的那些，而是符合与本文描述的原理和特征一致的最宽范围。为了清楚起见，没有详细描述与实施例相关的技术领域中已知的技术材料有关的细节。
差分对经常用于高速数字电路中以引入差分信令来提高数据质量并减少来自印刷电路板(PCB)的电磁(EM)发射。然而，如果在差分布线中存在任何不平衡，则使用差分对的益处迅速减少。物理和电气特征都可能导致不平衡，但是最常见的是由于弯曲、集成电路中的输入/输出(I/O)连接或连接器而在P和N迹线之间生成的偏斜。所生成的偏斜可能是SI(信号完整性)和EMC(电磁兼容性)两者的关注点。
差分对路径中的转弯使得该对中的一个导体具有比该对中的另一个导体的长度更长的长度。例如，当一对平行导体转弯时，一个导体将在转弯的内侧，而另一个导体在转弯的外侧。在转弯的末端，相对于起始点，外侧导体将具有比内侧导体长的长度。这个较长的长度导致外侧导体上的信号分量相对于内侧导体上的信号分量的较长的行进路径，并因此导致在转弯的末端的信号之间的相位差(偏斜)。当相位偏斜发生时，信号分量基本上以共模方式工作，并且信号将相对于在信号分量同相时发生的差模传输发射显著的EMI(电磁干扰)，并且信号质量可能降低。
在传统系统中，将弯曲引入差分对的迹线(信号线、导体)之一中，以消除正(P)和负(N)信号之间的偏斜。然而，这些弯曲也引入了P和N迹线之间的不平衡。例如，弯曲的拐角将额外的寄生参数引入一条迹线中，并导致P和N迹线之间的不平衡。传统的偏斜补偿技术对EMI的影响使得难以满足EMC标准。额外的不平衡恶化了差模到共模转换(Scd21)，并且由于转换而生成的共模噪声可能从线缆、连接器或机箱中的泄漏辐射出去，并且引起EMI问题。
本文描述的实施例涉及非对称双弯曲配置，其不仅补偿差分导体对中的P和N迹线之间的偏斜，而且减少迹线之间的不平衡，从而与传统偏斜补偿技术相比，显著地减少了差模(DM)到共模(CM)转换。
现在参考附图，首先参考图1，示出了根据一个实施例的印刷电路板(PCB)11的简化示意图。第一电气部件10和第二电气部件12通过包括第一(P)和第二(N)平行导体(迹线、信号线)16a、16b的差分导体对(差分对)14连接。第一电气部件10可以是被配置为生成差分信号的任何电气部件或元件，并且第二电气部件12可以是被配置为接收差分信号的任何电气部件或元件。
第一电子部件10被配置为生成用于传输到第二电子部件12的差分信号。差分信号包括第一和第二相等但是相反的信号分量，它们在差分导体对14的两个分离导体16a、16b上同时被发送。差分信号的这些分量包括两个180度异相的信号，它们同时沿着差分导体对14传输。
如图1的示例所示，差分导体对14所遵循的路径包括多个转弯，在转弯处差分对改变方向。在该示例中，存在四个方向上的改变(转弯T1、T2、T3、T4)，例如，可能需要它们来容纳PCB 11上的其它部件。通过使用偏斜补偿弯曲来校正相位偏斜。偏斜补偿弯曲位于(即，定位成靠近)一个或多个转弯，使得在偏斜补偿弯曲之后，导体16a、16b的长度基本上相同。使用这种偏斜补偿技术确保了信号分量在大部分行进时间内保持基本同相。应当理解，图1中所示的差分导体对14的转弯数、弯曲的布置和位置以及长度仅是示例，并且在不脱离实施例的范围的情况下，可以使用具有任意数量的转弯或弯曲或者任意数量的弯曲组的不同布线。而且，图1所示的非对称双弯曲配置仅仅是一个示例，并且如下面所详细描述的，可以使用其它配置。
如图1所示，差分导体对14的第一导体16a包括在靠近转弯之一T1的位置处的第一组弯曲15a，以提供偏斜补偿，然而，这些弯曲也在P和N迹线之间引入额外的不平衡。本文描述的非对称双弯曲偏斜补偿方案将第二组弯曲15b与第一组弯曲对准地引入到第二导体16b中，以减少差模到共模转换，从而在没有附加成本并且不降低SI(信号完整性)性能的情况下改善EMI性能。
可以包括任意数量的弯曲组以提供偏斜补偿，同时还减少差模到共模转换。例如，差分导体对14的第一导体16a和第二导体16b可以各自包括靠近转弯的多组弯曲以提供偏斜补偿，同时减少差模到共模转换，其中第二导体中的每组弯曲15b与第一导体中的一组弯曲15a对准。差分导体对14可以包括多个单元结构，每个单元结构包括位于每个导体中的一组弯曲(第一导体中的第一组弯曲、第二导体中的第二组弯曲)。在图1所示的示例中，第一导体16a包括在靠近转弯T1的位置处的两组弯曲15a(一个单元结构一组弯曲)以提供偏斜补偿，并且第二导体16b包括两组对准的弯曲15b以通过补偿由第一导体中的偏斜补偿弯曲引入的额外不平衡来减少差模到共模转换。
图2A、2B和2C中示出了针对一个单元结构(差分导体对的每个导体中的一组弯曲)的非对称双弯曲配置的三个示例。在图2A-2C所示的示例中，P迹线包括四个45度拐角，并且N迹线包括在大体相同的过渡位置内(例如，在x1和x2之间，在x3和x4之间，在纵向距离y1内)的具有相同(图2A)或不同(图2B和2C)数量的弯曲的非对称弯曲。应当理解，图2A-2C中所示的弯曲的形状、角度、长度、数量和位置仅是示例，并且在不脱离实施例的范围的情况下可以做出变化。例如，尽管本文示出和描述了45度弯曲，但是实施例可以扩展为包括其他度数的弯曲或圆形弯曲。
差分导体对中的每个导体包括一组弯曲(例如，图1中的15a、15b)。第一导体20a、24a、27a中的第一组弯曲包括第一弯曲22a和最后弯曲22d，第一弯曲22a偏离第一直线部分21a而倾斜，第一直线部分21a沿着纵向轴线A延伸并且大体上平行于差分导体对的第二导体20b、24b、27b，最后弯曲22d朝向第二直线部分21e而倾斜，第二直线部分21e沿着纵向轴线A延伸并且大体上平行于第二导体。如下所述，第二导体20b、24b、27b包括第二组弯曲，以补偿由第一导体20a、24a、27a中的第一组弯曲引起的额外不平衡，并减少差模到共模的转换。第二组弯曲与第一组弯曲不对称，并且在纵向上位于第一导体的第一弯曲22a和最后弯曲22d之间(例如，在x1和x4之间，第二导体的第一弯曲和最后弯曲之间的纵向距离大体等于或小于y1)。因此，第二组弯曲与第一组弯曲对准，使得第二组弯曲在纵向上放置在第一导体中的第一组弯曲的第一弯曲和最后弯曲之间。
第一导体20a、24a、27a中的每个弯曲22a、22b、22c、22d分别位于由线x1、x2、x3、x4表示的沿着纵向轴线A的水平距离处。在每个示例中，第一导体20a、24a、27a包括相对于导体的纵向轴线A(直线部分21a和21e)倾斜的第一段21b和第三段21d。第二段21c设置在第一段21b和第三段21d之间并将它们连接起来。第二段21c基本上平行于第一导体的纵向轴线A。四个弯曲22a、22b、22c、22d连接三个段21b、21c、21d和直线部分21a、21e，以限定从直线部分向上延伸的截头圆锥形状。应当理解，本文使用的术语“向上”是取决于迹线和PCB的取向的相对术语，并且不限制迹线或PCB的取向或布置。
第一导体中的弯曲可以被称为偏斜补偿弯曲(或局部偏斜补偿弯曲)。弯曲的角度可以根据例如差分对的特性、转弯的形状、差分信号特性等而变化。在一个示例中，该角度为大约45度。如图2A-2C的示例所示，每个段21a、21b、21c、21d和21e的长度也可以变化。此外，应当注意，在这些示例中，第一导体被标记为正迹线，并且第二导体被标记为负迹线，然而，这些可以沿着路径转换，如图1所示。还应当注意，虽然图2A-2C示出了差分导体对的一个单元结构(定义为在第一导体20a中以直线部分21a开始并以直线部分21e结束，并且包括弯曲22a、22b、22C和22d)，但是差分导体对可以包括任意数量的单元结构，如图1、4和8所示。
为了补偿由第一导体20a、24a、27a中的弯曲(第一组弯曲)22a、22b、22c、22d的拐角所引起的不平衡，在第二导体20b、24b、27b中提供不对称的弯曲(第二组弯曲)。如图2A-2C所示，第二导体中的每组弯曲位于x1(第一弯曲22a从第一直线部分21a倾斜，第一直线部分21a沿着纵向轴线A延伸并且大体上平行于第二导体)和x4(最后弯曲22d朝向第二直线部分21e倾斜，第二直线部分21e沿着纵向轴线A延伸并且大体上平行于第二导体)之间。在图2A-2C所示的示例中，第二导体中的过渡(第二组弯曲的开始和结束)位于第一导体中的过渡(第一组弯曲的开始和结束)之间(例如，大体上与其对准)。第二导体中的每组弯曲与第一导体中的一组弯曲对准。下面描述图2A-2C中所示的第二导体的不同非对称双弯曲配置。
首先参考图2A，第二导体20b包括由倾斜的区段23b和23d连接的直线区段23a、23c和23e，它们限定截头圆锥形状。这种配置包括第一导体20a和第二导体20b中的四个弯曲。由第一和第二导体中的弯曲限定的形状是不对称的，并且因此在本文中将弯曲称为非对称弯曲。
如前所述，由拐角引起的额外不平衡可能引起奇模和偶模，并且这两种模式将在拐角之后的直线迹线(例如，图2A中的L1和L2)中传播。每条线L1、L2具有相应的增量时间T1、T2，并且由于这两种模式具有不同的传播速度，因此由于L1＞L2，T1＞T2。更多的增量时间引起更大的不平衡，因此为了尽可能多地补偿这种不平衡，在图2B和2C中示出了提供的非对称双弯曲配置的附加变型。在这些非对称双弯曲配置中，在N迹线(第二导体24b、27b)中引入附加的拐角以补偿由L1和L2的差异引起的不平衡。
图2B的第二导体24B包括由倾斜的部分26b、26d、26f和26h连接的直线区段26a、26c、26e、26g和26i。在该示例中，第二导体24b的单元结构包括八个弯曲。第二导体24b的弯曲限定向上延伸的第一阶梯状区段和向下延伸的第二阶梯状区段，以使得介于阶梯状区段之间的直线区段26e平行于位于弯曲之前和之后的直线区段26a、26i并位于这些直线区段上方。在该示例中，第二导体24b包括的弯曲是第一导体24a的弯曲的两倍，其中第二导体中的弯曲位于第一导体中的第一弯曲22a和最后弯曲22d之间(在x1和x4之间)。
现在参考图2C，第二导体27b包括限定两个截头圆锥形状的一对匹配的弯曲。八个弯曲限定了连接直线区段28a、28c、28e、28g和28i的倾斜区段28b、28d、28f和28h。第二导体27b中的弯曲位于第一导体27a的第一弯曲22a和最后弯曲22d之间(在x1和x4之间)。
应当理解，图2A-2C中所示的非对称双弯曲配置仅是示例，并且在不脱离实施例的范围的情况下，可以使用不同数量的弯曲、不同角度、或不同数量或长度的直线和倾斜的区段。
下面描述了一个过程，通过该过程，由第一导体中的弯曲引入额外的不平衡，以及第二导体中的弯曲如何补偿不平衡，从而减少差模到共模的转换。
现在参考图3A-3E，示出了示例以说明拐角(弯曲)如何在差分对中引入额外的不平衡。图3A以截面图示出了带状线迹线的层叠。图3B是直线迹线的一个区段30的俯视图，而图3C示出了直线迹线30的对应等效电路(电感L和电容C)。图3D是倾斜的带状线迹线32的俯视图，以及图3E示出了图3D所示迹线的对应等效电路。
图3C中针对直线带状线迹线示出的等效电路的电感(Lo)和电容(Co)可以计算如下：
Figure BDA0003202039130000091
Figure BDA0003202039130000092
Figure BDA0003202039130000093
图3E针对倾斜的带状线迹线示出的等效电路的电感(Lo)和电容(Co)可以如下计算：
Figure BDA0003202039130000094
Figure BDA0003202039130000095
其中，
Figure BDA0003202039130000101
根据图3A-3E和等式(2)-(5)，可以在45度拐角和直线迹线之间观察到不同的等效电路拓扑以及电感和电容参数值。考虑到P迹线中的一个45度拐角和对应的N迹线中的一个直线区段，引起额外的不平衡。
为了补偿由拐角引起的额外不平衡，引入非对称双弯曲以代替仅位于一条迹线中的传统偏斜补偿弯曲(例如，如图4中的示例(a)所示)。与示例(a)中所示的传统差分导体对相比，图4中的示例(b)-(d)中所示的非对称双弯曲方案(分别对应于图2A-2C中所示的单元结构)包括在两条迹线(P和N)中的弯曲。对于一个单元结构，每条迹线包括弯曲，并且由具有拐角的一条迹线和是直线的另一条迹线引起较少的额外不平衡。第二导体中的弯曲与第一导体中的弯曲对准，并且被提供以补偿由第一导体中的偏斜补偿弯曲所引起的不平衡。
对于偏斜补偿功能，由于弯曲尺寸不同，所以弯曲区段中的两条迹线之间的距离D可设计成与图4的示例(a)中所示的相同，从而确保每个配置具有相同的偏斜补偿功能。而且，由于D相同，所以弯曲区段中的阻抗也保持相同。这确保非对称双弯曲配置可以提供与图4的(a)中所示的单弯曲补偿方案几乎相同的SI性能(Sdd21)同时实质上提高了模式转换性能(Scd21)，如下面关于图6A-7B和9A-10B所述。在一个或多个实施例中，为了确保可制造性，可以修改弯曲的长度，只要两条迹线之间的距离D保持与图4的示例(a)中所示的单弯曲方案相同。
进行仿真以比较带状线(图6A、6B、9A、9B)和微带(图7A、7B、10A、10B)布线中的单弯曲和非对称双弯曲配置之间的模式转换(Scd21)(差模和共模之间的转换)和插入损耗(Sdd21)(输入差分插入损耗)。图6A-7B示出了图4所示的固定长度情形，图9A-10B示出了图8所示的固定位置情形。评估固定长度情形以比较通过本文描述的非对称偏斜补偿技术实现的益处，而不添加由于不同总长引起的插入损耗的差异而导致的任何模糊性。评估固定位置情形以理解非对称偏斜补偿技术在实际PCB中的益处，其中基于集成电路封装、与其它部件的相对位置和诸如热限制之类其它限制而初始固定了部件/引脚的位置。由于部件的位置是固定的，因此需要布线迹线，以保持P和N迹线的端部之间的相对距离固定。
首先参考图4，布线迹线以使得所有迹线具有相等长度(例如，613密耳(mil))。图4示出了五个示例：(a)在第一导体40a和直线第二导体40b中具有偏斜补偿弯曲的传统单弯曲配置；(b)针对导体42a、42b的图2A的非对称双弯曲配置；(c)针对导体44a、44b的图2B的非对称双弯曲配置；(d)针对导体46a、46b的图2C的非对称双弯曲配置；以及(e)具有两个直线导体48a、48b的参考迹线。图5A、5B和5C(分别对应于图2A、2B和2C)示出了由图4中的(b)-(d)所示的配置提供的偏斜补偿长度。
对于图4中的示例(a)的弯曲(即，P和N迹线之间的Δ长度)的偏斜补偿长度(P迹线中的45度弯曲具有12mil的水平长度和12mil的垂直长度)计算如下：
12×(√2-1)×2＝9.95mil
对于图5A中所示的示例的P和N迹线之间的Δ长度计算如下：
15×(√2-1)×2-3×(√2-1)×2＝9.95mil
对于图5B中所示的示例的P和N迹线之间的Δ长度计算如下：
18×(√2-1)×2-6×(√2-1)×2＝9.95mil
对于图5C中所示的示例的P和N迹线之间的Δ长度计算如下：
12×(√2-1)×2-3×(√2-1)×4＝4.97mil(对于一对弯曲为9.95mil)
图6A和6B分别示出了图4所示示例的带状线的Sdd21和Scd21性能。配置(c)的非对称双弯曲在所有弯曲差分对中具有最佳的EMI(最小Scd21)性能，而单弯曲(图4的(a)中所示)具有最差的EMI(最大Scd21)性能。
图7A和7B分别示出了图4所示示例的微带Sdd21和Scd21性能。仿真结果表明，配置具有类似的SI性能，并且非对称双弯曲配置((b)-(d))具有比单弯曲配置(a)更好的EMI性能。
图8示出了用于差分布线的固定开始和停止位置。在假设P/N端点的位置固定的情况下布线迹线。图8所示的每个示例(a)-(d)具有相同的起点和终点以及不同的总长度。如图8所示，弯曲的总宽度可以从29mil增加到32mil或者甚至35mil，这可能需要更多一点的空间。尽管图8中未示出参考(e)(来自图4)，但是它将是相同类型的参考线并且被包括在图9A-10B的仿真中。
带状线中的EMI和SI性能在图9A和9B中示出，并且微带中的EMI和SI性能在图10A和10B中示出。在带状线应用中，图8中的(c)中所示的非对称双弯曲具有最佳EMI性能，并且所有配置具有类似的SI性能。在微带布线中，图8中的(c)中所示的非对称双弯曲具有最佳EMI性能，而图8中的(d)中所示的非对称双弯曲由于最长的长度而具有最差的SI性能。
在这些仿真中，图4和8中的配置(a)-(d)之间Sdd21变化小于0.1dB。决定差分导体对的EMC性能的Scd21变化高。图2B所示的非对称双弯曲配置在所评估的情况下看起来提供了最小的Scd21。
图11是示出根据一个实施例的用于布线具有非对称双弯曲的差分导体对的过程的概览的流程图。在步骤110，将被配置为生成差分信号的第一部件放置在PCB上。将被配置为从第一部件接收差分信号的第二部件也放置在PCB上(步骤112)。在一个或多个实施例中，在第一和第二部件之间沿着包括至少一个转弯的路径布线包括非对称双弯曲的差分导体对，其中第二导体的弯曲与第一导体的偏斜补偿弯曲对准并且在纵向上位于第一导体的偏斜补偿弯曲之间以减少差模到共模转换(步骤114)。在一个或多个实施例中，差分导体对的第一导体和第二导体各自包括靠近转弯的多组弯曲以提供偏斜补偿，同时减少差模到共模转换，并且其中第二导体中的每组弯曲与第一导体中的一组弯曲对准。
从上述可以看出，与传统的偏斜补偿技术相比，本文描述的实施例提供了许多优点。例如，非对称双弯曲偏斜补偿在差分对的P和N迹线中引入弯曲以补偿偏斜并减轻额外的不平衡，这可帮助减少模式转换并改善EMI性能。非对称双弯曲不引入额外的成本，并且可以在SI性能中略微提供些益处。各种布线情形的仿真结果表明，Scd21有5-10dB的改善。
应当理解，本文所述的非对称双弯曲配置(弯曲的尺寸、形状、角度、长度、数量等)仅是示例，并且在不脱离实施例的范围的情况下，可以在任何布置中使用其它配置。
尽管已经根据所示实施例描述了方法和装置，但是本领域普通技术人员将容易认识到，在不脱离本发明的范围的情况下，可以对实施例做出变化。因此，以上描述中包含的和附图中示出的所有内容都应被解释为说明性的而非限制性的。

Claims (20)

1.一种装置，包括：
印刷电路板；及
差分导体对，所述差分导体对沿着第一部件与第二部件之间的路径延伸，所述第一部件被配置为生成差分信号，所述第二部件被配置为接收所述差分信号，其中，所述路径包括至少一个转弯，所述差分导体对在所述至少一个转弯处改变方向；
其中，所述差分导体对的第一导体在靠近所述转弯的位置处包括第一组弯曲，以提供偏斜补偿，所述第一组弯曲包括第一弯曲和最后弯曲，所述第一弯曲偏离第一直线部分而倾斜，所述第一直线部分沿着大体上平行于所述差分导体对的第二导体的纵向轴线延伸，所述最后弯曲朝向第二直线部分而倾斜，所述第二直线部分沿着大体上平行于所述第二导体的所述纵向轴线延伸，所述第二导体包括第二组弯曲以减少差模到共模转换，所述第二组弯曲与所述第一组弯曲不对称，并与所述第一组弯曲对准为使得所述第二组弯曲在纵向上放置在所述第一组弯曲的所述第一弯曲和所述最后弯曲之间。
2.如权利要求1所述的装置，其中，所述第一组弯曲包括四个弯曲。
3.如权利要求1或2所述的装置，其中，所述第二组弯曲包括四个弯曲。
4.如权利要求1至3中任一项所述的装置，其中，所述第一组弯曲限定截头圆锥形状，并且所述第二组弯曲限定至少一个截头圆锥形状。
5.如权利要求1至4中任一项所述的装置，其中，所述第一导体包括多个第一组弯曲，并且所述第二导体包括多个第二组弯曲，所述第二组弯曲中的每组弯曲与所述第一组弯曲中的一组弯曲对准。
6.如权利要求1至5中任一项所述的装置，其中，所述第二组弯曲包括八个弯曲。
7.如权利要求1至6中任一项所述的装置，其中，所述第二组弯曲限定向上延伸的第一阶梯状区段和向下延伸的第二阶梯状区段，以使得介于所述第一阶梯状区段和所述第二阶梯状区段之间的直线区段被定位成与所述第二导体的设置在所述第二组弯曲之前和之后的直线区段平行并位于这些直线区段上方。
8.如权利要求1至7中任一项所述的装置，其中，所述第二组弯曲包括一对匹配的弯曲。
9.如权利要求8所述的装置，其中，介于所述一对匹配的弯曲之间的直线区段沿着所述第二导体的位于所述第二组弯曲之前和之后的直线区段的纵向轴线延伸。
10.一种方法，包括：
将用于生成差分信号的第一部件放置在印刷电路板上；
将用于接收所述差分信号的第二部件放置在印刷电路板上；以及
在所述第一部件和所述第二部件之间的路径上布线差分导体对，其中，所述路径包括至少一个转弯，所述差分导体对在所述至少一个转弯处改变方向；
其中，所述差分导体对的第一导体和第二导体各自包括靠近所述转弯的多组弯曲，以提供偏斜补偿，同时减少差模到共模转换，并且其中，所述第二导体中的每组弯曲与所述第一导体中的一组弯曲对准。
11.如权利要求10所述的方法，其中，所述第一导体中的每组弯曲包括四个弯曲，并且所述第二导体中的每组弯曲包括八个弯曲。
12.如权利要求10或11所述的方法，其中，所述第二导体中的每组弯曲限定向上延伸的第一阶梯状区段和向下延伸的第二阶梯状区段，以使得介于所述第一阶梯状区段和所述第二阶梯状区段之间的直线区段被定位成与所述第二导体的设置在所述第二导体中的该组弯曲之前和之后的直线区段平行并位于这些直线区段上方。
13.如权利要求10至12中任一项所述的方法，其中，所述第二导体中的一组弯曲包括一对匹配的弯曲。
14.如权利要求10至13中任一项所述的方法，其中，所述第二导体中的每组弯曲具有相同的配置。
15.如权利要求10至14中任一项所述的方法，其中，每组弯曲限定沿向上方向延伸的截头圆锥形状。
16.一种装置，包括：
印刷电路板；及
差分导体对，所述差分导体对沿着第一部件与第二部件之间的路径延伸，所述第一部件被配置为生成差分信号，所述第二部件被配置为接收所述差分信号，其中，所述路径包括至少一个转弯，所述差分导体对在所述至少一个转弯处改变方向；
其中，所述差分导体对的第一导体在靠近所述转弯的位置处包括第一组弯曲，以提供偏斜补偿，并且第二导体包括第二组弯曲以减少差模到共模转换，所述第二组弯曲与所述第一组弯曲不对称并与所述第一组弯曲对准，其中，所述第二组弯曲中的弯曲的数量大于所述第一组弯曲中的弯曲的数量。
17.如权利要求16所述的装置，其中，所述第二组弯曲包括的弯曲的数量是所述第一组弯曲中的弯曲的数量的两倍。
18.如权利要求16或17所述的装置，其中，所述第一组弯曲和所述第二组弯曲限定在相同方向上延伸的截头圆锥形形状，并且其中，所述第二组弯曲在纵向上放置在所述第一组弯曲中的第一弯曲和最后弯曲之间。
19.如权利要求16至18中任一项所述的装置，其中，所述第二组弯曲限定向上延伸的第一阶梯状区段和向下延伸的第二阶梯状区段，以使得介于所述第一和第二阶梯状区段之间的直线区段被定位成平行于设置在所述第二组弯曲之前和之后的直线区段并位于这些直线区段上方。
20.如权利要求16至19中任一项所述的装置，其中，所述第二组弯曲包括一对匹配的弯曲。
CN202080013286.0A 2019-02-14 2020-01-31 用于减少差模到共模转换的非对称双弯曲偏斜补偿 Pending CN113412685A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/276,073 2019-02-14
US16/276,073 US11057987B2 (en) 2019-02-14 2019-02-14 Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion
PCT/US2020/016172 WO2020167499A1 (en) 2019-02-14 2020-01-31 Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion

Publications (1)

Publication Number Publication Date
CN113412685A true CN113412685A (zh) 2021-09-17

Family

ID=69740769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080013286.0A Pending CN113412685A (zh) 2019-02-14 2020-01-31 用于减少差模到共模转换的非对称双弯曲偏斜补偿

Country Status (4)

Country Link
US (1) US11057987B2 (zh)
EP (1) EP3925419A1 (zh)
CN (1) CN113412685A (zh)
WO (1) WO2020167499A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11490506B2 (en) * 2019-05-23 2022-11-01 Hewlett Packard Enterprise Development Lp Skew compensation apparatus for controlling transmission line impedance
EP3809517A1 (en) * 2019-10-17 2021-04-21 ALCAN Systems GmbH Transmission line for radio frequency signals
TW202130235A (zh) * 2020-01-17 2021-08-01 美商安芬諾股份有限公司 用於印刷電路板上導電跡線的彎曲補償

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170749A (zh) * 2010-02-25 2011-08-31 株式会社日立制作所 印刷基板
US20130118790A1 (en) * 2011-11-15 2013-05-16 Cisco Technology, Inc. Localized Skew Compensation Technique for Reducing Electromagnetic Radiation
US20140273627A1 (en) * 2013-03-14 2014-09-18 Amphenol Corporation Differential electrical connector with improved skew control
US20150214596A1 (en) * 2014-01-24 2015-07-30 Fujitsu Limited Printed board and wiring arrangement method
CN107315878A (zh) * 2017-06-29 2017-11-03 郑州云海信息技术有限公司 一种提高信号SI质量的Layout布线结构及布线方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3954640B2 (ja) * 2005-06-28 2007-08-08 松下電器産業株式会社 差動伝送線路
TWI463940B (zh) * 2011-08-31 2014-12-01 中原大學 弱耦合結構之差模傳輸線

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170749A (zh) * 2010-02-25 2011-08-31 株式会社日立制作所 印刷基板
US20130118790A1 (en) * 2011-11-15 2013-05-16 Cisco Technology, Inc. Localized Skew Compensation Technique for Reducing Electromagnetic Radiation
US20140273627A1 (en) * 2013-03-14 2014-09-18 Amphenol Corporation Differential electrical connector with improved skew control
US20150214596A1 (en) * 2014-01-24 2015-07-30 Fujitsu Limited Printed board and wiring arrangement method
CN107315878A (zh) * 2017-06-29 2017-11-03 郑州云海信息技术有限公司 一种提高信号SI质量的Layout布线结构及布线方法

Also Published As

Publication number Publication date
US20200267833A1 (en) 2020-08-20
US11057987B2 (en) 2021-07-06
EP3925419A1 (en) 2021-12-22
WO2020167499A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
CN113412685A (zh) 用于减少差模到共模转换的非对称双弯曲偏斜补偿
JP6588524B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
US7002430B2 (en) Compact non-linear geometry electromagnetic coupler for use with digital transmission systems
US7468894B2 (en) Printed circuit board and method of reducing crosstalk in a printed circuit board
US8357013B2 (en) Reducing far-end crosstalk in electrical connectors
US7459985B2 (en) Connector having a cut-out for reduced crosstalk between differential conductors
US8609996B2 (en) Printed circuit board and layout method thereof
CN101594729B (zh) 一种可补偿过孔残端电容特性的电路板
US7859309B2 (en) Clock tree distributing method
US9706642B2 (en) Method and device for differential signal channel length compensation in electronic system
US20150325901A1 (en) Compensation for length differences in vias associated with differential signaling
Packianathan et al. Performance analysis of microstriplines interconnect structure with novel guard trace as parallel links for high speed dram interfaces
US9337521B2 (en) Crosstalk reduction in signal lines by crosstalk introduction
CN113473694A (zh) Pcb板的走线结构及pcb板
JP2008311964A (ja) コモンモード電位調整回路および伝送線路構造
US20230307876A1 (en) Impedance Matching Structure for a High-Speed Connector and Connector
US9236645B2 (en) Serpentine delay line structure
TW201238412A (en) Printed circuit board
Shiue et al. Common-mode noise reduction schemes for differential serpentine delay microstrip line in high-speed digital circuits
US11201752B2 (en) Removal of common mode choke
Yeh et al. A new common-mode noise reduction scheme for weakly coupled differential serpentine delay microstrip lines

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination