JP2009164174A - プリント配線板およびプリント基板ユニット - Google Patents
プリント配線板およびプリント基板ユニット Download PDFInfo
- Publication number
- JP2009164174A JP2009164174A JP2007339306A JP2007339306A JP2009164174A JP 2009164174 A JP2009164174 A JP 2009164174A JP 2007339306 A JP2007339306 A JP 2007339306A JP 2007339306 A JP2007339306 A JP 2007339306A JP 2009164174 A JP2009164174 A JP 2009164174A
- Authority
- JP
- Japan
- Prior art keywords
- glass fiber
- wiring pattern
- width
- resin
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】簡単な構造で誘電率の相違の影響を抑制することができるプリント配線板およびプリント基板ユニットを提供する。
【解決手段】プリント配線板14では、例えばガラス繊維糸26は樹脂に含浸される。したがって、ガラス繊維糸26同士の間には樹脂が充填される。配線パターン16、17の幅はガラス繊維糸26の中心線同士の間隔P1以上に設定されることから、配線パターン16、17にはガラス繊維および樹脂の両方が必ず覆い被さる。配線パターン16、17に覆い被さるガラス繊維および樹脂の割合はできる限り均一化される。その結果、配線パターン16、17でガラス繊維の誘電率と樹脂の誘電率との相違の影響はこれまで以上に抑制される。簡単な構造で特性インピーダンスのばらつきは低減される。
【選択図】図4
【解決手段】プリント配線板14では、例えばガラス繊維糸26は樹脂に含浸される。したがって、ガラス繊維糸26同士の間には樹脂が充填される。配線パターン16、17の幅はガラス繊維糸26の中心線同士の間隔P1以上に設定されることから、配線パターン16、17にはガラス繊維および樹脂の両方が必ず覆い被さる。配線パターン16、17に覆い被さるガラス繊維および樹脂の割合はできる限り均一化される。その結果、配線パターン16、17でガラス繊維の誘電率と樹脂の誘電率との相違の影響はこれまで以上に抑制される。簡単な構造で特性インピーダンスのばらつきは低減される。
【選択図】図4
Description
本発明は、例えば差動信号伝送に利用されるプリント配線板に関する。
例えば基幹通信ネットワークの構築にあたって中継装置が用いられる。中継装置にはプリント基板ユニットが組み込まれる。プリント基板ユニットでは、プリント配線板の表面に複数のLSI(大規模集積回路)チップが実装される。LSIチップ同士は、例えばプリント配線板内を延びる1対の配線パターンで接続される。配線パターン同士は所定の間隔で隔てられる。LSIチップ同士の間で差動信号伝送が実現される。
プリント配線板は樹脂から構成される。樹脂にはガラス繊維クロスが含浸される。ガラス繊維クロスは縦糸および横糸で織られる。前述の配線パターンは例えば縦糸に平行に延びる。縦糸同士の間には所定の隙間が区画される。隙間は樹脂で充填される。例えば一方の配線パターンが隙間すなわち樹脂に比較的に大きな面積で向き合わせられると、他方の配線パターンは比較的に大きな面積で縦糸に向き合わせられる。
特開2003−198082号公報
特開2006−100699号公報
樹脂とガラス繊維糸とでは誘電率が相違する。その結果、向き合わせられる樹脂およびガラスの大小に応じて一方の配線パターンと他方の配線パターンとの間で特性インピーダンスにばらつきが生じる。こうして差動信号の伝送速度に相違が生じる。例えば差動電圧に基づき信号が伝送される場合、伝送速度の相違は受信側のLSIチップで電圧変化の時間的なずれを引き起こす。その結果、信号は正確に伝送されることができない。
本発明は、上記実状に鑑みてなされたもので、簡単な構造で誘電率の相違の影響を抑制することができるプリント配線板およびプリント基板ユニットを提供することを目的とする。
上記目的を達成するために、本発明によれば、樹脂製の本体と、織られて、本体の樹脂に含浸されるガラス繊維糸と、本体の表面に形成されて、ガラス繊維糸に平行に延びる導電材製の配線パターンとを備え、配線パターンの幅は、隣同士で並列に延びるガラス繊維糸の中心線同士の間隔以上に設定されることを特徴とするプリント配線板が提供される。
こうしたプリント配線板では、ガラス繊維糸は樹脂に含浸される。したがって、ガラス繊維糸同士の間には樹脂が充填される。配線パターンの幅はガラス繊維糸の中心線同士の間隔以上に設定されることから、配線パターンにはガラス繊維および樹脂の両方が必ず覆い被さる。配線パターンに覆い被さるガラス繊維および樹脂の割合はできる限り均一化される。その結果、配線パターンでガラス繊維の誘電率と樹脂の誘電率との相違の影響はこれまで以上に抑制される。簡単な構造で特性インピーダンスのばらつきは低減される。
その一方で、配線パターンの幅が例えば前述の間隔よりも小さく設定されると、配線パターンには例えばガラス繊維のみが覆い被さったり、樹脂のみが覆い被さったりする。その結果、配線パターンではガラス繊維の誘電率と樹脂の誘電率との相違の影響は著しく増大してしまう。特性インピーダンスにはばらつきが生じてしまう。
こうしたプリント配線板では、前記配線パターンの幅は、隣同士で並列に延びる3本のガラス繊維糸のうち外側2本のガラス繊維糸の中心線同士の間隔以上に設定される。こうして配線パターンの幅が前述の間隔以上に設定されれば、配線パターンには少なくとも2本のガラス繊維糸が覆い被さる。その結果、前述に比べて、ガラス繊維の誘電率と樹脂の誘電率との相違の影響は一層抑制される。特性インピーダンスのばらつきは一層低減される。しかも、こういったプリント配線板では、配線パターンの幅が増大すれば増大するほど、配線パターンには一層多くのガラス繊維および一層多くの樹脂が覆い被さる。その結果、配線パターンの幅が増大するにつれてガラス繊維の誘電率と樹脂の誘電率との相違の影響は抑制されていく。
以上のようなプリント配線板では、前記配線パターンの幅は、前記ガラス繊維糸の中心線同士の間隔の整数倍に設定される。こうしたプリント配線板によれば、ガラス繊維糸に対して配線パターンがいずれの位置に配置されても、配線パターンに覆い被さるガラス繊維および樹脂の割合は必ず均一に設定される。こうして簡単な構造でガラス繊維の誘電率と樹脂の誘電率との相違の影響は確実に解消される。特性インピーダンスのばらつきは確実に回避される。
以上のようなプリント配線板はプリント基板ユニットに組み込まれる。プリント基板ユニットは、樹脂製の本体と、織られて、本体の樹脂に含浸されるガラス繊維糸と、本体の表面に形成されて、ガラス繊維糸に平行に延びる導電材製の配線パターンと、本体の表面に配置されて、配線パターンで相互に接続される1対の電子部品とを備える。このとき、配線パターンの幅は、隣同士で並列に延びるガラス繊維糸の中心線同士の間隔以上に設定される。
こうしたプリント基板ユニットでは、前述と同様に作用効果が実現される。その結果、電子部品同士の間で例えば信号は正確に伝送される。前述と同様に、前記配線パターンの幅は、隣同士で並列に延びる3本のガラス繊維糸のうち外側2本のガラス繊維糸の中心線同士の間隔以上に設定される。その一方で、前記配線パターンの幅は、前記ガラス繊維糸の中心線同士の間隔の整数倍に設定される。
以上のように本発明によれば、簡単な構造で誘電率の相違の影響を抑制することができるプリント配線板およびプリント基板ユニットを提供することができる。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図1は電子機器の一具体例すなわち伝送装置11の構造を概略的に示す斜視図である。この伝送装置11は例えばDWDM(高密度波長分割多重)通信システムに組み込まれる。こうした伝送装置11は例えばラックに搭載される。伝送装置11は筐体12を備える。筐体12の収容空間には本発明に係るプリント基板ユニットすなわちマザーボードが組み込まれる。
図2は本発明の一実施形態に係るマザーボード13の構造を概略的に示す。マザーボード13は例えば大型のプリント配線板14を備える。プリント配線板14の表面には例えば1対の電子部品すなわち第1LSI(大規模集積回路)チップパッケージ15aおよび第2LSIチップパッケージ15bが実装される。第1LSIチップパッケージ15aおよび第2LSIチップパッケージ15bは例えばBGA(ボールグリッドアレイ)でプリント配線板14に固定される。
第1LSIチップパッケージ15aおよび第2LSIチップパッケージ15bは例えば直線状の第1配線パターン16および第2配線パターン17で個別に電気接続される。こうして第1LSIチップパッケージ15aおよび第2LSIチップパッケージ15bの間で例えば差動電圧に基づき差動信号伝送が確立される。第1配線パターン16および第2配線パターン17は例えばプリント配線板14内で相互に平行に延びる。第1配線パターン16および第2配線パターン17は例えば直角に折れ曲がる。
図3は本発明の第1実施形態に係るプリント配線板14の構造を概略的に示す。このプリント配線板14は、コア樹脂層21と、コア樹脂層21の表面や裏面に形成される絶縁層22とを備える。コア樹脂層21や絶縁層22は樹脂製の本体23を備える。本体23は例えばエポキシ樹脂から形成される。コア樹脂層21は、単独でその形状を維持する程度の剛性を備える。コア樹脂層21や絶縁層22はそれぞれ例えば100μm〜200μm程度の厚みを有する。
本体23内にはガラス繊維クロス24が埋め込まれる。ガラス繊維クロス24は例えば30μm程度の厚みを有する。図4を併せて参照し、ガラス繊維クロス24は、相互に平行に延びる複数の縦糸26および相互に平行に延びる複数の横糸27とから織られる。ここでは、縦糸26および横糸27は相互に直交する。縦糸26同士は等間隔で配置される。同様に、横糸27同士は等間隔で配置される。
隣同士で相互に平行に延びる縦糸26の中心線同士の間隔P1は例えば50μm〜100μm程度に設定される。同様に、隣同士で相互に平行に延びる横糸27の中心線同士の間隔P2は例えば50μm〜100μm程度に設定される。ここでは、間隔P1および間隔P2は同一に設定される。間隔P1および間隔P2はコア樹脂層21および絶縁層22の間で統一される。
縦糸26および横糸27はガラス繊維糸から構成される。ここでは、1本の縦糸26や1本の横糸27は複数のガラス繊維の束から構成される。ただし、1本のガラス繊維から1本の縦糸26や1本の横糸27が構成されてもよい。こういったコア樹脂層21や絶縁層22の形成にあたってガラス繊維クロス24は樹脂に含浸されればよい。プリント配線板14の製造方法の詳細は後述される。
図4から明らかなように、プリント配線板14では、縦糸26を含む第1領域28にガラス繊維が比較的に多く配置される。第1領域28の幅は縦糸26の幅で規定される。その一方で、第1領域28には第2領域29が隣接する。第2領域29は、隣り合う縦糸26同士の隙間で規定される。第2領域29には縦糸26が配置されないことから、第2領域29には樹脂が比較的に多く配置される。第1領域28および第2領域29は交互に区画される。
同様に、プリント配線板14では、横糸27を含む第1領域31にガラス繊維が比較的に多く含まれる。第1領域31の幅は横糸27の幅で規定される。その一方で、第1領域31には第2領域32が隣接する。第2領域32は、隣り合う横糸27同士の隙間で規定される。第2領域32には横糸27が配置されないことから、樹脂が比較的に多く含まれる。第1領域31および第2領域32は交互に区画される。
その一方で、例えばコア樹脂層21の表面には前述の第1配線パターン16および第2配線パターン17が形成される。第1配線パターン16および第2配線パターン17は例えば銅といった導電材から形成される。第1配線パターン16および第2配線パターン17は縦糸26に平行に延びる。第1LSIチップパッケージ15aおよび第2LSIチップパッケージ15bの間で第1配線パターン16および第2配線パターン17は同一の長さで延びる。
第1配線パターン16の幅W1および第2配線パターン17の幅W2は前述の間隔P1以上に設定される。幅W1および幅W2は同一に設定される。本実施形態では間隔P1は例えば100μm程度に設定される。幅W1および幅W2は例えば150μm程度に設定される。第1配線パターン16および第2配線パターン17はそれぞれ例えば35μm程度の厚みを有すればよい。こうして第1配線パターン16や第2配線パターン17は、第1領域28および第2領域29の両方を含む領域に必ず配置される。
第1配線パターン16および第2配線パターン17は直角に折れ曲がることから、図5に示されるように、第1配線パターン16および第2配線パターン17は横糸27にも平行に延びる。幅W1および幅W2は前述の間隔P2以上に設定される。本実施形態では間隔P2は例えば100μm程度に設定される。前述のように、幅W1および幅W2は例えば150μm程度に設定される。こうして第1配線パターン16や第2配線パターン17は、第1領域28および第2領域29の両方に必ず跨って配置される。
以上のようなマザーボード13では、幅W1および幅W2は間隔P1(P2)以上に設定されることから、第1配線パターン16や第2配線パターン17は、第1領域28(31)および第2領域29(32)の両方に必ず跨って配置される。こうして簡単な構造で第1配線パターン16や第2配線パターン17に覆い被さるガラス繊維および樹脂の割合はできる限り均一化される。その結果、第1配線パターン16や第2配線パターン17でガラス繊維の誘電率と樹脂の誘電率との相違の影響はこれまで以上に抑制される。特性インピーダンスのばらつきは低減される。第1配線パターン16および第2配線パターン17の間で伝送速度の不一致は抑制される。信号は正確に伝送される。
その一方で、例えば幅W1や幅W2が間隔P1(P2)よりも小さく設定されると、例えば第1配線パターン16が第1領域28(31)内に配置される一方で、第2配線パターン17が第1領域28(31)および第2領域29(32)に跨って配置される場合が生じる。その結果、第1配線パターン16にガラス繊維が覆い被さる一方で、第2配線パターン17にガラス繊維および樹脂が覆い被さる。ガラス繊維の誘電率と樹脂の誘電率との相違の影響は増大してしまう。特性インピーダンスにはばらつきが生じてしまう。信号は正確に伝送されることができない。
次に、以上のようなプリント配線板14の製造方法を説明する。まず、ガラス繊維クロス24が複数のプリプレグに挟み込まれる。このとき、例えば半硬化のプリプレグが用いられる。ガラス繊維クロス24の表面側および裏面側からプリプレグはガラス繊維クロス24に向かって所定の押し付け部材で押し付けられる。最も外側のプリプレグの表面には銅箔が全面に貼り付けられる。プリプレグは加熱に基づき硬化する。こうしてコア樹脂層21が形成される。その後、銅箔には所定のエッチング処理が施される。こうして第1配線パターン16および第2配線パターン17が形成される。その後、コア樹脂層21の表面や裏面にはプリプレグおよびガラス繊維クロス24に基づき絶縁層22が形成される。こうしてプリント配線板14が製造される。
図6は本発明の第2実施形態に係るプリント配線板14aの構造を概略的に示す。このプリント配線板14aでは、幅W1および幅W2は、隣同士で並列に延びる3本の縦糸26のうち外側2本の縦糸26の中心線同士の間隔P3以上に設定される。すなわち、間隔P3は間隔P1の2倍以上に設定される。同様に、幅W1および幅W2は、隣同士で並列に延びる3本の横糸27のうち外側2本の横糸27の中心線同士の間隔P4以上に設定される。すなわち、間隔P4は間隔P2の2倍以上に設定される。間隔P3や間隔P4は例えば200μm程度に設定される。ここでは、幅W1および幅W2は例えば250μm程度に設定される。その他、前述のプリント配線板14と均等な構成や構造には同一の参照符号が付される。
こうしたプリント配線板14aでは、幅W1および幅W2は間隔P3(間隔P4)以上に設定されることから、前述のプリント配線板14に比べて、第1配線パターン16や第2配線パターン17は、少なくとも2つの第1領域28(31)および少なくとも2つの第2領域29(32)の両方に必ず跨って配置される。その結果、前述のプリント配線板14に比べて、ガラス繊維の誘電率と樹脂の誘電率との相違の影響は一層抑制される。特性インピーダンスのばらつきは一層低減される。第1配線パターン16および第2配線パターン17の間で伝送速度の不一致は一層抑制される。差動信号は一層正確に伝送されることができる。
しかも、こういったプリント配線板14aでは、幅W1および幅W2が増大すれば増大するほど、第1配線パターン16や第2配線パターン17は、前述のプリント配線板14に比べて、一層多くの第1領域28(31)および一層多くの第2領域29(32)を含む領域にそれぞれ配置されることができる。その結果、幅W1および幅W2が増大するにつれてガラス繊維の誘電率と樹脂の誘電率との相違の影響は抑制されていく。特性インピーダンスのばらつきは低減されていく。ただし、幅W1および幅W2には上限が設けられればよい。
図7は本発明の第3実施形態に係るプリント配線板14bの構造を概略的に示す。このプリント配線板14bでは、前述と同様に、幅W1および幅W2は前述の間隔P1(間隔P2)以上に設定される。同時に、幅W1および幅W2は間隔P1(間隔P2)の整数倍に設定される。ここでは、幅W1および幅W2は間隔P1(間隔P2)の例えば2倍に設定される。すなわち、幅W1および幅W2は200μm程度に設定される。その他、前述のプリント配線板14、14aと均等な構成や構造には同一の参照符号が付される。
こうしたプリント配線板14bでは、幅W1および幅W2が間隔P1(間隔P2)の整数倍、例えば2倍に設定されれば、第1配線パターン16や第2配線パターン17が本体23の表面でいずれの位置に配置されても、例えば2対の第1領域28(31)および第2領域29(32)に必ず跨って配置される。したがって、第1配線パターン16に覆い被さるガラス繊維および樹脂の割合と、第2配線パターン17に覆い被さるガラス繊維および樹脂の割合とは完全に一致する。こうして簡単な構造でガラス繊維の誘電率と樹脂の誘電率との相違の影響は確実に解消される。その結果、特性インピーダンスのばらつきは確実に回避される。第1配線パターン16および第2配線パターン17の間で伝送速度の不一致は確実に回避される。差動信号は正確に伝送される。
13 プリント基板ユニット(マザーボード)、14〜14b プリント配線板、15a、15b 電子部品(LSIチップパッケージ)、16 配線パターン(第1配線パターン)、17 配線パターン(第2配線パターン)、23 本体、26 ガラス繊維糸(縦糸)、27 ガラス繊維糸(横糸)、P1 間隔、P2 間隔。
Claims (6)
- 樹脂製の本体と、織られて、前記本体の樹脂に含浸されるガラス繊維糸と、前記本体の表面に形成されて、前記ガラス繊維糸に平行に延びる導電材製の配線パターンとを備え、前記配線パターンの幅は、隣同士で並列に延びる前記ガラス繊維糸の中心線同士の間隔以上に設定されることを特徴とするプリント配線板。
- 請求項1に記載のプリント配線板において、前記配線パターンの幅は、隣同士で並列に延びる3本の前記ガラス繊維糸のうち外側2本の前記ガラス繊維糸の中心線同士の間隔以上に設定されることを特徴とするプリント配線板。
- 請求項1に記載のプリント配線板において、前記配線パターンの幅は、前記ガラス繊維糸の中心線同士の間隔の整数倍に設定されることを特徴とするプリント配線板。
- 樹脂製の本体と、織られて、前記本体の樹脂に含浸されるガラス繊維糸と、前記本体の表面に形成されて、前記ガラス繊維糸に平行に延びる導電材製の配線パターンと、前記配線パターンで相互に接続される1対の電子部品とを備え、前記配線パターンの幅は、隣同士で並列に延びる前記ガラス繊維糸の中心線同士の間隔以上に設定されることを特徴とするプリント基板ユニット。
- 請求項4に記載のプリント基板ユニットにおいて、前記配線パターンの幅は、隣同士で並列に延びる3本の前記ガラス繊維糸のうち外側2本の前記ガラス繊維糸の中心線同士の間隔以上に設定されることを特徴とするプリント基板ユニット。
- 請求項4に記載のプリント基板ユニットにおいて、前記配線パターンの幅は、前記ガラス繊維糸の中心線同士の間隔の整数倍に設定されることを特徴とするプリント基板ユニット。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339306A JP2009164174A (ja) | 2007-12-28 | 2007-12-28 | プリント配線板およびプリント基板ユニット |
US12/230,330 US20090169842A1 (en) | 2007-12-28 | 2008-08-27 | Printed wiring board and printed circuit board unit |
EP08163266A EP2076101A1 (en) | 2007-12-28 | 2008-08-29 | Printed wiring board and printed circuit board unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339306A JP2009164174A (ja) | 2007-12-28 | 2007-12-28 | プリント配線板およびプリント基板ユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009164174A true JP2009164174A (ja) | 2009-07-23 |
Family
ID=40620198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339306A Withdrawn JP2009164174A (ja) | 2007-12-28 | 2007-12-28 | プリント配線板およびプリント基板ユニット |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090169842A1 (ja) |
EP (1) | EP2076101A1 (ja) |
JP (1) | JP2009164174A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004351A (ja) * | 2010-06-17 | 2012-01-05 | Fujitsu Ltd | 配線基板 |
JP2014090027A (ja) * | 2012-10-29 | 2014-05-15 | Fujitsu Ltd | 回路基板、回路基板の製造方法、電子装置及びガラスクロス |
JP2016115753A (ja) * | 2014-12-12 | 2016-06-23 | 富士通株式会社 | プリント基板及び電子装置 |
JPWO2016117320A1 (ja) * | 2015-01-21 | 2017-10-05 | 日本電気株式会社 | 配線基板およびその設計方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6107412B2 (ja) * | 2013-05-22 | 2017-04-05 | 富士通株式会社 | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
CN103755989B (zh) * | 2014-01-14 | 2017-01-11 | 广东生益科技股份有限公司 | 电路基板及其制备方法 |
CN105704931B (zh) * | 2014-11-28 | 2021-01-22 | 中兴通讯股份有限公司 | 一种差分信号线的布线方法和pcb板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4103102A (en) * | 1976-07-01 | 1978-07-25 | Bell Telephone Laboratories, Incorporated | Reinforced flexible printed wiring board |
JP2003110237A (ja) * | 2001-09-28 | 2003-04-11 | Shinko Electric Ind Co Ltd | 多層配線基板及び多層半導体装置 |
JP3933475B2 (ja) * | 2002-01-22 | 2007-06-20 | 旭シュエーベル株式会社 | 導体パターンが形成されたガラスクロス、プリプレグ及び多層板 |
JP4023166B2 (ja) * | 2002-01-25 | 2007-12-19 | ソニー株式会社 | 高周波モジュール用基板及び高周波モジュール |
JP2003218272A (ja) * | 2002-01-25 | 2003-07-31 | Sony Corp | 高周波モジュール及びその製造方法 |
US7043706B2 (en) * | 2003-03-11 | 2006-05-09 | Intel Corporation | Conductor trace design to reduce common mode cross-talk and timing skew |
JP4957079B2 (ja) * | 2006-05-29 | 2012-06-20 | 旭硝子株式会社 | プリント回路基板およびその製造方法 |
-
2007
- 2007-12-28 JP JP2007339306A patent/JP2009164174A/ja not_active Withdrawn
-
2008
- 2008-08-27 US US12/230,330 patent/US20090169842A1/en not_active Abandoned
- 2008-08-29 EP EP08163266A patent/EP2076101A1/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004351A (ja) * | 2010-06-17 | 2012-01-05 | Fujitsu Ltd | 配線基板 |
JP2014090027A (ja) * | 2012-10-29 | 2014-05-15 | Fujitsu Ltd | 回路基板、回路基板の製造方法、電子装置及びガラスクロス |
JP2016115753A (ja) * | 2014-12-12 | 2016-06-23 | 富士通株式会社 | プリント基板及び電子装置 |
JPWO2016117320A1 (ja) * | 2015-01-21 | 2017-10-05 | 日本電気株式会社 | 配線基板およびその設計方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090169842A1 (en) | 2009-07-02 |
EP2076101A1 (en) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009164416A (ja) | プリント配線板およびプリント基板ユニット | |
JP2009164174A (ja) | プリント配線板およびプリント基板ユニット | |
US9307636B2 (en) | Printed wiring board | |
JP6478309B2 (ja) | 多層基板及び多層基板の製造方法 | |
US7903410B2 (en) | Package board and method for manufacturing thereof | |
JP5097827B2 (ja) | フレックスリジッド配線板及び電子デバイス | |
KR20100096274A (ko) | 배선판과 그 제조 방법 | |
JP2015082644A (ja) | フレックスリジッド配線板及びフレックスリジッド配線板の製造方法 | |
JP2009094416A (ja) | 配線基板およびその製造方法 | |
JP2015082645A (ja) | フレックスリジッド配線板及びフレックスリジッド配線板の製造方法 | |
JP6508219B2 (ja) | 配線基板およびその設計方法 | |
JP6031943B2 (ja) | 回路基板、回路基板の製造方法、電子装置及びガラスクロス | |
JP2009259879A (ja) | 配線基板および多層配線基板 | |
KR20150050453A (ko) | 배선 기판 | |
JP2009073946A (ja) | 絶縁基材、配線基板及び多層基板 | |
JP4954246B2 (ja) | 銅張積層板及びその製造方法 | |
JP5048040B2 (ja) | トレンチ基板およびその製造方法 | |
US9049794B2 (en) | Wiring substrate and method for manufacturing the wiring substrate | |
KR20170022208A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR102149793B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 휨 제어방법 | |
KR101843381B1 (ko) | 배선 기판 | |
JP2024102544A (ja) | 配線基板 | |
JP5110840B2 (ja) | コアレス基板およびそれを用いた半導体素子の実装構造体 | |
JP2024102545A (ja) | 配線基板 | |
KR20150019298A (ko) | 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101018 |