TWI435382B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI435382B
TWI435382B TW099139346A TW99139346A TWI435382B TW I435382 B TWI435382 B TW I435382B TW 099139346 A TW099139346 A TW 099139346A TW 99139346 A TW99139346 A TW 99139346A TW I435382 B TWI435382 B TW I435382B
Authority
TW
Taiwan
Prior art keywords
insulating material
layer
organic insulating
semiconductor device
recess
Prior art date
Application number
TW099139346A
Other languages
English (en)
Other versions
TW201135820A (en
Inventor
Jun Tsukakoshi
Yoshitaka Aiba
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW201135820A publication Critical patent/TW201135820A/zh
Application granted granted Critical
Publication of TWI435382B publication Critical patent/TWI435382B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

半導體裝置及其製造方法
本發明所描述之實施例係有關一種半導體裝置及其製造方法。
於製造諸如半導體積體電路裝置之半導體裝置的程序中，多數個半導體元件(半導體晶片)係藉由施加已知的晶圓處理而形成於半導體基板(諸如矽(Si)基板)之一主要表面上。
各半導體元件係包括功能性元件，例如主動元件(如電晶體)以及被動元件(如電容器與佈線導體)。佈線導體係互連功能性元件，以形成所欲的電子電路。
於形成半導體元件後，半導體基板係沿著劃線區域而被切割，以將半導體元件分隔成個別片(singulation)。
為了符合近來較高功能、較快操作電子用品的需求，安裝於該等電子用品之半導體裝置係期望達成較高整合與較快操作。
易言之，構成半導體裝置之半導體元件的功能性元件(諸如主動元件與被動元件)係提高縮小化，以獲取較高整合。
為了加快操作，一主要由銅(Cu)構成之材料係使用作為用於互連功能性元件之佈線層的材料，而一具有低介電常數(a.k.a.低k材料)之絕緣材料係使用作為用於介電層(間層絕緣層)之材料，該介電層(間層絕緣層)係於佈線層間絕緣。
然而，使用低k絕緣材料作為佈線層間之絕緣材料(即，間層絕緣材料)的多層佈線結構於切割期間係易受到機械損壞，且因此造成破裂及/或脫層。
易言之，當使用一切割刀片切割一基板時，該切割刀片之旋轉係機械性地損壞該低k絕緣材料層，且傾向造成破裂及/或脫層。
絕緣材料層之破裂及/或脫層係允許水氣穿透，且因此係為一損害半導體元件之可靠度的因子。
舉例而言，在此方面日本早期公開專利公告第2007-329396號係提出一結構，其中一凹槽係形成於一劃線區域與一形成有電子電路之區域(其後此區域稱為"電路區域")之間。此凹槽係環繞該電路區域，穿透使用一具有低介電常數之絕緣材料(低k絕緣材料)作為間層絕緣材料的多層佈線結構，並填充一自該電路區域延伸之有機絕緣材料。
此凹槽實質上延伸於水氣穿透進入電路區域之路徑。
日本早期公開專利公告第2008-130880號與第2008-166352號亦提出類似上述專利公開案的結構。
形成於使用一低k絕緣材料作為佈線層間之絕緣材料(即，間層絕緣材料)之多層佈線結構內的凹槽例如係藉由使用雷射光束照射而形成。
使用一切割刀片之切割係執行於凹槽之外側(即，與電路區域相對之側)的劃線區域上。
亦即，多層佈線結構之低k絕緣材料層與下層(underlying)的半導體基板係進行於劃線區域之機械切割。
因此，即使當使用揭露於此等專利文件之結構時，可能發生具有相當窄寬度且置於凹槽與經切割部分間之低k絕緣材料層的脫層及/或在低k絕緣材料層下方之半導體基板的斷裂。
根據揭露於該等專利文件之結構，填充凹槽之有機絕緣材料係自形成有半導體元件之區域延伸。
因此，水氣可能經由有機絕緣材料與低k絕緣材料層間之界面穿透進入形成有半導體元件之區域。
 發明概述
根據本發明一實施例之面，係一種半導體裝置，其包含：一半導體基板，其具有一主要表面，其中多數個功能性元件係形成於一半導體元件區域上；一多層佈線層，其係設置於該半導體基板之該主要表面上；一第一有機絕緣材料層，其係設置於該多層佈線層上；一凹槽，其係穿透位在一劃線區域上之該多層佈線層，該劃線區域係環繞該半導體元件區域；以及一有機絕緣材料，其係與該第一有機絕緣材料層分隔開來且係設置於該凹槽內。
根據本發明實施例之另一面，係一種製造半導體裝置之方法，其包含下列步驟：將功能性元件形成於多數個半導體元件區域之各者內，該等半導體元件區域係位於一半導體基板之一主要表面上的步驟；將一多層佈線層形成於該半導體基板之該主要表面上的步驟；將一凹槽形成於位在一劃線區域上之該多層佈線層內，該劃線區域係圍繞各半導體元件區域，使得該凹槽係環繞該半導體元件區域且係穿透該多層佈線層的步驟；將一有機絕緣材料層形成於該多層佈線層上且於該凹槽的步驟；將一設置於該凹槽內之有機絕緣材料與該覆蓋位在該半導體元件區域上之該多層佈線層的有機絕緣材料層分隔開來的步驟；以及裁切位在該劃線區域之該半導體基板的步驟。
圖式簡單說明
第1圖係平面圖，其顯示根據第一實施例之半導體裝置的結構；第2圖係截面圖，其顯示根據第一實施例之半導體裝置的結構；第3A與3B圖係截面圖(1號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；第4A與4B圖係截面圖(2號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；第5A與5B圖係截面圖(3號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；第6A與6B圖係截面圖(4號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；第7A與7B圖係截面圖(5號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；第8A與8B圖係截面圖(6號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；第9A與9B圖係截面圖(7號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；第10A與10B圖係截面圖(8號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；第11係截面圖，其顯示根據第二實施例之半導體裝置的結構；第12A與12B圖係截面圖(1號)，其顯示用於製造根據第二實施例之半導體裝置之方法的步驟；第13A與13B圖係截面圖(2號)，其顯示用於製造根據第二實施例之半導體裝置之方法的步驟；第14A與14B圖係截面圖(3號)，其顯示用於製造根據第二實施例之半導體裝置之方法的步驟；第15A與15B圖係截面圖(4號)，其顯示用於製造根據第二實施例之半導體裝置之方法的步驟；第16係截面圖，其顯示根據第三實施例之半導體裝置的結構；第17A與17B圖係截面圖(1號)，其顯示用於製造根據第三實施例之半導體裝置之方法的步驟；第18A與18B圖係截面圖(2號)，其顯示用於製造根據第三實施例之半導體裝置之方法的步驟；第19A與19B圖係截面圖(3號)，其顯示用於製造根據第三實施例之半導體裝置之方法的步驟；第20A與20B圖係截面圖(4號)，其顯示用於製造根據第三實施例之半導體裝置之方法的步驟；第21係截面圖，其顯示根據第四實施例之半導體裝置的結構；第22A與22B圖係截面圖(1號)，其顯示用於製造根據第四實施例之半導體裝置之方法的步驟；第23A與23B圖係截面圖(2號)，其顯示用於製造根據第四實施例之半導體裝置之方法的步驟；第24A與24B圖係截面圖(3號)，其顯示用於製造根據第四實施例之半導體裝置之方法的步驟；以及第25係截面圖，其顯示根據第五實施例之半導體裝置的結構。
 實施例之描述 [第一實施例]
以下將描述根據第一實施例之半導體裝置以及製造該半導體裝置之方法。
<半導體裝置>
第一實施例之半導體裝置100係顯示於第1與2圖。
第1圖係顯示該半導體裝置100之一表面，其上係設置有用於外部連接之端子。第2圖係沿第1圖之線X-X所取之截面圖。
儘管未顯示於圖式中，主動元件(諸如電晶體)以及被動元件(諸如電阻器與電容器)係形成於位在該半導體裝置100之一半導體基板1之一主要表面(上表面)上的半導體元件區域(電子電路區域)I內。
功能性元件(諸如主動與被動元件)係經由一位在該半導體基板1上之多層佈線層2而互連，以形成一電子電路(未示出)，例如一邏輯電路、一放大器電路，或一記憶體電路。
矽(Si)或砷化鎵(GaAs)係被使用於該半導體基板1內。功能性元件係藉由晶圓加工而形成靠近該半導體基板1之主要表面之一(上表面)。
功能性元件係經由位在該半導體基板1之主要表面上的多層佈線層2而互連。
多層佈線層2係包括佈線層3與間層絕緣層4，該佈線層3係由以銅(Cu)或鋁(Al)為主之導體所構成，而該間層絕緣層4係插置於該佈線層3之間且係由一有機絕緣材料或一無機絕緣材料所構成。
該多層佈線層2之厚度係約10 μm，儘管此係取決於包括於其中之佈線層的數目。
於第2圖中，各佈線層3係顯示為一連續的線形元件，然而，儘管未顯示於圖式中，佈線層3實際上係於該絕緣層上分割成一電源供應線、一接地線、一訊號線等等且係根據該功能性元件之位置而被延伸與設置。
為了增進電子訊號流動於佈線層內之速度，多層佈線層2主要係由以銅(Cu)與低k間層絕緣層4(有機絕緣材料層)為主之佈線層3(傳導層)所構成。
構成低k間層絕緣層4之絕緣材料係一具有約2.0至4.0之相當低介電常數的介電材料，而SiOC、SiOCH或其等類似物係適於作為此一絕緣材料。
一多孔的絕緣材料或一低k無機絕緣材料可使用作為構成該低k間層絕緣層4之絕緣材料。
經堆疊之佈線層3係經由實質上由與佈線層材料相同材料所構成之傳導性插塞而選擇性地互連，而儘管未顯示於圖式中，功能性元件與佈線層係亦經由傳導性插塞而互連。
一由諸如氮化矽(SiN)薄膜所形成之表面保護層(鈍化層)5係設置於該多層佈線層2上，一有機絕緣材料層6係設置於該表面保護層5上，而一重佈線層7係設置於該有機絕緣材料層6上。
重佈線層7係經由形成於該有機絕緣材料層6內之開口8而連接至設置在該多層佈線層2之表面部上的電極襯墊9。
另一有機絕緣材料層10係被設置，以覆蓋該重佈線層7。用於外部連接之端子12係設置於該有機絕緣材料層10上，且係經由形成於該有機絕緣材料層10內之開口11而連接至該重佈線層7。
有機絕緣材料層6與10各具有約4至8 μm厚度且係由光敏感性聚醯亞胺所構成。有機絕緣材料層10係覆蓋位在半導體元件區域I之邊緣上之有機絕緣材料層6的端部。
用於外部連接之端子12係由具有約50至150 μm高度之突塊形狀的焊料球所構成。
於第一實施例中，有機絕緣材料層6與10係位於表面保護層5上而並未延伸至半導體裝置100之邊緣端部，即，劃線區域II。
易言之，環繞覆蓋有有機絕緣材料層之半導體元件區域I的劃線區域II並未被有機絕緣材料層6與10所覆蓋。覆蓋了包括低k間層絕緣層4之多層佈線層2之延伸部分的表面保護層5在劃線區域II內係仍未被覆蓋。
穿透表面保護層5與低k間層絕緣層4且具有到達半導體基板1之深度的二凹槽13(13a與13b)係形成於該劃線區域II內。
凹槽13係以有機絕緣材料加以填充。
於內側(即，於半導體元件區域I側)上之第一凹槽13a係與半導體元件區域I分隔開來且係環繞半導體元件區域I之邊緣。
第一凹槽13a具有約5至15 μm之寬度與約20至30 μm之深度，並穿透該多層佈線層2，而到達該半導體基板1。
第一凹槽13a係填充有由光敏性聚醯亞胺所構成之有機絕緣材料6a。
第二凹槽13b係位於該第一凹槽13a之外側(即，更遠離該半導體元件區域I)上，且係環繞該半導體元件區域I之邊緣。第二凹槽13b之一部分係與該半導體基板1之側表面整合在一起。
第二凹槽13b係填充有由光敏性聚醯亞胺所構成之有機絕緣材料6b，且有機絕緣材料6b係曝露於半導體基板1之側表面內。
易言之，第二凹槽13b與填充第二凹槽13b之有機絕緣材料6b係部分地曝露於半導體裝置100之側表面內。
第一凹槽13a、第二凹槽13b亦具有約20至30 μm之深度，並穿透該多層佈線層2，而到達該半導體基板1。由於第二凹槽13b的一部分係與半導體裝置100之側表面整合在一起，其寬度(在垂直於半導體裝置100邊緣之方向上的寬度)係小於第一凹槽13a之寬度。
有機絕緣材料6a與6b之上表面係與表面保護層5之上表面實質位在同一平面上。
易言之，穿透多層佈線層2之間層絕緣層4而到達半導體基板1之二凹槽13a與13b係環繞第一實施例之半導體裝置100的半導體元件區域I，且凹槽13a與13b係分別以有機絕緣材料6a與6b加以填充。
分別填充凹槽13a與13b之有機絕緣材料6a與6b係與半導體元件區域I內之有機絕緣材料層10分隔開來。
因此，自半導體裝置100之側表面或端部至半導體元件區域I之半導體基板表面的沿面距離係變大。再者，由於填充凹槽13a與13b之有機絕緣材料6a與6b與有機絕緣材料層10之間的界面並未連續，因而可有效防止或抑制水氣自半導體裝置100之側表面或端部穿透進入半導體元件區域I。
第一凹槽13a與第二凹槽13b於半導體裝置100之四個角落部分係相互連續的，此乃由於製造此等凹槽程序之緣故。
然而，連續的部分係僅限於對應凹槽13a與13b之寬度的寬度，且水氣自該連續部分穿透的可能性係非常低。
由於係有環繞半導體元件區域I，並穿透多層佈線層2，同時具有向下到達半導體基板1之深度的二凹槽13a與13b，且凹槽13a與13b係分別以有機絕緣材料6a與6b加以填充，因而可消除或降低於切割期間施加至半導體元件區域I之機械壓力。
因此，可防止諸如於半導體元件區域I內，用於形成多層佈線結構之低k間層絕緣層4的脫層(delamination)或類似情形。
由於二凹槽13a與13b係環繞半導體元件區域I，進行切割之劃線區域II係可容易被確認。
於第一實施例中，環繞半導體元件區域I之凹槽的數目並未限制於2個。
形成一個環繞半導體元件區域I，並穿透多層佈線層2，同時具有到達半導體基板1之深度的凹槽亦將會把半導體裝置100之側表面或端部間之間層絕緣層4分隔開來。
接著，有機絕緣材料6a與6b係在被半導體元件區域I內之有機絕緣材料層10分隔開來下被填入凹槽與13a與13b。
結果，在切割期間施加至半導體元件區域I之機械壓力可被消除或降低，並可防止或抑制水氣穿透至半導體元件區域I內。
自然地，此實施例之技術思想並未限制凹槽的數目，因而可設置三個或更多個凹槽。
<製造半導體裝置之方法>
以下將參照第3A至10B圖描述用於製造根據第一實施例之半導體裝置100的方法。
於第3A至10B圖中，係顯示插置於一半導體基板1內之半導體元件區域II間的二半導體元件區域I與一劃線區域II。
亦即，在該等圖式中，係顯示劃線區域II以及在劃線區域II兩側上之二半導體元件區域I-A與I-B的一部分。
於第3A至10B圖中，各佈線層係亦顯示為一連續的線形元件。然而，佈線層3係於各半導體元件區域I內被實際地分割成一電源供應線、一接地線、一訊號線等等，且係根據該功能性元件之位置而被延伸與設置。
再者，佈線層係經由未顯示於圖式之間層連接部而互連。
儘管未顯示於圖式，主動元件(諸如電晶體)以及被動元件(諸如電阻器與電容器)係藉由晶圓加工而形成於位在該半導體基板1之一主要表面(上表面)上的半導體元件區域(電子電路區域)I內。
功能性元件(諸如主動與被動元件)係經由一位在該半導體基板1上之多層佈線層2而互連，以形成一電子電路(未示出)，例如一邏輯電路、一放大器電路，或一記憶體電路。
為了增進電子訊號流動於傳導層內之速度，多層佈線層2主要係由以銅(Cu)與低k間層絕緣層4(有機絕緣層)為主之佈線層3(傳導層)所構成。
構成低k間層絕緣層4之絕緣材料係一具有約2.0至4.0之相對介電常數的介電材料，而SiOC、SiOCH或其等類似物係適於作為此一絕緣材料。
一多孔的絕緣材料或一低k無機絕緣材料可使用作為構成該低k間層絕緣層4之絕緣材料。
經堆疊之佈線層3係經由實質上由與佈線層材料相同材料所構成之傳導性插塞而選擇性地互連，而儘管未顯示於圖式中，功能性元件與佈線層係亦經由傳導性插塞而互連。
接著，由無機絕緣材料所構成之表面保護層5係藉由諸如化學蒸汽沈積(CVD)技術而形成於該多層佈線層2上。
舉例而言，表面保護層5係一具有約1 μm厚度之氮化矽(SiN)薄膜。
隨後，將於多層佈線層2最上層之電極襯墊9曝露出來的開口21係形成於該表面保護層5內(參見第第3A圖)。
此步驟通常係包含於晶圓加工內。
於該第一實施例中，一光阻層31係形成於具有開孔21之表面保護層5上(參照第3B圖)。
光阻層31係藉由旋轉塗布而形成。
如下所述，光阻層31係防止在藉由雷射光束照射形成凹槽時外來物質沈積於半導體元件區域I或其類似物上。
於第一實施例中，接下來，凹槽13(13a與13b)係藉由選擇性雷射光束照射(未示出)而形成於在劃線區域II內之多層佈線層2內。
在寬度方向上之該劃線區域II的二端部係被照射雷射光束，使得被照射部分之二線形通道係沿著各半導體元件區域I而形成。
特別是，雷射光束係被施加至該半導體基板1之一主要表面上，以將線形經照射部分形成於在寬度方向上且沿著設置成水平欄(X方向)與垂直列(Y方向)之半導體元件區域I之各劃線區域II的二端部內。
藉由雷射光束形成之凹槽13a與13b係穿透表面保護層5與多層佈線層2，並具有到達半導體基板1之深度。
凹槽之深度係隨多層佈線層2之厚度而變化，係大於20 μm。
各凹槽13之寬度係15 μm或更小，例如約7 μm。
於雷射光束照射期間，構成表面保護層5之部分、構成多層佈線層2之部分以及其等類似之物係熔化且散佈(scatter)、附著(land)於光阻層31之表面，而後固定於其上。
接著，光阻層31係被去除。結果，係獲得凹槽13(13a與13b)係形成於位在劃線區域II內之多層佈線層2內的狀態(參照第4A圖)。
易言之，各半導體元件區域I係被二凹槽13a與13b所環繞。
在形成凹槽13a與13b時，已附著在光阻層31表面之經散佈物質係連同光阻層31被去除。
在第一實施例中，一有機絕緣材料層6係形成在凹槽13(13a與13b)內且於具有開孔21之表面保護層5上。
易言之，有機絕緣材料層6係覆蓋半導體元件區域I與劃線區域II。
有機絕緣材料層6係藉由旋轉塗布而形成。
有機絕緣材料層6係由一正型光敏感性聚醯亞胺所構成，並於該表面保護層5上具有4至8 μm厚度，同時填充凹槽13a與13b(參照第4B圖)。
隨後，一曝光光罩41係被放置於該有機絕緣材料層6上方。
在該曝光光罩41內之光罩層係具有一對應於劃線區域II之開口41a以及一對應於在半導體元件區域I內之電極襯墊9的開口41b。
儘管於圖式中僅例示了在曝光光罩41內之光罩層，該光罩層係被設置於一透明基板之表面上，且被該透明基板之表面所支持(未示出)。
有機絕緣材料層6係接著經由該曝光光罩41而曝光(參照第5A圖)。
在曝光完成後，係執行顯影，以選擇性地去除在劃線區域II上之有機絕緣材料層6，並形成對應於在半導體元件區域I內之電極襯墊9的開口8。
儘管在劃線區域II上之有機絕緣材料層6係被去除，填充位在劃線區域II內之凹槽13a與13b的有機絕緣材料6a與6b係仍未被去除(參照第5B圖)。
填充凹槽13a與13b之有機絕緣材料6a與6b仍被保留的原因在於施加至凹槽13a與13b之光線強度係過低而不足以曝光。
易言之，為了使有機絕緣材料6a與6b保留於凹槽13a與13b內而不被去除，有機絕緣材料層6在表面保護層5上之厚度、多層佈線結構曝光部分之厚度、曝光劑量以及其等類似條件係被調整。
隨後，係形成一覆蓋表面保護層5、經曝露之多層佈線層2以及經曝露之有機絕緣材料層6a的鈦(Ti)層。
該鈦(Ti)層係藉由濺鍍而形成且具有約50 nm至100 nm之厚度。
接著，一銅(Cu)層係形成於該鈦(Ti)層上。
該銅(Cu)層係藉由濺鍍而形成且具有約400 nm至700 nm之厚度。
結果，係形成一由銅(Cu)層/鈦(Ti)層所構成之金屬層14(參照第6A圖)。接著，一光阻層32係形成於金屬層14之該銅(Cu)層上。
光阻層32係藉由旋轉塗布而形成。
包含對應於在有機絕緣材料層6(對應於在半導體元件區域I內之電極襯墊9)內之開口8之區域的開口33係形成在光阻層32內。
開口33係藉由光微影而形成於光阻層32內。
於此省略用於形成開口33之曝光光罩的例示說明。
當使用光阻層32作為一光罩，一銅(Cu)佈線層7係藉由使用由銅(Cu)層/鈦(Ti)層作為負電極之電鍍(電解電鍍)而形成於未被該光阻層32塗布之銅(Cu)層上(參照第6B圖)。
銅(Cu)佈線層7亦稱為"重佈線層"並形成具有約3至5 μm之厚度。
接著，光阻層32係被去除。
隨後，當使用銅(Cu)佈線層(重佈線層)7作為一光罩，由銅(Cu)層/鈦(Ti)層所構成之金屬層14係藉由蝕刻而被去除，以隔離各銅(Cu)佈線層(重佈線層)7(參照第7A圖)。
於蝕刻期間，該銅(Cu)佈線層(重佈線層)7亦被輕微地蝕刻。然而，由於其等之厚度相較於由銅(Cu)層/鈦(Ti)層所構成之金屬層14係足夠大，因而未產生任何負面影響。
隨後，係形成覆蓋該表面保護層5、經曝露之多層佈線層2、經曝露之有機絕緣材料層6以及銅(Cu)佈線層(重佈線層)7的第二有機絕緣材料層10。
第二有機絕緣材料層10亦由一正型光敏性聚醯亞胺所構成且具有4 μm至8 μm之厚度(參照第7B圖)。
第二有機絕緣材料層10亦藉由旋轉塗布而形成。
第二有機絕緣材料層10係作為一密封半導體裝置100之半導體元件區域I的元件。
隨後，一曝光光罩42係被放置於該第二有機絕緣材料層10上方。
在曝光光罩42內之光罩層係具有一對應於劃線區域II之開口42a以及一對應於在銅(Cu)佈線層(重佈線層)內之電極襯墊的開口42b。
儘管於圖式中僅例示了在曝光光罩42內之光罩層，該光罩層係被設置於一透明基板之表面上，且被該透明基板之表面所支持(未示出)。
第二有機絕緣材料層10係接著經由曝光光罩42而被曝光(參照第8A圖)。
在曝光完成後，係執行顯影，以選擇性地去除第二有機絕緣材料層10，並於銅(Cu)佈線層(重佈線層)7內之電極襯墊上形成開口11。
於劃線區域II上之第二有機絕緣材料層10亦被去除。
在此時，填充位在劃線區域II內之凹槽13a與13b的有機絕緣材料6a與6b係仍然未被去除。
藉由覆蓋有機絕緣材料層6之端部，有機絕緣材料層10亦殘留於半導體元件區域I之邊緣部分內(參照第8B圖)。
隨後，係形成一覆蓋表面保護層5、經曝露之多層佈線層2、經曝露之有機絕緣材料層6、第二有機絕緣材料層10，以及銅(Cu)佈線層(重佈線層)7的鈦(Ti)層。
該鈦(Ti)層係藉由濺鍍而形成並具有一約50 nm至100 nm的厚度。
接著，一銅(Cu)層係形成於該鈦(Ti)層上。
該銅(Cu)層係藉由濺鍍而形成並具有一約150 nm至350 nm的厚度。
隨後，一鎳(Ni)層係形成於該(Cu)層上。
該鎳(Ni)層係藉由濺鍍而形成並具有一約5 μm的厚度。
易言之，係形成一由鎳(Ni)層/銅(Cu)層/鈦(Ti)層多層結構所構成之金屬層15(參見第9A圖)。
接著，一光阻層34係形成於該金屬層15上。
接著，開口35係光微影地形成對應於開口11，開口11係對應於銅(Cu)佈線層(重佈線層)之電極襯墊(參照第9B圖)。
開口35係藉由光微影而形成於光阻層34內。
省略用於形成開口35之曝光光罩的例示說明。
隨後，一具有相當大厚度之焊料層12係形成於金屬層15之未被光阻層34覆蓋的部分內。焊料層12s係藉由使用金屬層15作為負電極之電鍍(電解電鍍)而形成(參照第9B圖)。
如圖式所顯示，係沈積焊料層12s，使得其一部分係延伸於光阻層34上方。
一無鉛焊料係使用作為構成焊料層12s之焊料材料。
光阻層34係於電鍍後被去除。
當使用焊料層12s作為一光罩，經曝露之金屬層(鎳(Ni)層/銅(Cu)層/鈦(Ti)層多層結構)15係選擇性地被去除。
焊料層12s係進行回流(reflow)，使得焊料層12s形成用於外部連接並具有大體球形之端子12(參見第10A圖)。
回流(reflow)係藉由將半導體基板1置於稱為“回流爐”之加熱爐內(未示出)而進行。
接著，半導體基板1係被放置且固定於切割機之桌台上，而後以一旋轉切割刀片51切割成個別片(singulation)。
於切割前，一切割帶(未示出)係附接於半導體基板1之背表面(其上未形成有電子電路之表面)。
於切割時，切割刀片51之厚度t係選擇為實質上相等於在劃線區域II內之外部凹槽13b間之中心對中心的距離，即，相對於位在二半導體元件區域間之劃線區域II的中心而位在內側的二凹槽13b(參見第10B圖)。
注意於第10B圖中，切割刀片51之相關部位的截面形狀係以虛線加以例示。
切割刀片51係裁切相較於劃線區域II中心，位在內側之二凹槽13b內的有機絕緣材料6b，以及在該凹槽13b下方之半導體基板1。
由光敏性聚醯亞胺構成並填充第二凹槽13b之有機絕緣材料6b係出現在藉由切割獲得之個別半導體裝置100之半導體基板1的邊緣側表面。
易言之，第二凹槽13b與填充第二凹槽13b之有機絕緣材料6b係曝露於半導體裝置100之側表面。
當以此一方式進行切割，包括在劃線區域II內之低k絕緣材料的多層佈線結構部分並未被切割刀片51裁切，且因此不會發生多層佈線層2之間層絕緣層4的脫層。
在切割時，係有總數為4之在劃線區域II內相互平行延伸的凹槽13a與13b，且凹槽13a係填充有機絕緣材料6a而凹槽13b係填充有機絕緣材料6b；因此，劃線區域II係可容易地被辨識，而可有利於切割刀片51之對準，進而可提高對準之準確度。
儘管在切割期間係因切割刀片51而施加高壓，該高壓係被填充凹槽13a與13b之有機絕緣材料6a與6b吸收或減少。因此，高壓係未施加至半導體元件區域I。
藉由切割所製得之個別的半導體裝置100係具有顯示於第2圖之截面結構。
位在半導體元件區域I外側之凹槽13b內的有機絕緣材料6b以及在該有機絕緣材料6b下方之半導體基板1係被曝露於半導體裝置100之邊緣側表面內。
易言之，根據此結構，包括低k絕緣材料之多層佈線結構部分並未曝露於半導體裝置100之邊緣側表面內；因此，不會發生在該多層佈線結構部分內之間層絕緣層4的脫層或其類似的情況。
再者，根據此結構，自半導體裝置之邊緣側表面至半導體元件區域之沿面距離係被增大，可有效地防止水氣穿透進入半導體元件區域。
[第二實施例]
以下將描述根據第二實施例之半導體裝置以及製造該半導體裝置之方法。
<半導體裝置>
第二實施例之半導體裝置200係顯示於第11圖。第11圖係一與顯示在第2圖之部分相當之部分的截面圖。
如圖式所顯示者，在半導體裝置200內，亦然，佈線層3係各顯示為一連續的線形元件。然而，各佈線層3實際上係於半導體元件區域I內之絕緣層上分割成一電源供應線、一接地線、一訊號線等等且係根據該功能性元件之位置而被延伸與設置。
再者，佈線層係經由未顯示於圖式之間層連接部分而互連。
根據第二實施例之半導體裝置200與第一實施例之半導體裝置100的不同處在於有機絕緣材料的配置，該有機絕緣材料係設置在環繞半導體元件區域I之凹槽內。
因此，第二實施例之半導體裝置200與第一實施例之半導體裝置100的相對應部分係以相同的參考符號表示並省略其等之描述以避免重覆。
根據第二實施例之半導體裝置200，一複合有機絕緣材料層26係由堆疊在填充環繞半導體元件區域I之第一凹槽13a的有機絕緣材料6a與填充第二凹槽13b之有機絕緣材料6b上的有機絕緣材料所構成。
上覆二凹槽之該複合有機絕緣材料層26係覆蓋於第一凹槽13a與第二凹槽13b間之多層佈線層2。該複合有機絕緣材料層26係具有特定的寬度與長條形狀，並環繞半導體元件區域I。
該複合有機絕緣材料層26係與位在半導體元件區域I上之有機絕緣材料層10分隔開來，並環繞半導體元件區域I。
該複合有機絕緣材料層26係具有一與半導體基板1之側表面連續的側表面。
易言之，於第二實施例之半導體裝置200內，亦然，穿透多層佈線層2並具有到達半導體基板1之深度的二凹槽13a與13b係形成環繞半導體元件區域I，且凹槽13a與13b係填充一有機絕緣材料。
凹槽13a與13b各穿透多層佈線層2並到達半導體基板1。
結果，自半導體裝置200之側表面或端部至半導體元件區域I之半導體基板表面的沿面距離係變大。再者，由於填充凹槽13a與13b之有機絕緣材料6a與6b與有機絕緣材料層10間之界面並未連續，可有效地防止或抑制水氣自裝置之側表面或端部穿透進入半導體元件區域I。
由於有二環繞半導體元件區域I，穿透多層佈線層2，並具有向下到達半導體基板1之深度的凹槽13，且凹槽13a與13b係分別填充有機絕緣材料6a與6b，於切割期間施加至半導體元件區域I之機械壓力係被排除或降低。
因此，可防止在半導體元件區域I內形成多層佈線結構之低k間層絕緣層4的脫層或其等類似狀況。
再者，由於該具有長條形狀且與位在半導體元件區域上之有機絕緣材料層分隔開來的複合有機絕緣材料層26的存在，劃線區域II係容易地被辨識。
<製造半導體裝置之方法>
以下將參照第12A至15B圖而描述製造根據第二實施例之半導體裝置200的方法。
於該等圖式中，係顯示一劃線區域II以及位在該劃線區域II兩側之二半導體元件區域I-A與I-B的一部分。
於製造第二實施例之半導體裝置200的方法中，係使用一覆蓋二凹槽13a與13b以及於該二凹槽間之部分的光罩，以執行如下所述之有機絕緣材料層6的曝光。
於半導體基板1之一主要表面內形成多數個半導體元件區域I以及於半導體元件區域I間之劃線區域II之多層佈線結構內形成凹槽的步驟係與第一實施例之該等步驟實質上相同，且因此省略其等之描述。
二線形凹槽係沿著各半導體元件區域I之邊緣而形成，各半導體元件區域I係靠近在寬度方向上之劃線區域II之二端部。
接著，有機絕緣材料層6係形成於凹槽13a與13b內以及於具有開口8之表面保護層5上方。
有機絕緣材料層6係由旋轉塗布而形成。
有機絕緣材料層6係由一正型光敏性聚醯亞胺所構成，並填充凹槽13a與13b，同時於表面保護層5上具有4 μm至8 μm的厚度。
接著，一曝光光罩43係被放置於該有機絕緣材料層6上方。
在該曝光光罩43內之光罩層係具有一對應於劃線區域II之開口43a、各延伸橫越二凹槽與半導體元件區域I之開口43b，以及對應於在半導體元件區域I內之電極襯墊9的開口43c。
儘管於圖式中僅例示了在曝光光罩43內之光罩層，該光罩層係被設置於一透明基板之表面上，且被該透明基板之表面所支持(未示出)。
有機絕緣材料層6係接著經由該曝光光罩43而曝光(參照第12A圖)。
在曝光完成後，係執行顯影，以選擇性地去除有機絕緣材料層6。在劃線區域II上之有機絕緣材料層6亦被選擇性地去除。
在此階段，凹槽13a與13b係填充有機絕緣材料6a與6b且有機絕緣材料層6仍殘留於凹槽間之多層佈線結構部分上。有機絕緣材料6a與6b以及殘留於其上之有機絕緣材料層6係整合且一起形成一具有長條形成並環繞半導體元件區域I之有機絕緣材料層6s。
有機絕緣材料層6s係與在半導體元件區域I內之有機絕緣材料層6分隔開來。
對應於電極襯墊9之開口8係形成於在半導體元件區域I內之有機絕緣材料層6內(參見第12B圖)。
隨後，銅(Cu)佈線層(重佈線層)7係藉由實質上相同於第一實施例之方法的程序而形成於該有機絕緣材料層6上(參見第13A圖)。
接著，藉由實質上相同於第一實施例之方法的程序而形成覆蓋表面保護層5、經曝露之多層佈線結構部分、經曝露之有機絕緣材料層6以及銅(Cu)佈線層(重佈線層)7之第二有機絕緣材料層10(參照第13B圖)。
第二有機絕緣材料層10亦係由一正型光敏性聚醯亞胺所構成。
隨後，一曝光光罩44係被放置於該第二有機絕緣材料層10上方。
在曝光光罩44內之光罩層係具有一對應於劃線區域II之開口44a、各上覆劃線區域與半導體元件區域I間之部分的開口44b，以及對應於在銅(Cu)佈線層(重佈線層)7內之電極襯墊的開口44c。
儘管於圖式中僅例示了在曝光光罩44內之光罩層，該光罩層係被設置於一透明基板之表面上，且被該透明基板之表面所支持(未示出)。
該第二有機絕緣材料層10係接著經由該曝光光罩44而曝光(參照第14A圖)。
在曝光完成後，係執行顯影，以選擇性地去除該第二有機絕緣材料層10並形成於銅(Cu)佈線層(重佈線層)7內之電極襯墊上的開口11。
於劃線區域II上之第二有機絕緣材料層10係亦被選擇性地去除。各具有長條形狀並殘留於在劃線區域II內之凹槽13a與13b間之多層佈線結構部分上的有機絕緣材料層6s與分別殘留於有機絕緣材料層6s上之第二有機絕緣材料層10s係仍然維持堆疊。
在各半導體元件區域I內，該第二有機絕緣材料層10係殘留並覆蓋有機絕緣材料層6之端部。
包括填充凹槽13a與13b之有機絕緣材料層6s與在劃線區域內之有機絕緣材料層10s的多層結構係與在半導體元件區域I內之第二有機絕緣材料層10分隔開來(參見第14B圖)。
隨後，形成一為鎳(Ni)層/銅(Cu)層/鈦(Ti)層多層結構之金屬層15，以覆蓋表面保護層5、經曝露之多層佈線結構部分、經曝露之有機絕緣材料層6、第二有機絕緣材料層10，以及銅(Cu)佈線層(重佈線層)7。
接著，一相當厚之焊料層12s係藉由電鍍(電解電鍍)而被沈積於該金屬層15上。焊料層12s係由無鉛焊料所構成。
焊料層12s係進行回流(reflow)，使得焊料層12s形成用於外部連接並具有大體球形之端子12(參見第15A圖)。
接著，半導體基板1係以切割刀片51切割成個別片(singulation)。
於切割時，切割刀片51之厚度t係選擇為實質上相等於半導體裝置200之外部凹槽13b間之中心對中心的距離，即，相對於位在二半導體元件區域I間之劃線區域II的中心而位在內側的二凹槽13b(參見第15B圖)。
注意於第15B圖中，切割刀片51之相關部位的截面形狀係以虛線加以例示。
切割刀片51係裁切各由一有機絕緣材料6s與一有機絕緣材料層10s所構成之有機絕緣材料層26、相較於劃線區域II中心而位在內側之二凹槽13b內的有機絕緣材料6b，以及在該凹槽13b下方之半導體基板1。
由光敏性聚醯亞胺構成並填充第二凹槽13b之有機絕緣材料6b以及有機絕緣材料層10s所構成之多層部分係出現在藉由切割獲得之個別半導體裝置200之半導體基板1的邊緣側表面。
易言之，第二凹槽13b以及由填充第二凹槽13b之有機絕緣材料6b與有機絕緣材料層10s構成之複合有機絕緣材料層26係曝露於半導體裝置200之側表面內。
於此，包括在劃線區域II內之低k絕緣材料的多層佈線結構部分並未被切割刀片51切割，且因此不會發生在多層佈線結構部分內之間層絕緣層4的脫層或其等類似狀況。
在切割時，具有長條形狀之有機絕緣材料層26係存在於半導體基板1之劃線區域II內。因此，劃線區域II係容易地被辨識，而可有利於切割刀片51之對準，進而可提高對準之準確度。
儘管在切割期間係因切割刀片51而施加高壓，該高壓係被填充凹槽13a與13b之有機絕緣材料6a與6b以及堆疊於其上之複合有機絕緣材料層26所吸收或減少。因此，高壓係未施加至半導體元件區域I。
藉由切割所製得之個別的半導體裝置200係具有顯示於第11圖之截面結構。
根據此方法，填充在劃線區域II內之二凹槽的有機絕緣材料6a與6b係仍然未被去除。
延伸於在二凹槽間之層佈線結構上的複合有機絕緣材料層26係藉由與有機絕緣材料6a與6b整合而仍殘留於填充凹槽之有機絕緣材料6a與6b上，並具有一環繞半導體元件區域之長條形狀。
根據此結構，亦然，在使用切割刀片之切割期間，包括低k絕緣材料之多層佈線結構部分係未曝露於半導體裝置之邊緣側表面內，因而不會發生多層佈線結構之間層絕緣層的脫層或其等類似狀況。
[第三實施例]
以下將描述根據第三實施例之半導體裝置以及製造該半導體裝置之方法。
<半導體裝置>
第三實施例之半導體裝置300係顯示於第16圖。第16圖係一與顯示在第2圖之部分相當之部分的截面圖。
如圖式所顯示者，在半導體裝置300內，亦然，佈線層3係各顯示為一連續的線形元件。然而，各佈線層3實際上係於半導體元件區域I內之絕緣層上分割成一電源供應線、一接地線、一訊號線等等且係根據該功能性元件之位置而被延伸與設置。
再者，佈線層係經由未顯示於圖式之間層連接部分而互連。
根據第三實施例之半導體裝置300與第一實施例之半導體裝置100的不同處在於有機絕緣材料的配置，該有機絕緣材料係設置在環繞半導體元件區域I之凹槽內。
因此，第三實施例之半導體裝置300與第一實施例之半導體裝置100的相對應部分係以相同的參考符號表示並省略其等之描述以避免重覆。
根據第三實施例之半導體裝置300，有機絕緣材料層6s與有機絕緣材料層10s係堆疊在填充第一凹槽13a與第二凹槽13b之有機絕緣材料6a與6b上。
由設置在凹槽13a與凹槽13b上之有機絕緣材料層6s與有機絕緣材料層10s所構成之多層結構係各為長條形狀並具有一對應於凹槽13之寬度的寬度。二該多層結構係環繞半導體元件區域I。
易言之，設置在位於半導體元件區域I側之凹槽13a上的複合有機絕緣材料層26a係與設置在半導體元件區域I內之有機絕緣材料層分隔開來，並環繞該半導體元件區域I。
相對地，一設置在位於半導體元件區域I側之另一凹槽13b上的複合有機絕緣材料層26b係與該複合有機絕緣材料層26a分隔開來，且亦環繞該半導體元件區域I。
複合有機絕緣材料層26b係具有一與半導體基板1之側表面相連續的側表面。
易言之，穿透多層佈線層2之間層絕緣層4並到達半導體基板1的二凹槽13a與13b係形成環繞第三實施例之半導體裝置300的半導體元件區域I，且凹槽13a與13b係分別填充有機絕緣材料6a與6b。
凹槽13a與13b各穿透多層佈線層2並到達半導體基板1。
凹槽13a與13b係填充由光敏性聚醯亞胺所構成之有機絕緣材料6a與6b。
填充凹槽13a之有機絕緣材料6a係自多層佈線層2突出一特定高度，而該突出部分係形成有機絕緣材料層6s。有機絕緣材料層10s係堆疊於該有機絕緣材料層6s上，以形成複合有機絕緣材料層26a。
該複合有機絕緣材料層26a係與在半導體元件區域I內之該有機絕緣材料層10分隔開來。
填充凹槽13b之有機絕緣材料6b係亦自該多層佈線層2突出一特定高度，且該突出部分係形成有機絕緣材料層6s。由有機絕緣材料層6s與有機絕緣材料層10s構成之複合有機絕緣材料層26b係與該複合有機絕緣材料層26a分隔開來。
結果，自半導體基板1之側表面或端部至半導體元件區域I之半導體基板表面的沿面距離係變大。再者，由於有機絕緣材料與間層絕緣層間之界面並未連續，可有效地防止或抑制水氣穿透進入半導體元件區域I之側表面或端部。
由於有環繞半導體元件區域I，穿透多層佈線層2，並具有向下到達半導體基板1之深度的二凹槽13a與13b，且凹槽13a與13b係填充有機絕緣材料6a與6b，於切割期間施加至半導體元件區域I之機械壓力係被排除或降低。
因此，可防止在半導體元件區域I內形成多層佈線結構之低k間層絕緣層4的脫層。
再者，由於該具有長條形狀且與位在半導體元件區域I上之有機絕緣材料層10分隔開來的二有機絕緣材料層的存在，劃線區域II係容易地被辨識。
<製造半導體裝置之方法>
以下將參照第17A至20B圖而描述製造根據第三實施例之半導體裝置300的方法。
於該等圖式中，係顯示一劃線區域II以及位在該劃線區域兩側之二半導體元件區域I-A與I-B的一部分。
於製造第三實施例之半導體裝置300的方法中，係放置一曝露於二凹槽13a與13b間之空間的光罩，以執行如下所述之有機絕緣材料層6的曝光。
於半導體基板1之一主要表面內形成半導體元件區域I以及於半導體元件區域I間之劃線區域II之該多層佈線結構內形成凹槽的步驟係與第一實施例之該等步驟相同，且因此省略其等之描述。
二凹槽(13a與13b)係沿著各半導體元件區域I之邊緣而形成，該各半導體元件區域I係靠近在劃線區域II之寬度方向上之二端部。
接著，有機絕緣材料層6係形成於凹槽13以及具有開口8之表面保護層5上方。
有機絕緣材料層6係由旋轉塗布而形成。
有機絕緣材料層6係由一正型光敏性聚醯亞胺所構成，並填充凹槽13，同時於表面保護層5上具有4 μm至8 μm的厚度。
接著，一曝光光罩45係被放置於該有機絕緣材料層6上方。
在該曝光光罩45內之光罩層係具有一對應於劃線區域II之開口45a、對應於二凹槽間之部分的開口45b、於凹槽與半導體元件區域I間之空間上方的開口45c，以及對應於在半導體元件區域I內之電極襯墊9的開口45d。
儘管於圖式中僅例示了在曝光光罩45內之光罩層，該光罩層係被設置於一透明基板之表面上，且被該透明基板之表面所支持(未示出)。
有機絕緣材料層6係接著經由該曝光光罩45而曝光(參照第17A圖)。
在曝光完成後，係執行顯影，以選擇性地去除有機絕緣材料層6。在劃線區域II上之有機絕緣材料層6亦被選擇性地去除。
在此階段，填充在劃線區域II內之凹槽13a與13b之有機絕緣材料6的一部分仍實質上完整，藉此分別形成在凹槽13a與13b上之二長條形狀部分。該長條形狀部分具有一自該多層佈線層之上表面的特定高度(厚度)，並環繞該半導體元件區域I。
形成該長條形狀部分之有機絕緣材料6係與覆蓋半導體元件區域I之有機絕緣材料層6分隔開來。
開口8係形成於覆蓋在半導體元件區域I內之電極襯墊9的有機絕緣材料層6內(參見第17B圖)。
隨後，銅(Cu)佈線層(重佈線層)7係藉由實質上相同於第一實施例之方法的程序而選擇性地形成於該有機絕緣材料層6上(參見第18A圖)。
接著，藉由實質上相同於第一實施例之方法的程序而形成覆蓋表面保護層5、經曝露之多層佈線結構部分、經曝露之有機絕緣材料層6，以及銅(Cu)佈線層(重佈線層)7之第二有機絕緣材料層10(參照第18B圖)。
第二有機絕緣材料層10亦係由一正型光敏性聚醯亞胺所構成。
隨後，一曝光光罩46係被放置於該第二有機絕緣材料層10上方。
在曝光光罩46內之光罩層係具有一對應於劃線區域II之開口46a、對應於二凹槽間之部分的開口46b、於凹槽與半導體元件區域I間之空間上方的開口46c，以及對應於在銅(Cu)佈線層(重佈線層)7內之電極襯墊9的開口46d。
儘管於圖式中僅例示了在曝光光罩46內之光罩層，該光罩層係被設置於一透明基板之表面上，且被該透明基板之表面所支持(未示出)。
該第二有機絕緣材料層10係接著經由該曝光光罩46而曝光(參照第19A圖)。
在曝光完成後，係執行顯影，以選擇性地去除該第二有機絕緣材料層10，並形成於銅(Cu)佈線層(重佈線層)7內之電極襯墊上的開口11。
儘管於劃線區域II上之有機絕緣材料層係被去除，各由有機絕緣材料層6s，即，填充凹槽13之有機絕緣材料的上部以及於該層6s上之第二有機絕緣材料層10s所構成之堆疊係仍殘留於劃線區域II內。
在各半導體元件區域I內，該第二有機絕緣材料層10係覆蓋有機絕緣材料層6之端部。
在各半導體元件區域I內之第二有機絕緣材料層10係與一複合有機絕緣材料層26a分隔開來，該複合有機絕緣材料層26a係由覆蓋凹槽13a之有機絕緣材料層6s與在劃線區域II內之有機絕緣材料層10s所構成(參見第19B圖)。
隨後，形成一為鎳(Ni)層/銅(Cu)層/鈦(Ti)層多層結構之金屬層15，以覆蓋表面保護層5、經曝露之多層佈線結構部分、經曝露之有機絕緣材料層6、第二有機絕緣材料層10，以及銅(Cu)佈線層(重佈線層)7。
接著，一相當厚之焊料層12s係藉由電鍍(電解電鍍)而被沈積於該金屬層15上。焊料層12s係由無鉛焊料所構成。
焊料層12s係進行回流(reflow)，使得焊料層12s形成用於外部連接並具有大體球形之端子12(參見第20A圖)。
接著，半導體基板1係以切割刀片51切割成個別片。
於切割時，切割刀片51之厚度t係選擇為實質上相等於半導體裝置200之外部凹槽間之中心對中心的距離，即，相對於位在二半導體元件區域間之劃線區域II的中心而位在內側的二凹槽13b(參見第20B圖)。
注意於第20B圖中，切割刀片51之相關部位的截面形狀係以虛線加以例示。
切割刀片51係裁切相較於劃線區域II中心而位在內側之二凹槽13b內的有機絕緣材料6b、各由有機絕緣材料6s與第二有機絕緣材料層10s所構成之複合有機絕緣材料層26b，以及在該凹槽13b下方之半導體基板1。
由光敏性聚醯亞胺構成並填充第二凹槽13b之有機絕緣材料6b以及有機絕緣材料層10s所構成之複合有機絕緣材料層26b係曝露於藉由切割所獲得之個別半導體裝置300之半導體基板1的邊緣側表面內。
易言之，第二凹槽13b以及由填充第二凹槽13b之有機絕緣材料6b與第二有機絕緣材料層10s所構成之複合有機絕緣材料層26b係曝露於藉由切割所獲得之半導體裝置300之側表面內。
根據此方法，包括在劃線區域II內之低k絕緣材料的多層佈線結構部分並未被切割刀片51切割，且因此不會發生多層佈線結構部分之間層絕緣層4的脫層或其等類似狀況。
在切割時，在劃線區域II內係有四相互平行延伸之長條形狀有機絕緣材料層。因此，劃線區域II係容易地被辨識，而可有利於切割刀片51之對準，進而可提高對準之準確度。
儘管在切割期間係因切割刀片51而施加高壓，該高壓係被填充二凹槽13b之有機絕緣材料6b以及各由有機絕緣材料層6s與第二有機絕緣材料層10s所構成之複合有機絕緣材料層26所吸收或減少。因此，高壓係未施加至半導體元件區域I。
藉由切割所製得之個別的半導體裝置300係具有顯示於第16圖之截面結構。
根據此方法，填充在劃線區域II內之二凹槽的有機絕緣材料層係仍藉由一實質高度(厚度)同時填充凹槽的方式殘留於多層佈線層2上。
根據此結構，亦然，在使用切割刀片之切割期間，包括低k絕緣材料之多層佈線結構部分係未曝露於半導體裝置300之邊緣側表面內；因此，不會發生在多層佈線結構內之間層絕緣層4的脫層或其等類似狀況。
[第四實施例]
以下將描述根據第四實施例之半導體裝置以及製造該半導體裝置之方法。
<半導體裝置>
第四實施例之半導體裝置400係顯示於第21圖。第21圖係一與顯示在第2圖之部分相當之部分的截面圖。
如圖式所顯示者，在半導體裝置400內，亦然，佈線層3係各顯示為一連續的線形元件。然而，各佈線層3實際上係於半導體元件區域I內之絕緣層上分割成一電源供應線、一接地線、一訊號線等等且係根據該功能性元件之位置而被延伸與設置。
再者，佈線層係經由未顯示於圖式之間層連接部分而互連。
根據第四實施例之半導體裝置400與第一實施例之半導體裝置100的不同處在於有機絕緣材料的配置，該有機絕緣材料係設置在環繞半導體元件區域I之凹槽內。
因此，第四實施例之半導體裝置400與第一實施例之半導體裝置100的相對應部分係以相同的參考符號表示並省略其等之描述以避免重覆。
根據第四實施例之半導體裝置400，有機絕緣材料係二重沈積於第一與第二凹槽13a與13b上。
於凹槽13內之該雙有機絕緣材料層係環繞半導體元件區域I。
易言之，二重沈積於位在半導體元件區域I側之凹槽13a內的有機絕緣材料層係與在半導體元件區域I上之有機絕緣材料層分隔開來，並環繞該半導體元件區域I。
相對地，二重沈積於凹槽13b內之複合有機絕緣材料層係與該凹槽13a分隔開來，且亦環繞該半導體元件區域I。
該有機絕緣材料層係具有與半導體基板1之側表面相連續的側表面。
根據第四實施例之半導體裝置400，有機絕緣材料6a與6b係包埋於凹槽13a與13b之下部，而有機絕緣材料10a與10b係包埋於凹槽13a與13b之上部。
易言之，凹槽13a與13b之下部係填充有機絕緣材料6a與6b。
有機絕緣材料6a與6b係由與在半導體元件區域I上之有機絕緣材料層6實質上相同的材料所構成。
凹槽13a與13b各穿透多層佈線層2並到達半導體基板1。
在有機絕緣材料6a與6b之上部內的凹部16係分別填充有機絕緣材料10a與10b。
有機絕緣材料10a與10b係與構成在半導體元件區域I上之第二有機絕緣材料層10之有機絕緣材料實質相同。
於第四實施例中，為何凹部16係形成於設置在凹槽13下部內之有機絕緣材料6a與6b的上部內並填充有機絕緣材料10a與10b的理由如下。
亦即，於有機絕緣材料層6之選擇性曝光期間，在凹槽13a與13b內之有機絕緣材料層6的上部依據曝光條件及/或凹槽之形狀、尺寸等等而可能變得曝露出來，使得凹槽內之有機絕緣材料6之上部係被去除而形成凹部16。
在此情況下，形成於後續步驟之第二有機絕緣材料層10係填充凹部16與凹槽。
由於此原因，在第四實施例中，凹槽13a與13b之下部係填充有機絕緣材料6a與6b，而凹槽13a與13b之上部係填充有機絕緣材料10a與10b，而有機絕緣材料10a與10b係填充凹部16。
<製造半導體裝置之方法>
以下將參照第22A至25B圖而描述製造根據第四實施例之半導體裝置的方法。
於該等圖式中，係顯示劃線區域II以及位在該劃線區域兩側之二半導體元件區域I-A與I-B的一部分。
於製造第四實施例之半導體裝置400的方法中，填充凹槽13a與13b之有機絕緣材料層6係進行過度曝光。
於半導體基板1之一主要表面內形成半導體元件區域I以及於半導體元件區域I間之劃線區域II之該多層佈線結構內形成凹槽的步驟係與第一實施例之該等步驟相同，且因此省略其等之描述。
二凹槽13係沿著各半導體元件區域I之邊緣而形成，該各半導體元件區域I係靠近在劃線區域II之寬度方向上之二端部。
接著，有機絕緣材料層6係形成於凹槽以及具有開孔20之表面保護層5上方。
有機絕緣材料層6係由旋轉塗布而形成。
有機絕緣材料層6係由一正型光敏性聚醯亞胺所構成，並填充凹槽，同時於表面保護層5上具有4 μm至8 μm的厚度。
接著，一曝光光罩47係被放置於該有機絕緣材料層6上方。
在該曝光光罩47內之光罩層係具有一對應於劃線區域II之開口47a，以及對應於在半導體元件區域I內之電極襯墊9的開口47b。
儘管於圖式中僅例示了在曝光光罩47內之光罩層，該光罩層係被設置於一透明基板之表面上，且被該透明基板之表面所支持(未示出)。
有機絕緣材料層6係接著經由該曝光光罩47而曝光(參照第22A圖)。
在此階段，填充在劃線區域II內之凹槽的至少有機絕緣材料層6係進行過度曝光。
在曝光完成後，係執行顯影，以選擇性地去除有機絕緣材料層6。在劃線區域II上之有機絕緣材料層6亦被選擇性地去除。
在此階段，有機絕緣材料層6係仍殘留於凹槽13a與13b之底部並形成環繞半導體元件區域I之二長條形狀部分。
開孔9係形成於覆蓋在半導體元件區域I內之電極襯墊9的有機絕緣材料層6內(參見第22B圖)。
具有一長條形狀並殘留於凹槽13a底部之有機絕緣材料6a係與覆蓋半導體元件區域I之有機絕緣材料層6分隔開來。
凹部16係形成於分別殘留於凹槽13a與13b內之該長條形狀有機絕緣材料6a與6b的上表面內。
有機絕緣材料層6係形成依據凹槽13a與13b之形狀或尺寸之長條形狀而殘留於凹槽之底部。
隨後，銅(Cu)佈線層(重佈線層)7係藉由實質上相同於第一實施例之方法的程序而形成於該有機絕緣材料層6上。
接著，藉由實質上相同於第一實施例之方法的程序而形成覆蓋表面保護層5、經曝露之多層佈線結構部分、經曝露之有機絕緣材料層6，以及銅(Cu)佈線層(重佈線層)7之第二有機絕緣材料層10。
第二有機絕緣材料層10亦係由一正型光敏性聚醯亞胺所構成。
隨後，一曝光光罩48係被放置於該第二有機絕緣材料層10上方。
在曝光光罩48內之光罩層係具有一對應於劃線區域II之開口48a，以及對應於在銅(Cu)佈線層(重佈線層)7內之電極襯墊的開口48b。
儘管於圖式中僅例示了在曝光光罩48內之光罩層，該光罩層係被設置於一透明基板之表面上，且被該透明基板之表面所支持(未示出)。
該第二有機絕緣材料層10係接著經由該曝光光罩48而曝光(參照第23A圖)。
在曝光完成後，係執行顯影，以選擇性地去除該第二有機絕緣材料層10，並形成於銅(Cu)佈線層(重佈線層)7內之電極襯墊上的開口11。
儘管於劃線區域II上之第二有機絕緣材料層10係被去除，在凹槽13a與13b底部之有機絕緣材料6a與6b以及在材料6a與6b上之第二有機絕緣材料10a與10b係仍然堆疊於劃線區域II內。
在各半導體元件區域I內，該第二有機絕緣材料層10係覆蓋有機絕緣材料層6之端部。
在半導體元件區域I內之第二有機絕緣材料層10係與在劃線區域II之凹槽13a內之有機絕緣材料10a分隔開來(參見第23B圖)。
隨後，形成一為鎳(Ni)層/銅(Cu)層/鈦(Ti)層多層結構之金屬層15，以覆蓋表面保護層5、經曝露之多層佈線結構部分、經曝露之有機絕緣材料層6、第二有機絕緣材料層10，以及銅(Cu)佈線層(重佈線層)7。
接著，相當厚之焊料層12s係藉由電鍍(電解電鍍)而被沈積於該金屬層15上。焊料層12s係由無鉛焊料所構成。
焊料層12s係進行回流(reflow)，使得焊料層12s形成用於外部連接並具有大體球形之端子12(參見第24A圖)。
接著，半導體基板1係以切割刀片51切割成個別片(singulation)。
於切割時，切割刀片51之厚度t係選擇為實質上相等於半導體裝置之外部凹槽間之中心對中心的距離，即，相對於位在二半導體元件區域間之劃線區域II的中心而位在內側的二凹槽13b(參見第24B圖)。
注意於第24B圖中，切割刀片51之相關部位的截面形狀係以虛線加以例示。
切割刀片51係裁切相較於劃線區域II中心而位在內側之二凹槽13b內的有機絕緣材料(由有機絕緣材料6b與10b所構成之多層結構)，以及在該凹槽13b下方之半導體基板1。
由光敏性聚醯亞胺構成並填充第二凹槽13b之有機絕緣材料6b以及第二有機絕緣材料層10b所構成之多層結構係曝露於藉由切割所獲得之個別半導體裝置400之半導體基板1的邊緣側表面內。
易言之，由第二凹槽13b、填充該第二凹槽13b之有機絕緣材料6b，以及第二有機絕緣材料層10s所構成之多層結構係曝露於藉由切割所獲得之半導體裝置400之側表面內。
根據此方法，包括在劃線區域II內之低k絕緣材料的多層佈線結構部分並未被切割刀片51切割，且因此不會發生多層佈線結構部分之間層絕緣層4的脫層或其等類似狀況。
藉由切割所製得之個別的半導體裝置400係具有顯示於第21圖之截面結構。
在切割時，在劃線區域II內係有四相互平行延伸之長條形狀有機絕緣材料層。因此，劃線區域II係容易地被辨識，而可有利於切割刀片51之對準，進而可提高對準之準確度。
儘管在切割期間係因切割刀片51而施加高壓，該高壓係被在凹槽13a與13b內之有機絕緣材料層所吸收或減少。因此，高壓係未施加至半導體元件區域I。
[第五實施例]
以下將描述根據第五實施例之半導體裝置。
<半導體裝置>
第五實施例之半導體裝置500係顯示於第25圖。第25圖係一與顯示在第2圖之部分相當之部分的截面圖。
如圖式所顯示者，在半導體裝置500內，亦然，佈線層3係各顯示為一連續的線形元件。然而，各佈線層3實際上係於半導體元件區域I內之絕緣層上分割成一電源供應線、一接地線、一訊號線等等且係根據該功能性元件之位置而被延伸與設置。
再者，佈線層係經由未顯示於圖式之間層連接部分而互連。
根據第五實施例之半導體裝置500與第一實施例之半導體裝置100的不同處在於有機絕緣材料的配置，該有機絕緣材料係設置在環繞半導體元件區域I之凹槽內。
因此，第五實施例之半導體裝置500與第一實施例之半導體裝置100的相對應部分係以相同的參考符號表示並省略其等之描述以避免重覆。
根據第五實施例之半導體裝置500，有機絕緣材料係二重沈積於環繞半導體元件區域I之第一凹槽13a與第二凹槽13b。該有機絕緣材料之一部分係自該多層佈線層2突出一特定高度。
於凹槽13內之該有機絕緣材料層係環繞半導體元件區域I。
易言之，二重沈積於位在半導體元件區域I側之凹槽13a內的有機絕緣材料層係與在半導體元件區域I上之有機絕緣材料層分隔開來，並環繞該半導體元件區域I。
二重沈積於另一凹槽13b內之有機絕緣材料係與在半導體元件區域I側之凹槽13a內之有機絕緣材料分隔開來，並環繞該半導體元件區域I。
於凹槽13b內之有機絕緣材料係具有一與半導體基板1之側表面相連續的側表面。
根據第五實施例之半導體裝置500，分別地，有機絕緣材料6a與6b係填充凹槽13a與13b之下部，而有機絕緣材料10a與10b係填充凹槽13a與13b之上部。有機絕緣材料10a與10b係自多層佈線層2突出一特定高度。
自多層佈線層突出之有機絕緣材料係對應於描述於第三實施例之結構。
易言之，填充凹槽13a與13b之下部的有機絕緣材料6a與6b係由與在半導體元件區域I內之有機絕緣材料層6實質上相同的有機絕緣材料所構成。
有機絕緣材料層10a與10b係填充在有機絕緣材料6a與6b內之凹部16。
有機絕緣材料10a與10b係由與在半導體元件區域I上之有機絕緣材料層(密封有機絕緣材料層)10實質上相同的有機絕緣材料所構成。
於第五實施例中，為何凹部16係形成於有機絕緣材料6a與6b的上表面內並填充有機絕緣材料10a與10b的理由係與第四實施例所描述者相同。
亦即，於有機絕緣材料層6之選擇性曝光期間，在凹槽13a與13b內之有機絕緣材料6a與6b上部的曝光劑量係藉由選擇曝光條件及/或凹槽之形狀、尺寸等等而增加，而有機絕緣材6a與6b之上部係藉由顯影而去除。
形成於後續步驟之第二有機絕緣材料層10係填充凹部16與凹槽13a與13b，藉此形成有機絕緣材料10a與10b。
第五實施例之半導體裝置500可藉由適當地組合用於製造第一至第四實施例之半導體裝置的方法而加以製造。
[改良]
除了上述實施例外本發明可能有各種改良。
儘管於上述實施例中係使用光敏性聚醯亞胺作為有機絕緣材料，有機絕緣材料並未限制於聚醯亞胺。
舉例而言，可使用苯環丁烯(BCB)、酚樹脂、環氧樹脂、聚苯并噁唑(PBO)、雙馬來亞醯胺樹脂以及其等類似之物作為有機絕緣材料。
儘管於上述實施例中係使用正型光敏性聚醯亞胺作為聚醯亞胺，可使用負型光敏性聚醯亞胺作為聚醯亞胺。
設置於半導體基板上之二聚醯亞胺層之一者可由正型光敏性聚醯亞胺所構成，而另一者可由負型光敏性聚醯亞胺所構成。
儘管於上述實施例中低k薄膜係使用作為多層佈線層2之間層絕緣層4，間層絕緣薄膜並未限制於低k薄膜。
可使用氧化矽薄膜作為間層絕緣薄膜。當使用氧化矽薄膜作為間層絕緣薄膜時，可防止切割期間切割片的墜落(falling)。
1．．．半導體基板
2．．．多層佈線層
3．．．佈線層
4．．．間層絕緣層/低k間層絕緣層
5．．．表面保護層
6．．．有機絕緣材料層
6a．．．有機絕緣材料
6b．．．有機絕緣材料
6s．．．有機絕緣材料層
7．．．銅(Cu)佈線層(重佈線層)
8．．．開口
9．．．電極襯墊
10．．．有機絕緣材料層
10a．．．有機絕緣材料
10b．．．有機絕緣材料
10s．．．第二有機絕緣材料層
11．．．開口
12．．．端子
12s．．．焊料層
13．．．凹槽
13a．．．第一凹槽
13b．．．第二凹槽
14．．．金屬層
15．．．金屬層
16．．．凹部
20．．．開孔
21．．．開口/開孔
26．．．複合有機絕緣材料層
26a．．．複合有機絕緣材料層
26b．．．複合有機絕緣材料層
31．．．光阻層
32．．．光阻層
33．．．開口
34．．．光阻層
35．．．開口
41．．．曝光光罩
41a．．．開口
41b．．．開口
42．．．曝光光罩
42a．．．開口
42b．．．開口
43．．．曝光光罩
43a．．．開口
43b．．．開口
43c．．．開口
44．．．曝光光罩
44a．．．開口
44b．．．開口
44c．．．開口
45．．．曝光光罩
45a．．．開口
45b．．．開口
45c．．．開口
45d．．．開口
46．．．曝光光罩
46a．．．開口
46b．．．開口
46c．．．開口
46d．．．開口
47．．．曝光光罩
47a．．．開口
47b．．．開口
48．．．曝光光罩
48a．．．開口
48b．．．開口
51．．．切割刀片
100．．．半導體裝置
200．．．半導體裝置
300．．．半導體裝置
400．．．半導體裝置
500．．．半導體裝置
I．．．半導體元件區域
I-A．．．半導體元件區域
I-B．．．半導體元件區域
II．．．劃線區域
t．．．厚度
第1圖係平面圖，其顯示根據第一實施例之半導體裝置的結構；
第2圖係截面圖，其顯示根據第一實施例之半導體裝置的結構；
第3A與3B圖係截面圖(1號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；
第4A與4B圖係截面圖(2號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；
第5A與5B圖係截面圖(3號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；
第6A與6B圖係截面圖(4號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；
第7A與7B圖係截面圖(5號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；
第8A與8B圖係截面圖(6號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；
第9A與9B圖係截面圖(7號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；
第10A與10B圖係截面圖(8號)，其顯示用於製造根據第一實施例之半導體裝置之方法的步驟；
第11係截面圖，其顯示根據第二實施例之半導體裝置的結構；
第12A與12B圖係截面圖(1號)，其顯示用於製造根據第二實施例之半導體裝置之方法的步驟；
第13A與13B圖係截面圖(2號)，其顯示用於製造根據第二實施例之半導體裝置之方法的步驟；
第14A與14B圖係截面圖(3號)，其顯示用於製造根據第二實施例之半導體裝置之方法的步驟；
第15A與15B圖係截面圖(4號)，其顯示用於製造根據第二實施例之半導體裝置之方法的步驟；
第16係截面圖，其顯示根據第三實施例之半導體裝置的結構；
第17A與17B圖係截面圖(1號)，其顯示用於製造根據第三實施例之半導體裝置之方法的步驟；
第18A與18B圖係截面圖(2號)，其顯示用於製造根據第三實施例之半導體裝置之方法的步驟；
第19A與19B圖係截面圖(3號)，其顯示用於製造根據第三實施例之半導體裝置之方法的步驟；
第20A與20B圖係截面圖(4號)，其顯示用於製造根據第三實施例之半導體裝置之方法的步驟；
第21係截面圖，其顯示根據第四實施例之半導體裝置的結構；
第22A與22B圖係截面圖(1號)，其顯示用於製造根據第四實施例之半導體裝置之方法的步驟；
第23A與23B圖係截面圖(2號)，其顯示用於製造根據第四實施例之半導體裝置之方法的步驟；
第24A與24B圖係截面圖(3號)，其顯示用於製造根據第四實施例之半導體裝置之方法的步驟；以及
第25係截面圖，其顯示根據第五實施例之半導體裝置的結構。
6a．．．有機絕緣材料
6b．．．有機絕緣材料
10．．．有機絕緣材料層
12．．．端子
13a．．．第一凹槽
13b．．．第二凹槽
100．．．半導體裝置

Claims (13)

  1. 一種半導體裝置，其包含：一半導體基板，包含一半導體元件區域；一多層佈線層，在該半導體基板中；一第一絕緣材料層，其係設置於該多層佈線層上；一凹槽，其係穿透位在一劃線區域中之該多層佈線層，該劃線區域係環繞該半導體元件區域；以及一絕緣材料，其係設置於該凹槽內，其中該絕緣材料與該第一絕緣材料層係藉由該多層佈線層之一表面保護層而彼此分隔開來。
  2. 如申請專利範圍第1項之半導體裝置，其進一步包含：一佈線層，其係設置於該第一絕緣材料層上；以及一第二絕緣材料層，其係覆蓋該佈線層。
  3. 如申請專利範圍第1項之半導體裝置，其中設置於該凹槽內之該絕緣材料係由與形成該第一絕緣材料層之絕緣材料相同的材料所構成。
  4. 如申請專利範圍第1項之半導體裝置，其中該凹槽包含多數個相互平行延伸之凹槽，該等凹槽係形成於位在該劃線區域上之該多層佈線層內。
  5. 如申請專利範圍第1項之半導體裝置，其中該凹槽包含一第一凹槽以及一與該第一凹槽分隔開來之第二凹槽，且該凹槽環繞該半導體元件區域；且設置於該第二凹槽內之該絕緣材料係被曝露於該 半導體基板之一側表面內。
  6. 如申請專利範圍第1項之半導體裝置，其中該多層佈線層包括一由具有低介電常數之絕緣材料所構成的間層絕緣層。
  7. 如申請專利範圍第1至6項中任一項之半導體裝置，其中該絕緣材料層以及於該凹槽內之該絕緣材料係包含一聚醯亞胺、苯環丁烯、酚樹脂、環氧樹脂、聚苯并噁唑或雙馬來亞醯胺樹脂。
  8. 一種半導體裝置，其包含：一半導體基板，包含一半導體元件區域；一多層佈線層，在該半導體基板中；一第一絕緣材料層，其係設置於該多層佈線層上；複數個凹槽，其係穿透環繞該半導體元件區域之該多層佈線層；以及一絕緣材料，其係設置於該複數個凹槽內，其中該絕緣材料與該第一絕緣材料層係藉由該多層佈線層之一表面保護層而彼此分隔開來，且其中設置於該複數個凹槽中之一之絕緣材料係曝露於該半導體基板之一邊緣側表面。
  9. 如申請專利範圍第8項之半導體裝置，其中設置於該複數個凹槽內之該絕緣材料係由與形成該第一絕緣材料層之絕緣材料相同的材料所構成。
  10. 如申請專利範圍第8項之半導體裝置，其中該絕緣材料 層以及於該複數個凹槽內之該絕緣材料係包含一聚醯亞胺、苯環丁烯、酚樹脂、環氧樹脂、聚苯并噁唑或雙馬來亞醯胺樹脂。
  11. 如申請專利範圍第8項之半導體裝置，其中該複數個凹槽係相互平行延伸，該等凹槽其中之一係形成於位在一劃線區域上之該多層佈線層內。
  12. 一種半導體裝置，其包含：一半導體基板，包含一半導體元件區域；一多層佈線層，在該半導體基板中；一第一絕緣材料層，其係設置於該多層佈線層上；一第一凹槽，其係穿透環繞該半導體元件區域之該多層佈線層；以及一第一絕緣材料，其係設置於該凹槽內，一第二絕緣材料，其係設置於該第一絕緣材料內，其中，該第一絕緣材料層與該第一絕緣材料及該第二絕緣材料係藉由該多層佈線層之一表面保護層而彼此分隔開來，其中，該第一絕緣材料及該第二絕緣材料係曝露於該半導體基板之一邊緣側表面。
  13. 如申請專利範圍第12項之半導體裝置，其更包含一第二凹槽，其係穿透該多層佈線層且平行於第一凹槽而延伸。
TW099139346A 2009-12-01 2010-11-16 半導體裝置及其製造方法 TWI435382B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009273148A JP5532870B2 (ja) 2009-12-01 2009-12-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201135820A TW201135820A (en) 2011-10-16
TWI435382B true TWI435382B (zh) 2014-04-21

Family

ID=44068231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099139346A TWI435382B (zh) 2009-12-01 2010-11-16 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8324714B2 (zh)
JP (1) JP5532870B2 (zh)
KR (1) KR101135995B1 (zh)
TW (1) TWI435382B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6084139B2 (ja) * 2013-09-05 2017-02-22 オリンパス株式会社 半導体基板およびその製造方法
JP6421083B2 (ja) * 2015-06-15 2018-11-07 株式会社東芝 半導体装置の製造方法
US20170062240A1 (en) * 2015-08-25 2017-03-02 Inotera Memories, Inc. Method for manufacturing a wafer level package
WO2018193747A1 (en) * 2017-04-19 2018-10-25 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing the same, and electronic apparatus
JP6932109B2 (ja) * 2018-06-29 2021-09-08 三菱電機株式会社 半導体装置の製造方法
KR102557402B1 (ko) 2018-10-19 2023-07-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN113517205A (zh) * 2020-04-27 2021-10-19 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11699663B2 (en) 2020-04-27 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation scheme design for wafer singulation
WO2024052968A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 半導体装置の製造方法、及び構造体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243754A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
US7202563B2 (en) * 2004-03-25 2007-04-10 Kabushiki Kaisha Toshiba Semiconductor device package having a semiconductor element with resin
JP4636839B2 (ja) 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
CN102306635B (zh) * 2004-11-16 2015-09-09 罗姆股份有限公司 半导体装置及半导体装置的制造方法
JP4547247B2 (ja) * 2004-12-17 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
JP4913563B2 (ja) 2006-11-22 2012-04-11 株式会社テラミクロス 半導体装置の製造方法
JP5006026B2 (ja) 2006-12-27 2012-08-22 ローム株式会社 半導体装置
US7955955B2 (en) 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
JP2009135421A (ja) * 2007-11-05 2009-06-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009135420A (ja) * 2007-11-05 2009-06-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5081037B2 (ja) * 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
KR101581431B1 (ko) * 2009-09-04 2015-12-30 삼성전자주식회사 가드링들을 갖는 반도체 칩들 및 그 제조방법들

Also Published As

Publication number Publication date
TW201135820A (en) 2011-10-16
KR20110061481A (ko) 2011-06-09
JP5532870B2 (ja) 2014-06-25
US8324714B2 (en) 2012-12-04
JP2011119324A (ja) 2011-06-16
US20110127647A1 (en) 2011-06-02
KR101135995B1 (ko) 2012-04-17

Similar Documents

Publication Publication Date Title
TWI435382B (zh) 半導體裝置及其製造方法
US11257767B2 (en) Interconnect crack arrestor structure and methods
TWI567900B (zh) 半導體裝置及封裝組件
US8753971B2 (en) Dummy metal design for packaging structures
JP4596001B2 (ja) 半導体装置の製造方法
KR100881199B1 (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
JP4193897B2 (ja) 半導体装置およびその製造方法
KR101191492B1 (ko) 반도체 장치 및 그 제조 방법
JP4874005B2 (ja) 半導体装置、その製造方法及びその実装方法
US9018757B2 (en) Mechanisms for forming bump structures over wide metal pad
TWI532136B (zh) 半導體元件及其製造方法
KR20190017266A (ko) 반도체 패키지 및 그 제조방법
JP2008021936A (ja) 半導体装置及びその製造方法
US10090255B2 (en) Dicing channels for glass interposers
US9418956B2 (en) Zero stand-off bonding system and method
JP4913563B2 (ja) 半導体装置の製造方法
JP7048153B2 (ja) 半導体装置及び半導体装置の製造方法
JP7346221B2 (ja) 半導体装置及び半導体装置の製造方法
JP4946693B2 (ja) 半導体装置
JP2012134526A (ja) 半導体装置
JP2022069676A (ja) 半導体装置
JP2011119460A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees