CN1226787C - 金属垫与接合垫区的结构 - Google Patents

金属垫与接合垫区的结构 Download PDF

Info

Publication number
CN1226787C
CN1226787C CNB021412049A CN02141204A CN1226787C CN 1226787 C CN1226787 C CN 1226787C CN B021412049 A CNB021412049 A CN B021412049A CN 02141204 A CN02141204 A CN 02141204A CN 1226787 C CN1226787 C CN 1226787C
Authority
CN
China
Prior art keywords
metal gasket
unit
metal
dielectric layer
gasket unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021412049A
Other languages
English (en)
Other versions
CN1466207A (zh
Inventor
黄泰钧
李资良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CNB021412049A priority Critical patent/CN1226787C/zh
Publication of CN1466207A publication Critical patent/CN1466207A/zh
Application granted granted Critical
Publication of CN1226787C publication Critical patent/CN1226787C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种金属垫的结构，适用于一半导体基底上，其中包括：一图案介电层，形成于所述半导体基底上；多个金属垫单元，设置于所述图案介电层内，其侧面具有多个突出部与多个凹陷部，使相邻的所述金属垫单元互相嵌合而牵制但互相不接触；以及一保护层，设置于所述金属垫单元的周边上方，所述保护层具有一开口而露出所述金属垫单元，以做为接合的部分。并涉及接合垫区的结构。由于本发明的结构特征，可以有效阻碍接合垫区内外加应力所引发的裂缝的延伸。再者可以增加金属的粘着性，避免在进行打线接合时打线机施加的机械应力及超音波振荡所造成金属垫剥离等问题的发生。

Description

金属垫与接合垫区的结构
技术领域
本发明涉及一种半导体集成电路(semiconductor integrated circuits；ICs)的构造，且特别是有关于一种能够防止接合垫(bonding pad)剥离(peeling)与阻碍裂缝的延伸的接合垫区构造。
背景技术
当集成电路制造完成后，形成于表面的顶部金属层经界定成多个接合垫(bonding pad)，而分别与形成于底层金属垫(metal pad)成电性连接后，经打线机(bonder)以金属线连接于接合垫与导架相对应的导脚间。换言之，接合垫作为内部电路与外接信号导脚间的接口，而外接信号不外乎就是电源信号、接地信号、或输入/输出信号等等。
为了进一步了解所述的问题，以下配合图1及图2说明现有的金属垫构造。首先，请参照图1，其绘示出现有金属垫构造的剖面图。其中，标号200为一半导体基底，其上形成有若干半导体组件，此处为简化图式，仅绘示出一平整基底。一第一图案介电层202形成于此基底200上以作为金属间介电层(inter-metal dielectric；IMD)，例如是低介电材料层，且一第一金属垫单元201，外型为方形或矩形，形成于所述金属间介电层202内，以作为所述半导体组件的导线。然后，在第一图案介电层202及第一金属垫单元201上形成有一第二图案介电层204，而位于第一金属垫单元201上方的介电层204形成有介层洞(via hole)204a，介层洞204a内有铜金属插塞(plug)204b，用以电性连接第一金属垫单元201。接着，第二图案介电层204上形成有一第三图案介电层206及第二金属垫单元205。此金属垫单元205外型同样为方形或矩形，用以通过插塞204b及第一金属垫单元201而与基底200上的半导体组件作电性连接并作为连接外部电路的接合垫(bonding pad)。最后，在第二金属垫单元205周边上方，形成有一钝态(passivation)保护层208，以保护接垫205在后续封装(package)制程中不受到损害。所述保护层208具有一开口208a而露出所述金属层205表面以作为后续打线机的金属线接合的部分。
然而，请参照图2，其绘示出根据图1的第一图案介电层202及第一金属垫单元201的上视图。如上所述，由于第一图案介电层202机械强度弱并且附着性(bondability)不佳，因此在化学机械研磨(chemical mechanicalpolishing；CMP)应力的作用下，容易在第一金属垫单元201的角落发生应力集中而介电层202产生龟裂，严重影响组件的电特性及产品的品质。再者，经过打线机施加的机械应力及超音波振荡的双重作用后，第一介电层202会发生龟裂及剥离的现象，如图2所示。更严重者，整个顶部金属层205及金属层201会被打线机的金属线掀起而脱离(peeling)介电层(未绘示)而形成陷坑(crater)，造成半导体装置失效。
发明内容
本发明主要目的在于提供一种金属垫与接合垫区的结构，不但可以确保金属垫的黏着性，进而防止金属垫的剥离、陷坑的情形发生，并且，能够阻碍接合垫区的裂缝延伸。
本发明的另一目的在于提供一种金属垫的结构，设置于一半导体基底上，其利用金属垫具有的多个突出部与多个凹陷部，使得相邻金属垫相互牵制，可以增加金属垫的黏着性。
为实现所述的目的，本发明提出一种金属垫的结构，包括：一图案介电层，形成于所述半导体基底上；多个金属垫单元，设置于所述图案介电层内，其侧面具有多个突出部与多个凹陷部，使相邻的所述金属垫单元互相嵌合而牵制但互相不接触；以及一保护层，设置于所述金属垫单元的周边上方，所述保护层具有一开口而露出所述金属垫单元，以做为接合的部分。
所述图案介电层以低介电材料构成，并且所述金属垫单元以铜金属构成。
并且，所述互相嵌合的突出部与凹陷部为多边形，例如：矩形、三角形及不规则形状的其中之一者。
本发明的还一目的在于提供一种接合垫区的结构，设置于一形成有电路的半导体基底上，其利用金属垫单元的多个突出部相互对应、嵌合，可以阻碍接合垫区裂缝的延伸。
一第一图案介电层，形成于所述半导体基底上；至少一第一金属垫单元，设置于所述第一图案介电层内，与所述基底表面接触，用以电性连接所述电路，且其侧面具有多个第一突出部与多个第一凹陷部；至少一第二金属垫单元，设置于所述第一图案介电层内，与所述基底表面接触，用以电性连接所述电路，所述第二金属垫单元与所述第一金属垫单元相邻，且其侧面具有多个第二突出部与多个第二凹陷部，其中所述多个第二突出部相对应于所述多个第一凹陷部，且所述多个第二凹陷部相对应于所述多个第一突出部；以及一保护层，设置于所述第一金属垫单元与第二金属垫单元的周边上方，所述保护层具有一开口而露出所述第一金属垫单元与第二金属垫单元，以做为接合的部分。
如前所述，所述接合垫区的结构还包括：一第二图案介电层，形成于所述第一图案介电层上；至少二顶部金属垫单元，设置于所述第二图案介电层内，分别对应所述第一金属垫单元、第二金属垫单元的上方；多个第一插塞，设置于所述第二图案介电层内的所述顶部金属垫单元下方，用以使所述顶部金属垫单元与所述第一金属垫单元、所述顶部金属垫单元与所述第二金属垫单元分别构成电性连接。
所述第一突出部、第二突出部为多边形，例如为矩形、三角形及不规则形状的其中的一者，分别与第二凹陷部、第一凹陷部相对应。
所述保护层以绝缘物构成，所述第二图案介电层以低介电材料构成。并且，所述顶部金属垫单元以铜铝合金构成，所述第一插塞以钨金属构成。
为使本发明的所述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为根据现有的金属垫构造的剖面图。
图2为根据现有的金属垫构造的俯视图。
图3为根据本发明的一实施例的金属垫的结构俯视图。
图4为根据本发明的一实施例的金属垫的结构俯视图。
图5为根据图3中AA’线的接合垫区的剖面图。
图6为根据本发明的一实施例的接合垫区的剖面图。
符号说明：
100～半导体基底；
102～第一图案介电层；
104～第一金属垫单元；
106～第二金属垫单元；
104a～第一突出部；
106a～第二突出部；
104b～第一凹陷部；
106b～第二凹陷部；
108～保护层；
108a～保护层开口；
110～插塞；
114～多个顶部金属垫单元。
具体实施方式
第一实施例
以下利用图3、图4与图5说明根据本发明第一实施例的金属垫的结构，设置于一形成有电路的半导体基底上。
首先，请先参照图3，其显示根据本发明实施例的金属垫的结构俯视图。其中，标号104为多个第一金属垫单元，其周边具有多个第一突出部104a与多个第一凹陷部104b。标号106为多个第二金属垫单元，其周边具有多个第二突出部106a与第二凹陷部106b。所述第一金属垫单元104与多个第二金属垫单元106交错排列，其中所述多个第二突出部106a相对应于所述多个第一凹陷部104b，且所述多个第二凹陷部106b相对应于所述多个第一突出部104a。标号108表示为一钝态保护层，其材质例如为氮化硅(Si3N4)或氧化硅(SiO2)，以保护所述第一金属垫单元104与第二金属垫单元106在后续封装(package)制程中不受到损害。
接着，请先参照图5，显示根据图3中AA’线的接合垫区的剖面图。图中显示一半导体基底100，所述半导体基底100表面可能具有任何所需的半导体组件，例如：晶体管、二极管以及任何现有的半导体组件，此处为求简化图标起见，图中并未绘示。并且，一第一图案介电层102形成于所述半导体基底100上。所述第一图案介电层102的材质，例如为氧化硅(SiO2)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或是其它低介电系数材料，如氟硅玻璃(FSG)。多个第一金属垫单元104与多个第二金属垫单元106，分别交错镶嵌于所述第一图案介电层102内，并且与所述基底100表面接触，用以电性连接所述电路(未图标)。最后，一保护层108，设置于所述第一金属垫单元104与第二金属垫单元106的周边上方，并且所述保护层108具有一开口108a，用以露出所述第一金属垫单元104与第二金属垫单元106表面，以方便利用打线制程而与外部电路作电性连接。
本发明的特征在于第一金属垫单元104的第一突出部104a对应于第二金属垫单元106的第二凹陷部106b，并且第一金属垫单元104的第一凹陷部104b对应于第二金属垫单元106的第二突出部106a。所述第一突出部104a与第二突出部106a的形状为例如为矩形、三角形、任意形状等，根据本实施例的图3中以矩形的突出部为例。另外，图4为根据本发明的金属垫结构，以三角形的突出部为例。本发明更可应用于其它形状的金属垫，并不仅以此为限。
第二实施例
接着，以下利用图6说明根据本发明第二实施例的接合垫区的结构。
如同第一实施例中所述的金属垫结构，包含于根据本发明的接合垫区结构中。请参照图6，如前所述，其中所述第一图案介电层102表面更设置一第二图案介电层112，形成于所述第一介电层102上。所述第二图案介电层112的材质，例如为氧化硅(SiO2)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或是其它低介电系数材料，如氟硅玻璃(FSG)。接着，至少二顶部金属垫单元114，镶嵌于所述图案第二介电层112内，分别对应所述第一金属垫单元104、第二金属垫单元106的上方。其中，所述顶部金属垫单元114的材质例如为金属铜(Cu)、金属铝(Al)或铜铝(Cu-Al)合金，并且其形状为矩形。
此外，材质例如为金属钨(W)的多个插塞110镶嵌于所述第二图案介电层102内的所述顶部金属垫单元114下方，用以分别使所述顶部金属垫单元114与所述第一金属垫单元104、所述顶部金属垫单元114与所述第二金属垫单元106构成电性连接。而该实施例的保护层108，形成于所述多个顶部金属垫单元114的周边上方，其材质例如为氮化硅(Si3N4)或氧化硅(SiO2)，以保护所述第一金属垫单元104与第二金属垫单元106在后续封装(package)制程中不受到损害。并且，所述保护层108具有一开口108a，用以露出所述多个顶部金属垫单元114表面，做为后续打线制程中，与打线机的金属线接合部分。
发明特征与功效
本发明的特征在于以具多个突出部的金属垫，用以电性连接半导体电路，取代现有技术中方形或矩形的金属层，并且金属垫的多个突出部与相邻金属垫的多个凹陷部相互对应，使得相邻金属垫相互牵制。
根据本发明，利用相互对应的相邻金属垫的突出部与凹陷部，可以有效阻碍接合垫区内外加应力所引发的裂缝的延伸。再者，可以增加金属垫的黏着性，避免在进行打线接合时，打线机施加的机械应力及超音波振荡所造成金属垫剥离、陷坑的问题发生。
本发明虽以较佳实施例公开，然其并非用以限定本发明的范围，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，一些等效的变化，应当属于本发明的保护范围。

Claims (9)

1.一种金属垫的结构，适用于一半导体基底上，其特征在于，包括：
一图案介电层，形成于所述半导体基底上；
多个金属垫单元，设置于所述图案介电层内，其侧面具有多个突出部与多个凹陷部，使相邻的所述金属垫单元互相嵌合而牵制但互相不接触；以及
一保护层，设置于所述金属垫单元的周边上方，所述保护层具有一开口而露出所述金属垫单元，以做为接合的部分。
2.如权利要求1所述的金属垫的结构，其特征在于，所述互相嵌合的突出部与凹陷部为多边形、矩形、三角形或不规则形状。
3.如权利要求1所述的金属垫的结构，其特征在于，所述图案介电层以低介电材料构成，以及所述金属垫单元以铜金属构成。
4.一种接合垫区的结构，设置于一具有电路的半导体基底上，其特征在于，包括：
一第一图案介电层，形成于所述半导体基底上；
至少一第一金属垫单元，设置于所述第一图案介电层内，用以电性连接所述电路，且其侧面具有多个第一突出部与多个第一凹陷部；
至少一第二金属垫单元，设置于所述第一图案介电层内，与所述基底表面接触，用以电性连接所述电路，所述第二金属垫单元与所述第一金属垫单元相邻，且其侧面具有多个第二突出部与多个第二凹陷部，其中所述多个第二突出部相对应于所述多个第一凹陷部，且所述多个第二凹陷部相对应于所述多个第一突出部；以及
一保护层，设置于所述第一金属垫单元与第二金属垫单元的周边上方，所述保护层具有一开口而露出所述第一金属垫单元与第二金属垫单元，以做为接合的部分。
5.如权利要求4所述的接合垫区的结构，其特征在于，所述第一突出部为多边形、矩形、三角形或不规则形状。
6.如权利要求4所述的接合垫区的结构，其特征在于，所述第二突出部为多边形、矩形、三角形或不规则形状。
7.一种接合垫区的结构，设置于一具有电路的半导体基底上，其特征在于，包括：
一第一图案介电层，形成于所述半导体基底上；
至少一第一金属垫单元，设置于所述第一图案介电层内，与所述基底表面接触，用以电性连接所述电路，且其侧面具有多个第一突出部与第一凹陷部；
至少一第二金属垫单元，设置于所述第一图案介电层内，与所述基底表面接触，用以电性连接所述电路，所述第二金属垫单元与所述第一金属垫单元相邻，且其侧面具有多个第二突出部与多个第二凹陷部，其中所述多个第二突出部相对应于所述多个第一凹陷部，且所述多个第二凹陷部相对应于所述多个第一突出部；
一第二图案介电层，形成于所述第一图案介电层上；
至少二顶部金属垫单元，设置于所述第二图案介电层内，分别对应所述第一金属垫单元、第二金属垫单元的上方；
多个第一插塞，设置于所述第二图案介电层内的所述顶部金属垫单元下方，用以使所述顶部金属垫单元与所述第一金属垫单元、所述顶部金属垫单元与所述第二金属垫单元分别构成电性连接；以及
一保护层，设置于所述多个顶部金属垫单元的周边上方，所述保护层具有多个开口而露出所述多个顶部金属垫单元，以做为接合的部分。
8.如权利要求7所述的接合垫区的结构，其特征在于，所述第一突出部为多边形、矩形、三角形或不规则形状。
9.如权利要求7所述的接合垫区的结构，其特征在于，所述第二突出部为多边形、矩形、三角形或不规则形状。
CNB021412049A 2002-07-02 2002-07-02 金属垫与接合垫区的结构 Expired - Lifetime CN1226787C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021412049A CN1226787C (zh) 2002-07-02 2002-07-02 金属垫与接合垫区的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021412049A CN1226787C (zh) 2002-07-02 2002-07-02 金属垫与接合垫区的结构

Publications (2)

Publication Number Publication Date
CN1466207A CN1466207A (zh) 2004-01-07
CN1226787C true CN1226787C (zh) 2005-11-09

Family

ID=34147744

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021412049A Expired - Lifetime CN1226787C (zh) 2002-07-02 2002-07-02 金属垫与接合垫区的结构

Country Status (1)

Country Link
CN (1) CN1226787C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818005B2 (ja) * 2006-07-14 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US10038025B2 (en) * 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US11049848B1 (en) * 2020-05-21 2021-06-29 Nanya Technology Corporation Semiconductor device

Also Published As

Publication number Publication date
CN1466207A (zh) 2004-01-07

Similar Documents

Publication Publication Date Title
US6998335B2 (en) Structure and method for fabricating a bond pad structure
US5739587A (en) Semiconductor device having a multi-latered wiring structure
KR100329407B1 (ko) 반도체 소자의 전극 구조
CN100539099C (zh) 焊盘结构及其形成方法
US7939948B2 (en) Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
CN100463154C (zh) 接合垫结构及其形成方法
US7642653B2 (en) Semiconductor device, wiring of semiconductor device, and method of forming wiring
CN1770437A (zh) 接合垫结构
CN1095197C (zh) 半导体晶片
CN1873962A (zh) 半导体元件及其制造方法
CN1574338A (zh) 半导体器件
US8779591B2 (en) Bump pad structure
US8044482B2 (en) Semiconductor device
US20120013010A1 (en) Bonding pad for anti-peeling property and method for fabricating the same
CN1226787C (zh) 金属垫与接合垫区的结构
CN1295785C (zh) 接合垫区的结构
KR101589690B1 (ko) 반도체 소자의 본딩 패드 및 그의 제조방법
EP1562227A1 (en) Semiconductor device
CN1253939C (zh) 半导体基底上的接合垫结构
CN1574321A (zh) 铜制程焊垫结构及其制造方法
CN1434510A (zh) 半导体器件及其制造方法
CN1265452C (zh) 一种集成电路的金属焊垫及其制作方法
CN2696127Y (zh) 接合垫区的结构
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
CN1879208A (zh) 用于探针测试和布线接合的i/o位置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20051109

CX01 Expiry of patent term