JP2002287159A - 液晶表示装置用基板及びその製造方法 - Google Patents
液晶表示装置用基板及びその製造方法Info
- Publication number
- JP2002287159A JP2002287159A JP2001090860A JP2001090860A JP2002287159A JP 2002287159 A JP2002287159 A JP 2002287159A JP 2001090860 A JP2001090860 A JP 2001090860A JP 2001090860 A JP2001090860 A JP 2001090860A JP 2002287159 A JP2002287159 A JP 2002287159A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- display device
- crystal display
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】本発明は、製造工程での静電気対策が施された
液晶表示装置用基板及びその製造方法に関し、ガードリ
ングに高電位の静電気が帯電しても、配線等が静電破壊
されない液晶表示装置用基板及びその製造方法を提供す
ることを目的とする。 【解決手段】 ガラス基板１と、ｐ−Ｓｉ層１０で形成
された下層部と、ｐ−Ｓｉ層１０より低い抵抗率を有す
るＴｉ層１２、Ａｌ層１４及びＴｉ層１２で形成され、
所定の間隙で内周部４０と外周部４２とに分離された上
層部とを備え、基板端部に他の配線と電気的に絶縁され
て配置されたガードリング２、３とを有するように構成
する。
液晶表示装置用基板及びその製造方法に関し、ガードリ
ングに高電位の静電気が帯電しても、配線等が静電破壊
されない液晶表示装置用基板及びその製造方法を提供す
ることを目的とする。 【解決手段】 ガラス基板１と、ｐ−Ｓｉ層１０で形成
された下層部と、ｐ−Ｓｉ層１０より低い抵抗率を有す
るＴｉ層１２、Ａｌ層１４及びＴｉ層１２で形成され、
所定の間隙で内周部４０と外周部４２とに分離された上
層部とを備え、基板端部に他の配線と電気的に絶縁され
て配置されたガードリング２、３とを有するように構成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、製造工程での静電
気対策が施された液晶表示装置用基板及びその製造方法
に関する。
気対策が施された液晶表示装置用基板及びその製造方法
に関する。
【０００２】
【従来の技術】液晶表示装置用基板である薄膜トランジ
スタ（ＴＦＴ；Ｔｈｉｎ ＦｉｌｍＴｒａｎｓｉｓｔｏ
ｒ）基板上には、互いに絶縁膜を介して直交する複数の
バスラインがマトリクス状に形成されている。複数のバ
スラインの交差位置近傍にはＴＦＴが形成されている。
ところで、液晶表示装置用基板は、製造装置の吸着プレ
ートからガラス基板を剥離する際に生じる剥離帯電を始
め、製造工程において静電気が帯電しやすい。基板上に
形成された配線等に外部で生じた静電気が帯電すると、
静電破壊による断線や短絡等の原因になる。そのため、
液晶表示装置用基板は、他の配線と絶縁されたガードリ
ングを基板端部に形成し、外部に生じた静電気を当該ガ
ードリングに帯電させることにより、内部の配線が帯電
するのを防いでいる。
スタ（ＴＦＴ；Ｔｈｉｎ ＦｉｌｍＴｒａｎｓｉｓｔｏ
ｒ）基板上には、互いに絶縁膜を介して直交する複数の
バスラインがマトリクス状に形成されている。複数のバ
スラインの交差位置近傍にはＴＦＴが形成されている。
ところで、液晶表示装置用基板は、製造装置の吸着プレ
ートからガラス基板を剥離する際に生じる剥離帯電を始
め、製造工程において静電気が帯電しやすい。基板上に
形成された配線等に外部で生じた静電気が帯電すると、
静電破壊による断線や短絡等の原因になる。そのため、
液晶表示装置用基板は、他の配線と絶縁されたガードリ
ングを基板端部に形成し、外部に生じた静電気を当該ガ
ードリングに帯電させることにより、内部の配線が帯電
するのを防いでいる。
【０００３】図１１（ａ）は、従来の液晶表示装置用基
板の概略の構成を示している。ガラス基板１０１上に
は、複数のドレインバスライン１０４が形成されてい
る。各ドレインバスライン１０４は、ショートリング１
０６により互いに電気的に接続されている。また、図示
していないが、ガラス基板１０１上には、複数のドレイ
ンバスライン１０４と直交する複数のゲートバスライン
が絶縁膜を介して形成され、ショートリングにより互い
に電気的に接続されている。さらに、両ショートリング
は互いに電気的に接続されており、ドレインバスライン
１０４とゲートバスラインは全て同電位となっている。
ガードリング１０２は、他の配線と電気的に絶縁されて
基板端部に形成されている。
板の概略の構成を示している。ガラス基板１０１上に
は、複数のドレインバスライン１０４が形成されてい
る。各ドレインバスライン１０４は、ショートリング１
０６により互いに電気的に接続されている。また、図示
していないが、ガラス基板１０１上には、複数のドレイ
ンバスライン１０４と直交する複数のゲートバスライン
が絶縁膜を介して形成され、ショートリングにより互い
に電気的に接続されている。さらに、両ショートリング
は互いに電気的に接続されており、ドレインバスライン
１０４とゲートバスラインは全て同電位となっている。
ガードリング１０２は、他の配線と電気的に絶縁されて
基板端部に形成されている。
【０００４】図１１（ｂ）は、図１１（ａ）に示すガー
ドリング１０２について円形領域Ｂ内を部分的に拡大し
て示しており、図１１（ｃ）は、図１１（ｂ）に示すガ
ードリング１０２をＣ−Ｃ線で切断した断面を示してい
る。図１１（ｂ）、（ｃ）に示すように、ガラス基板１
０１上に例えばシリコン酸化膜（ＳｉＯ2膜）からなる
絶縁膜１０８が形成されている。絶縁膜１０８上には、
ガードリング１０２が形成されている。ガードリング１
０２は、例えば多結晶シリコン（ｐ−Ｓｉ）層１１０、
チタン（Ｔｉ）層１１２、アルミニウム（Ａｌ）層１１
４及びＴｉ層１１２がこの順に積層されて形成されてい
る。基板端部に形成されたガードリング１０２は、外部
に生じた静電気を帯電するようになっており、電気的に
絶縁された他の配線が帯電するのを防いでいる。
ドリング１０２について円形領域Ｂ内を部分的に拡大し
て示しており、図１１（ｃ）は、図１１（ｂ）に示すガ
ードリング１０２をＣ−Ｃ線で切断した断面を示してい
る。図１１（ｂ）、（ｃ）に示すように、ガラス基板１
０１上に例えばシリコン酸化膜（ＳｉＯ2膜）からなる
絶縁膜１０８が形成されている。絶縁膜１０８上には、
ガードリング１０２が形成されている。ガードリング１
０２は、例えば多結晶シリコン（ｐ−Ｓｉ）層１１０、
チタン（Ｔｉ）層１１２、アルミニウム（Ａｌ）層１１
４及びＴｉ層１１２がこの順に積層されて形成されてい
る。基板端部に形成されたガードリング１０２は、外部
に生じた静電気を帯電するようになっており、電気的に
絶縁された他の配線が帯電するのを防いでいる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
液晶表示装置用基板は、ガードリング１０２に高電位の
静電気が帯電し、基板上に形成された他の配線との電位
差が大きくなると、ガードリング１０２と他の配線との
間にアーク放電が生じ、静電破壊による断線や短絡が生
じるという問題を有している。
液晶表示装置用基板は、ガードリング１０２に高電位の
静電気が帯電し、基板上に形成された他の配線との電位
差が大きくなると、ガードリング１０２と他の配線との
間にアーク放電が生じ、静電破壊による断線や短絡が生
じるという問題を有している。
【０００６】本発明の目的は、ガードリングに高電位の
静電気が帯電しても、配線等が静電破壊されない液晶表
示装置用基板及びその製造方法を提供することにある。
静電気が帯電しても、配線等が静電破壊されない液晶表
示装置用基板及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的は、絶縁性を有
する基板と、第１の抵抗率を有する導電膜で形成された
下層部と、前記第１の抵抗率より低い第２の抵抗率を有
する導電膜で形成され、所定の間隙で内周部と外周部と
に分離された上層部とを備え、前記基板端部に他の配線
と電気的に絶縁されて配置されたガードリングとを有す
ることを特徴とする液晶表示装置用基板によって達成さ
れる。
する基板と、第１の抵抗率を有する導電膜で形成された
下層部と、前記第１の抵抗率より低い第２の抵抗率を有
する導電膜で形成され、所定の間隙で内周部と外周部と
に分離された上層部とを備え、前記基板端部に他の配線
と電気的に絶縁されて配置されたガードリングとを有す
ることを特徴とする液晶表示装置用基板によって達成さ
れる。
【０００８】また、上記目的は、絶縁性を有する基板上
に、第１の抵抗率を有する導電膜でガードリングの下層
部を形成し、前記下層部上に、所定の間隙で内周部と外
周部とを分離して、前記第１の抵抗率より低い第２の抵
抗率を有する導電膜でガードリングの上層部を形成する
ことを特徴とする液晶表示装置用基板の製造方法によっ
て達成される。
に、第１の抵抗率を有する導電膜でガードリングの下層
部を形成し、前記下層部上に、所定の間隙で内周部と外
周部とを分離して、前記第１の抵抗率より低い第２の抵
抗率を有する導電膜でガードリングの上層部を形成する
ことを特徴とする液晶表示装置用基板の製造方法によっ
て達成される。
【０００９】
【発明の実施の形態】本発明の一実施の形態による液晶
表示装置用基板及びその製造方法について図１乃至図９
を用いて説明する。図１（ａ）は、本実施の形態による
液晶表示装置用基板の概略の構成を示している。絶縁性
を有するガラス基板１上には、複数のドレインバスライ
ン４が形成されている。各ドレインバスライン４は、シ
ョートリング６により互いに電気的に接続されている。
また、図示していないが、ガラス基板１上には、複数の
ドレインバスライン４と直交する複数のゲートバスライ
ンが絶縁膜を介して形成され、ショートリングにより互
いに電気的に接続されている。さらに、両ショートリン
グは互いに電気的に接続されており、ドレインバスライ
ン４とゲートバスラインは全て同電位となっている。各
配線の外側の基板端部には、ＴＦＴ基板上の他の配線と
電気的に絶縁されたガードリング２、３が形成されてい
る。内側のガードリング３は、対向して配置されるカラ
ーフィルタ（ＣＦ；Ｃｏｌｏｒ Ｆｉｌｔｅｒ）基板上
に形成された共通電極と、不図示のトランスファを介し
て接続され、コモン配線として機能するようになってい
る。
表示装置用基板及びその製造方法について図１乃至図９
を用いて説明する。図１（ａ）は、本実施の形態による
液晶表示装置用基板の概略の構成を示している。絶縁性
を有するガラス基板１上には、複数のドレインバスライ
ン４が形成されている。各ドレインバスライン４は、シ
ョートリング６により互いに電気的に接続されている。
また、図示していないが、ガラス基板１上には、複数の
ドレインバスライン４と直交する複数のゲートバスライ
ンが絶縁膜を介して形成され、ショートリングにより互
いに電気的に接続されている。さらに、両ショートリン
グは互いに電気的に接続されており、ドレインバスライ
ン４とゲートバスラインは全て同電位となっている。各
配線の外側の基板端部には、ＴＦＴ基板上の他の配線と
電気的に絶縁されたガードリング２、３が形成されてい
る。内側のガードリング３は、対向して配置されるカラ
ーフィルタ（ＣＦ；Ｃｏｌｏｒ Ｆｉｌｔｅｒ）基板上
に形成された共通電極と、不図示のトランスファを介し
て接続され、コモン配線として機能するようになってい
る。
【００１０】図１（ｂ）は、図１（ａ）に示すガードリ
ング２について円形領域Ａ内を部分的に拡大して示して
おり、図１（ｃ）は、図１（ｂ）に示すＡ−Ａ線で切断
した断面を示している。図１（ｂ）、（ｃ）に示すよう
に、ガラス基板１上には、例えばＳｉＯ2膜からなる絶
縁膜８が形成されている。絶縁膜８上には、複数層を積
層したガードリング２が形成されている。ガードリング
２は、例えばｐ−Ｓｉ層１０、Ｔｉ層１２、Ａｌ層１４
及びＴｉ層１２がこの順に積層されて形成されている。
比較的高い抵抗率を有する導電膜のｐ−Ｓｉ層１０はガ
ードリング２の下層部を構成し、ｐ−Ｓｉ層１０より低
い抵抗率を有する導電膜のＴｉ層１２、Ａｌ層１４及び
Ｔｉ層１２はガードリング２の上層部を構成している。
ング２について円形領域Ａ内を部分的に拡大して示して
おり、図１（ｃ）は、図１（ｂ）に示すＡ−Ａ線で切断
した断面を示している。図１（ｂ）、（ｃ）に示すよう
に、ガラス基板１上には、例えばＳｉＯ2膜からなる絶
縁膜８が形成されている。絶縁膜８上には、複数層を積
層したガードリング２が形成されている。ガードリング
２は、例えばｐ−Ｓｉ層１０、Ｔｉ層１２、Ａｌ層１４
及びＴｉ層１２がこの順に積層されて形成されている。
比較的高い抵抗率を有する導電膜のｐ−Ｓｉ層１０はガ
ードリング２の下層部を構成し、ｐ−Ｓｉ層１０より低
い抵抗率を有する導電膜のＴｉ層１２、Ａｌ層１４及び
Ｔｉ層１２はガードリング２の上層部を構成している。
【００１１】ガードリング２の上層部は、所定の間隙ｄ
で内周部４０と外周部４２とに分離されている。間隙ｄ
は、例えば３０μｍであり、内周部４０と外周部４２の
間でアーク放電が生じる距離を有している。また、内周
部４０及び外周部４２の幅は、それぞれ例えば３０μｍ
である。基板面に垂直方向に見ると、図１（ｂ）に示す
ように、ガードリング２の上層部であるＴｉ層１２に挟
まれた領域で、下層部であるｐ−Ｓｉ層１０が露出して
いる構成となっている。ガードリング３は、ガードリン
グ２と同様の構成を有している。
で内周部４０と外周部４２とに分離されている。間隙ｄ
は、例えば３０μｍであり、内周部４０と外周部４２の
間でアーク放電が生じる距離を有している。また、内周
部４０及び外周部４２の幅は、それぞれ例えば３０μｍ
である。基板面に垂直方向に見ると、図１（ｂ）に示す
ように、ガードリング２の上層部であるＴｉ層１２に挟
まれた領域で、下層部であるｐ−Ｓｉ層１０が露出して
いる構成となっている。ガードリング３は、ガードリン
グ２と同様の構成を有している。
【００１２】次に、本実施の形態による液晶表示装置用
基板の製造方法について、図２乃至図９を用いて説明す
る。図２乃至図９において、（ａ）は図１（ｃ）に示し
たガードリング２の製造工程断面を示しており、（ｂ）
は図１では図示していないがＴＦＴの製造工程断面を示
している。まず、図２（ａ）、（ｂ）に示すように、ガ
ラス基板１上に、例えば膜厚３００ｎｍのＳｉＯ2膜
８’と、膜厚５０ｎｍのアモルファスシリコン（ａ−Ｓ
ｉ）層１６’とをＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて連続成膜す
る。次に、例えば４００℃でａ−Ｓｉ層１６’をアニー
ル（熱処理）し、水素出しを行う。次に、例えば照射エ
ネルギー密度３００ｍＪ／ｃｍ2でパルスレーザ光をａ
−Ｓｉ層１６に照射してレーザ結晶化を行い、ｐ−Ｓｉ
層１６’’を形成する。次に、ｐ−Ｓｉ層１６’’をパ
ターニングし、図３（ａ）に示すように、ガードリング
２の下層部となるｐ−Ｓｉ層１０を形成するとともに、
図３（ｂ）に示すように、ｐ−Ｓｉ層１６を形成する。
基板の製造方法について、図２乃至図９を用いて説明す
る。図２乃至図９において、（ａ）は図１（ｃ）に示し
たガードリング２の製造工程断面を示しており、（ｂ）
は図１では図示していないがＴＦＴの製造工程断面を示
している。まず、図２（ａ）、（ｂ）に示すように、ガ
ラス基板１上に、例えば膜厚３００ｎｍのＳｉＯ2膜
８’と、膜厚５０ｎｍのアモルファスシリコン（ａ−Ｓ
ｉ）層１６’とをＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて連続成膜す
る。次に、例えば４００℃でａ−Ｓｉ層１６’をアニー
ル（熱処理）し、水素出しを行う。次に、例えば照射エ
ネルギー密度３００ｍＪ／ｃｍ2でパルスレーザ光をａ
−Ｓｉ層１６に照射してレーザ結晶化を行い、ｐ−Ｓｉ
層１６’’を形成する。次に、ｐ−Ｓｉ層１６’’をパ
ターニングし、図３（ａ）に示すように、ガードリング
２の下層部となるｐ−Ｓｉ層１０を形成するとともに、
図３（ｂ）に示すように、ｐ−Ｓｉ層１６を形成する。
【００１３】次に、図４（ａ）、（ｂ）に示すように、
ｐ−Ｓｉ層１０、１６上に、例えば膜厚１００ｎｍのＳ
ｉＯ2膜２０’をＣＶＤ法等を用いて成膜する。続い
て、例えば膜厚３００ｎｍのＡｌＮｄ膜１８’をＰＶＤ
（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法等を用いて成膜する。
ｐ−Ｓｉ層１０、１６上に、例えば膜厚１００ｎｍのＳ
ｉＯ2膜２０’をＣＶＤ法等を用いて成膜する。続い
て、例えば膜厚３００ｎｍのＡｌＮｄ膜１８’をＰＶＤ
（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法等を用いて成膜する。
【００１４】次に、図５（ｂ）に示すように、燐酸と酢
酸を含む溶液等を用いたウエットエッチングによりＡｌ
Ｎｄ膜１８’をパターニングし、ゲート電極１８を形成
する。次に、ＣＨＦ3を含むエッチングガスを用いたド
ライエッチングによりＳｉＯ2膜２０’をパターニング
してゲート絶縁膜２０を形成する。図５（ａ）に示すよ
うに、ガードリング２形成領域のＡｌＮｄ膜１８’、Ｓ
ｉＯ2膜２０’は、当該パターニングで全てエッチング
除去される。次に、加速電圧１０ｋＶ、ドーズ量１．０
×１０15ｃｍ-2で、比較的高濃度のリン（Ｐ）をｐ−Ｓ
ｉ層１６にイオンドーピングし、コンタクト層２２を形
成する。次に、例えば照射エネルギー密度２５０ｍＪ／
ｃｍ2でレーザ光をコンタクト層２２に照射してレーザ
活性化を行う。
酸を含む溶液等を用いたウエットエッチングによりＡｌ
Ｎｄ膜１８’をパターニングし、ゲート電極１８を形成
する。次に、ＣＨＦ3を含むエッチングガスを用いたド
ライエッチングによりＳｉＯ2膜２０’をパターニング
してゲート絶縁膜２０を形成する。図５（ａ）に示すよ
うに、ガードリング２形成領域のＡｌＮｄ膜１８’、Ｓ
ｉＯ2膜２０’は、当該パターニングで全てエッチング
除去される。次に、加速電圧１０ｋＶ、ドーズ量１．０
×１０15ｃｍ-2で、比較的高濃度のリン（Ｐ）をｐ−Ｓ
ｉ層１６にイオンドーピングし、コンタクト層２２を形
成する。次に、例えば照射エネルギー密度２５０ｍＪ／
ｃｍ2でレーザ光をコンタクト層２２に照射してレーザ
活性化を行う。
【００１５】次に、図６（ａ）、（ｂ）に示すように、
ＣＶＤ法等を用いて、例えば膜厚４００ｎｍのシリコン
窒化膜（ＳｉＮ膜）２４’を成膜する。次に、ＳｉＮ膜
２４’をパターニングして、図７（ｂ）に示すように、
層間絶縁膜２４及びコンタクトホール２６を形成する。
図７（ａ）に示すように、ガードリング２形成領域のＳ
ｉＮ膜２４’は、当該パターニングで全てエッチング除
去される。
ＣＶＤ法等を用いて、例えば膜厚４００ｎｍのシリコン
窒化膜（ＳｉＮ膜）２４’を成膜する。次に、ＳｉＮ膜
２４’をパターニングして、図７（ｂ）に示すように、
層間絶縁膜２４及びコンタクトホール２６を形成する。
図７（ａ）に示すように、ガードリング２形成領域のＳ
ｉＮ膜２４’は、当該パターニングで全てエッチング除
去される。
【００１６】次に、ＰＶＤ法等を用いて例えば膜厚１０
０ｎｍのＴｉ、膜厚２００ｎｍのＡｌ、膜厚１００ｎｍ
のＴｉをこの順に成膜し、Ｔｉ層１２、Ａｌ層１４及び
Ｔｉ層１２を形成する。次に、例えばＣｌ2、ＢＣｌ3、
ＳｉＣｌ4等を含むエッチングガスを用いたドライエッ
チングによりＴｉ層１２、Ａｌ層１４及びＴｉ層１２を
パターニングし、図８（ａ）に示すように、内周部４０
と外周部４２とに分割されたガードリング２の上層部を
形成する。同時に、図８（ｂ）に示すように、ソース電
極３２及びドレイン電極３４を形成する。
０ｎｍのＴｉ、膜厚２００ｎｍのＡｌ、膜厚１００ｎｍ
のＴｉをこの順に成膜し、Ｔｉ層１２、Ａｌ層１４及び
Ｔｉ層１２を形成する。次に、例えばＣｌ2、ＢＣｌ3、
ＳｉＣｌ4等を含むエッチングガスを用いたドライエッ
チングによりＴｉ層１２、Ａｌ層１４及びＴｉ層１２を
パターニングし、図８（ａ）に示すように、内周部４０
と外周部４２とに分割されたガードリング２の上層部を
形成する。同時に、図８（ｂ）に示すように、ソース電
極３２及びドレイン電極３４を形成する。
【００１７】次に、図９（ａ）、（ｂ）に示すように、
ＣＶＤ法等を用いて例えば膜厚４００ｎｍのＳｉＮ膜を
成膜し、保護膜３６を形成する。次に、保護膜３６をパ
ターニングし、ソース電極３２上にコンタクトホール２
８を形成する。次に、ＰＶＤ法等を用いて例えば膜厚１
００ｎｍのＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄ
ｅ）を成膜してパターニングし、画素電極３８を形成す
る。以上の工程を経て、図１（ａ）に示した液晶表示装
置用基板が完成する。その後、対向するＣＦ基板と貼り
合わせて液晶を封入し、液晶表示装置が完成する。な
お、ガードリング２、３は、液晶表示装置が完成するま
での工程で切り離して破棄してもよい。また、ガードリ
ング２、３を切り離す場合、図９（ａ）のガードリング
上の保護膜３６は、なくても良い。
ＣＶＤ法等を用いて例えば膜厚４００ｎｍのＳｉＮ膜を
成膜し、保護膜３６を形成する。次に、保護膜３６をパ
ターニングし、ソース電極３２上にコンタクトホール２
８を形成する。次に、ＰＶＤ法等を用いて例えば膜厚１
００ｎｍのＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄ
ｅ）を成膜してパターニングし、画素電極３８を形成す
る。以上の工程を経て、図１（ａ）に示した液晶表示装
置用基板が完成する。その後、対向するＣＦ基板と貼り
合わせて液晶を封入し、液晶表示装置が完成する。な
お、ガードリング２、３は、液晶表示装置が完成するま
での工程で切り離して破棄してもよい。また、ガードリ
ング２、３を切り離す場合、図９（ａ）のガードリング
上の保護膜３６は、なくても良い。
【００１８】本実施の形態によれば、ガードリング２、
３に高電位の静電気が帯電すると、所定の間隙で分離さ
れた内周部４０と外周部４２との間でアーク放電が生じ
る。そのため、ガードリング２、３に帯電した電位が低
下し、ガードリング２、３と基板上に形成された他の配
線との間にはアーク放電が生じない。また、本実施の形
態によれば、ガードリング２、３の上層部において、ア
ーク放電の生じやすい最上層がＴｉで形成されているた
め、アーク放電が生じた後のガードリング２、３の腐食
を防止できる。さらに、アーク放電が生じても断線さえ
しなければ機能に影響のないコモン配線等の配線をガー
ドリング３として用いることで、液晶表示装置の表示領
域を増加させることができる。また、本実施の形態にお
いては、ガードリング２、３のパターニングの形状を変
更するだけであるため、製造工程が増加することもな
い。
３に高電位の静電気が帯電すると、所定の間隙で分離さ
れた内周部４０と外周部４２との間でアーク放電が生じ
る。そのため、ガードリング２、３に帯電した電位が低
下し、ガードリング２、３と基板上に形成された他の配
線との間にはアーク放電が生じない。また、本実施の形
態によれば、ガードリング２、３の上層部において、ア
ーク放電の生じやすい最上層がＴｉで形成されているた
め、アーク放電が生じた後のガードリング２、３の腐食
を防止できる。さらに、アーク放電が生じても断線さえ
しなければ機能に影響のないコモン配線等の配線をガー
ドリング３として用いることで、液晶表示装置の表示領
域を増加させることができる。また、本実施の形態にお
いては、ガードリング２、３のパターニングの形状を変
更するだけであるため、製造工程が増加することもな
い。
【００１９】次に、上記実施の形態による液晶表示装置
用基板の構成の変形例について図１０を用いて説明す
る。図１０（ａ）は、本変形例による液晶表示装置用基
板について、図１（ｂ）と同一の領域を示している。図
１０（ｂ）は、図１０（ａ）のＢ−Ｂ線で切断した断面
を示している。本変形例は、図１０（ａ）に示すよう
に、ガードリング２の上層部が、所定の間隙を部分的に
狭める突起３０を有していることを特徴としている。突
起３０は、基板面に垂直方向に見て、例えば三角形状を
有しており、ガードリング２の上層部の内周部４０と外
周部４２とに互いに向かい合って複数形成されている。
突起３０は、基板面に垂直方向に見て、矩形状等他の形
状を有していてもよい。また、突起３０は、向かい合っ
て形成されていなくてもよいし、１つのガードリング
２、３に少なくとも１つ形成されていればよい。
用基板の構成の変形例について図１０を用いて説明す
る。図１０（ａ）は、本変形例による液晶表示装置用基
板について、図１（ｂ）と同一の領域を示している。図
１０（ｂ）は、図１０（ａ）のＢ−Ｂ線で切断した断面
を示している。本変形例は、図１０（ａ）に示すよう
に、ガードリング２の上層部が、所定の間隙を部分的に
狭める突起３０を有していることを特徴としている。突
起３０は、基板面に垂直方向に見て、例えば三角形状を
有しており、ガードリング２の上層部の内周部４０と外
周部４２とに互いに向かい合って複数形成されている。
突起３０は、基板面に垂直方向に見て、矩形状等他の形
状を有していてもよい。また、突起３０は、向かい合っ
て形成されていなくてもよいし、１つのガードリング
２、３に少なくとも１つ形成されていればよい。
【００２０】本変形例によれば、上記実施の形態と同様
の効果が得られるとともに、突起３０によってガードリ
ング２、３の内周部４０と外周部４２の間隙が部分的に
狭まっているためアーク放電がさらに生じやすくなり、
基板上に形成された他の配線との間のアーク放電の発生
をより確実に防止することができる。
の効果が得られるとともに、突起３０によってガードリ
ング２、３の内周部４０と外周部４２の間隙が部分的に
狭まっているためアーク放電がさらに生じやすくなり、
基板上に形成された他の配線との間のアーク放電の発生
をより確実に防止することができる。
【００２１】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記実施の形態では、動作
半導体層にｐ−Ｓｉを用いた液晶表示装置用基板の例で
あるが、本発明はこれに限らず、動作半導体層にａ−Ｓ
ｉを用いた液晶表示装置用基板にも適用できる。
変形が可能である。例えば、上記実施の形態では、動作
半導体層にｐ−Ｓｉを用いた液晶表示装置用基板の例で
あるが、本発明はこれに限らず、動作半導体層にａ−Ｓ
ｉを用いた液晶表示装置用基板にも適用できる。
【００２２】また、上記実施の形態では、ガードリング
２、３がソース／ドレイン形成金属層で形成されている
が、本発明はこれに限らず、ゲート形成金属で形成され
ていてもよい。
２、３がソース／ドレイン形成金属層で形成されている
が、本発明はこれに限らず、ゲート形成金属で形成され
ていてもよい。
【００２３】以上説明した実施の形態による液晶表示装
置用基板及びその製造方法は、以下のようにまとめられ
る。 （付記１）絶縁性を有する基板と、第１の抵抗率を有す
る導電膜で形成された下層部と、前記第１の抵抗率より
低い第２の抵抗率を有する導電膜で形成され、所定の間
隙で内周部と外周部とに分離された上層部とを備え、前
記基板端部に他の配線と電気的に絶縁されて配置された
ガードリングとを有することを特徴とする液晶表示装置
用基板。
置用基板及びその製造方法は、以下のようにまとめられ
る。 （付記１）絶縁性を有する基板と、第１の抵抗率を有す
る導電膜で形成された下層部と、前記第１の抵抗率より
低い第２の抵抗率を有する導電膜で形成され、所定の間
隙で内周部と外周部とに分離された上層部とを備え、前
記基板端部に他の配線と電気的に絶縁されて配置された
ガードリングとを有することを特徴とする液晶表示装置
用基板。
【００２４】（付記２）付記１記載の液晶表示装置用基
板において、前記下層部は、ｐ−Ｓｉ層であることを特
徴とする液晶表示装置用基板。
板において、前記下層部は、ｐ−Ｓｉ層であることを特
徴とする液晶表示装置用基板。
【００２５】（付記３）付記１又は２に記載の液晶表示
装置用基板において、前記上層部は、Ｔｉ、Ａｌ及びＴ
ｉがこの順に成膜されて形成されていることを特徴とす
る液晶表示装置用基板。
装置用基板において、前記上層部は、Ｔｉ、Ａｌ及びＴ
ｉがこの順に成膜されて形成されていることを特徴とす
る液晶表示装置用基板。
【００２６】（付記４）付記１乃至３のいずれか１項に
記載の液晶表示装置用基板において、前記所定の間隙
は、前記内周部と外周部との間でアーク放電が生じる距
離を有することを特徴とする液晶表示装置用基板。
記載の液晶表示装置用基板において、前記所定の間隙
は、前記内周部と外周部との間でアーク放電が生じる距
離を有することを特徴とする液晶表示装置用基板。
【００２７】（付記５）付記１乃至４のいずれか１項に
記載の液晶表示装置用基板において、前記上層部は、前
記所定の間隙を部分的に狭める突起を有することを特徴
とする液晶表示装置用基板。
記載の液晶表示装置用基板において、前記上層部は、前
記所定の間隙を部分的に狭める突起を有することを特徴
とする液晶表示装置用基板。
【００２８】（付記６）付記１乃至５のいずれか１項に
記載の液晶表示装置用基板において、前記ガードリング
は、コモン配線としての機能を有することを特徴とする
液晶表示装置用基板。
記載の液晶表示装置用基板において、前記ガードリング
は、コモン配線としての機能を有することを特徴とする
液晶表示装置用基板。
【００２９】（付記７）付記６記載の液晶表示装置用基
板において、前記ガードリングは、アーク放電が生じて
も断線しない線幅を有することを特徴とする液晶表示装
置用基板。
板において、前記ガードリングは、アーク放電が生じて
も断線しない線幅を有することを特徴とする液晶表示装
置用基板。
【００３０】（付記８）絶縁性を有する基板上に、第１
の抵抗率を有する導電膜でガードリングの下層部を形成
し、前記下層部上に、所定の間隙で内周部と外周部とを
分離して、前記第１の抵抗率より低い第２の抵抗率を有
する導電膜でガードリングの上層部を形成することを特
徴とする液晶表示装置用基板の製造方法。
の抵抗率を有する導電膜でガードリングの下層部を形成
し、前記下層部上に、所定の間隙で内周部と外周部とを
分離して、前記第１の抵抗率より低い第２の抵抗率を有
する導電膜でガードリングの上層部を形成することを特
徴とする液晶表示装置用基板の製造方法。
【００３１】（付記９）付記８記載の液晶表示装置用基
板の製造方法において前記下層部は、ｐ−Ｓｉで形成す
ることを特徴とする液晶表示装置用基板の製造方法。
板の製造方法において前記下層部は、ｐ−Ｓｉで形成す
ることを特徴とする液晶表示装置用基板の製造方法。
【００３２】（付記１０）付記８又は９記載の液晶表示
装置用基板の製造方法において前記上層部は、Ｔｉ、Ａ
ｌ及びＴｉをこの順に成膜して形成することを特徴とす
る液晶表示装置用基板の製造方法。
装置用基板の製造方法において前記上層部は、Ｔｉ、Ａ
ｌ及びＴｉをこの順に成膜して形成することを特徴とす
る液晶表示装置用基板の製造方法。
【００３３】（付記１１）付記８乃至１０のいずれか１
項に記載の液晶表示装置用基板の製造方法において前記
所定の間隙は、分離された前記上層部間でアーク放電が
生じる距離で形成することを特徴とする液晶表示装置用
基板の製造方法。
項に記載の液晶表示装置用基板の製造方法において前記
所定の間隙は、分離された前記上層部間でアーク放電が
生じる距離で形成することを特徴とする液晶表示装置用
基板の製造方法。
【発明の効果】以上の通り、本発明によれば、ガードリ
ングに高電位の静電気が帯電しても、配線等が静電破壊
されない液晶表示装置用基板を実現できる。
ングに高電位の静電気が帯電しても、配線等が静電破壊
されない液晶表示装置用基板を実現できる。
【図１】本発明の一実施の形態による液晶表示装置用基
板の概略の構成を示す図である。
板の概略の構成を示す図である。
【図２】本発明の一実施の形態による液晶表示装置用基
板の製造方法を示す図である。
板の製造方法を示す図である。
【図３】本発明の一実施の形態による液晶表示装置用基
板の製造方法を示す図である。
板の製造方法を示す図である。
【図４】本発明の一実施の形態による液晶表示装置用基
板の製造方法を示す図である。
板の製造方法を示す図である。
【図５】本発明の一実施の形態による液晶表示装置用基
板の製造方法を示す図である。
板の製造方法を示す図である。
【図６】本発明の一実施の形態による液晶表示装置用基
板の製造方法を示す図である。
板の製造方法を示す図である。
【図７】本発明の一実施の形態による液晶表示装置用基
板の製造方法を示す図である。
板の製造方法を示す図である。
【図８】本発明の一実施の形態による液晶表示装置用基
板の製造方法を示す図である。
板の製造方法を示す図である。
【図９】本発明の一実施の形態による液晶表示装置用基
板の製造方法を示す図である。
板の製造方法を示す図である。
【図１０】本発明の一実施の形態による液晶表示装置用
基板の変形例を示す図である。
基板の変形例を示す図である。
【図１１】従来の液晶表示装置用基板の概略の構成を示
す図である。
す図である。
１ ガラス基板 ２、３ ガードリング ４ ドレインバスライン ６ ショートリング ８ 絶縁膜 １０、１６、１６’’ ｐ−Ｓｉ層 １２ Ｔｉ層 １４ Ａｌ層 １６’ ａ−Ｓｉ層 １８ ゲート電極 １８’ ＡｌＮｄ膜 ２０ ゲート絶縁膜 ２０’ ＳｉＯ2膜 ２２ コンタクト層 ２４ 層間絶縁膜 ２４’ ＳｉＮ膜 ２６、２８ コンタクトホール ３０ 突起 ３２ ソース電極 ３４ ドレイン電極 ３６ 保護膜 ３８ 画素電極 ４０ 内周部 ４２ 外周部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA64 JB79 NA14 5C094 AA31 BA03 BA43 CA19 EA04 EA07 EB02 FB12 5G435 AA16 BB12 GG32 KK05 KK09 KK10
Claims (5)
- 【請求項１】絶縁性を有する基板と、 第１の抵抗率を有する導電膜で形成された下層部と、前
記第１の抵抗率より低い第２の抵抗率を有する導電膜で
形成され、所定の間隙で内周部と外周部とに分離された
上層部とを備え、前記基板端部に他の配線と電気的に絶
縁されて配置されたガードリングとを有することを特徴
とする液晶表示装置用基板。 - 【請求項２】請求項１記載の液晶表示装置用基板におい
て、 前記下層部は、ｐ−Ｓｉ層であることを特徴とする液晶
表示装置用基板。 - 【請求項３】請求項１又は２に記載の液晶表示装置用基
板において、 前記上層部は、Ｔｉ、Ａｌ及びＴｉがこの順に成膜され
て形成されていることを特徴とする液晶表示装置用基
板。 - 【請求項４】請求項１乃至３のいずれか１項に記載の液
晶表示装置用基板において、 前記上層部は、前記所定の間隙を部分的に狭める突起を
有することを特徴とする液晶表示装置用基板。 - 【請求項５】絶縁性を有する基板上に、第１の抵抗率を
有する導電膜でガードリングの下層部を形成し、 前記下層部上に、所定の間隙で内周部と外周部とを分離
して、前記第１の抵抗率より低い第２の抵抗率を有する
導電膜でガードリングの上層部を形成することを特徴と
する液晶表示装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001090860A JP4283456B2 (ja) | 2001-03-27 | 2001-03-27 | 液晶表示装置用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001090860A JP4283456B2 (ja) | 2001-03-27 | 2001-03-27 | 液晶表示装置用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002287159A true JP2002287159A (ja) | 2002-10-03 |
| JP4283456B2 JP4283456B2 (ja) | 2009-06-24 |
Family
ID=18945586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001090860A Expired - Fee Related JP4283456B2 (ja) | 2001-03-27 | 2001-03-27 | 液晶表示装置用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4283456B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2876192A1 (fr) * | 2005-02-23 | 2006-04-07 | Valeo Systemes Thermiques Soc | Dispositif d'affichage a cristaux liquides, notamment pour tableau de bord d'un vehicule |
| KR100822524B1 (ko) | 2005-08-02 | 2008-04-15 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치 및 전자기기 |
| JP2008090307A (ja) * | 2006-10-02 | 2008-04-17 | Toppoly Optoelectronics Corp | 画像表示システム |
| JP2008268817A (ja) * | 2007-04-25 | 2008-11-06 | Seiko Epson Corp | アクティブマトリクス基板及びその製造方法、電気光学装置及びその製造方法、電子機器 |
| CN100452164C (zh) * | 2005-12-29 | 2009-01-14 | 统宝光电股份有限公司 | 具有可隔绝外界静电的驱动电路板的显示模块 |
| JP2016532142A (ja) * | 2013-10-15 | 2016-10-13 | 深▲セン▼市華星光電技術有限公司 | 配列基板の静電気防止構造 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6127570B2 (ja) | 2013-02-20 | 2017-05-17 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0450923A (ja) * | 1990-11-28 | 1992-02-19 | Seiko Epson Corp | 液晶表示装置 |
| JPH07159811A (ja) * | 1993-12-07 | 1995-06-23 | Sony Corp | 液晶表示装置 |
| JPH07318966A (ja) * | 1994-05-24 | 1995-12-08 | Sony Corp | 表示装置 |
| JPH0933876A (ja) * | 1995-07-21 | 1997-02-07 | Toshiba Corp | 液晶表示装置用基板 |
| JPH11153810A (ja) * | 1997-11-20 | 1999-06-08 | Sharp Corp | アクティブマトリクス型液晶表示装置の製造方法 |
| JPH11194368A (ja) * | 1997-10-14 | 1999-07-21 | Samsung Electron Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
-
2001
- 2001-03-27 JP JP2001090860A patent/JP4283456B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0450923A (ja) * | 1990-11-28 | 1992-02-19 | Seiko Epson Corp | 液晶表示装置 |
| JPH07159811A (ja) * | 1993-12-07 | 1995-06-23 | Sony Corp | 液晶表示装置 |
| JPH07318966A (ja) * | 1994-05-24 | 1995-12-08 | Sony Corp | 表示装置 |
| JPH0933876A (ja) * | 1995-07-21 | 1997-02-07 | Toshiba Corp | 液晶表示装置用基板 |
| JPH11194368A (ja) * | 1997-10-14 | 1999-07-21 | Samsung Electron Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
| JPH11153810A (ja) * | 1997-11-20 | 1999-06-08 | Sharp Corp | アクティブマトリクス型液晶表示装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2876192A1 (fr) * | 2005-02-23 | 2006-04-07 | Valeo Systemes Thermiques Soc | Dispositif d'affichage a cristaux liquides, notamment pour tableau de bord d'un vehicule |
| KR100822524B1 (ko) | 2005-08-02 | 2008-04-15 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치 및 전자기기 |
| CN100452164C (zh) * | 2005-12-29 | 2009-01-14 | 统宝光电股份有限公司 | 具有可隔绝外界静电的驱动电路板的显示模块 |
| JP2008090307A (ja) * | 2006-10-02 | 2008-04-17 | Toppoly Optoelectronics Corp | 画像表示システム |
| JP2008268817A (ja) * | 2007-04-25 | 2008-11-06 | Seiko Epson Corp | アクティブマトリクス基板及びその製造方法、電気光学装置及びその製造方法、電子機器 |
| JP2016532142A (ja) * | 2013-10-15 | 2016-10-13 | 深▲セン▼市華星光電技術有限公司 | 配列基板の静電気防止構造 |
| GB2533702B (en) * | 2013-10-15 | 2020-07-15 | Shenzhen China Star Optoelect | Antistatic structure of array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4283456B2 (ja) | 2009-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5244295B2 (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| US7172913B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP4560421B2 (ja) | 平板表示装置の製造方法 | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| CN110148601B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| US6444296B1 (en) | Constituent substrate for electronic equipment using wiring layer made of copper and transparent conductive layer made of composite oxide containing indium oxide and metal oxide as main components and electronic equipment using the same | |
| KR20140011623A (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20110009954A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2006191013A (ja) | 薄膜トランジスタ基板、その製造方法及び液晶表示装置 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JP2002287159A (ja) | 液晶表示装置用基板及びその製造方法 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2001183639A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US20180331126A1 (en) | Array substrate, display panel and display apparatus having the same, and fabricating method thereof | |
| KR100672623B1 (ko) | 액정표시장치 제조방법 | |
| TW200524165A (en) | Circuit array substrate | |
| KR100973809B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
| WO2011108050A1 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP2011171437A (ja) | 表示装置 | |
| KR940004238B1 (ko) | 액정표시장치의 제조방법 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JP2709214B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2661672B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH1048666A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090319 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |