JPH07318966A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH07318966A
JPH07318966A JP13518794A JP13518794A JPH07318966A JP H07318966 A JPH07318966 A JP H07318966A JP 13518794 A JP13518794 A JP 13518794A JP 13518794 A JP13518794 A JP 13518794A JP H07318966 A JPH07318966 A JP H07318966A
Authority
JP
Japan
Prior art keywords
guard ring
substrate
drive circuit
common potential
ring band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13518794A
Other languages
English (en)
Other versions
JP3208998B2 (ja
Inventor
Yoshiko Nakayama
佳子 中山
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13518794A priority Critical patent/JP3208998B2/ja
Publication of JPH07318966A publication Critical patent/JPH07318966A/ja
Application granted granted Critical
Publication of JP3208998B2 publication Critical patent/JP3208998B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 駆動基板から対向基板側に供給される共通電
位の通電路の低抵抗化を図る。 【構成】 表示装置は駆動基板1と対向基板と両者の間
に保持された電気光学物質層とを備えた積層パネル構造
を有する。駆動基板1には画素アレイ部2と駆動回路部
とが集積形成されている。駆動回路部は垂直駆動回路3
と水平駆動回路4とに分かれている。駆動基板1の周辺
に沿ってガードリング帯5が形成されており、画素アレ
イ部2及び駆動回路部を囲んでいる。一方対向基板は共
通電位が印加される対向電極を備えている。駆動基板1
の上端側で且つガードリング帯5の外側には複数の外部
入力用の端子7a,7b,7c,7d,7eが形成され
ている。端子7eはガードリング帯5に結線され外部か
ら入力された共通電位をガードリング帯5を介してパッ
ド6を通じ対向電極に印加する。残りの端子7a,7
b,7c,7dはガードリング帯5を横断して駆動回路
部に結線されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は駆動基板と、対向基板
と、両者の間に保持された電気光学物質層とを備えた積
層パネル構造を有する表示装置に関する。より詳しく
は、外部から入力された共通電位を対向基板に給電する
配線構造に関する。
【0002】
【従来の技術】図4を参照して従来の表示装置の一般的
な構成を簡潔に説明する。図示する様に、表示装置は駆
動基板101と対向基板102と両者の間に保持された
液晶等の電気光学物質層103とからなる積層パネル構
造を有している。駆動基板101には画素アレイ部10
4と駆動回路部とが形成されている。駆動回路部は垂直
駆動回路105と水平駆動回路106を有しており、画
素アレイ部104をマトリクス駆動する。一方対向基板
102の内表面には共通電位が印加される対向電極が形
成されている。電気光学物質層103が液晶等で構成さ
れている場合、直流電圧の印加を防ぐ為に交流駆動方式
が採用されている。その中心電位を規定する為対向電極
に所定の共通電位が印加される。
【0003】かかる構成を有する表示装置を駆動する
為、外部から種々の信号や電源電位及び共通電位等が供
給される。この為、駆動基板101の端部には複数の外
部入力用端子107が形成されている。一個の端子は外
部から共通電位を受け入れ対向基板102側に形成され
た対向電極に印加する。残りの端子は垂直駆動回路10
5や水平駆動回路106に結線されており、外部から供
給された種々の信号や電源電位を駆動回路部に印加す
る。
【0004】
【発明が解決しようとする課題】図5は駆動基板の配線
パタンを模式的に示す平面図である。図示を簡略化する
為三個の端子107a,107b,107cのみを示し
ている。図4の構成では明示的に示さなかったが、一般
に駆動基板の周囲にはガードリング帯108が形成され
ており、前述した画素アレイ部や駆動回路部を囲んでい
る。外側に位置する外部入力用の端子107a,107
b,107cはガードリング帯108を横断して内部に
結線されている。ガードリング帯108はアルミニウム
等の金属膜からなりシール領域に整合して窓枠状にパタ
ニングされている。シール領域は駆動基板と対向基板を
互いに接合する為に設けられるものである。ガードリン
グ帯108は第一の機能としてシール領域における光抜
けを防止する為遮光に用いられる。又第二の機能とし
て、シール領域を横断する外部接続用端子あるいは配線
の段差を埋め液晶洩れ等を防止する為に形成される。そ
の他第三の機能として内部の画素アレイ部や駆動回路部
を静電ダメージから保護する為に用いられている。
【0005】端子107aはガードリング帯108の内
部に形成された配線109を介してガードリング帯10
8の一角に形成されたパッド110に結線されている。
このパッド110は導電性接着剤等を介して対向電極と
垂直方向に接続されている。従って、端子107aは外
部から入力された共通電位を受け入れ配線109及びパ
ッド110を介して対向電極に該共通電位を供給する。
残りの端子107b,107cはガードリング帯108
を横断して内部に結線され、外部から入力された種々の
信号を駆動回路部に供給する。この従来構成では、共通
電位を対向電極側に供給する為配線109がガードリン
グ帯108の内部に形成されている為、スペース的な制
限があり線幅が比較的細い。従って比較的高抵抗であり
種々のノイズの影響を受けて共通電位が変動し表示画質
に悪影響を及ぼすという課題がある。例えば画素アレイ
部には一般に保持容量が集積形成されておりその電極は
共通電位に保持される。従って、配線109から保持容
量の電極に接続するラインが分岐しており、これと画素
アレイ部中の信号ラインが交差する。信号ライン上の電
位揺れに同期して配線109の共通電位が変動する。配
線109の抵抗が大きいほど変動も増大し表示画質に悪
影響を及ぼしていた。この対策として配線109の線幅
を拡大し低抵抗化を図る事が行なわれている。しかしな
がら線幅を拡大すると隣接するガードリング帯108の
幅が犠牲になる。従ってシール領域の幅も縮小せざるを
得ず組み立て工程におけるパネルギャップムラ等の弊害
が起きていた。
【0006】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は対向電極に対して安定した共通電位
を供給可能な配線構造を提供する事を目的とする。かか
る目的を達成する為に以下の手段を講じた。即ち、本発
明にかかる表示装置は駆動基板と対向基板と両者の間に
保持された電気光学物質層とを備えた積層パネル構造を
基本とする。駆動基板は画素アレイ部と駆動回路部とこ
れらを囲む導電性のガードリング帯とを備えている。対
向基板は共通電位が印加される対向電極を備えている。
本発明の特徴事項として、前記駆動基板には複数の外部
入力用の端子が形成されており、ある端子はガードリン
グ帯に結線され外部から入力された共通電位を該ガード
リング帯を介して対向電極に印加する一方、残りの端子
はガードリング帯を横断して駆動回路部に結線されてい
る。好ましくは、前記ガードリング帯はスリットにより
内周部と外周部に分離している。内周部は該一個の端子
に結線され共通電位を導く一方、外周部は電気的にフロ
ーティング状態にある。又好ましくは、前記電気光学物
質層は液晶を含んでいる。
【0007】
【作用】本発明によれば、一個の端子をガードリング帯
に直接結線し、外部から入力された共通電位を該ガード
リング帯を介して対向電極に印加している。従来用いら
れていた共通電位供給用の内部配線を除去しその代わり
にガードリング帯を利用して共通電位を対向電極側に導
いている。ガードリング帯はシール領域の幅に相当する
面積を有しており且つアルミニウム等の金属から構成で
き、極めて低抵抗である。従って、画素アレイ部とのカ
ップリング等により生じるノイズの影響を除去でき、揺
れのない安定した共通電位を対向電極に印加できる。
又、従来の内部配線を除去した分だけガードリング帯の
幅を拡大できパネル接合プロセスの安定度が増す。
【0008】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかる表示装置の一実
施例を示す模式的な平面図である。本発明にかかる表示
装置は駆動基板と対向基板と両者の間に保持された電気
光学物質層とを備えた積層パネル構造を有する。図1で
は理解を容易にする為駆動基板1の平面パタンのみを表
わしている。図示する様に、駆動基板1には画素アレイ
部2と駆動回路部とが集積形成されている。駆動回路部
は垂直駆動回路3と水平駆動回路4とに分かれている。
駆動基板1の周辺に沿ってガードリング帯5が窓枠状に
形成されており、画素アレイ部2と垂直駆動回路3と水
平駆動回路4とを囲んでいる。ガードリング帯5はアル
ミニウム又はアルミニウムの合金からなり導電性を有し
ている。ガードリング帯5は駆動基板1と対向基板とを
接合するシール領域に沿ってパタニングされており、光
抜けを防止する遮光機能を有する。又、シール領域に沿
って駆動基板1の表面を平坦化する役割も果たす。ガー
ドリング帯5の一角(本例では左下隅)には対向基板に
形成された対向電極との導通をとる為パッド6が設けら
れている。
【0009】駆動基板1の上端側でガードリング帯5の
外側には、複数の外部入力用の端子7a,7b,7c,
7d,7eがパタニング形成されている。これらのうち
右端の端子7eはガードリング帯5に結線され外部から
入力された共通電位をガードリング帯5を介して対向電
極に印加する。即ち共通電位の通電路は端子7eからガ
ードリング帯5を介してパッド6に至る水平通電路と、
パッド6から対向電極に至る垂直通電路で構成される。
通電路の主要部をなすガードリング帯5はアルミニウム
又はアルミニウム合金等の低抵抗材料からなり且つ線幅
も極めて広い。従って従来の配線に比べると通電路が低
抵抗化されており、ノイズの影響を受けにくく対向電極
の共通電位を安定的に維持できる。一方、残りの端子7
a,7b,7c,7dはガードリング帯5を横断して垂
直駆動回路3や水平駆動回路4等の駆動回路部に結線さ
れている。本例では図示を簡略化する為五個の端子のみ
が示されているが、実際には十個以上の端子が設けられ
駆動回路部に対して種々の信号や電源電圧が供給され
る。例えば垂直駆動回路3には外部のタイミングジェネ
レータから垂直スタート信号や垂直クロック信号が供給
される。又、水平駆動回路4には外部のタイミングジェ
ネレータから水平スタート信号や水平クロック信号が供
給されるとともに、外部のビデオドライバから映像信号
が供給される。
【0010】参考の為、画素アレイ部2の具体的な構成
を説明する。図示する様に、画素アレイ部2には行状の
ゲートライン8と列状のデータライン9が互いに交差配
列されている。ゲートライン8とデータライン9の各交
点には薄膜トランジスタ10と画素電極11が形成され
ている。薄膜トランジスタ10のゲート電極は対応する
ゲートライン8に接続され、ソース電極は対応するデー
タライン9に接続され、ドレイン電極は対応する画素電
極11に接続されている。垂直駆動回路3はゲートライ
ン8を線順次走査し行毎に薄膜トランジスタ10を選択
する。水平駆動回路4は該線順次走査に同期して各デー
タライン9に映像信号をサンプリングし、選択された薄
膜トランジスタ10を介して画素電極11に映像信号を
書き込む。かかる動作により所望の画像表示が行なわれ
る。
【0011】一般に、画素電極11に書き込まれた映像
信号を保持する為、保持容量が各画素に並列して設けら
れている。保持容量の一方の電極は画素電極11に接続
され、他方の電極は補助ライン(図示せず)に接続され
ている。補助ラインはゲートライン8と平行に配設され
ているとともに、ガードリング帯5に接続され共通電位
の供給を受ける。かかる構成では補助ラインがデータラ
イン9と交差する為カップリングにより映像信号に同期
した電位揺れが生じる。しかしながら、本発明では抵抗
値が極めて低いガードリング帯5を介して共通電位を供
給している為、上述したカップリングによる電位揺れが
顕著に改善され、表示画質に及ぼしていた悪影響が低減
できる。
【0012】図2は本発明にかかる表示装置の断面構造
を表わしている。図示する様に駆動基板1の内表面には
薄膜トランジスタ10が集積形成されている。この他に
図示しないが保持容量や駆動回路部も集積形成されてい
る。薄膜トランジスタ10は所定の形状にパタニングさ
れた半導体薄膜21を素子領域とし、ゲート絶縁膜を介
してその上にゲート電極Gがパタニング形成されてい
る。このゲート電極Gは前述したゲートライン8に接続
される。かかる構成を有する薄膜トランジスタ10は層
間絶縁膜22により被覆されている。層間絶縁膜22の
上には画素電極11がパタニング形成されており薄膜ト
ランジスタ10のドレイン領域に電気接続している。又
前述したデータライン9も形成されており薄膜トランジ
スタ10のソース領域に電気接続している。駆動基板1
の周辺部にはシール領域に沿ってガードリング帯5が窓
枠形状にパタニング形成されている。駆動基板1にはシ
ール領域に沿って供給されたシール材23により対向基
板24が接合している。対向基板24の内表面には対向
電極25が全面的に形成されている。シール材23によ
って規定された駆動基板1と対向基板24の間隙内には
電気光学物質層26が保持されており、例えば液晶から
構成されている。
【0013】前述した様に、本発明ではガードリング帯
5を利用して外部入力された共通電位を対向電極25に
導いている。従って、従来の様に別に配線を設ける必要
がなく、その分シール領域の幅を拡大できパネル組み立
てプロセスの安定度が増す。なお、図示しないがガード
リング帯5の一角に設けられたパッドと対向電極25と
の間に導電性接着剤等が介在し両者の導通が駆動基板1
と対向基板24との間で図られる。電気光学物質層26
として液晶材料を用いた場合には直流印加を防ぐ為に交
流駆動方式が採用される。その中心電位を規定する為対
向電極25に所定の共通電位が印加される。一方画素電
極11には共通電位を基準として一水平期間毎あるいは
一フレーム毎に極性反転した映像信号が書き込まれ、所
望の交流駆動が行なわれる。この際、本発明によれば対
向電極25の共通電位を安定的に維持できる為、高品位
の画像表示が得られる。
【0014】図3は本発明にかかる表示装置の他の実施
例を示す模式的な平面図である。理解を容易にする為駆
動基板の平面パタンのみを模式的に表わしている。複数
の外部接続用端子7x,7y,7zと、ガードリング帯
5と、パッド6とが形成されている。勿論ガードリング
帯5の内部には図示しないが画素アレイ部や駆動回路部
が集積形成されている。本実施例の特徴事項としてガー
ドリング帯5はスリット30により内周部51と外周部
52とに分離している。内周部51は一個の端子7xに
結線され共通電位をパッド6に導く一方、外周部52は
電気的にフローティング状態となっている。なお残りの
端子7y,7zはガードリング帯5を横断して内部の駆
動回路部に結線されている。本実施例ではガードリング
帯5を内周部51と外周部52に分割し、静電気ダメー
ジを受けやすい外周部52をフローティング状態にして
分離する一方、内周部51のみを共通電位の通電路とし
て利用している。かかる構成は静電気対策上効果的であ
る。
【0015】なお上述した実施例では、対向電極との導
通をとる為に設けられたパッド6をガードリング帯5の
左下隅に配置しているが、本発明はこれに限られるもの
ではない。本発明によればガードリング帯を共通電位の
通電路として利用する為、低抵抗化が可能となりパッド
の位置、個数、面積等に制限がなくなり、設計の自由度
が著しく増大する。
【0016】
【発明の効果】以上説明した様に、本発明によれば、ガ
ードリング帯を通電路として利用し外部から入力された
共通電位を対向電極に印加している。かかる構成により
通電路の低抵抗化が実現し、ノイズの影響を受けにくく
なり表示画質が著しく向上するという効果がある。従来
の様に共通電位の通電路として別に配線を設ける必要が
なくなり、その分スペース的な余裕ができシール領域の
幅を拡大する事が可能になり、パネル組み立てが安定化
するとともにギャップムラ等の不良率が改善できるとい
う効果がある。共通電位の為の配線を省いた事によりパ
ネル外形に対する有効画面率が向上するので、多数個取
り方式とした場合等ウェハに対する理論収率が増大する
という効果がある。加えて、対向電極との電気接続をと
る為に必要なパッドのパネル内位置と、個数の自由度が
増加するという効果がある。
【図面の簡単な説明】
【図1】本発明にかかる表示装置の一実施例を示す模式
的な平面図である。
【図2】本発明にかかる表示装置のパネル構成を示す模
式的な断面図である。
【図3】本発明にかかる表示装置の他の実施例を示す模
式的な平面図である。
【図4】従来の表示装置の一般的な構成を示す模式的な
斜視図である。
【図5】従来の表示装置の一例を示す模式的な平面図で
ある。
【符号の説明】
1 駆動基板 2 画素アレイ部 3 垂直駆動回路 4 水平駆動回路 5 ガードリング帯 6 パッド 7a 端子 7b 端子 7c 端子 7d 端子 7e 端子 8 ゲートライン 9 データライン 10 薄膜トランジスタ 11 画素電極 23 シール材 24 対向基板 25 対向電極 26 電気光学物質層 30 スリット 51 内周部 52 外周部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 駆動基板と対向基板と両者の間に保持さ
    れた電気光学物質層とを備えた積層パネル構造を有し、
    該駆動基板は画素アレイ部と、駆動回路部と、これらを
    囲む導電性のガードリング帯とを備えており、該対向基
    板は共通電位が印加される対向電極を備えている表示装
    置であって、 前記駆動基板には複数の外部入力用の端子が形成されて
    おり、ある端子はガードリング帯に結線され外部から入
    力された共通電位を該ガードリング帯を介して対向電極
    に印加し、残りの端子はガードリング帯を横断して駆動
    回路部に結線されている事を特徴とする表示装置。
  2. 【請求項2】 前記ガードリング帯はスリットにより内
    周部と外周部に分離しており、内周部は該一個の端子に
    結線され共通電位を導く一方、外周部は電気的にフロー
    ティング状態にある事を特徴とする請求項1記載の表示
    装置。
  3. 【請求項3】 前記電気光学物質層は液晶を含む事を特
    徴とする請求項1記載の表示装置。
JP13518794A 1994-05-24 1994-05-24 表示装置 Expired - Lifetime JP3208998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13518794A JP3208998B2 (ja) 1994-05-24 1994-05-24 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13518794A JP3208998B2 (ja) 1994-05-24 1994-05-24 表示装置

Publications (2)

Publication Number Publication Date
JPH07318966A true JPH07318966A (ja) 1995-12-08
JP3208998B2 JP3208998B2 (ja) 2001-09-17

Family

ID=15145875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13518794A Expired - Lifetime JP3208998B2 (ja) 1994-05-24 1994-05-24 表示装置

Country Status (1)

Country Link
JP (1) JP3208998B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999042897A1 (fr) * 1998-02-19 1999-08-26 Seiko Epson Corporation Substrat a matrice active, dispositif electro-optique, procede de fabrication du substrat a matrice active et dispositif electronique
JP2001021918A (ja) * 1999-07-07 2001-01-26 Hitachi Ltd 液晶表示装置
JP2002287159A (ja) * 2001-03-27 2002-10-03 Fujitsu Ltd 液晶表示装置用基板及びその製造方法
JP2008046278A (ja) * 2006-08-11 2008-02-28 Epson Imaging Devices Corp 液晶表示装置
JP2012083769A (ja) * 2005-04-28 2012-04-26 Semiconductor Energy Lab Co Ltd 表示パネル、モジュール及び電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6127570B2 (ja) 2013-02-20 2017-05-17 セイコーエプソン株式会社 半導体装置及び電子機器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999042897A1 (fr) * 1998-02-19 1999-08-26 Seiko Epson Corporation Substrat a matrice active, dispositif electro-optique, procede de fabrication du substrat a matrice active et dispositif electronique
US6392622B1 (en) 1998-02-19 2002-05-21 Seiko Epson Corporation Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment
US6891523B2 (en) 1998-02-19 2005-05-10 Seiko Epson Corporation Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment
JP2001021918A (ja) * 1999-07-07 2001-01-26 Hitachi Ltd 液晶表示装置
JP2002287159A (ja) * 2001-03-27 2002-10-03 Fujitsu Ltd 液晶表示装置用基板及びその製造方法
JP2012083769A (ja) * 2005-04-28 2012-04-26 Semiconductor Energy Lab Co Ltd 表示パネル、モジュール及び電子機器
US9411203B2 (en) 2005-04-28 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10162235B2 (en) 2005-04-28 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10877329B2 (en) 2005-04-28 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US11520193B2 (en) 2005-04-28 2022-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US11726373B2 (en) 2005-04-28 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2008046278A (ja) * 2006-08-11 2008-02-28 Epson Imaging Devices Corp 液晶表示装置

Also Published As

Publication number Publication date
JP3208998B2 (ja) 2001-09-17

Similar Documents

Publication Publication Date Title
KR101443380B1 (ko) 액정표시장치
JP4006304B2 (ja) 画像表示装置
JP3689003B2 (ja) アクティブマトリクス型液晶表示装置
US7218371B2 (en) Liquid crystal display
KR100211008B1 (ko) 액정표시패널
US20050185106A1 (en) Liquid crystal display device
JP2001109018A (ja) 液晶表示装置およびその駆動方法
JP2005519344A (ja) マトリックス表示装置
US6590550B2 (en) Liquid crystal display device having stabilized pixel electrode potentials
JP2004151298A (ja) 画像表示装置
JP3816270B2 (ja) 液晶表示装置
JPH07318966A (ja) 表示装置
JP4051237B2 (ja) 液晶表示装置
KR20000071809A (ko) 액정 디스플레이 장치용 박막 트랜지스터 어레이
JP2001305565A (ja) 液晶表示装置
JPH06208138A (ja) 液晶表示基板
EP0554061A1 (en) Liquid crystal display
JP2005084430A (ja) アクティブ基板および表示装置
JP2003330389A (ja) 画像表示装置
KR19990052286A (ko) 액정 표시 장치
KR101227133B1 (ko) 수평 전계 인가형 액정 표시 패널
JP2558847B2 (ja) 断線欠陥の補修の可能なマトリクス型画像表示装置及び断線の救済方法
JPH04358127A (ja) 薄膜トランジスタ型液晶表示装置
KR100309063B1 (ko) 액정표시장치
JP2018084749A (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080713

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090713

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100713

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110713

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term