JPH11153810A - アクティブマトリクス型液晶表示装置の製造方法 - Google Patents
アクティブマトリクス型液晶表示装置の製造方法Info
- Publication number
- JPH11153810A JPH11153810A JP31961297A JP31961297A JPH11153810A JP H11153810 A JPH11153810 A JP H11153810A JP 31961297 A JP31961297 A JP 31961297A JP 31961297 A JP31961297 A JP 31961297A JP H11153810 A JPH11153810 A JP H11153810A
- Authority
- JP
- Japan
- Prior art keywords
- short
- short ring
- wiring
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 製造工程途中の電気的検査を可能としなが
ら、確実に短絡配線を機能させることができるアクティ
ブマトリクス型液晶表示装置の製造方法を提供する。 【解決手段】 絶縁性基板４上にＮ+型またはＰ+型のポ
リシリコン膜からなるショートリング１を形成する。シ
ョートリング１の抵抗値は１ＭΩ以下である。そして、
ショートリング１上に絶縁膜２を形成する。この後、ア
ドレス配線およびデータ配線３を形成する。次に、電気
的検査を行う工程の前にショートリング１にレーザービ
ームを照射し、ショートリング１の一部をアモルファス
シリコン５として、ショートリング１の抵抗値を１ＧΩ
以上まで増大させ、ショートリング１を流れる電流を電
気的検査に問題のない程度に減少させる。電気的検査を
行う工程が終了すれば、アモルファスシリコン５部分に
レーザービームを照射してポリシリコンとし、ショート
リング１の抵抗値を１ＭΩ以下に減少させてショートリ
ング１の機能を復活させる。
ら、確実に短絡配線を機能させることができるアクティ
ブマトリクス型液晶表示装置の製造方法を提供する。 【解決手段】 絶縁性基板４上にＮ+型またはＰ+型のポ
リシリコン膜からなるショートリング１を形成する。シ
ョートリング１の抵抗値は１ＭΩ以下である。そして、
ショートリング１上に絶縁膜２を形成する。この後、ア
ドレス配線およびデータ配線３を形成する。次に、電気
的検査を行う工程の前にショートリング１にレーザービ
ームを照射し、ショートリング１の一部をアモルファス
シリコン５として、ショートリング１の抵抗値を１ＧΩ
以上まで増大させ、ショートリング１を流れる電流を電
気的検査に問題のない程度に減少させる。電気的検査を
行う工程が終了すれば、アモルファスシリコン５部分に
レーザービームを照射してポリシリコンとし、ショート
リング１の抵抗値を１ＭΩ以下に減少させてショートリ
ング１の機能を復活させる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置の製
造方法に関するものであり、特にアクティブマトリクス
型液晶表示装置の製造方法に関するものである。
造方法に関するものであり、特にアクティブマトリクス
型液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置の
製造工程においては、静電気が発生し、この静電気がア
ドレス配線またはデータ配線のどちらかに印加された場
合、アドレス配線とデータ配線との間に高電位差が生じ
て、アクティブ素子を静電破壊して生産歩留まりを著し
く悪化させるという問題がある。
製造工程においては、静電気が発生し、この静電気がア
ドレス配線またはデータ配線のどちらかに印加された場
合、アドレス配線とデータ配線との間に高電位差が生じ
て、アクティブ素子を静電破壊して生産歩留まりを著し
く悪化させるという問題がある。
【０００３】そこで、アクティブマトリクス型液晶表示
装置の製造方法においては、金属膜からなる短絡配線を
形成してアドレス配線とデータ配線とを短絡することに
より、静電気がアドレス配線またはデータ配線に印加さ
れた場合であっても、アドレス配線とデータ配線との電
位差をなくし、アクティブ素子の静電破壊を防止してい
る。
装置の製造方法においては、金属膜からなる短絡配線を
形成してアドレス配線とデータ配線とを短絡することに
より、静電気がアドレス配線またはデータ配線に印加さ
れた場合であっても、アドレス配線とデータ配線との電
位差をなくし、アクティブ素子の静電破壊を防止してい
る。
【０００４】アクティブマトリクス型液晶表示装置の製
造工程は、アクティブ素子を形成する前半工程と液晶表
示パネルを形成する後半工程とで構成されるが、アクテ
ィブ素子の静電破壊を防止するためには、全製造工程が
終了するまでアドレス配線とデータ配線とを短絡してお
く必要がある。
造工程は、アクティブ素子を形成する前半工程と液晶表
示パネルを形成する後半工程とで構成されるが、アクテ
ィブ素子の静電破壊を防止するためには、全製造工程が
終了するまでアドレス配線とデータ配線とを短絡してお
く必要がある。
【０００５】したがって、アドレス配線間、データ配線
間およびアドレス配線とデータ配線との間の短絡状態、
並びにアクティブ素子の電気的特性の検査は、全製造工
程終了後に短絡配線を除去した後に行うのが一般的であ
る。このため、前半工程終了時に電気的検査を行うこと
ができず、前半工程で静電破壊を起こしている不良品を
最終工程まで処理しなければならない。この結果、生産
歩留まりを大幅に低下させ、生産コストを増大させると
いう重大な問題が発生する。
間およびアドレス配線とデータ配線との間の短絡状態、
並びにアクティブ素子の電気的特性の検査は、全製造工
程終了後に短絡配線を除去した後に行うのが一般的であ
る。このため、前半工程終了時に電気的検査を行うこと
ができず、前半工程で静電破壊を起こしている不良品を
最終工程まで処理しなければならない。この結果、生産
歩留まりを大幅に低下させ、生産コストを増大させると
いう重大な問題が発生する。
【０００６】この問題を解決するために、特開平２−６
１６１８号公報に開示されているように、短絡配線を半
導体膜によって形成し、光を照射または遮光することに
よって半導体膜の抵抗値を変化させ、製造工程中におけ
る電気的検査を可能とする技術が提案されている。
１６１８号公報に開示されているように、短絡配線を半
導体膜によって形成し、光を照射または遮光することに
よって半導体膜の抵抗値を変化させ、製造工程中におけ
る電気的検査を可能とする技術が提案されている。
【０００７】また、特開平４−１２０５２２号公報に開
示されているように、短絡配線を半導体膜によって形成
し、半導体膜のＩ−Ｖ特性における非線形性を有すると
いう特徴を利用して、通常の駆動電圧では駆動に支障の
ない程度の抵抗値を保ち、静電気のような高電圧が印加
された場合には、静電破壊が生じない程度の導電性を確
保するという技術が提案されている。
示されているように、短絡配線を半導体膜によって形成
し、半導体膜のＩ−Ｖ特性における非線形性を有すると
いう特徴を利用して、通常の駆動電圧では駆動に支障の
ない程度の抵抗値を保ち、静電気のような高電圧が印加
された場合には、静電破壊が生じない程度の導電性を確
保するという技術が提案されている。
【０００８】
【発明が解決しようとする課題】前述した特開平２−６
１６１８号公報に開示されている技術では、半導体膜に
光を照射すると抵抗値が低くなり、遮光すると抵抗値が
高くなることを利用している。
１６１８号公報に開示されている技術では、半導体膜に
光を照射すると抵抗値が低くなり、遮光すると抵抗値が
高くなることを利用している。
【０００９】このため、電気的検査を遮光した状態で行
う必要があり、検査装置に遮光設備を付加する必要が生
じるという問題点がある。また、その他の工程では、短
絡配線に常に光を照射しておかなければ短絡配線が機能
しないため、ＣＶＤ装置またはスパッタリング装置の成
膜用チャンバーのような光が照射されない装置を用いる
工程では短絡配線が機能しない。さらに、特に静電気が
発生しやすいラビング装置を用いる工程では、常に短絡
配線に光を照射できる設備を設置しなければこの方法を
用いることはできないという問題点がある。
う必要があり、検査装置に遮光設備を付加する必要が生
じるという問題点がある。また、その他の工程では、短
絡配線に常に光を照射しておかなければ短絡配線が機能
しないため、ＣＶＤ装置またはスパッタリング装置の成
膜用チャンバーのような光が照射されない装置を用いる
工程では短絡配線が機能しない。さらに、特に静電気が
発生しやすいラビング装置を用いる工程では、常に短絡
配線に光を照射できる設備を設置しなければこの方法を
用いることはできないという問題点がある。
【００１０】また、特開平４−１２０５２２号公報に開
示されている技術では、半導体膜のＩ−Ｖ特性における
非線形性を有するという特徴を利用して、静電破壊が生
じるような高電圧が印加された場合のみ、短絡配線が導
電性を有するようにしている。
示されている技術では、半導体膜のＩ−Ｖ特性における
非線形性を有するという特徴を利用して、静電破壊が生
じるような高電圧が印加された場合のみ、短絡配線が導
電性を有するようにしている。
【００１１】このため、半導体膜の膜質および光電流の
発生により、短絡配線の機能を制御することが困難とな
るという問題点がある。また、アクティブマトリクス型
液晶表示装置を完成した後においても短絡配線が存在し
ており、光電流等のノイズ電流およびアドレス配線とデ
ータ配線との間の短絡等の不安要素が製品につきまとう
ことになる。
発生により、短絡配線の機能を制御することが困難とな
るという問題点がある。また、アクティブマトリクス型
液晶表示装置を完成した後においても短絡配線が存在し
ており、光電流等のノイズ電流およびアドレス配線とデ
ータ配線との間の短絡等の不安要素が製品につきまとう
ことになる。
【００１２】本発明は、以上のような従来の問題点に鑑
みなされたものであって、製造工程途中の電気的検査を
可能としながら、確実に短絡配線を機能させることがで
きるアクティブマトリクス型液晶表示装置の製造方法を
提供することを目的としている。
みなされたものであって、製造工程途中の電気的検査を
可能としながら、確実に短絡配線を機能させることがで
きるアクティブマトリクス型液晶表示装置の製造方法を
提供することを目的としている。
【００１３】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項１記載のアクティブマトリクス
型液晶表示装置の製造方法は、絶縁性表面を有する基板
上に、複数のアドレス配線と、前記アドレス配線に直交
する複数のデータ配線とを形成し、前記アドレス配線と
前記データ配線との交差部近傍に薄膜トランジスタを形
成するアクティブマトリクス型液晶表示装置の製造方法
において、前記アドレス配線と前記データ配線とを接続
して前記薄膜トランジスタの静電破壊を防止する短絡配
線をポリシリコンによって形成する工程と、前記短絡配
線にレーザービームを照射してアモルファスシリコンと
し、電気的検査を行う工程と、前記検査後に、前記短絡
配線にレーザービームを照射してポリシリコンとする工
程とを有することを特徴としている。
ために、本発明の請求項１記載のアクティブマトリクス
型液晶表示装置の製造方法は、絶縁性表面を有する基板
上に、複数のアドレス配線と、前記アドレス配線に直交
する複数のデータ配線とを形成し、前記アドレス配線と
前記データ配線との交差部近傍に薄膜トランジスタを形
成するアクティブマトリクス型液晶表示装置の製造方法
において、前記アドレス配線と前記データ配線とを接続
して前記薄膜トランジスタの静電破壊を防止する短絡配
線をポリシリコンによって形成する工程と、前記短絡配
線にレーザービームを照射してアモルファスシリコンと
し、電気的検査を行う工程と、前記検査後に、前記短絡
配線にレーザービームを照射してポリシリコンとする工
程とを有することを特徴としている。
【００１４】請求項２記載のアクティブマトリクス型液
晶表示装置の製造方法は、請求項１記載のアクティブマ
トリクス型液晶表示装置の製造方法において、前記短絡
配線の抵抗値は、ポリシリコンのときが１ＭΩ以下であ
り、アモルファスシリコンのときが１ＧΩ以上であるこ
とを特徴としている。
晶表示装置の製造方法は、請求項１記載のアクティブマ
トリクス型液晶表示装置の製造方法において、前記短絡
配線の抵抗値は、ポリシリコンのときが１ＭΩ以下であ
り、アモルファスシリコンのときが１ＧΩ以上であるこ
とを特徴としている。
【００１５】本発明のアクティブマトリクス型液晶表示
装置の製造方法によれば、アドレス配線とデータ配線と
を接続して薄膜トランジスタの静電破壊を防止する短絡
配線をポリシリコンによって形成する工程と、短絡配線
にレーザービームを照射してアモルファスシリコンと
し、電気的検査を行う工程と、前記検査後に、短絡配線
にレーザービームを照射してポリシリコンとする工程と
を有することにより、電気的検査までの工程においては
短絡配線の抵抗値を低く保つことで短絡配線を確実に機
能させ、電気的検査を行う工程においては短絡配線の抵
抗値を十分に高くすることで電気的検査を可能とし、電
気的検査以降の工程においては再び短絡配線の抵抗値を
低く保つことで短絡配線を確実に機能させることができ
る。
装置の製造方法によれば、アドレス配線とデータ配線と
を接続して薄膜トランジスタの静電破壊を防止する短絡
配線をポリシリコンによって形成する工程と、短絡配線
にレーザービームを照射してアモルファスシリコンと
し、電気的検査を行う工程と、前記検査後に、短絡配線
にレーザービームを照射してポリシリコンとする工程と
を有することにより、電気的検査までの工程においては
短絡配線の抵抗値を低く保つことで短絡配線を確実に機
能させ、電気的検査を行う工程においては短絡配線の抵
抗値を十分に高くすることで電気的検査を可能とし、電
気的検査以降の工程においては再び短絡配線の抵抗値を
低く保つことで短絡配線を確実に機能させることができ
る。
【００１６】さらに、短絡配線の抵抗値は、ポリシリコ
ンのときが１ＭΩ以下であり、アモルファスシリコンの
ときが１ＧΩ以上であることにより、電気的検査以外の
工程では短絡配線を確実に機能させることができ、電気
的検査を行う工程ではアクティブ素子の特性に影響を及
ぼすことなく電気的検査を行うことができる。
ンのときが１ＭΩ以下であり、アモルファスシリコンの
ときが１ＧΩ以上であることにより、電気的検査以外の
工程では短絡配線を確実に機能させることができ、電気
的検査を行う工程ではアクティブ素子の特性に影響を及
ぼすことなく電気的検査を行うことができる。
【００１７】
【発明の実施の形態】図１乃至図４を用いて、本発明の
実施の形態について説明する。図１は本発明に係わる主
要部の断面を示す工程図、図２は図１に係わる平面図、
図３は本発明に係わる他の例の主要部を示す断面図、図
４は本発明に係わるさらに他の例の主要部を示す断面図
である。
実施の形態について説明する。図１は本発明に係わる主
要部の断面を示す工程図、図２は図１に係わる平面図、
図３は本発明に係わる他の例の主要部を示す断面図、図
４は本発明に係わるさらに他の例の主要部を示す断面図
である。
【００１８】図１（ａ）および図２に示すように、ガラ
ス等からなる絶縁性基板４上にＮ+型またはＰ+型のポリ
シリコン膜からなるショートリング１を形成する。ショ
ートリング１の抵抗値は１ＭΩ以下である。そして、シ
ョートリング１上に絶縁膜２を形成する。
ス等からなる絶縁性基板４上にＮ+型またはＰ+型のポリ
シリコン膜からなるショートリング１を形成する。ショ
ートリング１の抵抗値は１ＭΩ以下である。そして、シ
ョートリング１上に絶縁膜２を形成する。
【００１９】絶縁膜２はショートリング１の保護膜であ
り、即ち後に行うレーザービームの照射によるショート
リング１の膜飛びまたは自然酸化等を防止するものであ
り、絶縁膜２を形成しなくても機能には影響がない。絶
縁膜２を形成した場合は、絶縁膜２に、ショートリング
１と後に形成するアドレス配線およびデータ配線３とを
接続するためのコンタクトホール６を形成する。
り、即ち後に行うレーザービームの照射によるショート
リング１の膜飛びまたは自然酸化等を防止するものであ
り、絶縁膜２を形成しなくても機能には影響がない。絶
縁膜２を形成した場合は、絶縁膜２に、ショートリング
１と後に形成するアドレス配線およびデータ配線３とを
接続するためのコンタクトホール６を形成する。
【００２０】この後、アドレス配線およびデータ配線３
を形成する。このように、すべてのアドレス配線および
データ配線３を接続するようにショートリング１を形成
する。尚、以上の工程の順序は特に限定されるものでは
ない。
を形成する。このように、すべてのアドレス配線および
データ配線３を接続するようにショートリング１を形成
する。尚、以上の工程の順序は特に限定されるものでは
ない。
【００２１】次に、電気的検査を行うようなショートリ
ング１の一時的除去または切断を必要とする工程では、
図１（ｂ）に示すように、その工程の前にＮ+型または
Ｐ+型のポリシリコン膜からなるショートリング１にレ
ーザービームを照射し、ショートリング１の一部をアモ
ルファスシリコン５として、ショートリング１の抵抗値
を１ＧΩ以上まで増大させ、ショートリング１を流れる
電流を電気的検査に問題のない程度に減少させる。
ング１の一時的除去または切断を必要とする工程では、
図１（ｂ）に示すように、その工程の前にＮ+型または
Ｐ+型のポリシリコン膜からなるショートリング１にレ
ーザービームを照射し、ショートリング１の一部をアモ
ルファスシリコン５として、ショートリング１の抵抗値
を１ＧΩ以上まで増大させ、ショートリング１を流れる
電流を電気的検査に問題のない程度に減少させる。
【００２２】ショートリング１を形成しているポリシリ
コンをアモルファスシリコン５とするためには、膜厚５
００ｎｍのショートリング１（ポリシリコン）に対し
て、エネルギー密度が３００〜５００ｍＪ／ｃｍ2程度
のレーザービームを照射することが好ましい。
コンをアモルファスシリコン５とするためには、膜厚５
００ｎｍのショートリング１（ポリシリコン）に対し
て、エネルギー密度が３００〜５００ｍＪ／ｃｍ2程度
のレーザービームを照射することが好ましい。
【００２３】電気的検査を行う工程が終了すれば、アモ
ルファスシリコン５部分にレーザービームを照射してポ
リシリコンとし、ショートリング１の抵抗値を１ＭΩ以
下に減少させてショートリング１の機能を復活させる。
ルファスシリコン５部分にレーザービームを照射してポ
リシリコンとし、ショートリング１の抵抗値を１ＭΩ以
下に減少させてショートリング１の機能を復活させる。
【００２４】アモルファスシリコン５をポリシリコンと
するためには、膜厚５００ｎｍのアモルファスシリコン
５に対して、エネルギー密度が２００〜４００ｍＪ／ｃ
ｍ2程度のレーザービームを照射することが好ましい。
するためには、膜厚５００ｎｍのアモルファスシリコン
５に対して、エネルギー密度が２００〜４００ｍＪ／ｃ
ｍ2程度のレーザービームを照射することが好ましい。
【００２５】このようにしてアクティブマトリクス型液
晶表示装置を製造するのであるが、ショートリング１は
最終的にエッチング等で除去してもよいし、レーザービ
ームを照射してアモルファスシリコン５とし、ショート
リング１の抵抗値を１ＧΩ以上まで増大させ、ショート
リング１を流れる電流をアクティブ素子の特性に影響を
及ぼさない程度に減少させて、そのまま存在させておい
てもよい。
晶表示装置を製造するのであるが、ショートリング１は
最終的にエッチング等で除去してもよいし、レーザービ
ームを照射してアモルファスシリコン５とし、ショート
リング１の抵抗値を１ＧΩ以上まで増大させ、ショート
リング１を流れる電流をアクティブ素子の特性に影響を
及ぼさない程度に減少させて、そのまま存在させておい
てもよい。
【００２６】本実施の形態においては絶縁膜２を形成し
た場合について説明したが、図３に示すように、絶縁性
基板４上にショートリング１を形成した後、ショートリ
ング１の端部とアドレス配線およびデータ配線３の端部
とが重畳するようにアドレス配線およびデータ配線３を
形成してもよいし、図４に示すように、絶縁性基板４上
にアドレス配線およびデータ配線３を形成した後、アド
レス配線およびデータ配線３の端部とショートリング１
の端部とが重畳するようにショートリング１を形成して
もよい。
た場合について説明したが、図３に示すように、絶縁性
基板４上にショートリング１を形成した後、ショートリ
ング１の端部とアドレス配線およびデータ配線３の端部
とが重畳するようにアドレス配線およびデータ配線３を
形成してもよいし、図４に示すように、絶縁性基板４上
にアドレス配線およびデータ配線３を形成した後、アド
レス配線およびデータ配線３の端部とショートリング１
の端部とが重畳するようにショートリング１を形成して
もよい。
【００２７】
【発明の効果】以上の説明のように、本発明のアクティ
ブマトリクス型液晶表示装置の製造方法によれば、アド
レス配線とデータ配線とを接続して薄膜トランジスタの
静電破壊を防止する短絡配線をポリシリコンによって形
成する工程と、短絡配線にレーザービームを照射してア
モルファスシリコンとし、電気的検査を行う工程と、前
記検査後に、短絡配線にレーザービームを照射してポリ
シリコンとする工程とを有することにより、短絡配線を
確実に機能させるとともに電気的検査を可能とすること
ができるため、静電破壊を確実に防止し、不良品を後半
工程に持ち込むことをなくすことができる。
ブマトリクス型液晶表示装置の製造方法によれば、アド
レス配線とデータ配線とを接続して薄膜トランジスタの
静電破壊を防止する短絡配線をポリシリコンによって形
成する工程と、短絡配線にレーザービームを照射してア
モルファスシリコンとし、電気的検査を行う工程と、前
記検査後に、短絡配線にレーザービームを照射してポリ
シリコンとする工程とを有することにより、短絡配線を
確実に機能させるとともに電気的検査を可能とすること
ができるため、静電破壊を確実に防止し、不良品を後半
工程に持ち込むことをなくすことができる。
【００２８】さらに、短絡配線の抵抗値は、ポリシリコ
ンのときが１ＭΩ以下であり、アモルファスシリコンの
ときが１ＧΩ以上であることにより、短絡配線をより確
実に機能させるとともに電気的検査を可能とすることが
できるため、静電破壊をより確実に防止し、不良品を後
半工程に持ち込むことをなくすことができる。
ンのときが１ＭΩ以下であり、アモルファスシリコンの
ときが１ＧΩ以上であることにより、短絡配線をより確
実に機能させるとともに電気的検査を可能とすることが
できるため、静電破壊をより確実に防止し、不良品を後
半工程に持ち込むことをなくすことができる。
【図１】（ａ）および（ｂ）は本発明に係わる主要部の
断面を示す工程図である。
断面を示す工程図である。
【図２】図１に係わる平面図である。
【図３】本発明に係わる他の例の主要部を示す断面図で
ある。
ある。
【図４】本発明に係わるさらに他の例の主要部を示す断
面図である。
面図である。
１ ショートリング ２ 絶縁膜 ３ アドレス配線およびデータ配線 ４ 絶縁性基板 ５ アモルファスシリコン ６ コンタクトホール
Claims (2)
- 【請求項１】 絶縁性表面を有する基板上に、複数のア
ドレス配線と、前記アドレス配線に直交する複数のデー
タ配線とを形成し、前記アドレス配線と前記データ配線
との交差部近傍に薄膜トランジスタを形成するアクティ
ブマトリクス型液晶表示装置の製造方法において、 前記アドレス配線と前記データ配線とを接続して前記薄
膜トランジスタの静電破壊を防止する短絡配線をポリシ
リコンによって形成する工程と、 前記短絡配線にレーザービームを照射してアモルファス
シリコンとし、電気的検査を行う工程と、 前記検査後に、前記短絡配線にレーザービームを照射し
てポリシリコンとする工程とを有することを特徴とする
アクティブマトリクス型液晶表示装置の製造方法。 - 【請求項２】 前記短絡配線の抵抗値は、ポリシリコン
のときが１ＭΩ以下であり、アモルファスシリコンのと
きが１ＧΩ以上であることを特徴とする請求項１記載の
アクティブマトリクス型液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31961297A JP3299925B2 (ja) | 1997-11-20 | 1997-11-20 | アクティブマトリクス型液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31961297A JP3299925B2 (ja) | 1997-11-20 | 1997-11-20 | アクティブマトリクス型液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11153810A true JPH11153810A (ja) | 1999-06-08 |
| JP3299925B2 JP3299925B2 (ja) | 2002-07-08 |
Family
ID=18112231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31961297A Expired - Fee Related JP3299925B2 (ja) | 1997-11-20 | 1997-11-20 | アクティブマトリクス型液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3299925B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002287159A (ja) * | 2001-03-27 | 2002-10-03 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
| US6538857B1 (en) * | 2000-09-14 | 2003-03-25 | International Business Machines Corporation | Read head with N-cycle switch for electrostatic discharge (ESD) protection |
| JP2012503327A (ja) * | 2008-09-19 | 2012-02-02 | アギア システムズ インコーポレーテッド | 集積回路の抵抗値チューニングのために電磁放射によって誘発されるシリコンの同素体又は形態の変化 |
| JP2013050737A (ja) * | 1999-07-06 | 2013-03-14 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| JP2015111191A (ja) * | 2013-12-06 | 2015-06-18 | 株式会社ジャパンディスプレイ | 配線基板及び表示装置 |
-
1997
- 1997-11-20 JP JP31961297A patent/JP3299925B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013050737A (ja) * | 1999-07-06 | 2013-03-14 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| US9052551B2 (en) | 1999-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9069215B2 (en) | 1999-07-06 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9395584B2 (en) | 1999-07-06 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6538857B1 (en) * | 2000-09-14 | 2003-03-25 | International Business Machines Corporation | Read head with N-cycle switch for electrostatic discharge (ESD) protection |
| JP2002287159A (ja) * | 2001-03-27 | 2002-10-03 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
| JP2012503327A (ja) * | 2008-09-19 | 2012-02-02 | アギア システムズ インコーポレーテッド | 集積回路の抵抗値チューニングのために電磁放射によって誘発されるシリコンの同素体又は形態の変化 |
| JP2015111191A (ja) * | 2013-12-06 | 2015-06-18 | 株式会社ジャパンディスプレイ | 配線基板及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3299925B2 (ja) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040010118A (ko) | 표시 장치 및 표시 장치의 단선 수복 방법 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP3299925B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| US5963826A (en) | Method of forming contact hole and multilayered lines structure | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| KR0151296B1 (ko) | 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법 | |
| JP2776360B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP2005236251A (ja) | 薄膜トランジスタアレイの製造方法および装置 | |
| JP3295025B2 (ja) | 液晶表示装置の製造方法 | |
| JP3403812B2 (ja) | 薄膜トランジスタを用いた半導体装置の作製方法 | |
| JP4252126B2 (ja) | 液晶表示装置の製造方法 | |
| JP3353523B2 (ja) | 液晶表示装置の基板およびその基板の分割方法 | |
| JPH08330594A (ja) | 絶縁体基板の製造方法および半導体装置の製造方法 | |
| JP2003255371A (ja) | 表示装置および該表示装置の断線修復方法 | |
| JP3254362B2 (ja) | アクティブマトリクス基板 | |
| US6496234B1 (en) | Liquid crystal panel having etched test electrodes | |
| JPH02179614A (ja) | アクティブマトリクス基板 | |
| JPS62219662A (ja) | アモルフアスシリコン薄膜トランジスタマトリクスアレイ | |
| JPH0728074A (ja) | 表示装置及びその製造方法 | |
| JPH05313187A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| JP2002031811A (ja) | 表示装置および表示装置の断線修復方法 | |
| JP2000216393A (ja) | 半導体装置の製造方法及び液晶表示装置 | |
| JP2000235196A (ja) | 液晶表示装置の製造方法 | |
| KR19980020235A (ko) | 정전기방지 액정패널의 제조방법 | |
| JP2006053405A (ja) | アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |