JPH11194368A - 液晶表示装置用基板、液晶表示装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 静電気の荷電量に関係なしに静電気から液晶
表示基板を保護することにある。 【解決手段】 画像を表示する多数の画素電極と半導体
素子とを有している透明な絶縁の第１基板と、前記第１
基板上に形成され前記半導体素子と連結された配線と、
隣接した前記配線との間に連結され、前記第１基板から
発生される静電気を消耗させる多数のスパーク誘導回路
とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置用基
板、液晶表示装置及びその製造方法に係り、より詳しく
は液晶表示装置の静電気防止回路及びその製造方法に関
する。

【０００２】

【従来の技術】平板表示装置の一種である液晶表示装置
は、電極が形成されている２枚の基板の間に液晶が注入
されていて、液晶に印加する電圧の強さを調節して光透
過量を調節する。

【０００３】液晶表示装置の薄膜トランジスタ基板に
は、互いに交差してｎ×ｍ行列形態の単位画素を定義す
るｎ個のゲート線とｍ個のデータ線とが形成されてい
る。そして、各画素には表示動作をする画素電極が形成
されており、かかる画素電極は薄膜トランジスタなどの
スイッチング素子を通じてゲート線及びデータ線と連結
されている。このとき、薄膜トランジスタは、ゲート線
を経由して印加される走査信号を通じて、データ線を経
由して伝達される画像信号を制御する。

【０００４】かかる液晶表示装置の製作工程の大部分は
ガラス基板上において行われる。ガラス基板は不導体で
あるため、瞬間的に発生する電荷が基板の下方に分散さ
れず、静電気に非常に弱い。従って、ガラス基板に形成
された絶縁膜やＴＦＴ（薄膜トランジスタ）などが静電
気により損傷し得る。

【０００５】液晶表示装置の製造工程において、ＴＦＴ
基板とカラーフィルタ基板とを接着して液晶表示パネル
を形成した後に発生する静電気は、電圧は非常に高いが
電荷量は非常に低いという特性を有するので、局所的に
基板を劣化させる。また、静電気は主に基板を切断する
時に発生し、大部分はゲート線及びデータ線のパッド部
を通じて流入する。従って、ゲート線及びデータ線のパ
ッドの近くのＴＦＴのチャンネルが静電気により劣化し
やすい。

【０００６】図１に、従来の液晶表示装置における静電
気現象を現す液晶表示パネルの構成図を示している。

【０００７】図１に示すように、液晶表示パネルはＴＦ
Ｔ基板１０とカラーフィルタ基板２０とで形成されてい
る。図１において、ＴＦＴ基板１０の各配線と駆動回路
との接続のためのパッドが形成されたパッド部３０と、
液晶パネルにおいて実際の画像を表示する活性領域４０
を区分して表示している。

【０００８】活性領域４０に部分的に示した線５０は静
電気により劣化したＴＦＴによって不良が現れる画素を
示すものである。これは、パッド部３０から発生する静
電気が活性領域４０に伝達される際にパッド部３０近く
に位置するＴＦＴのチャンネルが劣化し、このために画
像が画素に正確に伝達されないで現れる現象である。

【０００９】このように、チャンネルの劣化が発生した
ＴＦＴを図２に詳細に示す。

【００１０】図２に示すように、ゲート線６０とデータ
線８０とが互いに交差する形態で重畳しており、ゲート
線６０から延長されたゲート電極６１の端部はデータ線
８０から延長されたソース電極８１と重畳しており、ゲ
ート電極６１を基準としてソース電極８１の反対側には
ドレイン電極８２がゲート電極６１の端部と重畳されて
いる。このとき、ゲート電極６１とソース電極８１及び
ドレイン電極８２の間には半導体膜７０が形成されてい
る。

【００１１】このように、半導体膜７０、ソース電極８
１、ドレイン電極８２及びゲート電極６１などで形成さ
れたＴＦＴ内に静電気が流入すると、ソース電極８１と
ドレイン電極８２との間にスパークが発生し、半導体膜
７０のチャンネル領域に損傷９０が発生してＴＦＴの特
性が劣化する。

【００１２】このような静電気による液晶表示装置の不
良を減少させるため、基板の端縁部に位置するショット
バーを用いてすべての金属配線を一つにくくる方法が広
く用いられている。

【００１３】しかしながら、静電気の荷電量が大きい場
合にはショットバーのみでは静電気による被害を完全に
防止することができず、ショットバーを除去した後に発
生する静電気が基板内に流入するのを遮断することがで
きない。

【００１４】また、かかる構造の液晶パネルの製造工程
においては、まずショットバーがある状態でショットバ
ーに試験信号を印加して液晶基板の画面表示検査を行っ
た後、偏光板を取付ける。この後、基板を切断して個々
の液晶基板を分離して液晶物質を注入した後、注入口を
封止する。基板が切断される時にショットバーも切断さ
れる。次に、それぞれのパッド別に直接接触するプロー
ブを用いて互いに異なる試験信号を個々のパッドに印加
する画面表示検査をした後、液晶パネルに駆動回路を取
付ける。

【００１５】

【発明が解決しようとする課題】このように、従来の製
造工程においては、基板が切断される時にショットバー
も除去されるので、基板の切断の際に発生する静電気か
ら基板を保護するのが難しい。また、ショットバーがあ
る状態における簡単な不良検査のみで液晶基板を選別し
て偏光板を取付けるので、不良な液晶基板にも偏光板が
取付けられる確率が高い。かかる不良な液晶パネルがシ
ョットバーの除去後に行われる検査で発見されると、高
価な偏光板も一緒に廃棄しなければならないので、費用
の浪費をもたらし得る。

【００１６】本発明の目的は、静電気の荷電量に関係な
く静電気から液晶表示基板を保護することにある。

【００１７】また、本発明の他の目的は、ショットバー
の除去工程及びそれ以降に静電気が基板に流入するのを
遮断して画素の不良を最小化することにある。

【００１８】さらに、本発明の他の目的は、液晶基板の
製造工程を変更することで工程中に発生する静電気を防
止して製造費用を節減することにある。

【００１９】

【課題を解決するための手段】前記目的を達成するため
に本発明は、ＴＦＴ基板の配線で発生する静電気を消耗
させる多数のスパーク誘導回路と静電気を保存して消滅
させる静電気充電回路ＴＦＴとが基板に形成される。

【００２０】スパーク誘導回路は隣接した二つの配線間
に直列に連結され、それぞれのゲート電極は互いに連結
された多数のＴＦＴとゲート電極とに一端子が連結さ
れ、前記隣接した二つの配線にそれぞれ他端子が連結さ
れたキャパシタからなる。このようなスパーク誘導回路
が隣接した二つの配線間に並列に多数個連結されている
ため、配線で静電気が発生すると、スパーク誘導回路に
あるＴＦＴでスパークがまず起こって、ソース電極及び
ドレイン電極に強い電流が誘導される。この時、サージ
電流はジュール熱に変換されてエネルギーを損失する。
従って、活性領域にあるＴＦＴを静電気から保護するこ
とができる。また、配線で発生した静電気を隣接した配
線に分散させることも可能である。

【００２１】このようなスパーク誘導回路は、各配線と
共通電極との間にＴＦＴとキャパシタとを直列に連結し
た形態に形成することが可能である。

【００２２】配線にゲート電極とドレイン電極とがそれ
ぞれ連結され、ダミー線にソース電極が連結された形態
の薄膜トランジスタ及び配線とドレイン電極との間に形
成されているキャパシタから構成することも可能であ
る。

【００２３】一方、データ線とダミーゲート線との間に
抵抗及びキャパシタを直列に連結し、データ線と隣接し
た他のデータ線とキャパシタとの間には異なる抵抗を連
結して、静電気を分散するための静電気保護素子として
使用することも可能である。

【００２４】静電気充電回路は、ＴＦＴ基板と結合して
液晶基板を形成する対向基板とＴＦＴ基板とを縫合する
シールが取り囲む領域の外側に形成された第１静電気充
電回路と、シールが取り囲む領域の内部に形成された第
２静電気充電回路とに区分される。

【００２５】第１静電気充電回路は、隣接した配線間に
二つのキャパシタが直列に連結された回路であり、この
ような回路が隣接した配線間に並列に多数個接続されて
いる。

【００２６】第２静電気充電回路は、活性領域に流入す
る静電気を最終的に除去するためのものであって、それ
ぞれの配線と共通電極との間に形成されたキャパシタか
らなる。このキャパシタは共通電極に連結された別途の
対向電極板と配線とからなる。配線のうちのゲート線と
対向する対向電極板は、薄膜トランジスタのソース／ド
レイン金属で形成され、配線のうちのデータ線と対向す
る対向電極板はゲート金属で形成される。

【００２７】第１静電気充電回路及び第２静電気充電回
路は配線で発生した静電気をキャパシタに保存して消滅
させることができる。

【００２８】静電気保護のために、追加的にＴＦＴ基板
上に形成された配線をすべて連結するショットバーが基
板の切断線の内側に形成されている。ＴＦＴ基板の切断
線の内側にショットバーが形成されることにより、ＴＦ
Ｔ基板が切断されて多数の液晶パネルに分離されてもシ
ョットバーがそのまま基板上に残るようになる。従っ
て、ショットバーによる静電気防止機能はＴＦＴ基板の
分離後にも維持され続けることが可能である。

【００２９】製造工程中に発生する静電気から液晶表示
装置を保護するためには、まず静電気防止回路、ＴＦＴ
及び配線などを基板に形成し、ショットバーをＴＦＴ基
板の内側に形成した後にＴＦＴ基板を切断する。次に、
個々の液晶パネルを形成し、エッジグラインダでショッ
トバーを除去する。各配線に試験信号を印加して液晶パ
ネルの画像表示検査を行った後、不良のない液晶パネル
に偏光板を取付けて駆動回路を接続させる。

【００３０】このような液晶表示装置の製造方法は、従
来とは異なって基板の切断、液晶注入、注入口の封止工
程をショットバーがある状態で進めるため、工程中に発
生する静電気から液晶パネルを保護することができる。
また、高価な偏光板を画像表示検査を通過した良好な液
晶パネルにのみ取付けるので、費用を節減することがで
きる。

【００３１】また、前述した課題を解決するための本発
明の他の実施例による液晶表示装置においては、画像を
表示する画素の集まりからなる活性領域の外側にゲート
線またはデータ線と交差して多数のダミー画素を定義す
るダミー配線が形成されており、多数のダミー画素には
ダミー配線と連結されているダミーＴＦＴが形成されて
いる。

【００３２】この時、ダミー薄膜トランジスタのチャン
ネルの幅と長さとの比は活性領域の画素に形成されてい
る薄膜トランジスタのチャンネルの幅と長さとの比より
大きいか、一つ以上のダミーＴＦＴがダミー画素に形成
されている。従って、静電気が発生するとダミーＴＦＴ
を通じて静電気が放電される。

【００３３】ここで、ダミー画素にはＴＦＴと連結され
ているダミー画素電極が形成されており、このようなダ
ミー画素は二つの基板のうちの一つの基板に形成されて
いるブラックマトリックスによって覆われる。

【００３４】普通、各工程の開始及び終了の際に多く発
生する静電気は、活性領域の周縁にダミー画素を定義す
るダミーゲート線及びダミーデータ線を通じてまず流入
するため、静電気による特性劣化はダミー画素に形成さ
れているダミーＴＦＴでまず発生するようになる。従っ
て、活性領域に形成されゲート線及びデータ線と連結さ
れているＴＦＴが静電気によって破損するのを防止する
ことができる。また、破損したダミーＴＦＴによって駆
動されるダミー画素は、活性領域の画素のように正常に
駆動されなくてもブラックマトリックスに覆われている
ため、画素の不良として現われない。

【００３５】この時、活性領域外側のダミー画素に静電
気が容易に流入するようにダミーＴＦＴの構造を変更す
ることが好ましい。ここで、ダミーＴＦＴのチャンネル
の幅と広さとの比は、ＴＦＴのチャンネルの幅と広さと
の比より大きいのが好ましく、ダミー画素のダミーＴＦ
Ｔは一つ以上形成することも可能である。

【００３６】または、活性領域の外側に二つの電極と半
導体パターンとからなる静電気放電パターンを置き、静
電気が発生するとトンネルリングが半導体パタン内で起
こってチャンネルが形成され、この時に形成されたチャ
ンネルを通じて静電気が放電されるようにすることがで
きる。 この時、静電気を効果的に放電させるために電
極の端部を尖った形態に形成することが可能であり、半
導体パターンの端部には蓄電器が形成されていることが
好ましい。

【００３７】ここで、多数個の放電パターンが一つの配
線に対して並列に連結されているか、二つの配線に対し
て並列連結されていることが可能である。

【００３８】

【発明の実施の形態】以下、本発明の実施例について図
面に基づいて詳細に説明する。図３は本発明による液晶
表示基板を概略的に示した平面図である。図３に示した
ように透明な絶縁基板１０上に横方向に多数のゲート線
１００が形成されており、ゲート線１００の一端にはゲ
ートパッド１０１が形成されている。また、ゲート線１
００と交差するように縦方向に多数のデータ線２００が
形成されており、データ線２００の一端にはデータパッ
ド２０１が形成されており、データ線２００とゲート線
１００とが交差して定義される画素領域ＰＸ内にはスイ
ッチング素子であるＴＦＴが形成されている。このよう
な多数の画素領域ＰＸからなる領域が、画像が具現され
る活性領域４１となる。

【００３９】ゲート線１００とデータ線２００の端部に
は多数のゲート線１００及び多数のデータ線２００をそ
れぞれ一つにくくるショットバー１０２、２０２が基板
１０の周縁内側に形成されており、このショットバー１
０２、２０２は互いに連結されている。結果的にすべて
のゲート線１００とデータ線２００とが一つに連結され
ているため、ゲートパッド及びデータパッド１０１、２
０１で静電気が発生すると、このショットバー１０２、
２０２を経路として静電気が放電される。

【００４０】一方、発生した静電気が比較的大きい荷電
量を有する場合、ショットバー１０２、２０２が存在し
ても活性領域４１内に静電気が流入し得る。また、ＴＦ
Ｔ基板１０の製造が完了してショットバー１０２、２０
２を切断線１１に沿って除去した後に静電気が発生する
場合、活性領域４１内に静電気が容易に流入する。この
ような静電気をより効果的に放電するために、基板１０
のＡ部分、すなわち、パッド１０１、２０１と活性領域
４１との間に、活性領域の周縁を取囲んでいるガードリ
ングまたはダミーゲート配線１１１及びダミーデータ配
線１１２が電気的に連結されて構成されたダミー配線１
１０と連結されている静電気放電用回路を置く。一方、
切断線１１はショットバー１０２、２０２の外側に位置
することも可能である。

【００４１】図４は、図３のＡ部分を本発明の第１実施
例により拡大して示した平面図であって、便宜上、ＴＦ
Ｔ基板とシール９０のみを示してカラーフィルタ基板は
図示せず、ＴＦＴ基板１０の端縁に沿って形成されたシ
ョットバー１０２を切断するための切断線１１とカラー
フィルタ基板２０の端縁に対応する線２１及び活性領域
を区分する線４１を点線で表している。

【００４２】図４に示したように、切断線１１の内側に
ショットバー１０２が位置し、ショットバー１０２と連
結されているパッド１０１が切断線１１とカラーフィル
タ基板２０の縁端に対応する線２１との間に位置し、パ
ッド１０１から延長された配線１００が活性領域４１の
方に延びている。カラーフィルタ基板２０の縁端に対応
する線２１の内側にはＴＦＴ基板１０とカラーフィルタ
基板２０とを接着するためのシール９０が二つの基板１
０、２０間に形成されており、活性領域４１の外側周縁
に金属のガードリングまたはダミー配線１１０が形成さ
れており、それぞれの配線１００とダミー線１１０との
間に静電気保護用ダイオード１２０、スパーク誘導回
路、静電気充電回路のような静電気保護回路が形成され
ている。

【００４３】まず、図５に示した静電気保護用ダイオー
ドについて説明する。図５に示したように、静電気保護
用ダイオード１２０が活性領域４１の外側で配線１００
に接続されている。

【００４４】ダミー線１１０にＴＦＴのゲート端子及び
ドレイン端子が連結されており、ソース端子は配線１０
０に連結されている形態で第１ダイオードＤ１が形成さ
れており、配線１００にゲート端子及びドレイン端子が
連結されており、ダミー線１１０にソース端子が連結さ
れている形態で第２ダイオードＤ２が形成されている。
すなわち、ダミー線１１０と配線１００との間に第１及
び第２ダイオードＤ１、Ｄ２が逆並列に接続されてい
る。

【００４５】このような静電気保護回路において用いら
れるダイオード１２０は、普通、高抵抗の非晶質シリコ
ンで作られるのに対し、配線１００は低抵抗の物質で作
られる。従って、ダイオード１２０を通じてダミー線１
１０に流れる静電気の量よりも低抵抗である配線１００
に沿って活性領域４１に流入する静電気の量の方が多い
場合も有り得る。従って、このような静電気保護回路だ
けでは荷電量が大きい静電気から液晶表示基板を完全に
保護することが難しい。

【００４６】静電気放電機能はスパーク誘導回路及び静
電気充電回路などによって強化される。

【００４７】図４において前述したスパーク誘導回路Ｓ
Ｔ１３０及び第１静電気充電回路ＦＣ１４０は、シール
９０とパッド１０１との間で配線１００に接続されてお
り、シール９０と活性領域４１との間には第２静電気充
電回路１５０が接続されている。従って、効果的に静電
気を放電させる。しかしながら、このようにスパーク誘
導回路１３０及び静電気充電回路１４０、１５０をシー
ル９０の外側で配線１００と接続させる場合、回路１３
０、１４０、１５０が外側に露出しているため、空気に
よる腐食や衝撃による回路の損傷が起こり得る。

【００４８】図６は、図３のＡ部分を本発明の第２実施
例により拡大して示した平面図であって、静電気防止の
ための回路がシールの内側に位置している。図６に示し
たように、スパーク誘導回路ＳＴ１３０が活性領域４１
とシール９０との間で配線１００に接続されており、静
電気保護用ダイオード１２０は前述の実施例と同様に活
性領域４１の外側で配線１００と接続されている。

【００４９】図示しないが、第１静電気充電回路１４０
及び第２静電気充電回路１５０が、シール９０内側に形
成されることが可能である。

【００５０】スパーク誘導回路ＳＴは、多様な形態で構
成することができ、これを図７乃至図１０を参考にして
第１乃至第４スパーク誘導回路ＳＴ１、ＳＴ２、ＳＴ
３、ＳＴ４に区分して説明する。

【００５１】最初に、第１スパーク誘導回路ＳＴ１を図
７に示す。図７のように、第１スパーク誘導回路ＳＴ１
は、隣接した二つの配線１００間に直列に連結された多
数のＴＦＴとキャパシタＣ１、Ｃ２とからなる。すなわ
ち、二つの配線１００間で多数のＴＦＴのゲート電極は
一つに連結されており、ＴＦＴのソース及びドレイン電
極が隣接したＴＦＴのドレイン電極及びソース電極と連
結されており、ＴＦＴのゲート電極と隣接配線１００と
の間にキャパシタＣ１、Ｃ２がそれぞれ連結されてい
る。このような第１スパーク誘導回路ＳＴ１が並列に隣
接配線１００間に多数個接続されて静電気から基板を保
護する。

【００５２】このような第１スパーク誘導回路ＳＴ１の
動作は具体的に次の通りである。

【００５３】パッド１０１から発生した静電気が第１ス
パーク誘導回路ＳＴ１に流れ込むと、第１スパーク誘導
回路ＳＴ１のＴＦＴでまずスパークが発生して静電気を
消耗させることにより、活性領域にあるＴＦＴを静電気
から保護することができる。一方、配線１００で発生し
た静電気の場合、キャパシタＣ１、Ｃ２に充電されてＴ
ＦＴをターンオンするため、静電気を配線１００全体に
放電することができる。第１スパーク誘導回路ＳＴ１に
おいて直列に連結されたＴＦＴが多数個である場合、配
線１００間を流れる電流が増加するのを効果的に抑制す
ることができる。

【００５４】次に、第２スパーク誘導回路ＳＴ２を図８
に示す。

【００５５】図８のように、第２スパーク誘導回路ＳＴ
２は、ＴＦＴと、ＴＦＴのゲート電極に一端子が連結さ
れているキャパシタとからなる。各ＴＦＴのゲート電極
とドレイン電極は電気的に互いに連結されており、ゲー
ト電極と上部カラーフィルタ基板（図示しない）に形成
されている共通電極間にキャパシタＣ３が形成される。
このような第２スパーク誘導回路ＳＴ２は各配線１００
に多数個連結されている。第２スパーク誘導回路ＳＴ２
は、各画素に形成されたＴＦＴと類似するように形成さ
れ、第１スパーク誘導回路ＳＴ１に比べてキャパシタ値
を容易に増加させることができ、二つ以上の配線から同
時に静電気が流入した場合にもスパークが容易に誘導さ
れ得る。ここでは共通電極を保持容量電極として使用し
たが、共通電極以外に別途の電極を形成することもでき
る。

【００５６】次に、図９に示す第３スパーク誘導回路Ｓ
Ｔ３は、第２スパーク誘導回路ＳＴ２において多数個の
キャパシタＣ３が使用されるのとは異なり、一つのキャ
パシタＣ４の一端子がすべてのＴＦＴに共通に連結され
ている。第３スパーク誘導回路ＳＴ３の機能は第２スパ
ーク誘導回路ＳＴ２の機能と殆ど同じである。ここでも
第２スパーク回路と同様に共通電極を保持電極として使
用したが、別途の共通電極を使用することもできる。こ
のような第１乃至第３スパーク誘導回路ＳＴ１、ＳＴ
２、ＳＴ３は、シール９０の内側に形成されることも可
能である。

【００５７】最後に、第４スパーク誘導回路ＳＴ４を図
１０に示す。

【００５８】図１０に示すように、ダミーゲート線１１
１及びダミーゲート線１１１と電気的に連結されたダミ
ーデータ線１１２などからなるダミー配線またはガード
リングが形成されており、ダミーゲート線１１１上にＴ
ＦＴ素子が形成されている。また、ＴＦＴのソース電極
はデータ線２００に連結されており、ドレイン電極はダ
ミーゲート線１１１に対向してキャパシタＣ５の一電極
と連結されている。

【００５９】このような第４スパーク誘導回路において
は、ダミー配線に静電気の一部が伝達されると、キャパ
シタＣ５に静電気が充電されてＴＦＴがターンオンさ
れ、ダミーゲート線及びデータ線１１１、１１２から発
生した静電気はダミー配線及びデータ配線２００の全体
に分散される。また、データ線２００から発生した静電
気の荷電量が大きい場合には、ＴＦＴにスパークが起こ
ってＴＦＴが破壊されながら静電気が消耗されることも
ある。

【００６０】結局、このようなスパーク誘導回路ＳＴ
１、ＳＴ２、ＳＴ３、ＳＴ４は、すべてＴＦＴを燃やす
ことによって静電気エネルギーをジュール熱に変換す
る。従って、静電気が活性領域の回路に影響を及ぼすこ
となく消滅し得る。

【００６１】次に、第１静電気充電回路ＦＣを図１１に
示す。

【００６２】図１１に示すように、第１静電気充電回路
ＦＣはキャパシタＣ６、Ｃ７が直列に連結された回路で
あり、このような回路が隣接した配線１００間に並列に
多数個接続されている。スパーク誘導回路ＳＴと同様に
第１静電気充電回路ＦＣもシール９０の外側に形成する
こともできる。このような第１静電気充電回路ＦＣは、
配線１００で発生した静電気を保存して消滅させる機能
を有する。

【００６３】シール９０と活性領域４１との間に形成さ
れた第２静電気充電回路を図１２に示す。第２静電気充
電回路は、活性領域４１に流入する静電気を最終的に除
去するためのものであって、図１２に示すように各配線
１００と別途に形成された共通電極Ｖｃｏｍ間にそれぞ
れ連結されたキャパシタＣ８からなっている。このよう
な静電気充電回路も静電気をキャパシタＣ８に保存して
消滅させる機能を有する。

【００６４】次に、図１３乃至図１５を参考にして、図
１０で回路図として示した第４スパーク誘導回路の平面
及び断面構造をより詳しく説明する。

【００６５】図１３は第４スパーク誘導回路の配置図で
あり、図１４は図１３のXIV−XIV′線の断面図である。
図１３及び図１４に示すように、第４スパーク誘導回路
は、複数のダミーゲート線１１１、ゲート絶縁膜３、ダ
ミーゲート線１１１の上部ゲート絶縁膜３上に形成され
ている半導体パターン７００、半導体パターン７００の
両端部とそれぞれ重畳するデータ線２００及び金属パタ
ーン１０３で構成されたＴＦＴパターン、そして金属パ
ターン１０３と連結されてダミーゲート線１１１とは層
間絶縁膜４及びゲート絶縁膜３を間において重畳して保
持容量を形成する透明導電パターン６からなる。また、
このような第４スパーク誘導回路の外側にはダミーデー
タ線１１２が縦方向に形成されており、このダミーデー
タ線１１２はすべてのダミーデータ線１１１と連結パタ
ーン５を通じて連結されている。

【００６６】これをより詳しく説明すると、基板１０上
にダミーゲート線１１１が横方向に形成されており、そ
の上にはゲート絶縁膜３が覆われており、ダミーゲート
線１１１の上部のゲート絶縁膜３上には半導体パターン
７００が形成されている。また、ゲート絶縁膜３上には
半導体パターン７００の一端部と重畳する形態でデータ
線２００が縦方向に形成されており、半導体パターン７
００を基準としてデータ線２００の反対側には半導体パ
ターン７００の他端部と重畳する金属パターン１０３が
形成されており、半導体パターン７００とデータ線２０
０及び金属パターン１０３が接触する面には電気的な接
触特性を向上させるためのオーミック接触層７１０が形
成されている。層間絶縁膜４がデータ線２００及びダミ
ーデータ線１１２及び半導体７００を覆っており、金属
パターン１０３を露出する形態で接触口Ｃ３が層間絶縁
膜４に開いており、層間絶縁膜４上にはダミーゲート線
１１１と重畳するキャパシタ用透明導電パターン６が形
成されており、このパターン６を接触口Ｃ３を通じて金
属パターン１０３と連結している。

【００６７】ここで、ダミーゲート線１１１間の間隔
は、活性領域のゲート線より狭い間隔で配置され、活性
領域以外の部分において配線が広い面積を占めないよう
にする。

【００６８】図１４に示すように、ダミーゲート線１１
２を露出する形態で層間絶縁膜４に開けられた接触口Ｃ
１と、ダミーゲート線１１１を露出する形態で層間絶縁
膜４及びゲート絶縁膜３に開けられた接触口Ｃ２とを通
じてダミーデータ線１１２とダミーゲート線１１１とを
透明連結パターン５が連結している。すなわち、ダミー
データ線１１２とスパーク誘導回路が設けられたダミー
ゲート線１１１とが電気的に連結される。

【００６９】このような薄膜トランジスタ及びキャパシ
タ構造を有するスパーク誘導回路においては、データ線
２００またはダミーデータ線１１２から静電気が流入す
ると、キャパシタ用透明導電パターン７００とダミーゲ
ート線１１１との間に静電気が充電されて消耗する。ま
たは、ダミーデータ線１１２から発生した静電気によっ
てＴＦＴにスパークが起こって、ＴＦＴが燃えることに
より、静電気エネルギーがジュール熱に変換される形態
で静電気が消耗する場合もある。

【００７０】図１５及び図１６は、第４スパーク誘導回
路の他の配置図及び図１５のXVI−XVI′の断面図であっ
て、キャパシタ用透明導電パターン（図１４の図面符号
６）を別途に置かない代わりに金属パタン１０４がダミ
ーゲート線１１１と一定の面積だけ重畳するように延長
されているため、金属パターン１０４とダミーゲート線
１１１との間に充分な保持容量が形成される。

【００７１】静電気が消耗する原理は前述の構造と同一
である。

【００７２】活性領域内に静電気が流入するのを防止す
るために、活性領域内の各画素と類似した構造を有する
ダミー画素を活性領域の外側に置くことも可能である。
このようなダミー画素の構造を図１７に示している。

【００７３】図１７は、本発明による第１静電気放電用
ダミー画素を示す配置図であり、図１８は図１７のXVII
I−XVIII′線の断面図である。図１７及び図１８に示す
ように、第１基板１０上に横方向にゲート線またはダミ
ーゲート線１００が形成されている。この時、ゲート線
またはダミーゲート線１００の一部がダミーゲート電極
となる。

【００７４】ダミーゲート線１００上にはゲート絶縁膜
３が覆われており、ダミーゲート電極となる部分の上部
のゲート絶縁膜３上にはダミー非晶質シリコン層７００
が形成されている。

【００７５】ゲート絶縁膜３上には、縦方向にダミーデ
ータ線１１０が形成されている。ダミーデータ線１１０
とダミーゲート線１００とが交差する領域がダミー画素
ＤＰとなる。ダミー画素ＤＰはゲート線とダミーデータ
線、またはダミーゲート線とデータ線とが交差して定義
されることも可能である。

【００７６】ダミーゲート線１１０の分枝であるダミー
ソース電極１１３がドーピングされた非晶質シリコン層
７００の一端部と重畳しており、ダミーソース電極１１
３の向い側の端部にはダミードレイン電極１１４が重畳
している。ダミーソース及びドレイン電極１１３、１１
４とダミー非晶質シリコン層７００とが接触する面には
ｎ⁺不純物で高濃度にドーピングされた非晶質シリコン
層７１０が形成されている。

【００７７】ダミーソース及びドレイン電極１１３、１
１４の幅ＤＷは半導体層となるダミー非晶質シリコン層
７００に形成されるチャンネルの幅であり、ダミーソー
ス電極１１３とダミードレイン電極１１４との間の距離
ＤＬはチャンネルの長さとなる。ここで、ダミーソース
及びドレイン電極１１３、１１４の幅ＤＷは、表示領域
内の画素領域に形成されているソース及びドレイン電極
の幅とは異なり、ダミーソース電極１１３とダミードレ
イン電極１１４との間の距離ＤＬは、画素領域に形成さ
れているソース及びドレイン電極間の距離とは異なる。
この時、前述したように、静電気がダミー画素に容易に
流入するようにするためには、ダミー画素におけるチャ
ンネルの幅とチャンネル長さとの比が、表示領域内の画
素におけるチャンネル幅とチャンネルの長さとの比より
大きく、二倍以上大きいのが好ましい。

【００７８】ダミーデータ線１１０及びダミー非晶質シ
リコン層７００上には保護膜４が形成されており、この
保護膜４にはダミードレイン電極１１４を露出する接触
孔Ｃ４が形成されている。 保護膜４上には接触孔Ｃ４
を通じてダミードレイン電極１１４と連結されている画
素電極３００がＩＴＯ膜で形成されている。この時、画
素電極３００の一部は隣接するダミーゲート線１００の
一部と重畳している。

【００７９】また、第１基板１０の全面上には保護膜４
を覆う配向膜７が形成されている。

【００８０】一方、第１基板１０と向い合う面の第２基
板１１上にはダミー画素領域ＤＰに開口部を有するブラ
ックマトリックス４００が形成されており、画素領域Ｄ
Ｐには端縁部がブラックマトリックス４００と重畳して
いるカラーフィルタ５００が形成されている。また、カ
ラーフィルタ５００及びブラックマトリックス４００上
には透明導電膜からなる共通電極６００及び配向膜８が
順次に形成されている。

【００８１】このような本発明による液晶表示装置にお
いては、ブラックマトリックス４００が第２基板１１に
形成されているが、第１基板１０に形成することもでき
る。

【００８２】このように、表示領域の外側にダミーゲー
ト線及びダミーデータ線を追加して表示領域に流入する
静電気を防止することも可能である。

【００８３】また、前述のように、ダミー画素のダミー
ＴＦＴは一つ以上形成することもできる。これについて
詳細に説明する。図１９は、本発明による第２静電気放
電用ダミー画素を示す配置図である。図１９に示すよう
に、大部分の構造は図１７の構造と類似しているが、ダ
ミーゲート線１００と連結されているダミーゲート電極
１０１が長く延長されている。また、ダミーデータ線１
１０には三つ、すなわち、多数個のダミーソース電極１
１５、１１６、１１７が連結されており、ダミーソース
電極１１５、１１６、１１７と向い合うダミードレイン
電極１２５、１２６、１２７が接触口Ｃ５、Ｃ６Ｃ７を
通じてそれぞれ一つのダミー画素電極３０１と連結され
ている。

【００８４】この時、第１ダミーソース及びドレイン電
極１１５、１２５の幅ＤＷ１は、第２ダミーソース及び
ドレイン電極１１６、１２６の幅ＤＷ２より小さく、第
２ダミーソース及びドレイン電極１１６、１２６の幅Ｄ
Ｗ２は第３ダミーソース及びドレイン電極１１７、１２
７の幅ＤＷ３より小さい。ここで、ダミーソース電極１
１５、１１６、１１７とダミードレイン電極１２５、１
２６、１２７との間の距離ＤＬはすべて一定であるが、
互いに異なるように形成することも可能である。

【００８５】このように、ダミー薄膜トランジスタの構
造を変更することで発生する静電気をダミー画素に速く
流入するようにすることにより、表示領域に静電気によ
る画素の不良を除去することができる。

【００８６】次に、表示領域内に静電気が流入すること
を防止するための他の放電パターンを説明する。

【００８７】図２０は、本発明による第１静電気放電用
パターンを示す平面図であり、図２１は、図２０のXXI
−XXI′線の断面図であり、図２２は、静電気放電用パ
ターンの端部に形成される蓄電器を示す斜視図である。
基板１０上のゲート絶縁膜３上にデータ線またはダミー
データ線１１０が形成されており、放電用非晶質珪素パ
ターン７０４がゲート絶縁膜３上に形成されている。デ
ータ線またはダミーデータ線１１０からその一部が伸び
ている部分が第１電極パターン１１８となるが、第１電
極パターン１１８は非晶質珪素パターン７０４の一端と
重畳するように形成されており、反対側には第２電極パ
ターン１２８が重畳している。この時、第１及び第２電
極パターン１１８、１２８の端部は尖った形態に形成さ
れており、第１及び第２電極パターン１１８、１２８と
非晶質珪素パターン７０４が接触する部分にはオーミッ
ク接触層であるｎ⁺非晶質珪素パターン７１０が形成さ
れている。ダミーデータ線１１０、第1及び第２電極パ
ターン１１８、１２８の上部には保護膜４が形成されて
おり、保護膜４には第２電極パターン１２８を露出する
接触口Ｃ８が形成されており、保護膜４には第２電極パ
ターン１２８と重畳する蓄電器用ＩＴＯパターン３０２
が形成されている。この蓄電器用ＩＴＯパターン３０２
は、第２電極パターン１２８と接触口Ｃ８を通じて連結
されている。

【００８８】すなわち、放電パターンは、非晶質珪素パ
ターン７０４、静電気を保存するための蓄電器用ＩＴＯ
パターン３０２、そしてこの二つのパターン７０４、３
０２をダミーデータ線１１０と電気的に連結する第１及
び第２電極パターン１１８、１２８を含む。

【００８９】静電気が発生すると、非晶質珪素パターン
７０４にブレークダウンより速くトンネルリングが起こ
り、静電気が第２電極パターン１２８を経て蓄電器用Ｉ
ＴＯパターン３０２に移動する。このように、トンネル
リング効果がブレークダウンより大きい理由は、第１及
び第２電極パターン１１８、１２８の端部が尖った形状
に形成されていて電荷が端部に集中するからである。

【００９０】図２２に示すように、このような放電パタ
ーンのＩＴＯパタン３０２は、上部基板の共通電極６０
０と向い合うように対応し、ＩＴＯパターン３０２と共
通電極６００との間には液晶物質ＬＣが存在するため、
放電パターンの端部分に保持蓄電器Ｃ_STが形成される。
従って、蓄電器用ＩＴＯパターン３０２に移動した静電
気は、この保持蓄電器に保存されるので、活性領域Ａ／
Ａ内のＴＦＴに影響を及ぼさない。

【００９１】図２３は本発明による第２静電気放電用パ
ターンを示した平面図である。第２静電気放電用パター
ンは、前述の第１静電気放電用パターンを基本構造とす
る。但し、二つ以上の放電素子が蓄電器用ＩＴＯパター
ン３０２及びダミーデータ線１１０に並列に連結されて
いることが異なる。

【００９２】図２１及び図２３に示すように、ゲート絶
縁膜３上に第１非晶質珪素パターン７０４及び第１及び
第２電極パターン１１８、１２８からなる第１放電素子
Ｄ１と、第２非晶質珪素パターン７０５及び第３及び第
４電極パターン１１９、１２９とからなる第２放電素子
Ｄ２が形成されている。第１及び第２放電素子はダミー
データ線１１０に並列に連結されている。保護膜４には
第２及び第４電極パターン１２８、１２９を露出する接
触口Ｃ８、Ｃ９が形成されており、この接触口Ｃ８、Ｃ
９を通じて第２及び第４電極パターン１２８、１２９は
蓄電器用ＩＴＯパターン３０２と接触している。

【００９３】前述の第１静電気放電用パターンのよう
に、第１乃至第４電極パターン１１８、１２８、１１
９、１２９の端部は尖った形状に形成されており、第１
及び第３電極パターン１１８、１１９が第２及び第４電
極パターン１２８、１２９と対をなして第１及び第２非
晶質珪素パターン７０４、７０５上に向い合って形成さ
れており、ダミーデータ線１１０に沿って流れる静電気
は尖った部分を通じて容易に蓄電器用ＩＴＯパターン３
０２に放電されて保存される。

【００９４】必要に応じて並列に連結されている放電素
子Ｄ１、Ｄ２の個数を増加させることが可能である。

【００９５】図２４は本発明による第３静電気放電用パ
ターンを示す平面図である。図２４に示すように、第３
実施例による放電パターンは隣接した二つのダミーデー
タ線または二つのデータ線またはダミーデータ線とデー
タ線とに二つ以上の放電素子が並列に連結されている形
態である。

【００９６】図２４に示すように、第２静電気放電用パ
ターンのような構造の第１及び第２放電素子Ｄ１、Ｄ２
の第２及び第４電極パターン１２８、１２９が隣接した
データ線１２０と連結されている。

【００９７】この場合においても、必要に応じて放電素
子の個数を増加させることが可能である。

【００９８】以上で説明した第１乃至第３静電気放電用
パターンにおいては、蓄電器は液晶表示装置用上部及び
下部基板の組立後に形成されるため、基板の組立工程や
液晶注入工程または不良検査過程中に生じる静電気を放
電させるのに適切な構造である。

【００９９】以下、図２５を参考にして第４静電気放電
用パターンによる放電パターンを説明する。

【０１００】図２５は第４静電気放電用パターンを示す
平面図である。図２５に示すように、基板１０上に横方
向にダミー金属線１３０が形成されていることを除くと
第１静電気放電用パターンと同一の構造を有する。この
時、ダミー金属線１３０は接地されており、ゲート絶縁
膜及び保護膜を間において蓄電器用ＩＴＯパターン３０
２と重畳しているため、非晶質珪素パターン７０４内に
トンネルリングが発生して静電気が第１電極パターン１
１８から第２電極パターン１２８及び蓄電器用ＩＴＯパ
ターン３０２内に移動する時、蓄電器用ＩＴＯパターン
３０２とダミー金属線１３０とが蓄電器を形成する。

【０１０１】第４静電気放電用パターンのような構造
は、基板内に配線を形成する過程で他の蓄電器構造が構
築されるため、静電気をさらに効果的に放電することが
できる。

【０１０２】以下、図２１及び図２５及び図２６乃至図
３１を参照して本発明による静電気放電用パターンの製
造方法について説明する。

【０１０３】最初に、図２６に示すように、基板１０上
に金属層を積層してパターニングし、ゲート線及びダミ
ーゲート線１００をそれぞれ表示領域の内側と外側に形
成する。第４静電気放電用パターンの構造である場合に
は、この過程でダミー金属線１３０を表示領域の外側に
ゲート線及びダミーゲート線１００と平行に形成するこ
とができる。

【０１０４】次に、図２７に示すように、窒化珪素また
は酸化珪素でゲート絶縁膜３を積層し、その上に非晶質
珪素及びドーピングされた非晶質珪素を順次に積層した
後にパターニングし、放電用非晶質珪素パターン７０４
及びドーピングされた非晶質珪素層７１０を表示領域の
外側に形成する。

【０１０５】次に、図２８に示すように、金属層を蒸着
してパターニングし、データ線及びダミーデータ線１１
０、第１及び第２電極パターン１１８、１２８などを形
成する。放電素子Ｄを二つ以上形成する場合、多数の対
の電極パターン１１９、１２９がこの過程で形成され
る。次に、外側に露出しているｎ⁺非晶質珪素物質を除
去する。

【０１０６】次に、図２９に示すように、その上に保護
膜４を蒸着し、図３０に示すようにゲート絶縁膜３及び
保護膜４をパターニングして第２及び第４電極パターン
１２８、１２９を露出する接触口Ｃ８、Ｃ９を形成す
る。

【０１０７】次に、図３１に示すように、ＩＴＯ物質を
蒸着してパターニングし、蓄電器用ＩＯＴパターン３０
２を形成する。

【０１０８】次に、図３２を参考にして静電気から基板
を保護する他の形態の静電気保護回路について説明す
る。

【０１０９】図３２は図３のＡ部分に連結されるまた他
の静電気保護回路を示した電気的等価回路図である。図
３２に示すように、データ線２００とダミーゲート配線
１１１との間には第１抵抗Ｒ１とキャパシタＣ１とが直
列に連結されており、キャパシタＣ１と隣接したデータ
線２００は第２抵抗Ｒ２により直列に連結されている。
また、ダミーゲート配線はデータ線２００の外側に形成
されているダミーデータ配線１１２と電気的に連結され
ている。

【０１１０】データ線２００から発生した静電気は抵抗
Ｒ１、Ｒ２を通過しながら瞬間的に分散される。ダミー
データ線１１２から発生した静電気はダミーゲート線１
１１に沿って広がり、データ線２００とダミーゲート線
１１１との間のキャパシタＣ１に保存される。

【０１１１】これについて図３３及び図３４を参考にし
てさらに説明する。

【０１１２】図３３はこのような静電気保護回路パター
ンを示した平面図であり、図３４は図３３のXXXIV−XXX
IV′線の断面図である。

【０１１３】一般に、静電気保護素子は活性領域とパッ
ドとの間の狭い領域に形成されなければならないので、
キャパシタの容量を大きくして静電気容量を最少化する
のに限界があるが、本発明の実施例においては、キャパ
シタを隣接したデータ線にそれぞれ連結する半導体パタ
ーン、すなわち抵抗を利用して静電気の分散能力を向上
させる。

【０１１４】図３３及び図３４に示したように、透明な
絶縁基板１０上に横方向に多数のゲート線（図示しな
い）が形成されており、ゲート線の外側にダミーゲート
配線１１１が横方向に形成されており、ゲート線及びダ
ミーゲート配線１１１はゲート絶縁膜３に覆われてい
る。

【０１１５】ゲート絶縁膜３上にはダミーゲート配線１
１１近くに非晶質珪素などで多数の半導体パターン７０
７、７０８が形成されており、多数のデータ線２００が
形成されている。この時、隣接した二つのデータ線２０
０間に二つのまたはそれ以上の半導体パターン７０７、
７０８が位置する。この半導体パターン７０７のうちの
一つのパターンを第１半導体パターン７０７、他のパタ
ーンを第２半導体パターン７０８とする時、データ線２
００と連結されている第１電極１２及び第１電極１２と
向い合うように対応する第２電極１３が第１半導体パタ
ーン７０７の両端と重畳するように形成されている。ま
た、隣接した他のデータ線２００と連結されている第３
電極１５及び第３電極１５と向い合うように対応する第
４電極１４が第２半導体パターン７０８の両端と重畳す
るように形成されている。第１及び第２電極１２、１３
と第１半導体パターン７０７、第３及び第４電極１５、
１４と第２半導体パターン７０８とが接触する面には接
触特性を向上させるためのオーム接触層７１７が形成さ
れている。

【０１１６】データ線２００の外側には少なくとも一つ
のダミーデータ配線１１２がデータ線２００と平行に形
成されている。

【０１１７】データ線２００、ダミーデータ配線１１２
などは保護膜４に覆われており、保護膜４にはダミーデ
ータ配線１１２、ダミーゲート配線１１１の端部、第２
及び第４電極１３、１４が露出するように接触口Ｃ１、
Ｃ２、Ｃ３、Ｃ４が形成されている。

【０１１８】保護膜４上には、ダミーデータ配線１１２
及びダミーゲート配線１１１と重畳してダミーデータ配
線１１２とダミーゲート配線１１１とを連結する連結パ
ターン５が形成されており、第２電極１３及び第４電極
１４およびダミーゲート配線１１１と重畳して第２及び
第４電極１３、１４とは接触口Ｃ３、Ｃ４を通じて連結
されているキャパシタ用パターン９が形成されている。
連結パターン５及びキャパシタパターン９は透明なＩＴ
Ｏで形成されることも可能である。

【０１１９】前述したように、ダミーゲート線１１１が
ダミーデータ線１１２と連結されているので、ダミーゲ
ート線１１２から発生した静電気はダミーゲート線１１
１に伝達され、互いに重畳するキャパシタパターン９と
ダミーゲート線１１１との間に保存される。また、デー
タ線２００から発生した静電気は第１または第２半導体
パターン７０７、７０８を通過してキャパシタパターン
９の方に伝達されるか、第１及び第２半導体パターン７
０７、７０８自体を破壊する形態でエネルギーを消耗す
る。

【０１２０】図３５は本発明の第４実施例によって図３
のＡ部分に連結される静電気保護回路パターンを示した
平面図であり、図３６は図３５のXXXVI−XXXVI′線の断
面図である。

【０１２１】図３５及び図３６に示すように、第１及び
第２半導体パターン７０７、７０８の下部に第５電極１
０９がそれぞれ形成されていて、第1及び第２半導体パ
ターン７０７、７０８と第５電極１０９との間にまた他
のキャパシタが形成される。それ以外の他の構造は前述
の第３実施例と同一である。

【０１２２】図３７は、本発明の第５実施例によって図
３のＡ部分に連結されている静電気保護回路パターンを
示した平面図であり、ダミーゲート線はデータ線と交差
せずにデータ線を中心にして分けられた多数のパターン
で構成される。

【０１２３】図３７に示すように、ダミーゲート線１１
１の各パターンは二つのデータ線２００間でデータ線２
００に沿って長く形成されており、ダミーゲート線１１
１の各パターンは多数個のキャパシタパターン９と同時
に重畳していて、充分なキャパシタンスを得ることがで
きる。 この場合、ダミーゲート線１１１は電気的にフ
ローティングされた状態である。

【０１２４】以下、図３８及び図３９を参考にして製造
工程中に発生する静電気からの被害を最少化する液晶表
示装置の製造方法について説明する。

【０１２５】図３８は液晶表示装置の概略図であり、図
３９は液晶表示装置の製造方法を示した流れ図である。
図３８及び図３９に示すように、第１段階（ＳＴＥＰ
１）において、透明な絶縁基板１０の一面に多数の配線
１００、前記配線１００の外側に形成されていて、外側
の駆動ＩＣと接触するパッド１０１及び配線１００を一
つにくくるショットバー１０２を形成する。この過程で
前述したダイオード、スパーク誘導回路ＳＴ、静電気充
電回路ＦＣ、放電素子などの静電気用パターンを形成し
てＴＦＴ基板を形成する。また、カラーフィルタ（図示
しない）及び共通電極（図示しない）などを有するカラ
ーフィルタ基板を製作する。

【０１２６】次に、第２段階（ＳＴＥＰ２）において、
ＴＦＴ基板１０及びカラーフィルタ基板１１を切断して
個々の液晶基板を形成し、ＴＦＴ基板１０とカラーフィ
ルタ基板１１を対応させてその間に液晶物質を注入す
る。基板１０、１１を切断する過程及び液晶注入過程で
発生する静電気はショットバー１０２によって分散され
る。

【０１２７】次に、第３段階（ＳＴＥＰ３）において、
液晶物質の注入口を封止してエッジグラインダーでショ
ットバー１０２を除去する。

【０１２８】次に、第４段階（ＳＴＥＰ４）において、
各配線１００に試験信号を印加して液晶基板の不良を検
査する。基板上のそれぞれのパッド１０１別に接触する
プローブを用いて各配線１００別に相異する試験信号を
印加することにより、多様な画素表示検査が行える。こ
の段階で発生する静電気は、スパーク誘導回路ＳＴ及び
静電気充電回路ＦＣ、放電パターンによって消耗する。

【０１２９】不良検査後に、次の段階（ＳＴＥＰ５）に
おいて不良のない液晶基板の外面に偏光板１、２を取付
け、第６段階（ＳＴＥＰ６）において駆動回路を接続す
る。普通、偏光板１、２を接着する過程で静電気が発生
し易いが、スパーク誘導回路ＳＴ及び静電気保護回路Ｆ
Ｃによって静電気が効果的に消耗するので、表示活性領
域内に静電気が流入するのを防止することができる。

【０１３０】このように、液晶表示装置の製造方法は従
来とは異なり、基板の切断、液晶の注入、注入口の封止
工程をショットバー１０２がある状態で進めるため、工
程中に発生する静電気から液晶基板を保護することがで
きる。また、画素表示検査を通過した良好な液晶基板の
みに高価な偏光板１、２を取付けるため、費用を節減す
ることができる。

【０１３１】

【発明の効果】以上のように、本発明による液晶表示装
置においては、表示領域の外側にダミー線を追加し、多
数の静電気放電回路をダミー線に接続し、静電気分散回
路の構造は静電気を放電するのに適当な構造を形成する
ことにより、静電気が表示領域に流入するのを防止する
ことができる。

【０１３２】また、ショットバーの除去後にも静電気分
散回路が存在し、画素表示検査後に高価な偏光板を取付
けるため、静電気による液晶表示装置の損傷を最小化す
るばかりか製造費用を節減することができる。

【図面の簡単な説明】

【図１】静電気が発生した従来の液晶基板を示した平面
図である。

【図２】図１でＴＦＴの部分を拡大した平面図である。

【図３】本発明による液晶表示基板を概略的に示した平
面図である。

【図４】図３のＡ部分を本発明の第１実施例によって拡
大して示した平面図である。

【図５】静電気放電用ダイオード回路を示した電気的な
等価回路図である。

【図６】図３のＡ部分を本発明の第２実施例によって拡
大して示した平面図である。

【図７】図５及び図６の第１スパーク誘導回路を示した
電気的な等価回路図である。

【図８】図５及び図６の第２スパーク誘導回路を示した
電気的な等価回路図である。

【図９】図５及び図６の第３スパーク誘導回路を示した
電気的な等価回路図である。

【図１０】図５及び図６の第４スパーク誘導回路を示し
た電気的な等価回路図である。

【図１１】図５及び図６の第１静電気充電回路を示した
電気的な等価回路図である。

【図１２】図５及び図６の第２静電気充電回路を示した
電気的な等価回路図である。

【図１３】図１０の第４スパーク誘導回路を構成するパ
ターンを示した平面図である。

【図１４】図１３のXIV−XIV′線の断面図である。

【図１５】図１０の第４スパーク誘導回路を構成する他
のパターンを示した平面図である。

【図１６】図１５のXVI−XVI′線の断面図である。

【図１７】本発明による第１静電気放電用ダミー画素を
示した平面図である。

【図１８】図１７のXVIII−XVIII′線の断面図である。

【図１９】本発明による第２静電気放電用ダミー画素を
示した平面図である。

【図２０】本発明による第１静電気放電用パターンを示
した平面図である。

【図２１】図２０のXXI−XXI′線の断面図である。

【図２２】第１静電気放電用パターンの端部に形成され
る畜電器を示した斜視図である。

【図２３】本発明による第２静電気放電用パターンを示
した平面図である。

【図２４】本発明による第３静電気放電用パターンを示
した平面図である。

【図２５】本発明による第４静電気放電用パターンを示
した平面図である。

【図２６】第１乃至第３静電気放電用パターンを形成す
る方法を工程順序に従って示した断面図である。

【図２７】第１乃至第３静電気放電用パターンを形成す
る方法を工程順序に従って示した断面図である。

【図２８】第１乃至第３静電気放電用パターンを形成す
る方法を工程順序に従って示した断面図である。

【図２９】第１乃至第３静電気放電用パターンを形成す
る方法を工程順序に従って示した断面図である。

【図３０】第１乃至第３静電気放電用パターンを形成す
る方法を工程順序に従って示した断面図である。

【図３１】第１乃至第３静電気放電用パターンを形成す
る方法を工程順序に従って示した断面図である。

【図３２】本発明の第３実施例によって図３のＡ部分に
連結される静電気保護回路パターンを示した電気的等価
回路図である。

【図３３】図３２の静電気保護回路パターンを示した平
面図である。

【図３４】図３３のXXXIV−XXXIV′線の断面図である。

【図３５】本発明の第４実施例によって図３のＡ部分に
連結される静電気保護回路パターンを示した平面図であ
る。

【図３６】図３５のXXXVI−XXXVI′線の断面図である。

【図３７】本発明の第５実施例による図３のＡ部分に連
結された静電気保護回路パターンを示した平面図であ
る。

【図３８】薄膜トランジスタ基板とカラーフィルタ基板
が組立てられた状態の液晶表示装置の斜視図である。

【図３９】液晶表示装置の製造方法の流れ図である。

【符号の説明】

３ ゲート絶縁膜 ４ 保護膜 １０ 基板 ４１ 活性領域 １１０、１１２ ダミーデータ線 １１１ ダミーゲート線 １２０ ダイオード １３０ スパーク誘導回路 １４０、１５０ 静電気充電回路 １１８、１２８、１１９、１２９ 第１〜第４電極パ
ターン Ｃ８、Ｃ９ 接触口 ３０２ ＩＴＯパターン ７０４、７０５ 第１及び２非晶質珪素パターン

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 １９９８Ｐ３７９４０ (32)優先日 1998年９月15日 (33)優先権主張国 韓国（ＫＲ） (31)優先権主張番号 １９９８Ｐ４２７０８ (32)優先日 1998年10月13日 (33)優先権主張国 韓国（ＫＲ）

Claims (51)

【特許請求の範囲】
1. 【請求項１】画像を表示する多数の画素電極と半導体素
   子とを有している透明な絶縁第１基板と、 前記第１基板上に形成されて前記半導体素子と連結され
   た配線と、 隣接した前記配線間に連結されて前記第１基板から発生
   する静電気を消耗させる多数のスパーク誘導回路とを含
   む液晶表示装置用基板。
2. 【請求項２】前記スパーク誘導回路は、 前記第１基板と対向する第２基板と前記第１基板とを縫
   合するシールラインの外側に形成された請求項１に記載
   の液晶表示装置用基板。
3. 【請求項３】前記スパーク誘導回路は、 隣接した二つの配線間に直列に連結され、それぞれのゲ
   ート電極が互いに連結された多数の薄膜トランジスタ
   と、 前記ゲート電極に一端子が連結され、前記隣接した二つ
   の配線にそれぞれの他端子が連結された二つのキャパシ
   タとからなる請求項１に記載の液晶表示装置用基板。
4. 【請求項４】前記スパーク誘導回路は、 前記各配線ごとに並列に多数個連結され、それぞれのゲ
   ート電極がそれぞれのソース電極と連結された多数の薄
   膜トランジスタと、 前記薄膜トランジスタのゲート電極と前記画素電極に対
   向する共通電極との間にそれぞれ連結された多数のキャ
   パシタとからなる請求項１に記載の液晶表示装置用基
   板。
5. 【請求項５】前記スパーク誘導回路は、 前記各配線ごとに並列に多数個連結され、すべてのゲー
   ト電極とすべてのソース電極とが一つに連結された多数
   の薄膜トランジスタと、 前記ゲート電極と前記画素電極に対向する共通電極との
   間に連結されたキャパシタとからなる請求項１に記載の
   液晶表示装置用基板。
6. 【請求項６】前記隣接した二つの配線間に連結され、前
   記配線から発生する静電気を保存して消滅させる第１静
   電気充電回路をさらに含む請求項１に記載の液晶表示装
   置用基板。
7. 【請求項７】前記第１静電気充電回路は、直列に連結さ
   れた二つのキャパシタで形成された請求項６に記載の液
   晶表示装置用基板。
8. 【請求項８】前記第１静電気充電回路は、前記隣接した
   二つの配線間に並列に二つ以上連結された請求項７に記
   載の液晶表示装置用基板。
9. 【請求項９】前記第１静電気充電回路は、前記第１基板
   と対向する第２基板と前記第１基板とを縫合するシール
   の外側に形成された請求項７に記載の液晶表示装置用基
   板。
10. 【請求項１０】前記スパーク誘導回路は、 前記第１基板と対向する第２基板と前記第１基板とを縫
    合するシールラインの内側に形成された請求項１に記載
    の液晶表示装置用基板。
11. 【請求項１１】前記シールが取り囲む領域の内側にダミ
    ー配線をさらに含み、 前記スパーク誘導回路は、 前記配線にゲート電極とドレイン電極とがそれぞれ連結
    されており、前記ダミー配線にソース電極が連結されて
    いる薄膜トランジスタと、 前記配線と前記ドレイン電極との間に形成されているキ
    ャパシタとからなる請求項１０に記載の液晶表示装置用
    基板。
12. 【請求項１２】画像を表示する多数の画素電極と半導体
    素子とを有している透明な絶縁第１基板と、 前記第１基板上に形成されて前記半導体素子と連結され
    た配線と、 前記各配線に連結されており、前記配線から発生される
    静電気を保存する静電気充電回路とを含む液晶表示装置
    用基板。
13. 【請求項１３】前記静電気充電回路は、 前記各配線と前記配線に対向する対向電極とからなるキ
    ャパシタで形成される請求項１２に記載の液晶表示装置
    用基板。
14. 【請求項１４】前記配線のうちのゲート線と対向する前
    記対向電極は前記薄膜トランジスタのソース及びドレイ
    ン金属で形成され、 前記配線のうちのデータ線と対向する前記対向電極はゲ
    ート金属で形成された請求項１２に記載の液晶表示装置
    用基板。
15. 【請求項１５】前記静電気充電回路は、前記第１基板と
    対向する第２基板と前記第１基板とを縫合する前記シー
    ルラインの内側に形成された請求項１２に記載の液晶表
    示装置用基板。
16. 【請求項１６】前記配線をすべて連結して前記基板の切
    断線の内側に形成されているショットバーをさらに含む
    請求項１に記載の液晶表示装置用基板。
17. 【請求項１７】基板上に互いに平行に形成された多数の
    ゲート線と、 前記ゲート線とゲート絶縁膜を間において垂直に交差す
    る多数のデータ線と、 多数の前記ゲート線と多数の前記データ線をそれぞれ電
    気的に連結する少なくとも一つのダミーゲート線及びダ
    ミーデータ線と、 前記ダミーゲート線と電気的に連結されたゲート電極及
    び前記ダミーデータ線または前記データ線と電気的に連
    結されたソース電極及びドレイン電極で形成された薄膜
    トランジスタ素子と、 前記ダミーゲート線上部の前記ゲート絶縁膜を間におい
    て前記ドレイン電極と連結されているキャパシタ用電極
    とを含む液晶表示装置用基板。
18. 【請求項１８】前記キャパシタ用電極は、前記ドレイン
    電極上部の前記ゲート絶縁膜に開いてている接触口を通
    じて前記ドレイン電極と連結された透明導電膜で形成さ
    れている請求項１７に記載の液晶表示装置用基板。
19. 【請求項１９】透明な絶縁第１基板上に薄膜トランジス
    タ、画素電極、配線及び静電気分散用回路を含む多数の
    液晶パネル領域を形成する段階と、 前記配線を連結するショットバーを前記液晶パネル領域
    別に形成する段階と、 前記液晶パネル領域を分離する切断線の内側に前記ショ
    ットバーが存在するように前記第１基板上に前記切断線
    を引く段階と、 第２基板を前記第１基板に対応させる段階と、 前記第１基板と前記第２基板とを接着する段階と、 前記第１基板と前記第２基板とを前記切断線に沿って切
    断して多数の液晶パネルに分離する段階と、 前記第１及び第２基板に液晶物質を注入する段階と、 注入口を縫合する段階と、 前記ショットバーを除去する段階と、 前記液晶パネルの不良を検査する段階と、 前記液晶パネルに偏光板を取付ける段階とを含む液晶表
    示装置の製造方法。
20. 【請求項２０】透明な絶縁第１基板上に形成されている
    多数のゲート線と、 前記ゲート線と交差して画素領域を定義する多数のデー
    タ線と、 前記画素領域に形成されている多数の画素電極と、 前記画素領域に形成されており、前記ゲート線、前記デ
    ータ線及び前記画素電極とそれぞれ連結されているゲー
    ト電極、ソース電極及びドレイン電極からなる薄膜トラ
    ンジスタと、 前記画素領域の集合からなる表示領域の外側に形成され
    ており、前記ゲート線と交差して第１ダミー画素領域を
    定義する一つまたはそれ以上のダミーデータ線と、 前記表示領域の外側に形成されており、前記データ線ま
    たは前記ダミーデータ線と交差して第２ダミー画素領域
    を定義する一つまたはそれ以上のダミーゲート線と、 前記ダミー画素領域に形成されているダミー画素電極
    と、 前記ダミー画素領域に形成されて前記ゲート線、前記デ
    ータ線、前記ダミーゲート線または前記ダミーデータ線
    と連結されており、前記薄膜トランジスタチャンネルの
    幅と長さの比より大きい幅と長さの比を有するダミー薄
    膜トランジスタと、 前記第１基板と対向する第２基板とを含む液晶表示装
    置。
21. 【請求項２１】前記第１基板または第２基板のうち、一
    つの基板に形成されているブラックマトリックスをさら
    に含む請求項２０に記載の液晶表示装置。
22. 【請求項２２】前記ダミー画素電極は、前記ブラックマ
    トリックスにより覆われた請求項２１に記載の液晶表示
    装置。
23. 【請求項２３】前記ダミー薄膜トランジスタチャンネル
    の幅と長さの比は、前記薄膜トランジスタチャンネルの
    幅と長さの比より２倍以上大きい請求項２０に記載の液
    晶表示装置。
24. 【請求項２４】透明な絶縁基板上に形成されている多数
    のゲート線と、 前記ゲート線と交差して画素領域を定義する多数のデー
    タ線と、 前記画素領域に形成されている多数の画素電極と、 前記画素領域に形成されており、前記ゲート線、前記デ
    ータ線及び前記画素電極とそれぞれ連結されているゲー
    ト電極、ソース電極及びドレイン電極からなる薄膜トラ
    ンジスタと、 前記画素領域の集合からなる表示領域の外側に形成され
    ており、前記ゲート線と交差して第１ダミー画素領域を
    定義する一つまたはそれ以上のダミーデータ線と、 前記表示領域に形成されており、前記データ線及び前記
    ダミーデータ線と交差してダミー画素領域を定義する一
    つまたはそれ以上のダミーゲート線と、 前記ダミー画素領域に形成されているダミー画素電極
    と、 前記ゲート線、前記データ線、前記ダミーゲート線また
    は前記ダミーデータ線と連結されており、前記ダミー画
    素領域に一つ以上形成されているダミー薄膜トランジス
    タとを含む液晶表示装置。
25. 【請求項２５】前記ダミー薄膜トランジスタチャンネル
    は互いに異なる幅とチャンネル比とを有する請求項２４
    に記載の液晶表示装置。
26. 【請求項２６】前記ダミー薄膜トランジスタは前記ダミ
    ー画素電極と連結されている請求項２５に記載の液晶表
    示装置。
27. 【請求項２７】透明な絶縁基板と、 前記基板上に形成されている多数の配線と、 前記配線に連結されており、半導体パターンを有してい
    る放電パターンとを含み、 静電気はトンネルリング効果により前記半導体パターン
    に形成されるチャンネルを通じて放電する液晶表示装
    置。
28. 【請求項２８】前記半導体パターンの端部に保持蓄電器
    が形成されている請求項２７に記載の液晶表示装置。
29. 【請求項２９】前記配線に前記放電パターンが多数個並
    列に連結されている請求項２８に記載の液晶表示装置。
30. 【請求項３０】隣接した二つの前記配線に前記放電パタ
    ーンが多数個並列に連結されている請求項２８に記載の
    液晶表示装置。
31. 【請求項３１】透明な絶縁基板と、 前記基板上に形成されている絶縁膜と、 前記絶縁膜上に縦方向に形成されている配線と、 前記配線と隣接するように形成されている放電用非晶質
    シリコンパターンと、 前記配線から延長されており、前記非晶質シリコンパタ
    ーンの一端と接触している第１電極と、 前記第１電極の反対側で前記非晶質シリコンパターンの
    端部と接触する第２電極とを含み、 静電気はトンネルリング効果により前記第１電極から前
    記非晶質シリコンパターンを通過して前記第２電極に放
    電される液晶表示装置。
32. 【請求項３２】前記第１及び第２電極の端部が尖るよう
    に形成されている請求項３１に記載の液晶表示装置。
33. 【請求項３３】前記第１及び第２電極の上部に形成され
    ており、前記第２電極を露出させる接触口を有している
    保護膜と、前記保護膜上に形成されており、前記接触口
    を通じて前記第２電極と連結されている蓄電器用ＩＴＯ
    パターンとをさらに含み、前記ＩＴＯパターンは前記基
    板と向い合う対向基板に形成されている共通電極と保持
    蓄電器をなして静電気電荷を保存する請求項３２に記載
    の液晶表示装置。
34. 【請求項３４】前記基板上に横方向に形成されている金
    属線をさらに含み、前記蓄電器用ＩＴＯパターンは前記
    金属線と重畳する請求項３３に記載の液晶表示装置。
35. 【請求項３５】透明な絶縁基板上に第１金属層を積層す
    る段階と、 前記第１金属層をパターニングしてゲート配線を形成す
    る段階と、 ゲート絶縁膜及び非晶質珪素層及びドーピングされた非
    晶質珪素層及び放電用非晶質珪素パターンを形成する段
    階と、 第２金属層を積層する段階と、 前記第２金属層をパターニングしてデータ配線と放電用
    第１及び第２電極を形成する段階とを含む液晶表示装置
    の製造方法。
36. 【請求項３６】前記第１電極は前記データ配線から延長
    されてその端部は尖るように形成され、尖った部分が前
    記放電用非晶質珪素パターンの一端と重畳するように形
    成される請求項３５に記載の液晶表示装置の製造方法。
37. 【請求項３７】前記第２電極の端部は尖るように形成さ
    れ、前記第１電極の反対側の前記非晶質珪素パターンの
    端部と重畳するように形成される請求項３６に記載の液
    晶表示装置の製造方法。
38. 【請求項３８】前記データ配線及び前記第１及び第２電
    極上に保護膜を積層する段階と、前記ゲート絶縁膜及び
    前記保護膜をパターニングして前記第２電極を露出する
    接触口を形成する段階とをさらに含む請求項３７に記載
    の液晶表示装置の製造方法。
39. 【請求項３９】前記保護膜上にＩＴＯ物質を積層する段
    階と、前記ＩＴＯ物質をパターニングして前記接触口を
    通じて前記第２電極と連結される蓄電器用ＩＴＯパター
    ン及び画素電極を形成する段階とをさらに含む請求項３
    ８に記載の液晶表示装置の製造方法。
40. 【請求項４０】前記第１金属層をパターニングして放電
    用ダミー金属線を形成する段階をさらに含む請求項３９
    に記載の液晶表示装置の製造方法。
41. 【請求項４１】多数のゲート線、多数のデータ線及び前
    記ゲート線と前記データ線とが交差して生じる多数の画
    素領域が集まって区切られる活性領域の外側で、前記ゲ
    ート線と平行に形成されている少なくとも一つのダミー
    ゲート線を含む液晶表示装置において、 前記データ線と前記ダミーゲート線との間に直列に連結
    されている第１抵抗及びキャパシタと、 前記キャパシタと連結され、前記データ線と隣接した前
    記データ線と連結されている第２抵抗とを含む液晶表示
    装置。
42. 【請求項４２】前記活性領域の外側で前記データ線と平
    行に形成されている少なくとも一つのダミーデータ線を
    さらに含み、前記ダミーデータ線は前記ダミーゲート線
    と電気的に連結されている請求項４１に記載の液晶表示
    装置。
43. 【請求項４３】基板上に形成されている多数のゲート線
    と、 前記ゲート線の外側に形成されている少なくとも一つの
    ダミーゲート線と、 前記ゲート線及び前記ダミーゲート線を覆っているゲー
    ト絶縁膜と、 前記ゲート絶縁膜上に前記ゲート線及び前記ダミーゲー
    ト線と交差するように形成されている多数のデータ線
    と、 前記データ線と連結されており、前記ゲート絶縁膜上に
    形成されている第１半導体パターンと、 前記データ線の隣接したデータ線と連結されており、前
    記ゲート絶縁膜上に形成されている第２半導体パターン
    と、 前記データ線及び前記第１及び第２半導体パターンを覆
    っている保護膜と、 前記ダミーゲート線と重畳して前記第１及び第２半導体
    パターンと電気的に連結されるように前記保護膜上に形
    成されているキャパシタ用パターンとを含む液晶表示装
    置。
44. 【請求項４４】前記基板上に前記データ線と平行に少な
    くとも一つ形成され、前記ダミーゲート線とは電気的に
    連結されるダミーデータ線をさらに含む請求項４３に記
    載の液晶表示装置。
45. 【請求項４５】前記ダミーゲート線の端部及び前記ダミ
    ーデータ線と重畳するように前記保護膜上に形成されて
    おり、前記保護膜に開いている接触口を通じて前記ダミ
    ーゲート線と前記ダミーデータ線とを連結する連結パタ
    ーンをさらに含む請求項４４に記載の液晶表示装置。
46. 【請求項４６】前記ダミーゲート線は前記データ線を基
    準として分離された多数のパターン形態に形成されてお
    り、前記ダミーゲート線の前記各パターンは前記データ
    線間で多数個の前記キャパシタ用パターンと重畳してい
    る請求項４３に記載の液晶表示装置。
47. 【請求項４７】前記ダミーゲート線のパターンはフロー
    ティングされている請求項４６に記載の液晶表示装置。
48. 【請求項４８】前記ゲート絶縁膜上に形成されており、
    前記第１半導体パターンと前記キャパシタ用パターン及
    び前記第１半導体パターンと前記キャパシタ用パターン
    とをそれぞれ連結する第１及び第２連結パターンをさら
    に含む請求項４３に記載の液晶表示装置。
49. 【請求項４９】前記キャパシタ用パターンはＩＴＯで形
    成されている請求項４８に記載の液晶表示装置。
50. 【請求項５０】前記第１及び第２半導体パターンは非晶
    質珪素で形成されている請求項４３に記載の液晶表示装
    置。
51. 【請求項５１】前記ゲート絶縁膜を間において前記第１
    及び第２半導体パターンの下部の前記基板上にそれぞれ
    形成されている電極パターンをさらに含む請求項４３に
    記載の液晶表示装置。