JPWO2014054483A1 - 半導体装置及び表示装置 - Google Patents
半導体装置及び表示装置 Download PDFInfo
- Publication number
- JPWO2014054483A1 JPWO2014054483A1 JP2014539678A JP2014539678A JPWO2014054483A1 JP WO2014054483 A1 JPWO2014054483 A1 JP WO2014054483A1 JP 2014539678 A JP2014539678 A JP 2014539678A JP 2014539678 A JP2014539678 A JP 2014539678A JP WO2014054483 A1 JPWO2014054483 A1 JP WO2014054483A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- short
- wiring
- film
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 322
- 230000003068 static effect Effects 0.000 claims abstract description 222
- 230000005611 electricity Effects 0.000 claims abstract description 209
- 229910052751 metal Inorganic materials 0.000 claims abstract description 191
- 239000002184 metal Substances 0.000 claims abstract description 191
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 230000006698 induction Effects 0.000 claims abstract description 119
- 230000001681 protective effect Effects 0.000 claims abstract description 86
- 230000000149 penetrating effect Effects 0.000 claims abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 claims description 75
- 239000010408 film Substances 0.000 description 379
- 239000011521 glass Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 21
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 18
- 239000010409 thin film Substances 0.000 description 15
- 230000007547 defect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 13
- 229910052733 gallium Inorganic materials 0.000 description 13
- 229910052738 indium Inorganic materials 0.000 description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 230000002950 deficient Effects 0.000 description 11
- 239000010936 titanium Substances 0.000 description 8
- 230000009471 action Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000002471 indium Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
アレイ基板11bは、第2金属膜38からなる第1電極部29a,29bと、第1ダイオード側開口部29c1,29c2を通して第1電極部29a,29bに接続される第1半導体部29dとを有する第1ダイオード29と、第1金属膜34からなりゲート配線19の端部に形成されるゲート配線側接続部48と、コンタクト部側開口部49aを通してゲート配線側接続部48に接続されるダイオード側接続部50とを有するコンタクト部32と、半導体膜36からなり第2金属膜38を成膜する前の段階で第1ダイオード29とコンタクト部32とのいずれか一方にて発生した静電気を誘引するための静電気誘引部52と、保護膜37からなり静電気誘引部52と平面に視て重畳する位置に貫通して形成される静電気誘引開口部53aを有する誘引部保護部53とを有する静電気保護部51と、を備える。
Description
本発明は、半導体装置及び表示装置に関する。
液晶表示装置に用いられる液晶パネルには、各画素の動作を制御するためのスイッチング素子としてTFTを行列状に多数個設けられている。従来では、TFTに用いられる半導体膜としては、アモルファスシリコンなどのシリコン半導体が用いられるのが一般的であったが、近年では、半導体膜としてより電子移動度が高い酸化物半導体を用いることが提案されている。このような酸化物半導体を用いたTFTをスイッチング素子として用いた液晶表示装置の一例が下記特許文献1に記載されている。
(発明が解決しようとする課題)
酸化物半導体は、電子移動度が高いため、TFTをより小型化することができて液晶パネルにおける開口率の向上を図ることができるのに加えて、TFTが設けられたアレイ基板上に様々な回路部を設けることを可能とする。ところが、アレイ基板上に回路部を形成すると、例えば製造過程において発生した静電気が回路部に印加されることが懸念され、そうなると回路部に不良が発生するおそれがあった。
酸化物半導体は、電子移動度が高いため、TFTをより小型化することができて液晶パネルにおける開口率の向上を図ることができるのに加えて、TFTが設けられたアレイ基板上に様々な回路部を設けることを可能とする。ところが、アレイ基板上に回路部を形成すると、例えば製造過程において発生した静電気が回路部に印加されることが懸念され、そうなると回路部に不良が発生するおそれがあった。
本発明は上記のような事情に基づいて完成されたものであって、静電気に起因する不良の発生を抑制することを目的とする。
(課題を解決するための手段)
本発明の第1の半導体装置は、基板と、前記基板上に形成される第1金属膜と、少なくとも前記第1金属膜上に形成される絶縁膜と、前記絶縁膜上に形成される半導体膜と、少なくとも前記半導体膜上に形成されて前記半導体膜を保護する保護膜と、前記保護膜上に形成される第2金属膜と、前記第2金属膜からなる2つの電極部と、前記保護膜からなり2つの前記電極部と重畳する位置にそれぞれ貫通して形成された2つの半導体機能部側開口部を有する保護部と、前記半導体膜からなり2つの前記半導体機能部側開口部を通して2つの前記電極部にそれぞれ接続される半導体部とを少なくとも有する半導体機能部と、前記第1金属膜からなる信号配線部と、前記第1金属膜からなり前記信号配線部の端部に形成される信号配線側接続部と、前記保護膜及び前記絶縁膜からなり前記信号配線側接続部と重畳する位置に貫通して形成されるコンタクト部側開口部を有する絶縁部と、前記第2金属膜からなり前記半導体機能部が有する2つの前記電極部のいずれか一方に連なるとともに前記コンタクト部側開口部を通して前記信号配線側接続部に接続される半導体機能部側接続部とを少なくとも有するコンタクト部と、前記半導体膜からなり平面に視て前記半導体機能部と前記コンタクト部との間に配されるとともに前記第2金属膜を成膜する前の段階で前記半導体機能部と前記コンタクト部とのいずれか一方にて発生した静電気を誘引するための静電気誘引部と、前記保護膜からなり前記静電気誘引部と平面に視て重畳する位置に貫通して形成される静電気誘引開口部を有する誘引部保護部とを少なくとも有する静電気保護部と、を備える。
本発明の第1の半導体装置は、基板と、前記基板上に形成される第1金属膜と、少なくとも前記第1金属膜上に形成される絶縁膜と、前記絶縁膜上に形成される半導体膜と、少なくとも前記半導体膜上に形成されて前記半導体膜を保護する保護膜と、前記保護膜上に形成される第2金属膜と、前記第2金属膜からなる2つの電極部と、前記保護膜からなり2つの前記電極部と重畳する位置にそれぞれ貫通して形成された2つの半導体機能部側開口部を有する保護部と、前記半導体膜からなり2つの前記半導体機能部側開口部を通して2つの前記電極部にそれぞれ接続される半導体部とを少なくとも有する半導体機能部と、前記第1金属膜からなる信号配線部と、前記第1金属膜からなり前記信号配線部の端部に形成される信号配線側接続部と、前記保護膜及び前記絶縁膜からなり前記信号配線側接続部と重畳する位置に貫通して形成されるコンタクト部側開口部を有する絶縁部と、前記第2金属膜からなり前記半導体機能部が有する2つの前記電極部のいずれか一方に連なるとともに前記コンタクト部側開口部を通して前記信号配線側接続部に接続される半導体機能部側接続部とを少なくとも有するコンタクト部と、前記半導体膜からなり平面に視て前記半導体機能部と前記コンタクト部との間に配されるとともに前記第2金属膜を成膜する前の段階で前記半導体機能部と前記コンタクト部とのいずれか一方にて発生した静電気を誘引するための静電気誘引部と、前記保護膜からなり前記静電気誘引部と平面に視て重畳する位置に貫通して形成される静電気誘引開口部を有する誘引部保護部とを少なくとも有する静電気保護部と、を備える。
このようにすれば、第1金属膜からなる信号配線部は、コンタクト部において端部に形成された信号配線側接続部が第2金属膜からなり半導体機能部が有する電極部のいずれか一方に連なる半導体機能部側接続部に対して絶縁部を貫通するコンタクト部側開口部を通して接続され、それにより半導体機能部側からの信号が信号配線部側に供給されるようになっている。ここで、当該半導体装置の製造過程において、第2金属膜を成膜する前の段階では、半導体機能部において保護膜からなる保護部を貫通する半導体機能部側開口部が形成されているのに対し、コンタクト部において保護膜及び絶縁膜からなる絶縁部を貫通するコンタクト部側開口部が形成されており、半導体機能部側開口部を通して半導体膜からなる半導体部と、コンタクト部側開口部を通して第1金属膜からなる信号配線側接続部とが露出した状態となっている。この状態において、半導体機能部とコンタクト部とのいずれか一方にて静電気が発生すると、その静電気が他方側の半導体機能部または信号配線側接続部に印加されて半導体機能部またはコンタクト部に不良が発生することが懸念される。
その点、半導体膜からなり平面に視て半導体機能部とコンタクト部との間に配される静電気誘引部と、保護膜からなり静電気誘引部と平面に視て重畳する位置に貫通して形成される静電気誘引開口部を有する誘引部保護部とを少なくとも有する静電気保護部が備えられているので、当該半導体装置の製造過程において第2金属膜を成膜する前の段階では、静電気誘引部が誘引部保護部を貫通する静電気誘引開口部を通して露出することになる。従って、第2金属膜を成膜する前の段階で半導体機能部とコンタクト部とのいずれか一方にて静電気が発生した場合でも、その静電気を、他方側に至る途中に存在する静電気誘引開口部を通して静電気誘引部へと誘引することができる。これにより、半導体機能部またはコンタクト部に静電気に起因する不良が発生し難くすることができる。
しかも、静電気誘引部は、半導体機能部の半導体部と同じ半導体膜からなるものとされているから、コンタクト部の信号配線側接続部側にて静電気が発生した場合にその静電気を効果的に誘引することができ、静電気が半導体部に印加されるのをより好適に防ぐことができる。
本発明の第1の半導体装置の実施態様として、次の構成が好ましい。
(1)前記半導体膜は、酸化物半導体からなる。このようにすれば、半導体膜を酸化物半導体とすると、製造過程において第2金属膜を成膜する際にエッチングされ易くなったり、また成膜後においても酸化または還元され易い傾向にあるものの、半導体膜と第2金属膜との間には保護膜が介在しており、半導体膜が保護膜によって保護されるので、第2金属膜を成膜する際にエッチングされ難くなり、また成膜後において半導体膜が酸化または還元され難くなる。
(1)前記半導体膜は、酸化物半導体からなる。このようにすれば、半導体膜を酸化物半導体とすると、製造過程において第2金属膜を成膜する際にエッチングされ易くなったり、また成膜後においても酸化または還元され易い傾向にあるものの、半導体膜と第2金属膜との間には保護膜が介在しており、半導体膜が保護膜によって保護されるので、第2金属膜を成膜する際にエッチングされ難くなり、また成膜後において半導体膜が酸化または還元され難くなる。
(2)前記第1金属膜からなり、平面に視て前記半導体機能部と前記コンタクト部との間に位置し且つ前記静電気誘引部及び前記誘引部保護部と少なくとも一部が重畳する位置に配されることで、前記静電気誘引部に誘引された静電気を逃がすことが可能な静電気逃がし配線部を備える。このようにすれば、半導体機能部とコンタクト部とのいずれか一方にて発生した静電気が静電気誘引部に誘引されると、静電気誘引部から静電気逃がし配線部へと静電気を逃がすことができるので、静電気による不良の発生をより好適に抑制することができる。
(3)前記第2金属膜からなる2つの第2の電極部と、前記保護膜からなり2つの前記第2の電極部と重畳する位置にそれぞれ貫通して形成された2つの第2の半導体機能部側開口部を有する第2の保護部と、前記半導体膜からなり2つの前記第2の半導体機能部側開口部を通して2つの前記第2の電極部にそれぞれ接続される第2の半導体部とを少なくとも有する第2の半導体機能部と、前記第2金属膜からなり2つの前記電極部のうちの一方と2つの前記第2の電極部のうちの一方とを短絡させ且つ前記半導体機能部側接続部に連なる第1短絡配線部と、前記第2金属膜からなり2つの前記電極部のうちの他方と2つの前記第2の電極部のうちの他方とを短絡させる第2短絡配線部と、前記保護膜及び前記絶縁膜からなり前記第2短絡配線部と重畳する位置に貫通して形成される第2短絡配線部側開口部を有する第2の絶縁部と、前記第1金属膜からなり前記静電気逃がし配線部に連なるとともに平面に視て前記第2短絡配線部と少なくとも一部が重畳するよう配されるとともに前記第2短絡配線部側開口部を通して前記第2短絡配線部に接続される静電気逃がし配線側接続部と、を備える。このようにすれば、半導体機能部及び第2の半導体機能部は、一方の電極部と一方の第2の電極部とが第1短絡配線部により短絡されるのに対し、他方の電極部と他方の第2の電極部とが第2短絡配線部により短絡されている。第1短絡配線部は、コンタクト部にて信号配線部に接続された半導体機能部側接続部に連なっているのに対し、第2短絡配線部は、第2の絶縁部に貫通された第2短絡配線部側開口部を通して静電気逃がし配線部に連なる静電気逃がし配線側接続部に接続されている。従って、静電気に起因して静電気逃がし配線部側と信号配線部側との間に大きな電位差が生じた場合には、半導体機能部の半導体部または第2の半導体機能部の第2の半導体部に電流が流されることで、電位差を解消することができる。
(4)前記保護膜及び前記絶縁膜からなり前記第1短絡配線部と重畳する位置に貫通して形成される第1短絡配線部側開口部を有する第3の絶縁部と、前記半導体機能部に備えられるものであって、前記第1金属膜からなり平面に視て2つの前記電極部、前記半導体部及び前記第1短絡配線部の少なくとも一部と重畳するよう配されるとともに前記第1短絡配線部側開口部を通して前記第1短絡配線部に接続されるゲート電極部と、前記第2の半導体機能部に備えられるものであって、前記第1金属膜からなり平面に視て2つの前記第2の電極部及び前記第2の半導体部と重畳するよう配されるとともに前記静電気逃がし配線側接続部に連なる第2のゲート電極部と、を備える。このようにすれば、ゲート電極部は、第1短絡配線部によって一方の電極部及び一方の第2の電極部に短絡されるのに対し、第2のゲート電極部は、静電気逃がし配線側接続部及び第2短絡配線部によって他方の電極部及び他方の第2の電極部に短絡されている。従って、半導体機能部及び第2の半導体機能部は、それぞれトランジスタ型のダイオードを構成していると言え、その閾値電圧を、例えば信号配線部に伝送される信号に係る電圧値よりも高いものの、静電気が発生した際に印加される電圧値よりも低くすることで、静電気が発生した場合にのみその静電気を静電気逃がし配線部に逃がすことができる。しかも、第2のゲート電極部が静電気逃がし配線側接続部に直接的に連なる構成とされているので、仮に第2のゲート電極部が静電気逃がし配線側接続部に対して第2短絡配線部を介して接続される構成とした場合に比べると、異なる金属膜間を接続するコンタクト部位が少なく済むので、当該コンタクト部位に接続不良が生じる可能性を低くすることができる。
(5)前記保護膜及び前記絶縁膜からなり前記第1短絡配線部と重畳する位置に貫通して形成される第1短絡配線部側開口部を有する第3の絶縁部と、前記半導体機能部に備えられるものであって、前記第1金属膜からなり平面に視て2つの前記電極部、前記半導体部及び前記第1短絡配線部と重畳するよう配されるとともに前記第1短絡配線部側開口部を通して前記第1短絡配線部に接続されるゲート電極部と、前記保護膜及び前記絶縁膜からなり前記第2短絡配線部と重畳する位置に貫通して形成される第2の第2短絡配線部側開口部を有する第4の絶縁部と、前記第2の半導体機能部に備えられるものであって、前記第1金属膜からなり平面に視て2つの前記第2の電極部、前記第2の半導体部及び前記第2短絡配線部と重畳するよう配されるとともに前記第2の第2短絡配線部側開口部を通して前記第2短絡配線部に接続される第2のゲート電極部と、を備える。このようにすれば、ゲート電極部は、第1短絡配線部によって一方の電極部及び一方の第2の電極部に短絡されるのに対し、第2のゲート電極部は、第2短絡配線部によって他方の電極部及び他方の第2の電極部に短絡されている。従って、半導体機能部及び第2の半導体機能部は、それぞれトランジスタ型のダイオードを構成していると言え、その閾値電圧を、例えば信号配線部に伝送される信号に係る電圧値よりも高いものの、静電気が発生した際に印加される電圧値よりも低くすることで、静電気が発生した場合にのみその静電気を静電気逃がし配線部に逃がすことができる。しかも、第2のゲート電極部が静電気逃がし配線側接続部に対して第2短絡配線部を介して間接的に接続されているので、仮に第2のゲート電極部が静電気逃がし配線側接続部に直接的に連なる構成とした場合に比べると、第2金属膜を成膜する前の段階において静電気が静電気誘引部に誘引されたときに、誘引された静電気に起因して半導体機能部及び第2の半導体機能部に不良が生じ難くなる。
(6)前記第2金属膜からなる2つの第2の電極部と、前記保護膜からなり2つの前記第2の電極部と重畳する位置にそれぞれ貫通して形成された2つの第2の半導体機能部側開口部を有する第2の保護部と、前記半導体膜からなり2つの前記第2の半導体機能部側開口部を通して2つの前記第2の電極部にそれぞれ接続される第2の半導体部とを少なくとも有するとともに、2つの前記第2の電極部の並び方向を第1方向としたとき、前記基板の板面に沿い且つ前記第1方向と直交する第2方向について前記半導体機能部に対して並んで配される第2の半導体機能部と、前記第2金属膜からなり2つの前記電極部のうちの一方と2つの前記第2の電極部のうちの一方とを短絡させ且つ前記半導体機能部側接続部に連なる第1短絡配線部と、前記第2金属膜からなり2つの前記電極部のうちの他方と2つの前記第2の電極部のうちの他方とを短絡させる第2短絡配線部と、を備えており、前記半導体機能部、前記第2の半導体機能部、前記コンタクト部、前記信号配線部、前記静電気保護部、前記第1短絡配線部、及び前記第2短絡配線部が前記第2方向に沿って複数組並んで配されており、前記第2短絡配線部は、前記第2方向について隣り合う組を構成する前記第1短絡配線部に対して短絡されている。このようにすれば、半導体機能部及び第2の半導体機能部は、一方の電極部と一方の第2の電極部とが第1短絡配線部により短絡されるのに対し、他方の電極部と他方の第2の電極部とが第2短絡配線部により短絡されている。第1短絡配線部は、信号配線部に接続された半導体機能部側接続部に連なっているのに対し、第2短絡配線部は、第2方向について隣り合う組を構成する第1短絡配線部に対して短絡されている。従って、静電気が信号配線部に印加された場合には、その静電気を、第2短絡配線部及び隣り合う組を構成する第1短絡配線部を介して接続された隣り合う組を構成する信号配線部へと逃がすことができるので、静電気に伴う不良の発生を抑制することができる。しかも、第2短絡配線部は、静電気逃がし配線側接続部とは接続されない構成とされているので、仮に第2短絡配線部が静電気逃がし配線側接続部に接続される構成とした場合に比べると、第2金属膜を成膜する前の段階において静電気が静電気誘引部に誘引されたときに、誘引された静電気に起因して半導体機能部及び第2の半導体機能部に不良が生じ難くなる。
(7)前記コンタクト部を構成する前記信号配線側接続部と、前記静電気逃がし配線部とにおける対向部位には、互いに接近するよう突出する第2の静電気誘引部がそれぞれ形成されている。このようにすれば、第2金属膜を成膜する前の段階で半導体機能部とコンタクト部とのいずれか一方にて静電気が発生した場合でも、その静電気を、他方側に至る途中に存在する第2の静電気誘引部へと誘引することができる。これにより、半導体機能部またはコンタクト部に静電気に起因する不良が一層発生し難くすることができる。
(8)前記静電気逃がし配線部に形成された前記第2の静電気誘引部は、前記静電気誘引部に対して隣接する位置に配されている。このようにすれば、静電気逃がし配線部に形成された第2の静電気誘引部が静電気誘引部に対して隣接する位置に配されているので、仮に両者が互いに隣接せずに離れた配置とされた場合に比べると、第2金属膜を成膜する前の段階で発生した静電気を静電気誘引部と第2の静電気誘引部とのいずれかにより好適に誘引することができる。
(9)前記静電気保護部には、前記静電気誘引開口部が、前記基板の板面に沿い且つ2つの前記第2の静電気誘引部の並び方向と直交する方向に沿って複数、前記第2の静電気誘引部を跨ぐよう並んで配されている。このようにすれば、静電気誘引開口部は、基板の板面に沿い且つ2つの第2の静電気誘引部の並び方向と直交する方向に沿って複数が第2の静電気誘引部を跨ぐよう並んで配されているから、第2金属膜を成膜する前の段階で発生した静電気を静電気誘引部と第2の静電気誘引部とのいずれかに一層好適に誘引することができる。
(10)前記静電気保護部には、前記第2金属膜からなり平面に視て前記静電気誘引部と重畳するよう配されるとともに前記静電気誘引開口部を通して前記静電気誘引部に接続される誘引部接続部が備えられる。このようにすれば、誘引部接続部は、静電気誘引開口部を通して半導体膜からなる静電気誘引部に接続されているので、電極部が半導体機能部側開口部を通して半導体膜からなる半導体部に接続される半導体機能部と同様の接続構造を持っていると言える。従って、仮に誘電部接続部を除去した場合には、当該半導体装置の製造過程において、第2金属膜を成膜する際に半導体膜からなる静電気誘引部がエッチングされ易くなるのに比べると、そのような問題を生じ難くすることができる。
本発明の第2の半導体装置は、基板と、前記基板上に形成される第1金属膜と、少なくとも前記第1金属膜上に形成される絶縁膜と、前記絶縁膜上に形成される半導体膜と、少なくとも前記半導体膜上に形成されて前記半導体膜を保護する保護膜と、前記保護膜上に形成される第2金属膜と、前記第2金属膜からなる2つの電極部と、前記保護膜からなり2つの前記電極部と重畳する位置にそれぞれ貫通して形成された2つの半導体機能部側開口部を有する保護部と、前記半導体膜からなり2つの前記半導体機能部側開口部を通して2つの前記電極部にそれぞれ接続される半導体部とを少なくとも有する半導体機能部と、前記第1金属膜からなる信号配線部と、前記第1金属膜からなり前記信号配線部の端部に形成される信号配線側接続部と、前記保護膜及び前記絶縁膜からなり前記信号配線側接続部と重畳する位置に貫通して形成されるコンタクト部側開口部を有する絶縁部と、前記第2金属膜からなり前記半導体機能部が有する2つの前記電極部のいずれか一方に連なるとともに前記コンタクト部側開口部を通して前記信号配線側接続部に接続される半導体機能部側接続部とを少なくとも有するコンタクト部と、前記第1金属膜からなり平面に視て前記半導体機能部と前記コンタクト部との間に配されるとともに前記第2金属膜を成膜する前の段階で前記半導体機能部と前記コンタクト部とのいずれか一方にて発生した静電気を誘引するための静電気誘引部と、前記保護膜及び前記絶縁膜からなり前記静電気誘引部と平面に視て重畳する位置に貫通して形成される静電気誘引開口部を有する誘引部保護部とを少なくとも有する静電気保護部と、を備える半導体装置。
このようにすれば、第1金属膜からなる信号配線部は、コンタクト部において端部に形成された信号配線側接続部が第2金属膜からなり半導体機能部が有する電極部のいずれか一方に連なる半導体機能部側接続部に対して絶縁部を貫通するコンタクト部側開口部を通して接続され、それにより半導体機能部側からの信号が信号配線部側に供給されるようになっている。ここで、当該半導体装置の製造過程において、第2金属膜を成膜する前の段階では、半導体機能部において保護膜からなる保護部を貫通する半導体機能部側開口部が形成されているのに対し、コンタクト部において保護膜及び絶縁膜からなる絶縁部を貫通するコンタクト部側開口部が形成されており、半導体機能部側開口部を通して半導体膜からなる半導体部と、コンタクト部側開口部を通して第1金属膜からなる信号配線側接続部とが露出した状態となっている。この状態において、半導体機能部とコンタクト部とのいずれか一方にて静電気が発生すると、その静電気が他方側の半導体機能部または信号配線側接続部に印加されて半導体機能部またはコンタクト部に不良が発生することが懸念される。
その点、第1金属膜からなり平面に視て半導体機能部とコンタクト部との間に配される静電気誘引部と、保護膜及び絶縁膜からなり静電気誘引部と平面に視て重畳する位置に貫通して形成される静電気誘引開口部を有する誘引部保護部とを少なくとも有する静電気保護部が備えられているので、当該半導体装置の製造過程において第2金属膜を成膜する前の段階では、静電気誘引部が誘引部保護部を貫通する静電気誘引開口部を通して露出することになる。従って、第2金属膜を成膜する前の段階で半導体機能部とコンタクト部とのいずれか一方にて静電気が発生した場合でも、その静電気を、他方側に至る途中に存在する静電気誘引開口部を通して静電気誘引部へと誘引することができる。これにより、半導体機能部またはコンタクト部に静電気に起因する不良が発生し難くすることができる。
しかも、静電気誘引部は、コンタクト部の信号配線側接続部と同じ第1金属膜からなるものとされているから、半導体機能部の半導体部側にて静電気が発生した場合にその静電気を効果的に誘引することができ、静電気が信号配線側接続部に印加されるのをより好適に防ぐことができる。
次に、上記課題を解決するために、本発明の表示装置は、上記した半導体装置と、前記半導体装置と対向するように配置された対向基板と、前記半導体装置と前記対向基板との間に配置された液晶層と、前記半導体装置に設けられるとともに前記信号配線部に接続されたスイッチング素子とを備える。
このような表示装置によると、上記した半導体装置が静電気に起因する不良の発生を抑制されたものであるから、動作信頼性などに優れる。
(発明の効果)
本発明によれば、静電気に起因する不良の発生を抑制することができる。
本発明によれば、静電気に起因する不良の発生を抑制することができる。
<実施形態1>
本発明の実施形態1を図1から図18によって説明する。本実施形態では、液晶表示装置10について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、上下方向については、図2などを基準とし、且つ同図上側を表側とするとともに同図下側を裏側とする。
本発明の実施形態1を図1から図18によって説明する。本実施形態では、液晶表示装置10について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、上下方向については、図2などを基準とし、且つ同図上側を表側とするとともに同図下側を裏側とする。
液晶表示装置10は、図1及び図2に示すように、画像を表示可能な表示部AA及び表示部AA外の非表示部NAAを有する液晶パネル(表示装置)11と、液晶パネル11を駆動するドライバ(パネル駆動部)21と、ドライバ21に対して各種入力信号を外部から供給する制御回路基板(外部の信号供給源)12と、液晶パネル11と外部の制御回路基板12とを電気的に接続するフレキシブル基板(外部接続部品)13と、液晶パネル11に光を供給する外部光源であるバックライト装置(照明装置)14とを備える。また、液晶表示装置10は、相互に組み付けた液晶パネル11及びバックライト装置14を収容・保持するための表裏一対の外装部材15,16をも備えており、このうち表側の外装部材15には、液晶パネル11の表示部AAに表示された画像を外部から視認させるための開口部15aが形成されている。本実施形態に係る液晶表示装置10は、携帯型情報端末(電子ブックやPDAなどを含む)、携帯電話(スマートフォンなどを含む)、ノートパソコン(タブレット型ノートパソコンなどを含む)、デジタルフォトフレーム、携帯型ゲーム機、電子インクペーパなどの各種電子機器(図示せず)に用いられるものである。このため、液晶表示装置10を構成する液晶パネル11の画面サイズは、数インチ〜10数インチ程度とされ、一般的には小型または中小型に分類される大きさとされている。
先にバックライト装置14について簡単に説明する。バックライト装置14は、図2に示すように、表側(液晶パネル11側)に向けて開口した略箱形をなすシャーシ14aと、シャーシ14a内に配された図示しない光源(例えば冷陰極管、LED、有機ELなど)と、シャーシ14aの開口部を覆う形で配される図示しない光学部材とを備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。
続いて、液晶パネル11について説明する。液晶パネル11は、図1に示すように、全体として縦長な方形状(矩形状)をなしており、その長辺方向における一方の端部側(図1に示す上側)に片寄った位置に表示部(アクティブエリア)AAが配されるとともに、長辺方向における他方の端部側(図1に示す下側)に片寄った位置にドライバ21及びフレキシブル基板13がそれぞれ取り付けられている。この液晶パネル11において表示部AA外の領域が、画像が表示されない非表示部(ノンアクティブエリア)NAAとされ、この非表示部NAAは、表示部AAを取り囲む略枠状の領域(後述するCF基板11aにおける額縁部分)と、長辺方向の他方の端部側に確保された領域(後述するアレイ基板11bのうちCF基板11aとは重畳せずに露出する部分)とからなり、このうちの長辺方向の他方の端部側に確保された領域にドライバ21及びフレキシブル基板13の実装領域(取付領域)が含まれている。液晶パネル11における短辺方向が各図面のX軸方向と一致し、長辺方向が各図面のY軸方向と一致している。なお、図1では、CF基板11aよりも一回り小さな枠状の一点鎖線が表示部AAの外形を表しており、当該実線よりも外側の領域が非表示部NAAとなっている。
続いて、液晶パネル11に接続される部材について説明する。制御回路基板12は、図1及び図2に示すように、バックライト装置14におけるシャーシ14aの裏面(液晶パネル11側とは反対側の外面)にネジなどにより取り付けられている。この制御回路基板12は、紙フェノールないしはガラスエポキシ樹脂製の基板上に、ドライバ21に各種入力信号を供給するための電子部品が実装されるとともに、図示しない所定のパターンの配線(導電路)が配索形成されている。この制御回路基板12には、フレキシブル基板13の一方の端部(一端側)が図示しないACF(Anisotropic Conductive Film)を介して電気的に且つ機械的に接続されている。
フレキシブル基板(FPC基板)13は、図2に示すように、絶縁性及び可撓性を有する合成樹脂材料(例えばポリイミド系樹脂等)からなる基材を備え、その基材上に多数本の配線パターン(図示せず)を有しており、長さ方向についての一方の端部が既述した通りシャーシ14aの裏面側に配された制御回路基板12に接続されるのに対し、他方の端部(他端側)が液晶パネル11におけるアレイ基板11bに接続されているため、液晶表示装置10内では断面形状が略U型となるよう折り返し状に屈曲されている。フレキシブル基板13における長さ方向についての両端部においては、配線パターンが外部に露出して端子部(図示せず)を構成しており、これらの端子部がそれぞれ制御回路基板12及び液晶パネル11に対して電気的に接続されている。これにより、制御回路基板12側から供給される入力信号を液晶パネル11側に伝送することが可能とされている。
ドライバ21は、図1に示すように、内部に駆動回路を有するLSIチップからなるものとされ、信号供給源である制御回路基板12から供給される信号に基づいて作動することで、信号供給源である制御回路基板12から供給される入力信号を処理して出力信号を生成し、その出力信号を液晶パネル11の表示部AAへ向けて出力するものとされる。このドライバ21は、平面に視て横長の方形状をなす(液晶パネル11の短辺に沿って長手状をなす)とともに、液晶パネル11(後述するアレイ基板11b)の非表示部NAAに対して直接実装され、つまりCOG(Chip On Glass)実装されている。なお、ドライバ21の長辺方向がX軸方向(液晶パネル11の短辺方向)と一致し、同短辺方向がY軸方向(液晶パネル11の長辺方向)と一致している。
改めて液晶パネル11について説明する。液晶パネル11は、図3に示すように、一対の基板11a,11bと、両基板11a,11b間に介在し、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層11cとを備え、両基板11a,11bが液晶層11cの厚さ分のギャップを維持した状態で図示しないシール剤によって貼り合わせられている。本実施形態に係る液晶パネル11は、動作モードがIPS(In-Plane Switching)モードをさらに改良したFFS(Fringe Field Switching)モードであり、一対の基板11a,11bのうちのアレイ基板11b側に後述する画素電極18及び共通電極22を共に形成し、且つこれら画素電極18と共通電極22とを異なる層に配してなるものである。一対の基板11a,11bのうち表側(正面側)がCF基板(対向基板)11aとされ、裏側(背面側)がアレイ基板(半導体装置)11bとされる。これらCF基板11a及びアレイ基板11bは、ほぼ透明な(高い透光性を有する)ガラス基板GSを備えており、当該ガラス基板GS上に各種の膜を積層形成してなるものとされる。このうち、CF基板11aは、図1及び図2に示すように、短辺寸法がアレイ基板11bと概ね同等であるものの、長辺寸法がアレイ基板11bよりも小さなものとされるとともに、アレイ基板11bに対して長辺方向についての一方(図1に示す上側)の端部を揃えた状態で貼り合わせられている。従って、アレイ基板11bのうち長辺方向についての他方(図1に示す下側)の端部は、所定範囲にわたってCF基板11aが重なり合うことがなく、表裏両板面が外部に露出した状態とされており、ここにドライバ21及びフレキシブル基板13の実装領域が確保されている。なお、両基板11a,11bの内面側には、液晶層11cに含まれる液晶分子を配向させるための配向膜11d,11eがそれぞれ形成されている。また、両基板11a,11bの外面側には、それぞれ偏光板11f,11gが貼り付けられている。
まず、アレイ基板11bの内面側(液晶層11c側、CF基板11aとの対向面側)に既知のフォトリソグラフィ法によって積層形成された各種の膜について説明する。アレイ基板11bには、図4に示すように、下層(ガラス基板GS)側から順に第1金属膜(ゲート金属膜)34、ゲート絶縁膜(絶縁膜)35、半導体膜36、保護膜37、第2金属膜(ソース金属膜)38、第1層間絶縁膜39、有機絶縁膜40、第1透明電極膜23、第2層間絶縁膜41、第2透明電極膜24が積層形成されている。
第1金属膜34は、チタン(Ti)及び銅(Cu)の積層膜により形成されている。この第1金属膜34は、表示部AAにおいては後述するゲート配線19やTFT17のゲート電極17aなど構成するのに対し、非表示部NAAにおいては後述する共通配線25、ゲート配線19の端部(ゲート配線側接続部48)、静電気保護回路部26が有するダイオード29,30の一部(ゲート電極部29e,30e)などを構成している。ゲート絶縁膜35は、窒化シリコン(SiNx)からなる下層側ゲート絶縁膜35aと、酸化シリコン(SiO2)からなる上層側ゲート絶縁膜35bとの積層膜により形成されている。半導体膜36は、酸化物半導体の一種であるインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜からなるものとされる。半導体膜36をなすインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜は、非晶質または結晶質とされている。この半導体膜36は、表示部AAにおいては後述するTFT17のチャネル部17dなどを構成するのに対し、非表示部NAAにおいては後述する静電気保護回路部26が有するダイオード29,30の一部(半導体部29d,30d)などを構成している。保護膜37は、酸化シリコン(SiO2)からなるものとされている。
第2金属膜38は、チタン(Ti)及び銅(Cu)の積層膜により形成されている。この第2金属膜38は、表示部AAにおいては後述するソース配線20やTFT17のソース電極17b及びドレイン電極17cを構成するのに対し、非表示部NAAにおいては後述する第1短絡配線部31、第2短絡配線部33、静電気保護回路部26が有するダイオード29,30の一部(電極部29a,30a,29b,30b)などを構成している。第1層間絶縁膜39は、酸化シリコン(SiO2)からなるものとされている。有機絶縁膜40は、有機材料であるアクリル樹脂(例えばポリメタクリル酸メチル樹脂(PMMA))やポリイミド樹脂からなる。第1透明電極膜23及び第2透明電極膜24は、ITO(Indium Tin Oxide)或いはZnO(Zinc Oxide)といった透明電極材料からなる。第2層間絶縁膜41は、窒化シリコン(SiNx)からなる。上記した各膜のうち、第1透明電極膜23及び第2透明電極膜24は、アレイ基板11bの表示部AAにのみ形成され、非表示部NAAには形成されていないのに対し、ゲート絶縁膜35、保護膜37、第1層間絶縁膜39、有機絶縁膜40及び第2層間絶縁膜41といった絶縁材料からなる膜については、アレイ基板11bのほぼ全面にわたるベタ状のパターンとして形成されている。また、第1金属膜34、半導体膜36及び第2金属膜38は、アレイ基板11bの表示部AA及び非表示部NAAの双方に所定のパターンでもって形成されている。
続いて、アレイ基板11bにおける表示部AA内に存在する構成について順次に詳しく説明する。アレイ基板11bの表示部AAには、図3に示すように、スイッチング素子であるTFT(Thin Film Transistor)17及び画素電極18が多数個ずつマトリクス状に並んで設けられるとともに、これらTFT17及び画素電極18の周りには、格子状をなすゲート配線(信号配線部、行制御線、走査線)19及びソース配線(列制御線、データ線)20が取り囲むようにして配設されている。言い換えると、格子状をなすゲート配線19及びソース配線20の交差部に、TFT17及び画素電極18が行列状に並列配置されている。ゲート配線19は、第1金属膜34からなるのに対し、ソース配線20は、第2金属膜38からなり、相互の交差部位間にはゲート絶縁膜35及び保護膜37が介在する形で配されている。ゲート配線19とソース配線20とが、図4に示すように、それぞれTFT17のゲート電極17aとソース電極17bとに接続され、画素電極18がTFT17のドレイン電極17cに接続されている。このTFT17は、ソース電極17bとドレイン電極17cとを架け渡して両電極17b,17c間での電子の移動を可能とする半導体膜36からなるチャネル部17dを有する。ここで、チャネル部17dをなす半導体膜36は、インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜であり、このインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜は、電子移動度がアモルファスシリコン薄膜などに比べると、例えば20倍〜50倍程度と高くなっているので、TFT17を容易に小型化して画素電極18の透過光量を極大化することができ、もって高精細化及び低消費電力化などを図る上で好適とされる。このようなインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜を有するTFT17は、ゲート電極17aが最下層に配され、その上層側にゲート絶縁膜35を介してチャネル部17dが積層されてなる、逆スタガ型とされており、一般的なアモルファスシリコン薄膜を有するTFTと同様の積層構造とされる。その一方、インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜は、酸化物であるために酸化または還元され易く、さらにはソース電極17b及びドレイン電極17cを形成する際に行われるエッチング処理によってエッチングされ易い、といった性質を有している。そこで、本実施形態に係るTFT17は、半導体膜36(インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜)からなるチャネル部17dと、ソース電極17b及びドレイン電極17cとの間に酸化シリコン(SiO2)からなる保護膜37を備えており、それによりチャネル部17dが酸化または還元されて電気的特性が変化するのを抑制することができるとともに、ソース電極17b及びドレイン電極17cを形成する際にエッチングされ難くすることができる。なお、保護膜37のうちソース電極17b及びドレイン電極17cと平面視重畳する位置には、開口部が形成されており、この開口部を通してソース電極17b及びドレイン電極17cがチャネル部17dに接続されている。
画素電極18は、第2透明電極膜24からなり、ゲート配線19とソース配線20とに囲まれた領域において全体として平面に視て縦長の方形状(矩形状)をなすとともに、図示しないスリットが複数本設けられることで略櫛歯状に形成されている。この画素電極18は、図4に示すように、第2層間絶縁膜41上に形成されており、次述する共通電極22との間に第2層間絶縁膜41が介在している。画素電極18は、第1層間絶縁膜39、有機絶縁膜40及び第2層間絶縁膜41に形成されたコンタクトホールCHを通してTFT17のドレイン電極17cに接続されているので、TFT17を駆動させることで、画素電極18に所定の電位を印加することができる。共通電極22は、第1透明電極膜23からなり、アレイ基板11bの表示部AAにおけるほぼ全面にわたる、いわゆるベタ状のパターンとされる。共通電極22は、有機絶縁膜40上に形成されている。共通電極22には、後述する共通配線(静電気逃がし配線部)25から共通電位(基準電位)が印加されるので、上記のようにTFT17により画素電極18に印加する電位を制御することで、両電極18,22間に所定の電位差を生じさせることができる。両電極18,22間に電位差が生じると、液晶層11cには、画素電極18のスリットによってアレイ基板11bの板面に沿う成分に加えて、アレイ基板11bの板面に対する法線方向の成分を含むフリンジ電界(斜め電界)が印加されるので、液晶層11cに含まれる液晶分子のうち、スリットに存在するものに加えて、画素電極18上に存在するものもその配向状態を適切にスイッチングすることができる。もって、液晶パネル11の開口率が高くなって十分な透過光量が得られるとともに、高い視野角性能を得ることができる。なお、アレイ基板11bには、ゲート配線19に並行するとともに画素電極18を横切りつつ、ゲート絶縁膜35、保護膜37、第1層間絶縁膜39、有機絶縁膜40及び第2層間絶縁膜41を介して重畳する容量配線(図示せず)を設けることも可能である。
続いて、CF基板11aにおける表示部AA内に存在する構成について詳しく説明する。CF基板11aには、図3に示すように、R(赤色),G(緑色),B(青色)等の各着色部が、アレイ基板11b側の各画素電極18と平面に視て重畳するよう多数個マトリクス状に並列して配置されたカラーフィルタ11hが設けられている。カラーフィルタ11hをなす各着色部間には、混色を防ぐための略格子状の遮光層(ブラックマトリクス)11iが形成されている。遮光層11iは、上記したゲート配線19及びソース配線20と平面に視て重畳する配置とされる。カラーフィルタ11h及び遮光層11iの表面には、配向膜11dが設けられている。なお、当該液晶パネル11においては、R(赤色),G(緑色),B(青色)の3色の着色部及びそれらと対向する3つの画素電極18の組によって表示単位である1つの表示画素が構成されている。表示画素は、Rの着色部を有する赤色画素と、Gの着色部を有する緑色画素と、Bの着色部を有する青色画素とからなる。これら各色の画素は、液晶パネル11の板面において行方向(X軸方向)に沿って繰り返し並べて配されることで、画素群を構成しており、この画素群が列方向(Y軸方向)に沿って多数並んで配されている。
次に、アレイ基板11bにおける非表示部NAA内に存在する構成について詳しく説明する。アレイ基板11bの非表示部NAAには、図5に示すように、表示部AAを取り囲む形で環状(枠状、リング状)をなす共通配線25が設けられている。この共通配線25は、共通電極22に対して図示しないコンタクト部位を介して接続されることで、ドライバ21から供給される共通電位を共通電極22に印加することができる。アレイ基板11bの非表示部NAAのうち、表示部AAにおける短辺部に隣り合う位置には、列制御回路部27が設けられているのに対し、表示部AAにおける長辺部に隣り合う位置には、静電気保護回路部26及び行制御回路部28が設けられている。列制御回路部27及び行制御回路部28は、ドライバ21からの出力信号をTFT17に供給するための制御を行うことが可能とされている。静電気保護回路部26は、表示部AAのTFT17を静電破壊から保護することが可能とされる。静電気保護回路部26、列制御回路部27及び行制御回路部28は、TFT17と同じインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜(半導体膜36)をベースとしてアレイ基板11b上にモノリシックに形成されており、それによりTFT17への出力信号の供給を制御するための制御回路や静電気保護回路(後述するダイオード29,30)を有している。これら共通配線25、静電気保護回路部26、列制御回路部27及び行制御回路部28は、アレイ基板11bの製造工程においてTFT17などをパターニングする際に既知のフォトリソグラフィ法により同時にアレイ基板11b上にパターニングされている。
このうち、列制御回路部27は、図5に示すように、表示部AAにおける図5に示す下側の短辺部に隣り合う位置、言い換えるとY軸方向について表示部AAとドライバ21との間となる位置に配されており、X軸方向に沿って延在する横長な方形状の範囲に形成されている。この列制御回路部27は、表示部AAに配されたソース配線20に接続されるとともに、ドライバ21からの出力信号に含まれる画像信号を、各ソース配線20に振り分けるスイッチ回路(RGBスイッチ回路)を有している。具体的には、ソース配線20は、アレイ基板11bの表示部AAにおいてX軸方向に沿って多数本が並列配置されるとともに、R(赤色),G(緑色),B(青色)の各色の画素をなす各TFT17にそれぞれ接続されているのに対して、列制御回路部27は、スイッチ回路によってドライバ21からの画像信号をR,G,Bの各ソース配線20に振り分けて供給している。また、列制御回路部27は、レベルシフタ回路などの付属回路を備えることも可能である。
これに対し、行制御回路部28は、図5に示すように、表示部AAにおける図5に示す左側の長辺部との間で静電気保護回路部26を挟み込む位置に配されており、Y軸方向に沿って延在する縦長な範囲に形成されている。行制御回路部28は、表示部AAに配されたゲート配線19に接続されるとともに、ドライバ21からの出力信号に含まれる制御信号を、各ゲート配線19に所定のタイミングで供給して各ゲート配線19を順次に走査する走査回路を有している。具体的には、ゲート配線19は、アレイ基板11bの表示部AAにおいてY軸方向に沿って多数本が並列配置されているのに対して、行制御回路部28は、走査回路によってドライバ21からの制御信号(走査信号)を、表示部AAにおいて図5に示す上端位置のゲート配線19から下端位置のゲート配線19に至るまで順次に供給することで、ゲート配線19の走査を行っている。また、行制御回路部28には、レベルシフタ回路やバッファ回路などの付属回路を備えることも可能である。なお、列制御回路部27及び行制御回路部28は、アレイ基板11b上に形成された接続配線によってドライバ21に接続されている。
静電気保護回路部26は、図5に示すように、表示部AAにおける図5に示す左側の長辺部に対して隣り合う位置に配されており、行制御回路部28と同様にY軸方向に沿って延在する縦長な範囲に形成されている。静電気保護回路部26は、ゲート配線19、共通配線25及び行制御回路部28に対して電気的に接続されている。詳しくは、静電気保護回路部26は、図6に示すように、各ゲート配線19毎に、静電気保護回路として2つずつのダイオード29,30をリング状に配置して備えており、この2つのダイオード29,30がそれぞれ有する2つの一方の電極部29a,30aが各ゲート配線19及び行制御回路部28に対してそれぞれ接続されるとともに、2つの他方の電極部29b,30bが共通配線25にそれぞれ接続されることで、ゲート配線19や行制御回路部28にて発生した静電気(ESD(Electro-Static Discharge))を共通配線25へと逃がして表示部AAのTFT17が静電破壊されるのを防ぐことが可能とされる。従って、静電気保護回路をなす2つのダイオード29,30の組は、ゲート配線19の並び方向であるY軸方向に沿って、ゲート配線19の本数分並んで配されている。
さらに詳しくは、静電気保護回路部26は、図6に示すように、2つのダイオード29,30における一方の電極部29a,30a同士が第1短絡配線部31によって短絡されており、この第1短絡配線部31の一端側(図6に示す左端側)が図6では図示されない行制御回路部28に、他端側(図6に示す右端側)がゲート配線19にそれぞれ接続されている。第1短絡配線部32とゲート配線19との接続箇所には、コンタクト部32が設けられている。コンタクト部32は、静電気保護回路部26に対して共通配線25を挟んで図6では図示しない表示部AA側(行制御回路部28側とは反対側)の位置に配されている。静電気保護回路部26は、2つのダイオード29,30における他方の電極部29b,30b同士が第2短絡配線部33によって短絡されており、この第2短絡配線部33が共通配線25に接続されている。
続いて、静電気保護回路部26、各短絡配線部31,33、コンタクト部32、共通配線25などの詳しい構造について順次に説明する。静電気保護回路部26は、図6に示すように、リング状に相互に接続される2つのダイオード29,30の組をゲート配線19の本数分有している。2つのダイオード29,30のうち、一方(図6に示す下側)が第1ダイオード(半導体機能部)29とされるのに対し、他方(図6に示す上側)が第2ダイオード(第2の半導体機能部)30とされる。これら第1ダイオード29と第2ダイオード30との並び方向は、アレイ基板11bを構成するガラス基板GSの板面に沿うとともにY軸方向(ゲート配線19の並び方向、共通配線25の延在方向)と一致している。
第1ダイオード29は、図7に示すように、第2金属膜38からなる2つの第1電極部(電極部)29a,29bと、保護膜37からなり第1電極部29a,29bと平面視重畳する位置に2つの第1ダイオード側開口部(半導体機能部側開口部)29c1,29c2が貫通形成された第1保護部(保護部)29cと、半導体膜36からなり第1ダイオード側開口部29c1,29c2を通して2つの第1電極部29a,29bにそれぞれ接続される第1半導体部(半導体部)29dとを有する。2つの第1電極部29a,29bの並び方向及び第1半導体部29dの長さ方向は、アレイ基板11bを構成するガラス基板GSの板面に沿うとともにX軸方向(2つのダイオード29,30の並び方向と直交する方向)と一致している。さらには、第1ダイオード29は、第1金属膜34からなり2つの第1電極部29a,29b及び第1半導体部29dと平面視重畳する第1ゲート電極部(ゲート電極部)29eと、ゲート絶縁膜35からなり第1ゲート電極部29eと第1半導体部29dとを絶縁する第1絶縁層29fとを有する。第1ゲート電極部29eには、第2金属膜38からなる第1短絡配線部31と平面視重畳する第1短絡配線部側接続部42が連ねられており、この第1短絡配線部側接続部42が第1短絡配線部31に対して接続されている。第1短絡配線部側接続部42は、第1ゲート電極部29eと同じ第1金属膜34からなり、図9に示すように、第1短絡配線部31との間に介在する第1短絡配線部側絶縁部(第3の絶縁部)43に貫通形成された第1短絡配線部側開口部43aを通して第1短絡配線部31に接続されている。なお、第1短絡配線部側絶縁部43は、ゲート絶縁膜35及び保護膜37からなる。第1ダイオード29が有する一方(図6に示す左側)の第1電極部29aは、同じ第2金属膜38からなる第1短絡配線部31に連ねられている。つまり、第1ダイオード29は、一方の第1電極部29aと第1ゲート電極部29eとが第1短絡配線部31によって短絡されているので、構造としてはトランジスタ型であるものの、電気的にはダイオードとして機能するようになっている。
第1短絡配線部31は、第2金属膜38からなり、図6に示すように、X軸方向について行制御回路部28側からコンタクト部32側へと引き回されるとともにその途中で静電気保護回路部26及び共通配線25を横切っている。第1短絡配線部31は、その一端側が行制御回路部28に、他端側がコンタクト部32を介してゲート配線19にそれぞれ接続されている。第1短絡配線部31のうち、静電気保護回路部26が有する2つのダイオード29,30に対して図6に示す左側に隣り合う部分が、第1ゲート電極部29eに連なる第1短絡配線部側接続部42に対して平面視重畳していて第1短絡配線部側絶縁部43の第1短絡配線部側開口部43aを通して接続されるとともに、2つのダイオード29,30が有する一方の電極部29a,30aが連ねられている。
第2ダイオード30は、図8に示すように、第2金属膜38からなる2つの第2電極部(第2の電極部)30a,30bと、保護膜37からなり第2電極部30a,30bと平面視重畳する位置に2つの第2ダイオード側開口部(第2の半導体機能部側開口部)30c1,30c2が貫通形成された第2保護部(第2の保護部)30cと、半導体膜36からなり第2ダイオード側開口部30c1,30c2を通して2つの第2電極部30a,30bにそれぞれ接続される第2半導体部(第2の半導体部)30dとを有する。2つの第2電極部30a,30bの並び方向及び第2半導体部30dの長さ方向は、Y軸方向、つまり第1電極部29a,29bの並び方向及び第1半導体部29dの長さ方向と一致している。さらには、第2ダイオード30は、第2金属膜34からなり2つの第2電極部30a,30b及び第2半導体部30dと平面視重畳する第2ゲート電極部(第2のゲート電極部)30eと、ゲート絶縁膜35からなり第2ゲート電極部30eと第2半導体部30dとを絶縁する第2絶縁層30fとを有する。第2ゲート電極部30eには、第2金属膜38からなる第2短絡配線部33と平面視重畳する第2短絡配線部側接続部44が連ねられており、この第2短絡配線部側接続部44が第2短絡配線部33に対して接続されている。第2短絡配線部側接続部44は、第2ゲート電極部30eと同じ第1金属膜34からなり、図10に示すように、第2短絡配線部33との間に介在する第2短絡配線部側絶縁部(第2の絶縁部)45に貫通形成された第2短絡配線部側開口部45aを通して第2短絡配線部33に接続されている。なお、第2短絡配線部側絶縁部45は、ゲート絶縁膜35及び保護膜37からなる。第2ダイオード30が有する他方(図6に示す右側)の第2電極部30bは、同じ第2金属膜38からなる第2短絡配線部33に連ねられている。つまり、第2ダイオード30は、他方の第2電極部30aと第2ゲート電極部30eとが第2短絡配線部33によって短絡されているので、構造としてはトランジスタ型であるものの、電気的にはダイオードとして機能するようになっている。
第2短絡配線部33は、第2金属膜38からなり、図6に示すように、X軸方向について共通配線25に対してコンタクト部32側とは反対側に隣り合う形で配されており、またY軸方向については隣り合う2本の第1短絡配線部31の間に挟み込まれる形で配されている。第2短絡配線部33は、静電気保護回路部26が有する2つのダイオード29,30と共通配線25との間に配されるとともに、第2ゲート電極部30eに連なる第2短絡配線部側接続部44に対して平面視重畳していて第2短絡配線部側絶縁部45の第2短絡配線部側開口部45aを通して接続され、さらには2つのダイオード29,30が有する他方の電極部29b,30bが連ねられている。この第2短絡配線部側接続部44は、第1金属膜34からなるとともに隣り合う共通配線25に連ねられており、それにより2つのダイオード29,30が有する他方の電極部29b,30bが共に共通配線25に接続されている。従って、第2短絡配線部側接続部44は、第2短絡配線部33を共通配線25に接続する共通配線側接続部(静電気逃がし配線側接続部)46を兼用していると言える。また、既述した第2短絡配線部側絶縁部45は、共通配線側接続部46と第2短絡配線部33とを絶縁する共通配線側絶縁部(第4の絶縁部)47を兼用するとともに、第2短絡配線部側開口部45aは、共通配線側絶縁部47を貫通して第2短絡配線部33を共通配線側接続部46に接続する共通配線側開口部(第2の第2短絡配線部側開口部)47aを兼用していると言える。
改めて静電気保護回路部26が有する2つのダイオード29,30の接続態様について、図13に示される回路図を用いて説明する。第1ダイオード29の一方の第1電極部29a、第1ゲート電極部29e及び第2ダイオード30の一方の第2電極部30aは、図13に示すように、第1短絡配線部31により短絡されるとともにゲート配線19に接続されている。一方、第1ダイオード29の他方の第1電極部29b、第2ダイオード30の他方の第2電極部30b及び第2ゲート電極部30eは、第2短絡配線部33により短絡されるとともに共通配線25に接続されている。そして、共にトランジスタ型をなす2つのダイオード29,30は、その閾値電圧が、行制御回路部28から第1短絡配線部31を介してゲート配線19に伝送される信号に係る電圧値よりも高いものの、静電気が発生した際に印加される電圧値よりは低くなるよう設定されている。これにより、液晶パネル11を駆動する際には、2つのダイオード29,30が作動せず、行制御回路部28からの信号がゲート配線19へと正常に伝送されるものの、例えば静電気がゲート配線19に印加されてゲート配線19側が共通配線25側よりも高電位となった際には、2つのダイオード29,30が作動することで、静電気を共通配線25へと逃がすことができるものとされる。なお、共通配線25に静電気が印加されてゲート配線19側が共通配線25側よりも低電位になった場合も、上記と同様に2つのダイオード29,30が作動することで、静電気を逃がすことができる。
次に、コンタクト部32について説明する。コンタクト部32は、図6に示しように、X軸方向について共通配線25と表示部AAとの間に挟み込まれる位置に配されている。コンタクト部32は、図11に示すように、第1金属膜34からなりゲート配線19の端部に形成されるゲート配線側接続部(信号配線側接続部)48と、ゲート絶縁膜35及び保護膜37からなりゲート配線側接続部48と平面視重畳する位置に貫通形成されるコンタクト部側開口部49aを有するコンタクト部側絶縁部(絶縁部)49と、第2金属膜38からなり第1短絡配線部31の他端側に形成されるとともにコンタクト部側開口部49aを通してゲート配線側接続部48に接続されるダイオード側接続部(半導体機能部側接続部)50とを有している。このダイオード側接続部50は、第1短絡配線部31を介して静電気保護回路部26が有する2つのダイオード29,30の一方の電極部29a,30a及び第1ゲート電極部29eに短絡されている。ゲート配線側接続部48及びダイオード側接続部50は、共にゲート配線19及び第1短絡配線部31から図6に示す上側に向けて延出する形で設けられており、静電気保護回路部26に対して共通配線25を挟んでX軸方向に沿って並んでいる。コンタクト部側開口部49aは、ゲート配線側接続部48及びダイオード側接続部50と重畳する位置に3つ設けられており、それによりゲート配線側接続部48及びダイオード側接続部50の接続箇所が3箇所とされている。
続いて、共通配線25について説明する。共通配線25は、第1金属膜34からなり、図6に示すように、X軸方向について静電気保護回路部26とコンタクト部32との間を仕切る位置に配されるとともに、多数本の第1短絡配線部31を横切るようY軸方向に沿って延在している。この共通配線25には、既述した第2短絡配線部33と平面視重畳する共通配線側接続部46が連ねられている。言い換えると、共通配線25は、静電気保護回路部26と対向状をなす側縁が静電気保護回路部26側(コンタクト部32側とは反対側)に向けて部分的に張り出しており、その張出部分によって共通配線側接続部46が構成されている。
そして、共通配線25のうち、静電気保護回路部26とコンタクト部32との間に配される部分に対して平面に視て(ガラス基板GSの板面に対する法線方向から視て)重畳する位置には、図6に示すように、アレイ基板11bの製造過程のうち第2金属膜38を成膜する前の段階において、静電気保護回路部26とコンタクト部32とのいずれか一方にて発生した静電気から他方側を保護するための静電気保護部51が設けられている。なお、共通配線25は、静電気保護部51と平面視重畳する部分が非重畳とされる部分よりも拡幅されている。静電気保護部51は、図7,図8及び図12に示すように、半導体膜36からなる静電気誘引部52と、保護膜37からなり静電気誘引部52と平面視重畳する位置に貫通して形成される静電気誘引開口部53aを有する誘引部保護部53とを有する。さらには、静電気保護部51は、第2金属膜38からなり静電気誘引部52と平面視重畳する位置に配されるとともに静電気誘引開口部53aを通して静電気誘引部52に接続される誘引部接続部54を有している。
静電気誘引部52は、図6に示すように、共通配線25の延在方向であるY軸方向に沿って所定長さにわたって延在することで、平面に視て縦長の方形状をなしている。静電気誘引部52は、その全域が共通配線25の拡幅部分と平面視重畳する形で配されている。静電気誘引部52のY軸方向(長さ方向)についての形成範囲は、静電気保護回路部26が有するダイオード29,30の第1電極部29a,29b(第1ダイオード側開口部29c1,29c2)及び第2電極部30a,30b(第2ダイオード側開口部30c1,30c2)の同形成範囲よりも広いものとされる。また、静電気誘引部52のY軸方向についての形成範囲は、コンタクト部32が有する3つのコンタクト部側開口部49aの同形成範囲よりも広いものとされる。静電気誘引部52のX軸方向(幅方向)についての形成範囲は、図6に示す右側の側縁が共通配線25の同側縁よりも内側に配されるのに対し、同図左側の側縁が第2短絡配線部33とは非重畳となる位置に配されている。
誘引部保護部53は、図7,図8及び図12に示すように、静電気誘引開口部53aの形成部位を除いて静電気誘引部52の大部分を覆う形で配される。静電気誘引開口部53aは、図6及び図12に示すように、誘引部保護部53において静電気誘引部52の延在方向(Y軸方向)に沿って4つが間欠的に並んで配されている。静電気誘引開口部53aの配列間隔は、ほぼ等間隔とされる。4つの静電気誘引開口部53aのうち、Y軸方向についての両端に位置する2つの静電気誘引開口部53aは、図6に示すように、静電気保護回路部26が有するダイオード29,30の第1電極部29a,29b(第1ダイオード側開口部29c1,29c2)及び第2電極部30a,30b(第2ダイオード側開口部30c1,30c2)よりもY軸方向について外寄り(第1短絡配線部31におけるX軸方向に沿って延在する部分寄り)に配されている。図6に示される平面図において、上記した4つの静電気誘引開口部53aを結んだ線分は、静電気保護回路部26が有する各ダイオード側開口部29c1,29c2,30c1,30c2と、コンタクト部32が有する3つの各コンタクト部側開口部49aとを結んだ線分のいずれに対しても交差する関係とされる。
誘引部接続部54は、図6に示すように、共通配線25及び静電気誘引部52の延在方向であるY軸方向に沿って所定長さにわたって延在することで、平面に視て縦長の方形状をなしている。誘引部接続部54は、静電気誘引部52よりも平面に視た大きさが一回り小さくなるよう形成されるとともに、その全域が静電気誘引部52と平面視重畳する形で配されている。誘引部接続部54は、上記した4つの静電気誘引開口部53aを通されることで静電気誘引部52に対して4箇所で接続されている。これにより、静電気誘引部52が静電気誘引開口部53aを通して第1層間絶縁膜39側に露出するのが避けられている。
さらには、共通配線25におけるコンタクト部32との対向部位と、コンタクト部32を構成するゲート配線側接続部48における共通配線25との対向部位とには、図6に示すように、互いに接近するよう突出する第2の静電気誘引部55がそれぞれ対をなす形で形成されている。この第2の静電気誘引部55によってアレイ基板11bの製造過程のうち第2金属膜38を成膜する前の段階において静電気保護回路部26とコンタクト部32とのいずれか一方にて発生した静電気から他方側を保護することが可能とされている。第2の静電気誘引部55は、共に第1金属膜34からなり、その突出基端側から突出先端側に向けて先細り状に形成されており、平面に視て略三角形状をなしている。対をなす第2の静電気誘引部55における突出先端部は、互いにY軸方向についての位置がほぼ一致するとともに、X軸方向について僅かな距離を空けつつ対向状に配されている。対をなす第2の静電気誘引部55は、X軸方向に沿って並んで配されていると言える。
共通配線25に連なる第2の静電気誘引部55は、図6に示すように、静電気誘引部52に対して隣接する位置に配されている。第2の静電気誘引部55は、Y軸方向について静電気誘引部52における延在方向のほぼ中央位置に配されている。従って、第2の静電気誘引部55は、静電気誘引部52に対して平面視重畳する配置とされた4つの静電気誘引開口部53aのうちの中央寄りの2つの静電気誘引開口部53a間の挟み込まれた位置に配されていることになる。言い換えると、4つの静電気誘引開口部53aは、Y軸方向について第2の静電気誘引部55を跨ぐよう並んで配されている。
上記のような構成の静電気保護部51が有する静電気誘引部52及び第2の静電気誘引部55により次の作用及び効果を得ることができる。すなわち、アレイ基板11bの製造は、既知のフォトリソグラフィ法によってガラス基板GS上に既述した各膜を下層側から順に成膜することで行われる。ガラス基板GS上に第1金属膜34、ゲート絶縁膜35、半導体膜36及び保護膜37を成膜した状態では、図14から図17に示すように、非表示部NAAにおいては、静電気保護回路部26の各半導体部29d,30dが各保護部29c,30cの各ダイオード側開口部29c1,29c2,30c1,30c2を通して外部に露出するとともに、コンタクト部32のゲート配線側接続部48がコンタクト部側絶縁部49の3つのコンタクト部側開口部49aを通して外部に露出している。この状態から第2金属膜38を成膜するまでの間に各製造装置へとガラス基板GSを搬送する際には、ガラス基板GS及びそれまでに成膜された膜の最外表面に剥離帯電などによって静電気が生じる場合がある。このとき、ガラス基板GSの表面は、大部分が絶縁材料からなる保護膜37により覆われているものの、非表示部NAAにおいては上記した各開口部29c1,29c2,30c1,30c2,49aを通して、導電材料からなる各半導体部29d,30d及びゲート配線側接続部48が露出しているため、各半導体部29d,30dとゲート配線側接続部48とのいずれか一方側から他方側へと静電気が印加されることが懸念される。
その点、本実施形態では、図14に示すように、静電気保護回路部26とコンタクト部32との間に静電気保護部51が設けられており、図15,図16及び図18に示すように、静電気保護部51の静電気誘引部52が静電気誘引開口部53aを通して外部に露出しているから、各半導体部29d,30dとゲート配線側接続部48とのいずれか一方側から他方側へ向かう静電気をその途中で静電気誘引開口部53aを通して静電気誘引部52へと誘引することができる。これにより、各ダイオード29,30が静電破壊されて各半導体部29d,30dが各ゲート電極部29e,30eに短絡される事態や、コンタクト部32が静電破壊されてゲート配線側接続部48とダイオード側接続部50とが接続不能とされる事態が生じるのを抑制することができる。特に、静電気誘引部52は、各ダイオード29,30が有する各半導体部29d,30dと同じ半導体膜36からなるものとされているから、コンタクト部32のゲート配線側接続部48側にて静電気が発生した場合にその静電気を静電気誘引部52により効果的に誘引することができ、もって静電気が各半導体部29d,30dに印加されるのをより好適に防ぐことができる。静電気誘引部52に静電気が誘引されると、そこで静電破壊が生じて静電気誘引部52と共通配線25とが短絡される場合があり、その場合は静電気を共通配線25へと逃がすことができる。
しかも、本実施形態では、図14に示すように、共通配線25とコンタクト部32をなすゲート配線側接続部48との対向部位には、互いに接近するよう突出する第2の静電気誘引部55が対をなす形で設けられているから、各半導体部29d,30dとゲート配線側接続部48とのいずれか一方側から他方側へ向かう静電気をその途中で第2の静電気誘引部55へと誘引することができる。これにより、上記した静電気誘引部52とも相まって、各ダイオード29,30またはコンタクト部32に静電破壊が生じるのをより効果的に抑制することができる。
以上説明したように本実施形態のアレイ基板(半導体装置)11bは、ガラス基板(基板)GSと、ガラス基板GS上に形成される第1金属膜34と、少なくとも第1金属膜34上に形成されるゲート絶縁膜(絶縁膜)35と、ゲート絶縁膜35上に形成される半導体膜36と、少なくとも半導体膜36上に形成されて半導体膜36を保護する保護膜37と、保護膜37上に形成される第2金属膜38と、第2金属膜38からなる2つの第1電極部(電極部)29a,29bと、保護膜37からなり2つの第1電極部29a,29bと重畳する位置にそれぞれ貫通して形成された2つの第1ダイオード側開口部(半導体機能部側開口部)29c1,29c2を有する第1保護部(保護部)29cと、半導体膜36からなり2つの第1ダイオード側開口部29c1,29c2を通して2つの第1電極部29a,29bにそれぞれ接続される第1半導体部(半導体部)29dとを少なくとも有する第1ダイオード(半導体機能部)29と、第1金属膜34からなるゲート配線(信号配線部)19と、第1金属膜34からなりゲート配線19の端部に形成されるゲート配線側接続部(信号配線側接続部)48と、保護膜37及びゲート絶縁膜35からなりゲート配線側接続部48と重畳する位置に貫通して形成されるコンタクト部側開口部49aを有するコンタクト部側絶縁部(絶縁部)49と、第2金属膜38からなり第1ダイオード29が有する2つの第1電極部29a,29bのいずれか一方に連なるとともにコンタクト部側開口部49aを通してゲート配線側接続部48に接続されるダイオード側接続部(半導体機能部側接続部)50とを少なくとも有するコンタクト部32と、半導体膜36からなり平面に視て第1ダイオード29とコンタクト部32との間に配されるとともに第2金属膜38を成膜する前の段階で第1ダイオード29とコンタクト部32とのいずれか一方にて発生した静電気を誘引するための静電気誘引部52と、保護膜37からなり静電気誘引部52と平面に視て重畳する位置に貫通して形成される静電気誘引開口部53aを有する誘引部保護部53とを少なくとも有する静電気保護部51と、を備える。
このようにすれば、第1金属膜34からなるゲート配線19は、コンタクト部32において端部に形成されたゲート配線側接続部48が第2金属膜38からなり第1ダイオード29が有する第1電極部29a,29bのいずれか一方に連なるダイオード側接続部50に対してコンタクト部側絶縁部49を貫通するコンタクト部側開口部49aを通して接続され、それにより第1ダイオード29側からの信号がゲート配線19側に供給されるようになっている。ここで、当該アレイ基板11bの製造過程において、第2金属膜38を成膜する前の段階では、第1ダイオード29において保護膜37からなる第1保護部29cを貫通する第1ダイオード側開口部29c1,29c2が形成されているのに対し、コンタクト部32において保護膜37及びゲート絶縁膜35からなるコンタクト部側絶縁部49を貫通するコンタクト部側開口部49aが形成されており、第1ダイオード側開口部29c1,29c2を通して半導体膜36からなる第1半導体部29dと、コンタクト部側開口部49aを通して第1金属膜34からなるゲート配線側接続部48とが露出した状態となっている。この状態において、第1ダイオード29とコンタクト部32とのいずれか一方にて静電気が発生すると、その静電気が他方側の第1ダイオード29またはゲート配線側接続部48に印加されて第1ダイオード29またはコンタクト部32に不良が発生することが懸念される。
その点、半導体膜36からなり平面に視て第1ダイオード29とコンタクト部32との間に配される静電気誘引部52と、保護膜37からなり静電気誘引部52と平面に視て重畳する位置に貫通して形成される静電気誘引開口部53aを有する誘引部保護部53とを少なくとも有する静電気保護部51が備えられているので、当該アレイ基板11bの製造過程において第2金属膜38を成膜する前の段階では、静電気誘引部52が誘引部保護部53を貫通する静電気誘引開口部53aを通して露出することになる。従って、第2金属膜38を成膜する前の段階で第1ダイオード29とコンタクト部32とのいずれか一方にて静電気が発生した場合でも、その静電気を、他方側に至る途中に存在する静電気誘引開口部53aを通して静電気誘引部52へと誘引することができる。これにより、第1ダイオード29またはコンタクト部32に静電気に起因する不良が発生し難くすることができる。
その点、半導体膜36からなり平面に視て第1ダイオード29とコンタクト部32との間に配される静電気誘引部52と、保護膜37からなり静電気誘引部52と平面に視て重畳する位置に貫通して形成される静電気誘引開口部53aを有する誘引部保護部53とを少なくとも有する静電気保護部51が備えられているので、当該アレイ基板11bの製造過程において第2金属膜38を成膜する前の段階では、静電気誘引部52が誘引部保護部53を貫通する静電気誘引開口部53aを通して露出することになる。従って、第2金属膜38を成膜する前の段階で第1ダイオード29とコンタクト部32とのいずれか一方にて静電気が発生した場合でも、その静電気を、他方側に至る途中に存在する静電気誘引開口部53aを通して静電気誘引部52へと誘引することができる。これにより、第1ダイオード29またはコンタクト部32に静電気に起因する不良が発生し難くすることができる。
しかも、静電気誘引部52は、第1ダイオード29の第1半導体部29dと同じ半導体膜36からなるものとされているから、コンタクト部32のゲート配線側接続部48側にて静電気が発生した場合にその静電気を効果的に誘引することができ、静電気が第1半導体部29dに印加されるのをより好適に防ぐことができる。
また、半導体膜36は、酸化物半導体からなる。このようにすれば、半導体膜36を酸化物半導体とすると、製造過程において第2金属膜38を成膜する際にエッチングされ易くなったり、また成膜後においても酸化または還元され易い傾向にあるものの、半導体膜36と第2金属膜38との間には保護膜37が介在しており、半導体膜36が保護膜37によって保護されるので、第2金属膜38を成膜する際にエッチングされ難くなり、また成膜後において半導体膜36が酸化または還元され難くなる。
また、第1金属膜34からなり、平面に視て第1ダイオード29とコンタクト部32との間に位置し且つ静電気誘引部52及び誘引部保護部53と少なくとも一部が重畳する位置に配されることで、静電気誘引部52に誘引された静電気を逃がすことが可能な共通配線(静電気逃がし配線部)25を備える。このようにすれば、第1ダイオード29とコンタクト部32とのいずれか一方にて発生した静電気が静電気誘引部52に誘引されると、静電気誘引部52から共通配線25へと静電気を逃がすことができるので、静電気による不良の発生をより好適に抑制することができる。
また、第2金属膜38からなる2つの第2電極部(第2の電極部)30a,30bと、保護膜37からなり2つの第2電極部30a,30bと重畳する位置にそれぞれ貫通して形成された2つの第2ダイオード側開口部(第2の半導体機能部側開口部)30c1,30c2を有する第2保護部(第2の保護部)30cと、半導体膜36からなり2つの第2ダイオード側開口部30c1,30c2を通して2つの第2電極部30a,30bにそれぞれ接続される第2半導体部(第2の半導体部)30dとを少なくとも有する第2ダイオード(第2の半導体機能部)30と、第2金属膜38からなり2つの第1電極部29a,29bのうちの一方と2つの第2電極部30a,30bのうちの一方とを短絡させ且つダイオード側接続部50に連なる第1短絡配線部31と、第2金属膜38からなり2つの第1電極部29a,29bのうちの他方と2つの第2電極部30a,30bのうちの他方とを短絡させる第2短絡配線部33と、保護膜37及びゲート絶縁膜35からなり第2短絡配線部33と重畳する位置に貫通して形成される第2短絡配線部側開口部45aを有する第2短絡配線部側絶縁部(第2の絶縁部)45と、第1金属膜34からなり共通配線25に連なるとともに平面に視て第2短絡配線部33と少なくとも一部が重畳するよう配されるとともに第2短絡配線部側開口部45aを通して第2短絡配線部33に接続される共通配線側接続部(静電気逃がし配線側接続部)46と、を備える。このようにすれば、第1ダイオード29及び第2ダイオード30は、一方の第1電極部29aと一方の第2電極部30aとが第1短絡配線部31により短絡されるのに対し、他方の第1電極部29bと他方の第2電極部30bとが第2短絡配線部33により短絡されている。第1短絡配線部31は、コンタクト部32にてゲート配線19に接続されたダイオード側接続部50に連なっているのに対し、第2短絡配線部33は、第2短絡配線部側絶縁部45に貫通された第2短絡配線部側開口部45aを通して共通配線25に連なる共通配線側接続部46に接続されている。従って、静電気に起因して共通配線25側とゲート配線19側との間に大きな電位差が生じた場合には、第1ダイオード29の第1半導体部29dまたは第2ダイオード30の第2半導体部30dに電流が流されることで、電位差を解消することができる。
また、保護膜37及びゲート絶縁膜35からなり第1短絡配線部31と重畳する位置に貫通して形成される第1短絡配線部側開口部43aを有する第1短絡配線部側絶縁部(第3の絶縁部)43と、第1ダイオード29に備えられるものであって、第1金属膜34からなり平面に視て2つの第1電極部29a,29b、第1半導体部29d及び第1短絡配線部31の少なくとも一部と重畳するよう配されるとともに第1短絡配線部側開口部43aを通して第1短絡配線部31に接続される第1ゲート電極部(ゲート電極部)29eと、第2ダイオード30に備えられるものであって、第1金属膜34からなり平面に視て2つの第2電極部30a,30b及び第2半導体部30dと重畳するよう配されるとともに共通配線側接続部46に連なる第2ゲート電極部(第2のゲート電極部)30eと、を備える。このようにすれば、第1ゲート電極部29eは、第1短絡配線部31によって一方の第1電極部29a及び一方の第2電極部30bに短絡されるのに対し、第2ゲート電極部30eは、共通配線側接続部46及び第2短絡配線部33によって他方の第1電極部29b及び他方の第2電極部30bに短絡されている。従って、第1ダイオード29及び第2ダイオード30は、それぞれトランジスタ型のダイオードを構成していると言え、その閾値電圧を、例えばゲート配線19に伝送される信号に係る電圧値よりも高いものの、静電気が発生した際に印加される電圧値よりも低くすることで、静電気が発生した場合にのみその静電気を共通配線25に逃がすことができる。しかも、第2ゲート電極部30eが共通配線側接続部46に直接的に連なる構成とされているので、仮に第2ゲート電極部が共通配線側接続部46に対して第2短絡配線部33を介して接続される構成とした場合に比べると、異なる金属膜間を接続するコンタクト部位が少なく済むので、当該コンタクト部位に接続不良が生じる可能性を低くすることができる。
また、コンタクト部32を構成するゲート配線側接続部48と、共通配線25とにおける対向部位には、互いに接近するよう突出する第2の静電気誘引部55がそれぞれ形成されている。このようにすれば、第2金属膜38を成膜する前の段階で第1ダイオード29とコンタクト部32とのいずれか一方にて静電気が発生した場合でも、その静電気を、他方側に至る途中に存在する第2の静電気誘引部55へと誘引することができる。これにより、第1ダイオード29またはコンタクト部32に静電気に起因する不良が一層発生し難くすることができる。
また、共通配線25に形成された第2の静電気誘引部55は、静電気誘引部52に対して隣接する位置に配されている。このようにすれば、共通配線25に形成された第2の静電気誘引部55が静電気誘引部52に対して隣接する位置に配されているので、仮に両者が互いに隣接せずに離れた配置とされた場合に比べると、第2金属膜38を成膜する前の段階で発生した静電気を静電気誘引部52と第2の静電気誘引部55とのいずれかにより好適に誘引することができる。
また、静電気保護部51には、静電気誘引開口部53aが、ガラス基板GSの板面に沿い且つ2つの第2の静電気誘引部55の並び方向と直交する方向に沿って複数、第2の静電気誘引部55を跨ぐよう並んで配されている。このようにすれば、静電気誘引開口部53aは、ガラス基板GSの板面に沿い且つ2つの第2の静電気誘引部55の並び方向と直交する方向に沿って複数が第2の静電気誘引部55を跨ぐよう並んで配されているから、第2金属膜38を成膜する前の段階で発生した静電気を静電気誘引部52と第2の静電気誘引部55とのいずれかに一層好適に誘引することができる。
また、静電気保護部51には、第2金属膜38からなり平面に視て静電気誘引部52と重畳するよう配されるとともに静電気誘引開口部53aを通して静電気誘引部52に接続される誘引部接続部54が備えられる。このようにすれば、誘引部接続部54は、静電気誘引開口部53aを通して半導体膜36からなる静電気誘引部52に接続されているので、第1電極部29a,29bが第1ダイオード側開口部29c1,29c2を通して半導体膜36からなる第1半導体部29dに接続される第1ダイオード29と同様の接続構造を持っていると言える。従って、仮に誘電部接続部を除去した場合には、当該アレイ基板11bの製造過程において、第2金属膜38を成膜する際に半導体膜36からなる静電気誘引部52がエッチングされ易くなるのに比べると、そのような問題を生じ難くすることができる。
さらには、本実施形態に係る液晶パネル(表示装置)11は、上記したアレイ基板11bと、アレイ基板11bと対向するように配置されたCF基板(対向基板)11aと、アレイ基板11bとCF基板11aとの間に配置された液晶層11cと、アレイ基板11bに設けられるとともにゲート配線19に接続されたTFT(スイッチング素子)17とを備える。このような液晶パネル11によると、上記したアレイ基板11bが静電気に起因する不良の発生を抑制されたものであるから、動作信頼性などに優れる。
<実施形態2>
本発明の実施形態2を図19から図22によって説明する。この実施形態2では、静電気保護回路部126を共通配線125に対して接続しない構成としたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態2を図19から図22によって説明する。この実施形態2では、静電気保護回路部126を共通配線125に対して接続しない構成としたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る静電気保護回路部126は、図19及び図20に示すように、各ダイオード129,130の一方の電極部129a,130aが接続された第1短絡配線部131とは異なる第1短絡配線部131に対して他方の電極部129b,130bが接続されており、共通配線125には電気的に接続されない構成とされている。これにより、第2金属膜38を成膜する前の段階において、静電気誘引部152に静電気が誘引された場合、その誘引された静電気が各ダイオード129,130に電気的な影響を及ぼす可能性を低くすることができ、各ダイオード129,130に不良がより生じ難くなる。詳しくは、静電気保護回路部126は、各ダイオード129,130の一方の電極部129a,130aが第1短絡配線部131に接続されるのに対し、他方の電極部129b,130bが第2短絡配線部133に接続され、さらにはその第2短絡配線部133がX軸方向(第1方向)と直交するY軸方向(第2方向)について図19に示す上側に隣り合う第1短絡配線部131に対して接続されている。第2短絡配線部133は、平面に視て重畳する第2短絡配線部側接続部144よりも図19に示す上側に向けて延出され、その延出先端部が隣り合う第1短絡配線部131に連ねられている。一方、第2ゲート電極部130eに連なる第2短絡配線部側接続部144には、図20及び図21に示すように、第2短絡配線部側絶縁部145に形成された第2短絡配線部側開口部145aを通して第2短絡配線部133が接続されている。この第2短絡配線部側接続部144は、共通配線125には連なることがないものとされ、上記した実施形態1に記載した共通配線側接続部46が省略されている。
ここで、静電気保護回路部126が有する各ダイオード129,130の接続態様について、図22に示される回路図を用いて説明する。第1ダイオード129の一方の第1電極部129a、第1ゲート電極部129e及び第2ダイオード130の一方の第2電極部130aは、図22に示すように、第1短絡配線部131により短絡されるとともにゲート配線119に接続されている。一方、第1ダイオード129の他方の第1電極部129b、第2ダイオード130の他方の第2電極部130b及び第2ゲート電極部130eは、第2短絡配線部133により短絡されるとともに、一方の第1電極部129a,130a及び第1ゲート電極部129eが接続された第1短絡配線部131とは反対側に隣り合う第1短絡配線部131に接続されている。従って、Y軸方向に沿って並列する多数本の第1短絡配線部131及びゲート配線119は、各ダイオード129,130を介して相互に接続されている。そして、例えば静電気が所定のゲート配線119に印加された場合には、各ダイオード129,130が作動することで、静電気を別のゲート配線119の全てに逃がすことができるものとされる。
以上説明したように本実施形態によれば、第2金属膜38からなる2つの第2電極部130a,130bと、保護膜37からなり2つの第2電極部130a,130bと重畳する位置にそれぞれ貫通して形成された2つの第2ダイオード側開口部130c1,130c2を有する第2保護部130cと、半導体膜36からなり2つの第2ダイオード側開口部130c1,130c2を通して2つの第2電極部130a,130bにそれぞれ接続される第2半導体部130dとを少なくとも有するとともに、2つの第2電極部130a,130bの並び方向を第1方向(X軸方向)としたとき、ガラス基板GSの板面に沿い且つ第1方向と直交する第2方向(Y軸方向)について第1ダイオード129に対して並んで配される第2ダイオード130と、第2金属膜38からなり2つの第1電極部129a,129bのうちの一方と2つの第2電極部130a,130bのうちの一方とを短絡させ且つダイオード側接続部150に連なる第1短絡配線部131と、第2金属膜38からなり2つの第1電極部129a,129bのうちの他方と2つの第2電極部130a,130bのうちの他方とを短絡させる第2短絡配線部133と、を備えており、第1ダイオード129、第2ダイオード130、コンタクト部132、ゲート配線119、静電気保護部151、第1短絡配線部131、及び第2短絡配線部133が第2方向に沿って複数組並んで配されており、第2短絡配線部133は、第2方向について隣り合う組を構成する第1短絡配線部131に対して短絡されている。このようにすれば、第1ダイオード129及び第2ダイオード130は、一方の第1電極部129aと一方の第2電極部130aとが第1短絡配線部131により短絡されるのに対し、他方の第1電極部129bと他方の第2電極部130bとが第2短絡配線部133により短絡されている。第1短絡配線部131は、ゲート配線119に接続されたダイオード側接続部150に連なっているのに対し、第2短絡配線部133は、第2方向について隣り合う組を構成する第1短絡配線部131に対して短絡されている。従って、静電気がゲート配線119に印加された場合には、その静電気を、第2短絡配線部133及び隣り合う組を構成する第1短絡配線部131を介して接続された隣り合う組を構成するゲート配線119へと逃がすことができるので、静電気に伴う不良の発生を抑制することができる。しかも、第2短絡配線部133は、共通配線側接続部146とは接続されない構成とされているので、仮に第2短絡配線部133が共通配線側接続部146に接続される構成とした場合に比べると、第2金属膜138を成膜する前の段階において静電気が静電気誘引部152に誘引されたときに、誘引された静電気に起因して第1ダイオード129及び第2ダイオード130に不良が生じ難くなる。
<実施形態3>
本発明の実施形態3を図23から図25によって説明する。この実施形態3では、第2短絡配線部側接続部244と、共通配線側接続部246とが別途に設けられたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態3を図23から図25によって説明する。この実施形態3では、第2短絡配線部側接続部244と、共通配線側接続部246とが別途に設けられたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態では、第2ダイオード230が有する第2ゲート電極部230eに連なる第2短絡配線部側接続部244は、図23から図25に示すように、第2短絡配線部233に対して第2短絡配線部側絶縁部(第2の絶縁部)245に貫通形成された第2短絡配線部側開口部245aを通して接続されるものの、共通配線225には直接連なることがないものとされる。共通配線225のうち静電気保護回路部226側の側縁からは、共通配線側接続部246が張り出す形で設けられており、この共通配線側接続部246が第2短絡配線部233のうち第2短絡配線部側接続部244とは非重畳となる部分に対して平面視重畳する形で配されている。共通配線側接続部246と第2短絡配線部233との間に介在する共通配線側絶縁部(第4の絶縁部)247には、共通配線側開口部(第2の第2短絡配線部側開口部)247aが貫通して形成されているので、この共通配線側開口部247aを通して第2短絡配線部233が共通配線側接続部246に対して接続されている。このように第2ゲート電極部230eは、第2短絡配線部側接続部244が第2短絡配線部233を介して共通配線225に対して間接的に接続されているので、第2金属膜38を成膜する前の段階において、静電気が静電気誘引部252に誘引された場合、その誘引された静電気が各ダイオード229,230に電気的な影響を及ぼす可能性を低くすることができ、各ダイオード229,230に不良がより生じ難くなる。
以上説明したように本実施形態によれば、保護膜37及びゲート絶縁膜35からなり第1短絡配線部231と重畳する位置に貫通して形成される第1短絡配線部側開口部243aを有する第1短絡配線部側絶縁部243と、第1ダイオード229に備えられるものであって、第1金属膜34からなり平面に視て2つの第1電極部229a,229b、第1半導体部229d及び第1短絡配線部231と重畳するよう配されるとともに第1短絡配線部側開口部243aを通して第1短絡配線部231に接続されるゲート電極部229eと、保護膜37及びゲート絶縁膜35からなり第2短絡配線部233と重畳する位置に貫通して形成される第2の第2短絡配線部側開口部245aを有する共通配線側絶縁部(第4の絶縁部)247と、第2ダイオード230に備えられるものであって、第1金属膜34からなり平面に視て2つの第2電極部230a,230b、第2半導体部230d及び第2短絡配線部233と重畳するよう配されるとともに第2の第2短絡配線部側開口部245aを通して第2短絡配線部233に接続される第2ゲート電極部230eと、を備える。このようにすれば、ゲート電極部229eは、第1短絡配線部231によって一方の第1電極部229a及び一方の第2電極部230aに短絡されるのに対し、第2ゲート電極部230eは、第2短絡配線部33によって他方の第1電極部229b及び他方の第2電極部230bに短絡されている。従って、第1ダイオード229及び第2ダイオード230は、それぞれトランジスタ型のダイオードを構成していると言え、その閾値電圧を、例えばゲート配線219に伝送される信号に係る電圧値よりも高いものの、静電気が発生した際に印加される電圧値よりも低くすることで、静電気が発生した場合にのみその静電気を共通配線225に逃がすことができる。しかも、第2ゲート電極部230eが共通配線側接続部246に対して第2短絡配線部233を介して間接的に接続されているので、仮に第2ゲート電極部が共通配線側接続部246に直接的に連なる構成とした場合に比べると、第2金属膜38を成膜する前の段階において静電気が静電気誘引部252に誘引されたときに、誘引された静電気に起因して第1ダイオード229及び第2ダイオード230に不良が生じ難くなる。
<実施形態4>
本発明の実施形態4を図26から図29によって説明する。この実施形態4では、共通配線325に連なる共通配線側接続部346を静電気誘引部352としたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態4を図26から図29によって説明する。この実施形態4では、共通配線325に連なる共通配線側接続部346を静電気誘引部352としたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態では、図26及び図27に示すように、共通配線325の側縁から静電気保護回路部326側に張り出す共通配線側接続部346が静電気誘引部352を構成している。なお、本実施形態においては、上記した実施形態1に記載した半導体膜36からなる静電気誘引部52及び第2金属膜38からなる誘引部接続部54については省略されている。共通配線側接続部346は、平面に視て第2短絡配線部333と重畳するとともに、第2短絡配線部333との間に介在する共通配線側絶縁部347に貫通形成された共通配線側開口部347aを通して第2短絡配線部333と接続されている。従って、共通配線側絶縁部347が誘引部保護部353を構成するとともに、共通配線側開口部347aが静電気誘引開口部353aを構成している。共通配線側開口部347aは、Y軸方向に沿って3つ並んで配されている。そして、アレイ基板311bの製造過程で第2金属膜38を成膜する前の段階では、第1金属膜34からなる共通配線側接続部346(静電気誘引部352)は、図28及び図29に示すように、共通配線側絶縁部347(誘引部保護部353)の共通配線側開口部347a(静電気誘引開口部353a)を通して外部に露出した状態とされる。従って、静電気保護回路部326が有する各ダイオード329,330の各半導体部329d,330dとコンタクト部332が有するゲート配線側接続部348とのいずれか一方側にて静電気が発生した場合でも、その静電気が他方側へ向かう途中で共通配線側開口部347a(静電気誘引開口部353a)を通して共通配線側接続部346(静電気誘引部352)へと誘引することができる。これにより、静電気保護回路部326またはコンタクト部332に静電破壊が生じ難くすることができる。
以上説明したように本実施形態に係るアレイ基板311bは、ガラス基板GSと、ガラス基板GS上に形成される第1金属膜34と、少なくとも第1金属膜34上に形成されるゲート絶縁膜35と、ゲート絶縁膜35上に形成される半導体膜36と、少なくとも半導体膜36上に形成されて半導体膜36を保護する保護膜37と、保護膜37上に形成される第2金属膜38と、第2金属膜38からなる2つの第1電極部329a,329bと、保護膜37からなり2つの第1電極部329a,329bと重畳する位置にそれぞれ貫通して形成された2つの第1ダイオード側開口部329c1,329c2を有する第1保護部329cと、半導体膜36からなり2つの第1ダイオード側開口部329c1,329c2を通して2つの第1電極部329a,329bにそれぞれ接続される第1半導体部329dとを少なくとも有する第1ダイオード329と、第1金属膜34からなるゲート配線319と、第1金属膜34からなりゲート配線319の端部に形成されるゲート配線側接続部348と、保護膜37及びゲート絶縁膜35からなりゲート配線側接続部348と重畳する位置に貫通して形成されるコンタクト部側開口部349aを有するコンタクト部側絶縁部349と、第2金属膜38からなり第1ダイオード329が有する2つの第1電極部329a,329bのいずれか一方に連なるとともにコンタクト部側開口部349aを通してゲート配線側接続部348に接続されるダイオード側接続部350とを少なくとも有するコンタクト部332と、第1金属膜34からなり平面に視て第1ダイオード329とコンタクト部332との間に配されるとともに第2金属膜38を成膜する前の段階で第1ダイオード329とコンタクト部332とのいずれか一方にて発生した静電気を誘引するための静電気誘引部352と、保護膜37及びゲート絶縁膜35からなり静電気誘引部352と平面に視て重畳する位置に貫通して形成される静電気誘引開口部353aを有する誘引部保護部353とを少なくとも有する静電気保護部351と、を備える。
このようにすれば、第1金属膜34からなるゲート配線319は、コンタクト部332において端部に形成されたゲート配線側接続部348が第2金属膜38からなり第1ダイオード329が有する第1電極部329a,329bのいずれか一方に連なるダイオード側接続部350に対してコンタクト部側絶縁部349を貫通するコンタクト部側開口部349aを通して接続され、それにより第1ダイオード329側からの信号がゲート配線319側に供給されるようになっている。ここで、当該アレイ基板311bの製造過程において、第2金属膜38を成膜する前の段階では、第1ダイオード329において保護膜37からなる保護部を貫通する第1ダイオード側開口部329c1,329c2が形成されているのに対し、コンタクト部332において保護膜37及びゲート絶縁膜35からなるコンタクト部側絶縁部349を貫通するコンタクト部側開口部349aが形成されており、第1ダイオード側開口部329c1,329c2を通して半導体膜36からなる第1半導体部329dと、コンタクト部側開口部349aを通して第1金属膜34からなるゲート配線側接続部348とが露出した状態となっている。この状態において、第1ダイオード329とコンタクト部332とのいずれか一方にて静電気が発生すると、その静電気が他方側の第1ダイオード329またはゲート配線側接続部348に印加されて第1ダイオード329またはコンタクト部332に不良が発生することが懸念される。
その点、第1金属膜34からなり平面に視て第1ダイオード329とコンタクト部332との間に配される静電気誘引部352と、保護膜37及びゲート絶縁膜35からなり静電気誘引部352と平面に視て重畳する位置に貫通して形成される静電気誘引開口部353aを有する誘引部保護部353とを少なくとも有する静電気保護部351が備えられているので、当該アレイ基板311bの製造過程において第2金属膜38を成膜する前の段階では、静電気誘引部352が誘引部保護部353を貫通する静電気誘引開口部353aを通して露出することになる。従って、第2金属膜38を成膜する前の段階で第1ダイオード329とコンタクト部332とのいずれか一方にて静電気が発生した場合でも、その静電気を、他方側に至る途中に存在する静電気誘引開口部353aを通して静電気誘引部352へと誘引することができる。これにより、第1ダイオード329またはコンタクト部332に静電気に起因する不良が発生し難くすることができる。
しかも、静電気誘引部352は、コンタクト部332のゲート配線側接続部348と同じ第1金属膜34からなるものとされているから、第1ダイオード329の第1半導体部329d側にて静電気が発生した場合にその静電気を効果的に誘引することができ、静電気がゲート配線側接続部348に印加されるのをより好適に防ぐことができる。
<実施形態5>
本発明の実施形態5を図30によって説明する。この実施形態5では、上記した実施形態1から誘引部接続部54を省略したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態5を図30によって説明する。この実施形態5では、上記した実施形態1から誘引部接続部54を省略したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る静電気保護部451は、図30に示すように、半導体膜36からなる静電気誘引部452と、保護膜37からなり静電気誘引開口部453aを有する誘引部保護部453とからなり、第2金属膜38が平面に視て重畳しない構成とされる。静電気誘引開口部453aには、第1層間絶縁膜39が入り込む形で設けられることになる。このような構成であっても、第2金属膜38を成膜する前の段階では、静電気誘引開口部453aを通して静電気誘引部452が外部に露出しているので、製造過程で発生する静電気を好適に誘引することができる。
<実施形態6>
本発明の実施形態6を図31によって説明する。この実施形態6では、上記した実施形態1において、第2短絡配線部533と誘引部接続部554とを連ねたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態6を図31によって説明する。この実施形態6では、上記した実施形態1において、第2短絡配線部533と誘引部接続部554とを連ねたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る第2短絡配線部533は、図31に示すように、共通配線525と平面に視て重畳するようX軸方向について形成範囲が拡張されており、共通配線525との重畳部位が誘引部接続部554を構成している。第2短絡配線部533に連なる誘引部接続部554は、静電気誘引部552に対して静電気誘引開口部553aを通して接続されている。
<実施形態7>
本発明の実施形態7を図32または図33によって説明する。この実施形態7では、上記した実施形態1から静電気誘引部652及び誘引部接続部654の構成を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態7を図32または図33によって説明する。この実施形態7では、上記した実施形態1から静電気誘引部652及び誘引部接続部654の構成を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る静電気誘引部652及び誘引部接続部654は、図32及び図33に示すように、4つの静電気誘引開口部653a毎に分割されている。静電気誘引部652及び誘引部接続部654は、共通配線625と平面に視て重畳する位置に配されるとともに共通配線625の延在方向(Y軸方向)に沿って4つずつ間欠的に並んで配されている。静電気誘引部652及び誘引部接続部654は、平面に視てほぼ正方形状をなしている。各静電気誘引部652は、各誘引部接続部654よりも平面に視た大きさが一回り大きくされている。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記した各実施形態では、静電気保護回路部に設ける静電気保護回路素子(半導体機能素子)としてTFT型のダイオードを例示したが、それ以外にも、例えばツェナーダイオードやバリスタなどを用いることも可能である。その場合、静電気保護回路素子(ツェナーダイオードまたはバリスタ)を2つの電極部、2つの半導体機能部側開口部を有する保護部、及び各半導体機能部側開口部を通して各電極部に接続される半導体部を有するものの、ゲート電極部を有さない構成とすることができる。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記した各実施形態では、静電気保護回路部に設ける静電気保護回路素子(半導体機能素子)としてTFT型のダイオードを例示したが、それ以外にも、例えばツェナーダイオードやバリスタなどを用いることも可能である。その場合、静電気保護回路素子(ツェナーダイオードまたはバリスタ)を2つの電極部、2つの半導体機能部側開口部を有する保護部、及び各半導体機能部側開口部を通して各電極部に接続される半導体部を有するものの、ゲート電極部を有さない構成とすることができる。
(2)上記した各実施形態以外にも、静電気誘引部、静電気誘引開口部及び誘引部接続部の設置数、平面に視た大きさ(形成範囲)や形状などは適宜に変更可能である。
(3)上記した各実施形態では、半導体膜に用いる酸化物半導体をインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜とした場合を示したが、他の種類の酸化物半導体を用いることも可能である。具体的には、インジウム(In)、シリコン(Si)及び亜鉛(Zn)を含む酸化物、インジウム(In)、アルミニウム(Al)及び亜鉛(Zn)を含む酸化物、錫(Sn)、シリコン(Si)及び亜鉛(Zn)を含む酸化物、錫(Sn)、アルミニウム(Al)及び亜鉛(Zn)を含む酸化物、錫(Sn)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物、ガリウム(Ga)、シリコン(Si)及び亜鉛(Zn)を含む酸化物、ガリウム(Ga)、アルミニウム(Al)及び亜鉛(Zn)を含む酸化物、インジウム(In)、銅(Cu)及び亜鉛(Zn)を含む酸化物、錫(Sn)、銅(Cu)及び亜鉛(Zn)を含む酸化物などを用いることができる。
(4)上記した各実施形態では、TFT、列制御回路部及び行制御回路部が半導体膜としてインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜を有する構成のものを示したが、それ以外にも、例えば、アモルファスシリコン(a‐Si)または多結晶シリコンなどからなる半導体膜を用いることも可能である。多結晶シリコンとしては、例えばCGシリコン(Continuous Grain Silicon)薄膜を用いることができる。
(5)上記した各実施形態では、動作モードがFFSモードとされた液晶パネルについて例示したが、それ以外にもIPS(In-Plane Switching)モードまたはVA(Vertical Alignment:垂直配向)モードなどの他の動作モードとされた液晶パネルについても本発明は適用可能である。
(6)上記した各実施形態では、第1金属膜及び第2金属膜がチタン(Ti)及び銅(Cu)の積層膜により形成される場合を示したが、例えばチタンに代えてモリブデン(Mo)、窒化モリブデン(MoN)、窒化チタン(TiN)、タングステン(W)、ニオブ(Nb)、モリブデン−チタン合金(MoTi)、モリブデン−タングステン合金(MoW)などを用いることも可能である。それ以外にも、チタン、銅、アルミニウムなどの単層の金属膜を用いることも可能である。
(7)上記した各実施形態以外にも、第1短絡配線部、第2短絡配線部、共通配線などの具体的な平面形状や配索経路などは適宜に変更可能である。また、各ダイオードのX軸方向及びY軸方向についての配置、各ダイオードが有する各電極部の配置、各ダイオードが有する各半導体部の幅寸法や長さ寸法なども適宜に変更可能である。また、コンタクト部における接続箇所の配置や数なども適宜に変更可能である。
(8)上記した各実施形態では、ドライバをアレイ基板上に直接COG実装したものを示したが、アレイ基板に対してACFを介して接続したフレキシブル基板上にドライバを実装するようにしたものも本発明に含まれる。
(9)上記した各実施形態では、アレイ基板の非表示部に列制御回路部及び行制御回路部を設けるようにした場合を示したが、列制御回路部及び行制御回路部を省略し、その機能をドライバに担わせることも可能である。
(10)上記した各実施形態では、縦長な方形状をなす液晶パネルを例示したが、横長な方形状をなす液晶パネルや正方形状をなす液晶パネルにも本発明は適用可能である。
(11)上記した各実施形態に記載した液晶パネルに対して、タッチパネルや視差バリアパネル(スイッチ液晶パネル)などの機能性パネルを積層する形で取り付けるようにしたものも本発明に含まれる。
(12)上記した各実施形態では、液晶表示装置が備えるバックライト装置としてエッジライト型のものを例示したが、直下型のバックライト装置を用いるようにしたものも本発明に含まれる。
(13)上記した各実施形態では、外部光源であるバックライト装置を備えた透過型の液晶表示装置を例示したが、本発明は、外光を利用して表示を行う反射型液晶表示装置にも適用可能であり、その場合はバックライト装置を省略することができる。
(14)上記した各実施形態では、液晶表示装置のスイッチング素子としてTFTを用いたが、TFT以外のスイッチング素子(例えば薄膜ダイオード(TFD))を用いた液晶表示装置にも適用可能であり、またカラー表示する液晶表示装置以外にも、白黒表示する液晶表示装置にも適用可能である。
(15)上記した各実施形態では、表示パネルとして液晶パネルを用いた液晶表示装置を例示したが、他の種類の表示パネル(PDP(プラズマディスプレイパネル)や有機ELパネルなど)を用いた表示装置にも本発明は適用可能である。その場合、バックライト装置を省略することが可能である。
(16)上記した各実施形態では、小型または中小型に分類され、携帯型情報端末、携帯電話、ノートパソコン、デジタルフォトフレーム、携帯型ゲーム機、電子インクペーパなどの各種電子機器などに用いされる液晶パネルを例示したが、画面サイズが例えば20インチ〜90インチで、中型または大型(超大型)に分類される液晶パネルにも本発明は適用可能である。その場合、液晶パネルをテレビ受信装置、電子看板(デジタルサイネージ)、電子黒板などの電子機器に用いることが可能とされる。
11…液晶パネル(表示装置)、11a…CF基板(対向基板)、11b,311b…アレイ基板(半導体装置)、11c…液晶層、17…TFT(スイッチング素子)、19,119,219,319…ゲート配線(信号配線部)、25,125,225,325,525…共通配線(静電気逃がし配線部)、29,129,329…第1ダイオード(半導体機能部)、29a,329a…一方の電極部、29b,129b,329b…他方の電極部、29c,329c…第1保護部(保護部)、29c1,29c2,329c1,329c2…第1ダイオード側開口部(半導体機能部側開口部)、29d,329d…第1半導体部(半導体部)、29e…ゲート電極部(ゲート電極部)、30,130,230,330…第2ダイオード(第2の半導体機能部)、30a,130a…一方の第2電極部(一方の第2の電極部)、30b,130b…他方の第2電極部(他方の第2の電極部)、30c,130c…第2保護部(第2の保護部)、30c1,30c2,130c1,130c2…第2ダイオード側開口部(半導体機能部側開口部)、30d,130d,330d…第2半導体部(第2の半導体部)、30e,130e,230e…第2ゲート電極部(第2のゲート電極部)、31,131…第1短絡配線部、32,132,332…コンタクト部、33,133,233,333,533…第2短絡配線部、34…第1金属膜、35…ゲート絶縁膜(絶縁膜)、36…半導体膜、37…保護膜、38…第2金属膜、42…第1短絡配線部側接続部、43…第1短絡配線部側絶縁部(第3の絶縁部)、43a…第1短絡配線部側開口部、45,145,245…第2短絡配線部側絶縁部(第2の絶縁部)、45a,145a,245a…第2短絡配線部側開口部、46,246,346…共通配線側接続部(静電気逃がし配線側接続部)、47,247,347…共通配線側絶縁部(第4の絶縁部)、47a,247a,347a…共通配線側開口部(第2の第2短絡配線部側開口部)、48,348…ゲート配線側接続部(信号配線側接続部)、49…コンタクト部側絶縁部(絶縁部)、49a…コンタクト部側開口部、50,150,350…ダイオード側接続部(半導体機能部側接続部)、51,151,351,451…静電気保護部、52,152,252,352,452,552,652…静電気誘引部、53,353,453,553…誘引部保護部、53a,353a,453a,553a,653a…静電気誘引開口部、54,554,654…誘引部接続部、55…第2の静電気誘引部、GS…ガラス基板(基板)
Claims (13)
- 基板と、
前記基板上に形成される第1金属膜と、
少なくとも前記第1金属膜上に形成される絶縁膜と、
前記絶縁膜上に形成される半導体膜と、
少なくとも前記半導体膜上に形成されて前記半導体膜を保護する保護膜と、
前記保護膜上に形成される第2金属膜と、
前記第2金属膜からなる2つの電極部と、前記保護膜からなり2つの前記電極部と重畳する位置にそれぞれ貫通して形成された2つの半導体機能部側開口部を有する保護部と、前記半導体膜からなり2つの前記半導体機能部側開口部を通して2つの前記電極部にそれぞれ接続される半導体部とを少なくとも有する半導体機能部と、
前記第1金属膜からなる信号配線部と、
前記第1金属膜からなり前記信号配線部の端部に形成される信号配線側接続部と、前記保護膜及び前記絶縁膜からなり前記信号配線側接続部と重畳する位置に貫通して形成されるコンタクト部側開口部を有する絶縁部と、前記第2金属膜からなり前記半導体機能部が有する2つの前記電極部のいずれか一方に連なるとともに前記コンタクト部側開口部を通して前記信号配線側接続部に接続される半導体機能部側接続部とを少なくとも有するコンタクト部と、
前記半導体膜からなり平面に視て前記半導体機能部と前記コンタクト部との間に配されるとともに前記第2金属膜を成膜する前の段階で前記半導体機能部と前記コンタクト部とのいずれか一方にて発生した静電気を誘引するための静電気誘引部と、前記保護膜からなり前記静電気誘引部と平面に視て重畳する位置に貫通して形成される静電気誘引開口部を有する誘引部保護部とを少なくとも有する静電気保護部と、を備える半導体装置。 - 前記半導体膜は、酸化物半導体からなる請求項1記載の半導体装置。
- 前記第1金属膜からなり、平面に視て前記半導体機能部と前記コンタクト部との間に位置し且つ前記静電気誘引部及び前記誘引部保護部と少なくとも一部が重畳する位置に配されることで、前記静電気誘引部に誘引された静電気を逃がすことが可能な静電気逃がし配線部を備える請求項1または請求項2記載の半導体装置。
- 前記第2金属膜からなる2つの第2の電極部と、前記保護膜からなり2つの前記第2の電極部と重畳する位置にそれぞれ貫通して形成された2つの第2の半導体機能部側開口部を有する第2の保護部と、前記半導体膜からなり2つの前記第2の半導体機能部側開口部を通して2つの前記第2の電極部にそれぞれ接続される第2の半導体部とを少なくとも有する第2の半導体機能部と、
前記第2金属膜からなり2つの前記電極部のうちの一方と2つの前記第2の電極部のうちの一方とを短絡させ且つ前記半導体機能部側接続部に連なる第1短絡配線部と、
前記第2金属膜からなり2つの前記電極部のうちの他方と2つの前記第2の電極部のうちの他方とを短絡させる第2短絡配線部と、
前記保護膜及び前記絶縁膜からなり前記第2短絡配線部と重畳する位置に貫通して形成される第2短絡配線部側開口部を有する第2の絶縁部と、
前記第1金属膜からなり前記静電気逃がし配線部に連なるとともに平面に視て前記第2短絡配線部と少なくとも一部が重畳するよう配されるとともに前記第2短絡配線部側開口部を通して前記第2短絡配線部に接続される静電気逃がし配線側接続部と、を備える請求項3記載の半導体装置。 - 前記保護膜及び前記絶縁膜からなり前記第1短絡配線部と重畳する位置に貫通して形成される第1短絡配線部側開口部を有する第3の絶縁部と、
前記半導体機能部に備えられるものであって、前記第1金属膜からなり平面に視て2つの前記電極部、前記半導体部及び前記第1短絡配線部の少なくとも一部と重畳するよう配されるとともに前記第1短絡配線部側開口部を通して前記第1短絡配線部に接続されるゲート電極部と、
前記第2の半導体機能部に備えられるものであって、前記第1金属膜からなり平面に視て2つの前記第2の電極部及び前記第2の半導体部と重畳するよう配されるとともに前記静電気逃がし配線側接続部に連なる第2のゲート電極部と、を備える請求項4記載の半導体装置。 - 前記保護膜及び前記絶縁膜からなり前記第1短絡配線部と重畳する位置に貫通して形成される第1短絡配線部側開口部を有する第3の絶縁部と、
前記半導体機能部に備えられるものであって、前記第1金属膜からなり平面に視て2つの前記電極部、前記半導体部及び前記第1短絡配線部と重畳するよう配されるとともに前記第1短絡配線部側開口部を通して前記第1短絡配線部に接続されるゲート電極部と、
前記保護膜及び前記絶縁膜からなり前記第2短絡配線部と重畳する位置に貫通して形成される第2の第2短絡配線部側開口部を有する第4の絶縁部と、
前記第2の半導体機能部に備えられるものであって、前記第1金属膜からなり平面に視て2つの前記第2の電極部、前記第2の半導体部及び前記第2短絡配線部と重畳するよう配されるとともに前記第2の第2短絡配線部側開口部を通して前記第2短絡配線部に接続される第2のゲート電極部と、を備える請求項4記載の半導体装置。 - 前記第2金属膜からなる2つの第2の電極部と、前記保護膜からなり2つの前記第2の電極部と重畳する位置にそれぞれ貫通して形成された2つの第2の半導体機能部側開口部を有する第2の保護部と、前記半導体膜からなり2つの前記第2の半導体機能部側開口部を通して2つの前記第2の電極部にそれぞれ接続される第2の半導体部とを少なくとも有するとともに、2つの前記第2の電極部の並び方向を第1方向としたとき、前記基板の板面に沿い且つ前記第1方向と直交する第2方向について前記半導体機能部に対して並んで配される第2の半導体機能部と、
前記第2金属膜からなり2つの前記電極部のうちの一方と2つの前記第2の電極部のうちの一方とを短絡させ且つ前記半導体機能部側接続部に連なる第1短絡配線部と、
前記第2金属膜からなり2つの前記電極部のうちの他方と2つの前記第2の電極部のうちの他方とを短絡させる第2短絡配線部と、を備えており、
前記半導体機能部、前記第2の半導体機能部、前記コンタクト部、前記信号配線部、前記静電気保護部、前記第1短絡配線部、及び前記第2短絡配線部が前記第2方向に沿って複数組並んで配されており、
前記第2短絡配線部は、前記第2方向について隣り合う組を構成する前記第1短絡配線部に対して短絡されている請求項3記載の半導体装置。 - 前記コンタクト部を構成する前記信号配線側接続部と、前記静電気逃がし配線部とにおける対向部位には、互いに接近するよう突出する第2の静電気誘引部がそれぞれ形成されている請求項3から請求項7のいずれか1項に記載の半導体装置。
- 前記静電気逃がし配線部に形成された前記第2の静電気誘引部は、前記静電気誘引部に対して隣接する位置に配されている請求項8記載の半導体装置。
- 前記静電気保護部には、前記静電気誘引開口部が、前記基板の板面に沿い且つ2つの前記第2の静電気誘引部の並び方向と直交する方向に沿って複数、前記第2の静電気誘引部を跨ぐよう並んで配されている請求項9記載の半導体装置。
- 前記静電気保護部には、前記第2金属膜からなり平面に視て前記静電気誘引部と重畳するよう配されるとともに前記静電気誘引開口部を通して前記静電気誘引部に接続される誘引部接続部が備えられる請求項1から請求項10のいずれか1項に記載の半導体装置。
- 基板と、
前記基板上に形成される第1金属膜と、
少なくとも前記第1金属膜上に形成される絶縁膜と、
前記絶縁膜上に形成される半導体膜と、
少なくとも前記半導体膜上に形成されて前記半導体膜を保護する保護膜と、
前記保護膜上に形成される第2金属膜と、
前記第2金属膜からなる2つの電極部と、前記保護膜からなり2つの前記電極部と重畳する位置にそれぞれ貫通して形成された2つの半導体機能部側開口部を有する保護部と、前記半導体膜からなり2つの前記半導体機能部側開口部を通して2つの前記電極部にそれぞれ接続される半導体部とを少なくとも有する半導体機能部と、
前記第1金属膜からなる信号配線部と、
前記第1金属膜からなり前記信号配線部の端部に形成される信号配線側接続部と、前記保護膜及び前記絶縁膜からなり前記信号配線側接続部と重畳する位置に貫通して形成されるコンタクト部側開口部を有する絶縁部と、前記第2金属膜からなり前記半導体機能部が有する2つの前記電極部のいずれか一方に連なるとともに前記コンタクト部側開口部を通して前記信号配線側接続部に接続される半導体機能部側接続部とを少なくとも有するコンタクト部と、
前記第1金属膜からなり平面に視て前記半導体機能部と前記コンタクト部との間に配されるとともに前記第2金属膜を成膜する前の段階で前記半導体機能部と前記コンタクト部とのいずれか一方にて発生した静電気を誘引するための静電気誘引部と、前記保護膜及び前記絶縁膜からなり前記静電気誘引部と平面に視て重畳する位置に貫通して形成される静電気誘引開口部を有する誘引部保護部とを少なくとも有する静電気保護部と、を備える半導体装置。 - 請求項1から請求項12のいずれか1項に記載の半導体装置と、前記半導体装置と対向するように配置された対向基板と、前記半導体装置と前記対向基板との間に配置された液晶層と、前記半導体装置に設けられるとともに前記信号配線部に接続されたスイッチング素子とを備える表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012220373 | 2012-10-02 | ||
JP2012220373 | 2012-10-02 | ||
PCT/JP2013/075859 WO2014054483A1 (ja) | 2012-10-02 | 2013-09-25 | 半導体装置及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5940163B2 JP5940163B2 (ja) | 2016-06-29 |
JPWO2014054483A1 true JPWO2014054483A1 (ja) | 2016-08-25 |
Family
ID=50434811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014539678A Active JP5940163B2 (ja) | 2012-10-02 | 2013-09-25 | 半導体装置及び表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9443885B2 (ja) |
EP (1) | EP2905769A4 (ja) |
JP (1) | JP5940163B2 (ja) |
KR (1) | KR101709420B1 (ja) |
CN (1) | CN104704547B (ja) |
WO (1) | WO2014054483A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103456740B (zh) * | 2013-08-22 | 2016-02-24 | 京东方科技集团股份有限公司 | 像素单元及其制造方法、阵列基板和显示装置 |
CN104020621B (zh) * | 2014-05-26 | 2017-03-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN104317089B (zh) * | 2014-10-27 | 2017-02-01 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
KR102282614B1 (ko) * | 2016-09-13 | 2021-07-27 | 엘지디스플레이 주식회사 | 표시 장치 |
KR102073636B1 (ko) * | 2016-09-13 | 2020-02-05 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 표시 장치 |
WO2018190214A1 (ja) * | 2017-04-11 | 2018-10-18 | シャープ株式会社 | 表示基板及び表示装置 |
US10103107B1 (en) * | 2017-08-08 | 2018-10-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
JP2019074684A (ja) * | 2017-10-18 | 2019-05-16 | シャープ株式会社 | 表示パネル用基板の製造方法 |
CN109698192B (zh) * | 2017-10-23 | 2021-01-22 | 京东方科技集团股份有限公司 | 静电保护电路、阵列基板及显示装置 |
CN110504281A (zh) | 2018-05-16 | 2019-11-26 | 财团法人工业技术研究院 | 显示阵列的制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08234227A (ja) * | 1994-12-21 | 1996-09-13 | Toshiba Corp | 表示装置およびその製造方法 |
JPH1195253A (ja) * | 1997-09-22 | 1999-04-09 | Nec Kagoshima Ltd | マトリクスアレイ配線基板及びその製造方法 |
JPH11194368A (ja) * | 1997-10-14 | 1999-07-21 | Samsung Electron Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
JP2002176139A (ja) * | 2000-12-06 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
WO2008078426A1 (ja) * | 2006-12-22 | 2008-07-03 | Sharp Kabushiki Kaisha | アクティブマトリクス基板及びそれを備えた表示パネル |
JP2010128418A (ja) * | 2008-12-01 | 2010-06-10 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5677745A (en) * | 1994-12-21 | 1997-10-14 | Kabushiki Kaisha Toshiba | LCD with electrostatic discharge projections |
KR0166894B1 (ko) * | 1995-02-20 | 1999-03-30 | 구자홍 | 액정표시장치 |
US20100271564A1 (en) * | 2007-12-20 | 2010-10-28 | Yukinobu Nakata | Active matrix substrate, liquid crystal display device having the substrate, and manufacturing method for the active matrix substrate |
JP2010230744A (ja) | 2009-03-26 | 2010-10-14 | Videocon Global Ltd | 液晶表示装置及びその製造方法 |
-
2013
- 2013-09-25 CN CN201380051576.4A patent/CN104704547B/zh active Active
- 2013-09-25 US US14/431,823 patent/US9443885B2/en active Active
- 2013-09-25 JP JP2014539678A patent/JP5940163B2/ja active Active
- 2013-09-25 KR KR1020157007884A patent/KR101709420B1/ko active IP Right Grant
- 2013-09-25 WO PCT/JP2013/075859 patent/WO2014054483A1/ja active Application Filing
- 2013-09-25 EP EP13844103.5A patent/EP2905769A4/en not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08234227A (ja) * | 1994-12-21 | 1996-09-13 | Toshiba Corp | 表示装置およびその製造方法 |
JPH1195253A (ja) * | 1997-09-22 | 1999-04-09 | Nec Kagoshima Ltd | マトリクスアレイ配線基板及びその製造方法 |
JPH11194368A (ja) * | 1997-10-14 | 1999-07-21 | Samsung Electron Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
JP2002176139A (ja) * | 2000-12-06 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
WO2008078426A1 (ja) * | 2006-12-22 | 2008-07-03 | Sharp Kabushiki Kaisha | アクティブマトリクス基板及びそれを備えた表示パネル |
JP2010128418A (ja) * | 2008-12-01 | 2010-06-10 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5940163B2 (ja) | 2016-06-29 |
US20150221680A1 (en) | 2015-08-06 |
CN104704547B (zh) | 2017-05-31 |
US9443885B2 (en) | 2016-09-13 |
EP2905769A1 (en) | 2015-08-12 |
KR101709420B1 (ko) | 2017-02-22 |
EP2905769A4 (en) | 2015-10-07 |
KR20150046312A (ko) | 2015-04-29 |
CN104704547A (zh) | 2015-06-10 |
WO2014054483A1 (ja) | 2014-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5925901B2 (ja) | 半導体装置 | |
JP5940163B2 (ja) | 半導体装置及び表示装置 | |
US10355029B2 (en) | Switching element, manufacturing method thereof, array substrate and display device | |
US9171866B2 (en) | Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same | |
JP6193401B2 (ja) | 表示装置 | |
WO2014132799A1 (ja) | 表示装置 | |
KR20150078248A (ko) | 표시소자 | |
KR20150026033A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
JP6050379B2 (ja) | 表示装置 | |
TWI539608B (zh) | Semiconductor device and display device | |
JPWO2015129537A1 (ja) | 表示装置 | |
WO2014199677A1 (ja) | 表示装置 | |
WO2017022609A1 (ja) | 表示パネル | |
US20190302565A1 (en) | Display device | |
KR102080481B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
KR20120113942A (ko) | 액정표시장치용 어레이 기판 | |
KR101374111B1 (ko) | 박막 트랜지스터의 정전기 방지회로 및 그의 제조 방법 | |
KR20150072118A (ko) | 콘택홀 형성 방법 및 이를 적용한 어레이 기판 | |
KR20150067888A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
KR20150001140A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5940163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |