CN104704547A - 半导体装置和显示装置 - Google Patents

半导体装置和显示装置 Download PDF

Info

Publication number
CN104704547A
CN104704547A CN201380051576.4A CN201380051576A CN104704547A CN 104704547 A CN104704547 A CN 104704547A CN 201380051576 A CN201380051576 A CN 201380051576A CN 104704547 A CN104704547 A CN 104704547A
Authority
CN
China
Prior art keywords
semiconductor
electrode section
short circuit
electrostatic
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380051576.4A
Other languages
English (en)
Other versions
CN104704547B (zh
Inventor
中田幸伸
前田昌纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104704547A publication Critical patent/CN104704547A/zh
Application granted granted Critical
Publication of CN104704547B publication Critical patent/CN104704547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

阵列基板(11b)包括：第一二极管(29)，其具有由第二金属膜(38)构成的第一电极部(29a、29b)、和通过第一二极管侧开口部(29c1、29c2)与第一电极部(29a、29b)连接的第一半导体部(29d)；接触部(32)，其具有由第一金属膜(34)构成且在栅极配线(19)的端部形成的栅极配线侧连接部(48)和通过接触部侧开口部(49a)与栅极配线侧连接部(48)连接的二极管侧连接部(50)；和静电保护部(51)，其具有由半导体膜(36)构成，用于引导在将第二金属膜(38)成膜前的阶段在第一二极管(29)和接触部(32)中的任一方产生的静电的静电引导部(52)，和由保护膜(37)构成，具有在俯视时与静电引导部(52)重叠的位置贯通形成的静电引导开口部(53a)的引导部保护部(53)。

Description

半导体装置和显示装置
技术领域
本发明涉及半导体装置和显示装置。
背景技术
在用于液晶显示装置的液晶面板中，作为用于控制各像素的动作的开关元件呈矩阵状设置有多个TFT。在现有技术中，作为用于TFT的半导体膜，一般使用非晶硅等硅半导体，但是近年来作为半导体膜提案有使用电子迁移率更高的氧化物半导体的技术。在下述专利文献1中记载有将使用了这样的氧化物半导体的TFT作为开关元件来使用的液晶显示装置的一个例子。
现有技术文献
专利文献
专利文献1：日本特开2010-230744号公报
(发明所要解决的问题)
氧化物半导体由于电子迁移率高，所以不仅能够进一步实现TFT的小型化，能够实现液晶面板的开口率的提高，而且能够在设置有TFT的阵列基板上设置各种电路部。但是，当在阵列基板上形成电路部时，例如会担心在制造过程中产生的静电被施加至电路部，如果这样则有可能在电路部产生不良。
发明内容
本发明是基于上述的情况而完成的发明，其目的在于抑制因静电而产生的不良。
(用于解决问题的手段)
本发明的第一半导体装置包括：基板；在上述基板上形成的第一金属膜；至少在上述第一金属膜上形成的绝缘膜；在上述绝缘膜上形成的半导体膜；至少在上述半导体膜上形成，保护上述半导体膜的保护膜；在上述保护膜上形成的第二金属膜；半导体功能部，其至少具有2个电极部、保护部和半导体部，上述电极部由上述第二金属膜构成，上述保护部由上述保护膜构成，具有在与2个上述电极部重叠的位置分别贯通形成的2个半导体功能部侧开口部，该半导体部由上述半导体膜构成，通过2个上述半导体功能部侧开口部与2个上述电极部分别连接；由上述第一金属膜构成的信号配线部；接触部，其至少具有信号配线侧连接部、绝缘部和半导体功能部侧连接部，上述信号配线侧连接部由上述第一金属膜构成，形成于上述信号配线部的端部，上述绝缘部由上述保护膜和上述绝缘膜构成，具有在与上述信号配线侧连接部重叠的位置贯通形成的接触部侧开口部，上述半导体功能部侧连接部由上述第二金属膜构成，与上述半导体功能部所具有的2个上述电极部中的任一电极部相连，并且通过上述接触部侧开口部与上述信号配线侧连接部连接；和静电保护部，其至少具有静电引导部和引导部保护部，上述静电引导部由上述半导体膜构成，俯视时配置在上述半导体功能部与上述接触部之间，并且用于引导在形成上述第二金属膜前的阶段在上述半导体功能部和上述接触部中的任一方产生的静电，上述引导部保护部由上述保护膜构成，具有在俯视时与上述静电引导部重叠的位置贯通形成的静电引导开口部。
这样，由第一金属膜构成的信号配线部中，在接触部形成于端部的信号配线侧连接部，通过贯通绝缘部的接触部侧开口部与由第二金属膜构成且与半导体功能部所具有的电极部中的任一电极部相连的半导体功能部侧连接部连接，由此，来自半导体功能部侧的信号被供给至信号配线部侧。此处，在该半导体装置的制造过程中，在形成第二金属膜前的阶段，在半导体功能部形成有贯通由保护膜构成的保护部的半导体功能部侧开口部，而且在接触部形成有贯通由保护膜和绝缘膜构成的绝缘部的接触部侧开口部，成为由半导体膜构成的半导体部通过半导体功能部侧开口部露出，由第一金属膜构成的信号配线侧连接部通过接触部侧开口部露出的状态。在该状态下，如果在半导体功能部和接触部中的任一方产生静电，则有可能该静电被施加至另一侧的半导体功能部或信号配线侧连接部，在半导体功能部或接触部产生不良。
关于这一点，因为包括至少具有静电引导部和引导部保护部的静电保护部，该静电引导部由半导体膜构成，俯视时配置在半导体功能部与接触部之间，该引导部保护部由保护膜构成，具有在俯视时与静电引导部重叠的位置贯通形成的静电引导开口部，所以，在该半导体装置的制造过程中，在形成第二金属膜前的阶段，静电引导部通过贯通引导部保护部的静电引导开口部露出。因此，即使在形成第二金属膜前的阶段，在半导体功能部和接触部中的任一方产生静电的情况下，也能够将该静电通过在到达另一侧的途中存在的静电引导开口部向静电引导部引导。由此，能够使得在半导体功能部或接触部不易产生起因于静电的不良。
而且，因为静电引导部与半导体功能部的半导体部由相同的半导体膜构成，所以在接触部的信号配线侧连接部侧产生静电的情况下能够有效地引导该静电，能够更好地防止静电被施加至半导体部。
作为本发明的第一半导体装置的实施方式，优选以下的结构。
(1)上述半导体膜由氧化物半导体构成。这样，当令半导体膜为氧化物半导体时，在制造过程中形成第二金属膜时蚀刻变得容易，而且存在成膜后也容易被氧化或还原的趋势，但是因为在半导体膜与第二金属膜之间设置有保护膜，半导体膜由保护膜保护，所以在形成第二金属膜时难以被蚀刻，而且在成膜后半导体膜也难以被氧化或还原。
(2)包括静电释放配线部，其由上述第一金属膜构成，通过俯视时位于上述半导体功能部与上述接触部之间且配置在至少一部分与上述静电引导部和上述引导部保护部重叠的位置，能够将被引导至上述静电引导部的静电释放。这样，如果在半导体功能部和接触部中的任一方产生的静电被引导至静电引导部，则能够将静电从静电引导部释放到静电释放配线部，因此能够更有效地抑制由静电导致的不良的产生。
(3)包括：第二半导体功能部，其至少具有2个第二电极部、第二保护部和第二半导体部，上述第二电极部由上述第二金属膜构成，上述第二保护部由上述保护膜构成，具有在与2个上述第二电极部重叠的位置分别贯通形成的2个第二半导体功能部侧开口部，上述第二半导体部由上述半导体膜构成，通过2个上述第二半导体功能部侧开口部与2个上述第二电极部分别连接；第一短路配线部，其由上述第二金属膜构成，使2个上述电极部中的一个电极部与2个上述第二电极部中的一个第二电极部短路，且与上述半导体功能部侧连接部相连；第二短路配线部，其由上述第二金属膜构成，使2个上述电极部中的另一个电极部与2个上述第二电极部中的另一个第二电极部短路；第二绝缘部，其由上述保护膜和上述绝缘膜构成，具有在与上述第二短路配线部重叠的位置贯通形成的第二短路配线部侧开口部；和静电释放配线侧连接部，其由上述第一金属膜构成，以与上述静电释放配线部相连且俯视时至少一部分与上述第二短路配线部重叠的方式配置，并且通过上述第二短路配线部侧开口部与上述第二短路配线部连接。这样，在半导体功能部和第二半导体功能部，一个电极部与一个第二电极部通过第一短路配线部被短路，而且另一个电极部与另一个第二电极部通过第二短路配线部被短路。第一短路配线部和通过接触部与信号配线部连接的半导体功能部侧连接部相连，而且第二短路配线部和通过在第二绝缘部贯通形成的第二短路配线部侧开口部与静电释放配线部相连的静电释放配线侧连接部连接。因此，在由于静电而使静电释放配线部侧与信号配线部侧之间产生大的电位差的情况下，在半导体功能部的半导体部或第二半导体功能部的第二半导体部流动电流，由此能够消除电位差。
(4)包括：第三绝缘部，其由上述保护膜和上述绝缘膜构成，具有在与上述第一短路配线部重叠的位置贯通形成的第一短路配线部侧开口部；栅极电极部，其设置在上述半导体功能部，由上述第一金属膜构成，以俯视时与2个上述电极部、上述半导体部和上述第一短路配线部的至少一部分重叠的方式配置，并且通过上述第一短路配线部侧开口部与上述第一短路配线部连接；和第二栅极电极部，其设置于上述第二半导体功能部，由上述第一金属膜构成，以俯视时与2个上述第二电极部和上述第二半导体部重叠的方式配置，并且与上述静电释放配线侧连接部相连。这样，栅极电极部通过第一短路配线部与一个电极部和一个第二电极部短路，而且第二栅极电极部通过静电释放配线侧连接部和第二短路配线部与另一个电极部和另一个第二电极部短路。因此，可以说半导体功能部和第二半导体功能部分别构成晶体管型的二极管，通过使其阈值电压例如虽然比与被输送至信号配线部的信号相关的电压值高但是比产生静电时被施加的电压值低，能够仅在产生静电的情况下将该静电释放至静电释放配线部。而且，因为第二栅极电极部为与静电释放配线侧连接部直接相连的结构，所以与假设第二栅极电极部采用经第二短路配线部与静电释放配线侧连接部连接的结构的情况相比，对不同的金属膜间进行连接的接触部位不必多，因此能够降低在该接触部位产生连接不良的可能性。
(5)包括：第三绝缘部，其由上述保护膜和上述绝缘膜构成，具有在与上述第一短路配线部重叠的位置贯通形成的第一短路配线部侧开口部；栅极电极部，其设置于上述半导体功能部，由上述第一金属膜构成，以俯视时与2个上述电极部、上述半导体部和上述第一短路配线部重叠的方式配置，并且通过上述第一短路配线部侧开口部与上述第一短路配线部连接；第四绝缘部，其由上述保护膜和上述绝缘膜构成，具有在与上述第二短路配线部重叠的位置贯通形成的第二的第二短路配线部侧开口部；和第二栅极电极部，其设置于上述第二半导体功能部，由上述第一金属膜构成，以俯视时与2个上述第二电极部、上述第二半导体部和上述第二短路配线部重叠的方式配置，并且通过上述第二的第二短路配线部侧开口部与上述第二短路配线部连接。这样，栅极电极部通过第一短路配线部与一个电极部和一个第二电极部短路，而且第二栅极电极部通过第二短路配线部与另一个电极部和另一个第二电极部短路。因此，可以说半导体功能部和第二半导体功能部分别构成晶体管型的二极管，通过其阈值电压例如虽然比与被输送至信号配线部的信号相关的电压值高但是比产生静电时被施加的电压值低，能够仅在产生静电的情况下将该静电释放至静电释放配线部。而且，因为第二栅极电极部经第二短路配线部间接地与静电释放配线侧连接部连接，所以与假设第二栅极电极部采用与静电释放配线侧连接部直接相连的结构的情况相比，在形成第二金属膜前的阶段静电被引导至静电引导部时，不易由于被引导的静电而在半导体功能部和第二半导体功能部产生不良。
(6)包括：第二半导体功能部，其至少具有2个第二电极部、第二保护部和第二半导体部，并且在将2个上述第二电极部的排列方向设为第一方向时，沿上述基板的板面且在与上述第一方向正交的第二方向相对于上述半导体功能部排列配置，其中，上述第二电极部由上述第二金属膜构成，上述第二保护部由上述保护膜构成，具有在与2个上述第二电极部重叠的位置分别贯通形成的2个第二半导体功能部侧开口部，上述第二半导体部由上述半导体膜构成，通过2个上述第二半导体功能部侧开口部与2个上述第二电极部分别连接；第一短路配线部，其由上述第二金属膜构成，使2个上述电极部中的一个电极部与2个上述第二电极部中的一个第二电极部短路，且与上述半导体功能部侧连接部相连；和第二短路配线部，其由上述第二金属膜构成，使2个上述电极部中的另一个电极部与2个上述第二电极部中的另一个第二电极部短路，上述半导体功能部、上述第二半导体功能部、上述接触部、上述信号配线部、上述静电保护部、上述第一短路配线部和上述第二短路配线部沿上述第二方向排列配置有多组，上述第二短路配线部与在上述第二方向构成相邻的组的上述第一短路配线部短路。这样，在半导体功能部和第二半导体功能部，一个电极部与一个第二电极部通过第一短路配线部被短路，而且另一个电极部与另一个第二电极部通过第二短路配线部被短路。第一短路配线部和与信号配线部连接的半导体功能部侧连接部相连，而且第二短路配线部与在第二方向构成相邻的组的第一短路配线部短路。因此，在信号配线部被施加静电的情况下，能够将该静电释放至通过第二短路配线部和构成相邻的组的第一短路配线部连接的、构成相邻的组的信号配线部，因此能够抑制伴随静电而产生不良。而且，因为第二短路配线部不与静电释放配线侧连接部连接，所以与假设第二短路配线部采用与静电释放配线侧连接部连接的结构的情况相比，在形成第二金属膜前的阶段静电被引导至静电引导部时，不易由于被引导的静电而在半导体功能部和第二半导体功能部产生不良。
(7)在构成上述接触部的上述信号配线侧连接部与上述静电释放配线部的相对部位，分别形成有以相互接近的方式突出的第二静电引导部。这样，即使在形成第二金属膜前的阶段在半导体功能部和接触部中的任一方产生静电的情况下，也能够将该静电引导至存在于到达另一侧的途中的第二静电引导部。由此，能够在半导体功能部或接触部使得起因于静电的不良更加难以产生。
(8)在上述静电释放配线部形成的上述第二静电引导部配置在与上述静电引导部相邻的位置。这样，因为在静电释放配线部形成的上述第二静电引导部配置在与静电引导部相邻的位置，所以与假设两者不彼此相邻而分离地配置的情况相比，能够更好地将在形成第二金属膜之前的阶段产生的静电引导至静电引导部和第二静电引导部中的任一静电引导部。
(9)在上述静电保护部，上述静电引导开口部沿上述基板的板面且沿与2个上述第二静电引导部的排列方向正交的方向，以跨越上述第二静电引导部的方式排列配置有多个。这样，静电有引导开口部沿基板的板面且沿与2个第二静电引导部的排列方向正交的方向，以跨越第二静电引导部的方式排列配置有多个，因此能够更好地将在形成第二金属膜之前的阶段产生的静电引导至静电引导部和第二静电引导部中的任一静电引导部。
(10)上述静电保护部包括引导部连接部，上述引导部连接部由上述第二金属膜构成，以俯视时与上述静电引导部重叠的方式配置，并且通过上述静电引导开口部与上述静电引导部连接。这样，引导部连接部通过静电引导开口部与由半导体膜构成的静电引导部连接，因此可以说具有和电极部通过半导体功能部侧开口部与由半导体膜构成的半导体部连接的半导体功能部相同的连接结构。因此，假设在将引导部连接部除去的情况下，在该半导体装置的制造过程中，与在形成第二金属膜时由半导体膜构成的静电引导部变得容易被蚀刻相比，能够使得这样的问题不易产生。
本发明的第二半导体装置包括：基板；在上述基板上形成的第一金属膜；至少在上述第一金属膜上形成的绝缘膜；在上述绝缘膜上形成的半导体膜；至少在上述半导体膜上形成，保护上述半导体膜的保护膜；在上述保护膜上形成的第二金属膜；半导体功能部，其至少具有2个电极部、保护部和半导体部，上述电极部由上述第二金属膜构成，上述保护部由上述保护膜构成，具有在与2个上述电极部重叠的位置分别贯通形成的2个半导体功能部侧开口部，上述半导体部由上述半导体膜构成，通过2个上述半导体功能部侧开口部与2个上述电极部分别连接；由上述第一金属膜构成的信号配线部；接触部，其至少具有信号配线侧连接部、绝缘部和半导体功能部侧连接部，上述信号配线侧连接部由上述第一金属膜构成，形成于上述信号配线部的端部，上述绝缘部由上述保护膜和上述绝缘膜构成，具有在与上述信号配线侧连接部重叠的位置贯通形成的接触部侧开口部，上述半导体功能部侧连接部由上述第二金属膜构成，与上述半导体功能部所具有的2个上述电极部中的任一电极部相连，并且通过上述接触部侧开口部与上述信号配线侧连接部连接；和静电保护部，其至少具有静电引导部和引导部保护部，上述静电引导部由上述第一金属膜构成，俯视时配置在上述半导体功能部与上述接触部之间，并且用于引导在形成上述第二金属膜前的阶段在上述半导体功能部和上述接触部中的任一方产生的静电，上述引导部保护部由上述保护膜和上述绝缘膜构成，具有在俯视时与上述静电引导部重叠的位置贯通形成的静电引导开口部。
这样，在由第一金属膜构成的信号配线部，在接触部形成于端部的信号配线侧连接部通过贯通绝缘部的接触部侧开口部与由第二金属膜构成，与半导体功能部所具有的电极部中的任一电极部相连的半导体功能部侧连接部连接，由此，来自半导体功能部侧的信号被供给至信号配线部侧。此处，在该半导体装置的制造过程中，在形成第二金属膜前的阶段，在半导体功能部形成有贯通由保护膜构成的保护部的半导体功能部侧开口部，而且在接触部形成有贯通由保护膜和绝缘膜构成的绝缘部的接触部侧开口部，成为由半导体膜构成的半导体部通过半导体功能部侧开口部露出、由第一金属膜构成的信号配线侧连接部通过接触部侧开口部露出的状态。在该状态，如果在半导体功能部和接触部中的任一方产生静电，则要担心该静电被施加至另一侧的半导体功能部或信号配线侧连接部，在半导体功能部或接触部产生不良。
关于这一点，因为包括至少具有静电引导部和引导部保护部的静电保护部，该静电引导部由第一金属膜构成，俯视时配置在半导体功能部与接触部之间，该引导部保护部由保护膜和绝缘膜构成，具有在俯视时与静电引导部重叠的位置贯通形成的静电引导开口部，所以，在该半导体装置的制造过程中，在形成第二金属膜前的阶段，静电引导部通过贯通引导部保护部的静电引导开口部露出。因此，即使在形成第二金属膜前的阶段，在半导体功能部和接触部中的任一方产生静电的情况下，也能够将该静电通过在到达另一侧的途中存在的静电引导开口部向静电引导部引导。由此，能够使得在半导体功能部或接触部不易产生起因于静电的不良。
而且，静电引导部与接触部的信号配线侧连接部由相同的第一金属膜构成，所以在半导体功能部的半导体部侧产生静电的情况下能够有效地引导该静电，能够更好地防止静电被施加至信号配线侧连接部。
接着，为了解决上述问题，本发明的显示装置包括：上述的半导体装置；以与上述半导体装置相对的方式配置的对置基板；配置在上述半导体装置与上述对置基板之间的液晶层；和设置在上述半导体装置并且与上述信号配线部连接的开关元件。
根据这样的显示装置，能够抑制上述半导体装置因静电而产生的不良，所以动作可靠性等优异。
(发明的效果)
根据本发明，能够抑制因静电而产生的不良。
附图说明
图1是表示本发明的实施方式1的安装有驱动器的液晶面板、柔性基板与控制电路基板的连接结构的概略平面图。
图2是表示沿液晶显示装置的长边方向的截面结构的概略截面图。
图3是表示液晶面板的截面结构的概略截面图。
图4是表示阵列基板的显示部的TFT的截面结构的截面图。
图5是概略地表示构成液晶面板的阵列基板的配线结构的平面图。
图6是表示阵列基板的静电保护电路部、共用配线、静电保护部和接触部的平面图。
图7是图6的vii-vii线截面图。
图8是图6的viii-viii线截面图。
图9是图6的ix-ix线截面图。
图10是图6的x-x线截面图。
图11是图6的xi-xi线截面图。
图12是图6的xii-xii线截面图。
图13是概略地表示静电保护电路部所具有的静电保护电路的电路结构的电路图。
图14是表示形成第二金属膜前的阶段的阵列基板的静电保护电路部、共用配线、静电保护部和接触部的平面图。
图15是图14的xv-xv线截面图。
图16是图14的xvi-xvi线截面图。
图17是图14的xvii-xvii线截面图。
图18是图14的xviii-xviii线截面图。
图19是表示本发明的实施方式2的阵列基板的静电保护电路部、共用配线、静电保护部和接触部的平面图。
图20是图19的xx-xx线截面图。
图21是图19的xxi-xxi线截面图。
图22是概略地表示静电保护电路部所具有的静电保护电路的电路结构的电路图。
图23是表示本发明的实施方式3的阵列基板的静电保护电路部、共用配线、静电保护部和接触部的平面图。
图24是图23的xxiv-xxiv线截面图。
图25是图23的xxv-xxv线截面图。
图26是表示本发明的实施方式4的阵列基板的静电保护电路部、共用配线、静电保护部和接触部的平面图。
图27是图26的xxvii-xxvii线截面图。
图28是表示形成第二金属膜前的阶段的阵列基板的静电保护电路部、共用配线、静电保护部和接触部的平面图。
图29是图28的xxix-xxix线截面图。
图30是表示本发明的实施方式5的阵列基板的静电保护部的截面结构的截面图。
图31是表示本发明的实施方式6的阵列基板的静电保护部的截面结构的截面图。
图32是表示本发明的实施方式7的阵列基板的静电保护电路部、共用配线、静电保护部和接触部的平面图。
图33是图32的xxxiii-xxxiii线截面图。
具体实施方式
<实施方式1>
根据图1至图18对本发明的实施方式1进行说明。在本实施方式中，对液晶显示装置10进行例示。另外在各图面的一部分表示X轴、Y轴和Z轴，以各轴方向成为在各图面所示的方向的方式进行描绘。此外，在上下方向，以图2等为基准，且以该图上侧为正面侧、以该图下侧为内侧。
如图1和图2所示，液晶显示装置10包括：液晶面板(显示装置)11，其具有能够显示图像的显示部AA和显示部AA外的非显示部NAA；驱动液晶面板11的驱动器(面板驱动部)21；从外部对驱动器21供给各种输入信号的控制电路基板(外部的信号供给源)12；将液晶面板11与外部的控制电路基板12电连接的柔性基板(外部连接部件)13；和作为将光供给至液晶面板11的外部光源的背光源装置(照明装置)14。此外，液晶显示装置10还包括用于收容并保持相互组装的液晶面板11和背光源装置14的正背面一对外装部件15、16，其中，在正面侧的外装部件15形成有开口部15a，该开口部15a用于从外部视认(观看)在液晶面板11的显示部AA显示的图像。本实施方式的液晶显示装置10用于便携式信息终端(包括电子书和PDA等)、移动电话(包括智能手机等)、笔记本电脑(包括平板型笔记本电脑等)、数字相框、便携式游戏机、电子墨水纸等各种电子设备(未图示)。因此，构成液晶显示装置10的液晶面板11的画面尺寸为几英寸～几十英寸，一般为被分类小型和中小型的大小。
首先对背光源装置14进行简单说明。如图2所示，背光源装置14包括：朝向正面侧(液晶面板11侧)开口的大致形成为箱形的底座14a；配置在底座14a内的未图示的光源(例如冷阴极管、LED、有机EL等)；和以覆盖底座14a的开口部的方式配置的未图示的光学部件。光学部件具有使从光源发出的光变换成面状等的功能。
接着，对液晶面板11进行说明。如图1所示，液晶面板11作为整体形成为纵长的方形(矩形)，在靠近该长边方向的一个端部侧(图1所示的上侧)的位置配置有显示部(有源区域)AA，并且在靠近长边方向的另一个端部侧(图1所示的下侧)的位置分别安装有驱动器21和柔性基板13。在该液晶面板11，显示部AA外的区域为不显示图像的非显示部(非有源区域)NAA，该非显示部NAA包括包围显示部AA的大致框状的区域(后述的CF基板11a的包括部分)和被确保在长边方向的另一个端部侧的区域(后述的阵列基板11b中不与CF基板11a重叠而露出的部分)，在其中的被确保在长边方向的另一个端部侧的区域包含驱动器21和柔性基板13的实际安装区域(安装区域)。液晶面板11的短边方向与各图面的X轴方向一致，长边方向与各图面的Y轴方向一致。另外，在图1中，比CF基板11a小一圈的框状的点划线表示显示部AA的外形，该实线外侧的区域为非显示部NAA。
接着，对与液晶面板11连接的部件进行说明。如图1和图2所示，控制电路基板12通过螺栓等安装在背光源装置14的底座14a的背面(与液晶面板11侧相反侧的外表面)。该控制电路基板12在酚醛纸或玻璃环氧树脂制的基板上，安装用于向驱动器21供给各种输入信号的电子部件并且形成有未图示的规定的图案的配线线路(导电路)。在该控制电路基板12，经未图示的ACF(Anisotropic Conductive Film：各向异性导电膜)电连接且机械连接柔性基板13的一个端部(一端侧)。
如图2所示，柔性基板(FPC基板)13包括由具有绝缘性和柔韧性的合成树脂材料(例如聚酰亚胺类树脂等)构成的基材，在该基材上具有大量的配线图案(未图示)，在长度方向的一个端部与如已述的那样配置在底座14a的背面侧的控制电路基板12连接，而且另一个端部(另一端侧)与液晶面板11的阵列基板11b连接，因此在液晶装置10内以截面形状成为大致U型的方式被弯曲成折返状。在柔性基板13的长度方向的2个端部，配线图案向外部露出而构成端子部(未图示)，这些端子部分别与控制电路基板12和液晶面板11电连接。由此，能够将从控制电路基板12侧供给的输入信号输送至液晶面板11侧。
如图1所示，驱动器21由在内部具有驱动电路的LSI芯片构成，通过基于从作为信号供给源的控制电路基板12供给的信号进行动作，对从作为信号供给源的控制电路基板12供给的输入信号进行处理而生成输出信号，并向液晶面板11的显示部AA输出该输出信号。该驱动器21俯视时为横长的方形(沿液晶面板11的短边形成较长的长方形)，并且直接安装在液晶面板11(后述的阵列基板11b)的非显示部NAA，即，被COG(Chip On Glass：玻璃衬底芯片)安装。另外，驱动器21的长边方向与X轴方向(液晶面板11的短边方向)一致，该短边方向与Y轴方向(液晶面板11的长边方向)一致。
再对液晶面板11进行说明。如图3所示，液晶面板11包括一对基板11a、11b和设置在2个基板11a、11b之间的液晶层11c，该液晶层11c含有作为伴随电场施加而光学特性发生变化的物质的液晶分子，2个基板11a、11b以维持液晶层11c的厚度的量的缝隙的状态被未图示的密封剂贴合。本实施方式的液晶面板11的动作模式对将IPS(In-plane-Switching：面内开关型)模式进一步进行改良后的FFS(Fringe Field Switching：边缘场开关)模式，在一对基板11a、11b中的阵列基板11b侧一起形成后述的像素电极18和共用电极22，且将该像素电极18和共用电极22配置在不同的层。一对基板11a、11b中正面侧为CF基板(对置基板)11a。背面侧为阵列基板(半导体装置)11b、该CF基板11a和阵列基板11b包括几乎透明的(具有高的透光性的)玻璃基板GS，在该玻璃基板GS上层叠形成有各种膜。其中，CF基板11a如图11和图2所示那样短边尺寸与阵列基板11b大致相同，长边尺寸比阵列基板11b小，并且以使在长边方向的一方(图1所示的上侧)的端部一致的状态与阵列基板11b贴合。因此，阵列基板11b中在长边方向的另一方(图1所示的下侧)的端部不遍及规定范围地与CF基板11a重合，成为正背面2个板面向外部露出的状态，此处确保驱动器21和柔性基板13的安装区域。另外，在2个基板11a、11b的内面侧，分别形成有用于使液晶层11c所含的液晶分子取向的取向膜11d、11e。此外，在2个基板11a、11b的外表面侧分别粘贴有偏振板11f、11g。
首先，对在阵列基板11b的内面侧(液晶层11c侧，与CF基板11a的相对面侧)通过已知的光刻法层叠形成的各种膜进行说明。如图4所示，在阵列基板11b，自下层(玻璃基板GS)侧起依次层叠形成有第一金属膜(栅极金属膜)34、栅极绝缘膜(绝缘膜)35、半导体膜36、保护膜37、第二金属膜(源极金属膜)38、第一层间绝缘膜39、有机绝缘膜40、第一透明电极膜23、第二层间绝缘膜41、第二透明电极膜24。
第一金属膜34由钛(Ti)和铜(Cu)的层叠膜形成。该第一金属膜34在显示部AA构成后述的栅极配线19和TFT17的栅极电极17a等，而且在非显示部NAA构成后述的共用配线25、栅极配线19的端部(栅极配线侧连接部48)、静电保护电路部26所具有的二极管29、30的一部分(栅极电极部29e、30e)等。栅极绝缘膜35由包括氮化硅(SiNx)的下层侧栅极绝缘膜35a和氧化硅(SiO2)的上层侧栅极绝缘膜35b的层叠膜形成。半导体膜36由包括作为氧化物半导体的一种的铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜构成。形成半导体膜36的含有铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜为非晶或晶质。该半导体膜36在显示部AA构成后述的TFT17的沟道部17d等，而且在非显示部NAA构成后述的静电保护电路部26所具有的二极管29、30的一部分(半导体部29d、30d)等。保护膜37由氧化硅(SiO2)构成。
第二金属膜38由钛(Ti)和铜(Cu)的层叠膜形成。该第二金属膜38在显示部AA构成后述的源极配线20和/或TFT17的源极电极17b以及漏极电极17c，而且在非显示部NAA构成后述的第一短路配线部31、第二短路配线部33、静电保护电路部26所具有的二极管29、30的一部分(电极部29a、30a、29b、30b)等。第一层间绝缘膜39由氧化硅(SiO2)构成。有机绝缘膜40由作为有机材料的丙烯树脂(例如聚甲基丙烯酸甲酯树脂(PMMA))和/或聚酰亚胺树脂构成。第一透明电极膜23和第二透明电极膜24由ITO(Indium Tin Oxide：氧化铟锡)或ZnO(Zinc Oxide：氧化锌)这样的透明电极材料构成。第二层间绝缘膜41由氮化硅(SiNx)构成。上述各膜中，第一透明电极膜23和第二透明电极膜24仅在阵列基板11b的显示部AA形成，在非显示部NAA不形成，而且栅极绝缘膜35、保护膜37、第一层间绝缘膜39、有机绝缘膜40和第二层间绝缘膜41这样由绝缘材料构成的膜作为遍及阵列基板11b的几乎整个面的整面状的图案形成。此外，第一金属膜34、半导体膜36和第二金属膜38在阵列基板11b的显示部AA和非显示部NAA的双方以规定的图案形成。
接着，对阵列基板11b的显示部AA内存在的结构依次进行说明。在阵列基板11b的显示部AA，如图3所示作为开关元件的TFT(ThinFilm Transistor：薄膜晶体管)17和像素电极18各自每多个呈矩阵状排列设置，在这些TFT17和像素电极18的周围，以包围的方式配置有形成栅格状的栅极配线(信号配线部、行控制线、扫描线)19和源极配线(列控制线、数据线)20。换言之，在形成栅格状的栅极配线19和源极配线20的交叉部，呈矩阵状排列配置有TFT17和像素电极18。栅极配线19欧第一金属膜34构成，而且源极配线20由第二金属膜38构成，以在相互的交叉部位间设置有栅极绝缘膜35和保护膜37的方式配置。如图4所示，栅极配线19和源极配线20分别与TFT17的栅极电极17a和源极电极17b连接，像素电极18与TFT17的漏极电极17c连接。该TFT17具有沟道部17d，该沟道部17d将源极电极17b和漏极电极17c桥接，由使2个电极17b、17c间的电子的移动成为可能的半导体膜36构成。此处，形成沟道部17d的半导体膜36是含有铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜，该含有铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜的电子迁移率与非晶硅薄膜等相比例如高20倍～50倍左右，因此能够容易地使TFT17小型化、使像素电极18的透射光量极大化，由此能够实现高精细化和低电力消耗等，因此优选。这样的具有含有铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜的TFT17为栅极电极17a配置在最下层、在其上层侧隔着栅极绝缘膜35层叠有沟道部17d的栅极电极配置于下部型，为与一般的具有非晶硅薄膜的TFT相同的层叠结构。另一方面，含有铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜具有如下性质：由于是氧化物所以容易被氧化或还原，进一步，容易通过在形成源极电极17b和漏极电极17c时进行的蚀刻处理被蚀刻。因此，本实施方式的TFT17包括由半导体膜36(含有铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜)构成的沟道部17d和在源极电极17b与漏极电极17c之间由氧化硅(SiO2)构成的保护膜37，由此能够抑制沟道部17d被氧化或还原而电特性发生变化，并且能够在形成源极电极17b和漏极电极17c时不易被蚀刻。另外，在保护膜37中与源极电极17b和漏极电极17c在平面视图重叠的位置形成有开口部，通过该开口部，源极电极17b和漏极电极17c与沟道部17d连接。
像素电极18由第二透明电极膜24构成，在被栅极配线19和源极配线20包围成的区域作为整体俯视时形成纵长的方形(矩形)，并且通过设置未图示的多个狭缝而形成大致梳齿状。如图4所示，该像素电极18在第二层间绝缘膜41上形成，在与后述的共用电极22之间设置有第二层间绝缘膜41。像素电极18通过在第一层间绝缘膜39、有机绝缘膜40和第二层间绝缘膜41形成的接触孔CH与TFT17的漏极电极17c连接，因此能够通过驱动TFT17而对像素电极18施加规定的电位。共用电极22由第一透明电极膜23构成，为遍及阵列基板11b的显示部AA的几乎整个面的、所谓的整面状的图案。共用电极22在有机绝缘膜40上形成。在共用电极22，从共用配线(静电释放配线部)25被施加共用电位(基准电位)，因此能够如上述那样通过利用TFT17施加至像素电极18的电位而使2个电极18、22间产生规定的电位差。当在2个电极18、22间产生电位差时，在液晶层11c，被施加不仅包含通过像素电极18的狭缝沿着阵列基板11b的板面的成分，而且包含相对于阵列基板11b的板面的法线方向的成分的边缘电场(斜电场)，因此液晶层11c中所含的液晶分子中，不仅存在于狭缝的液晶分子而且存在于像素电极18上的液晶分子也能够适当地对其取向状态进行开关。由此，液晶面板11的开口率变高，能够获得充分的透射光量，并且能够获得高的视野角特性。另外，在阵列基板11b还能够设置电容配线(未图示)，该电容配线与栅极配线19并列行进并且横穿像素电极18，同时隔着栅极绝缘膜35、保护膜37、第一层间绝缘膜39、有机绝缘膜40和第二层间绝缘膜41重叠。
接着，对CF基板11a的显示部AA内存在的结构进行详细说明。如图3所示，在CF基板11a设置有R(红色)、G(绿色)、B(蓝色)等各着色部以俯视时与阵列基板11b侧的各像素电极18重叠的方式呈矩阵状排列配置有多个而构成的彩色滤光片11h。在形成彩色滤光片11h的各着色部间，形成有用于防止混色的大致栅格状的遮光层(黑矩阵)11i。遮光层11i为俯视时与上述的栅极配线19和源极配线20重叠的配置。在彩色滤光片11h和遮光层11i的表面设置有取向膜11d。另外，在该液晶面板11，由R(红色)、G(绿色)、B(蓝色)这三个着色部和与它们相对的三个像素电极18的组构成作为显示单位的一个显示像素。显示像素由具有R的着色部的红色像素、具有G的着色部的绿色像素和具有B的着色部的蓝色像素构成。该各色像素在液晶面板11的板面沿行方向(X轴方向)重复地配置，由此构成像素组，该像素组沿列方向(Y轴方向)大量地排列配置。
接着，对阵列基板11b的非显示部NAA内存在的结构进行详细说明。如图5所示，在阵列基板11b的非显示部NAA设置有以包围显示部AA的方式形成环形(框状、环状)的共用配线25。该共用配线25通过未图示的接触部位与共用电极22连接，由此能够将从驱动器21供给的共用电位施加至共用电极22。在阵列基板11b的非显示部NAA中、与显示部AA的短边部相邻的位置，设置有列控制电路部27，而且在与显示部AA的长边部相邻的位置设置有静电保护电路部26和行控制电路部28。列控制电路部27和行控制电路部28能够进行用于将来自驱动器21的输出信号供给至TFT17的控制。静电保护电路部26能够保护显示部AA的TFT17不受到静电破坏。静电保护电路部26、列控制电路部27和行控制电路部28与TFT17同样以含有铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜(半导体膜36)为基底在阵列基板11b上单片地形成，由此具有用于控制输出至TFT17的输出信号的供给的控制电路和静电保护电路(后述的二极管29、30)。这些共用配线25、静电保护电路部26、列控制电路部27和行控制电路部28在阵列基板11b的制造工序中、在将TFT17图案形成时利用已知的光刻法在阵列基板11b上同时被图案形成。
其中，列控制电路部27如图5所示那样配置在与显示部AA的图5所示的下侧的短边部相邻的位置、换言之在Y轴方向成为显示部AA与驱动器21之间的位置，在沿X轴方向延伸设置的横长的方形的范围形成。该列控制电路部27与配置在显示部AA的源极配线20连接，并且具有将来自驱动器21的输出信号中所含的图像信号分配至各源极配线20的开关电路(RGB开关电路)。具体而言，源极配线20在阵列基板11b的显示部AA沿X轴方向排列配置有多个，并且与形成R(红色)、G(绿色)、B(蓝色)各色的像素的各TFT17分别连接，而且列控制电路部27通过开关电路将来自驱动器21的图像信号分配供给至R、G、B的各源极配线20。此外，列控制电路部27还能够包括电平偏移电路等附属电路。
与此相对，如图5所示，行控制电路部28在与显示部AA的图5所示的左侧的长边部之间配置在夹着静电保护电路部26的位置，在沿着Y轴方向延伸设置的纵长的范围形成。行控制电路部28与配置在显示部AA的栅极配线19连接，并且具有扫描电路，该扫描电路将来自驱动器21的输出信号所含的控制信号按规定的定时供给至各栅极配线19而对各栅极配线19依次进行说明。具体而言，栅极配线19在阵列基板11b的显示部AA沿Y轴方向排列配置有多个，而且行控制电路部28利用扫描短路将来自驱动器21的控制信号(扫描信号)依次供给给显示部AA中图5所示的上端位置的栅极配线19至下端位置的栅极配线19，由此进行栅极配线19的扫描。此外，在行控制电路部28还能够包括电平偏移电路和缓冲电路等附属电路。另外，列控制电路部27和行控制电路部28通过在阵列基板11b上形成的连接配线与驱动器21连接。
如图5所示，静电保护电路部26配置在与显示部AA的图5所示的左侧的长边部相邻的位置，在与行控制电路部28同样在沿Y轴方向延伸设置的纵长的范围形成。静电保护电路部26与栅极配线19、共用配线25和行控制电路部28电连接。详细而言，静电保护电路部26如图6所示那样，按各栅极配线19、作为静电保护电路呈环状配置有各2个二极管29、30，该2个二极管29、30各自具有的2个中的一个电极部29a、30a与各栅极配线19和行控制电路部28分别连接，并且2个中的另一个电极部29b、39b与共用配线25分别连接，由此能够将在栅极配线19和行控制电路部28产生的静电(ESD(Electro-StaticDischarge：静电释放))释放到共用配线25，防止显示部AA的TFT17被静电破坏。因此，形成静电保护电路的2个二极管29、30的组沿作为栅极配线19的排列方向的Y轴方向排列配置有栅极配线19的个数的量。
更详细而言，静电保护电路部26如图6所示那样，2个二极管29、30中的一个电极部29a、30a彼此通过第一短路配线部31被短路，该第一短路配线部31的一端侧(图6所示的左端侧)与未图示的行控制电路部28连接，另一端侧(图6所示的右端侧)与栅极配线19连接。在第一短路配线部32与栅极配线19的连接处设置有接触部32。接触部32相对于静电保护电路部26夹着共用配线25配置在图6中未图示的显示部AA侧(与行控制电路部28侧相反侧)的位置。在静电保护电路部26，2个二极管29、30的另一个电极部29b、30b彼此通过第二短路配线部33被短路，该第二短路配线部33与共用配线25连接。
接着，对静电保护电路部26、各短路配线部31、33、接触部32、共用配线25等的详细结构依次进行说明。如图6所示，静电保护电路部26具有栅极配线19的个数的量的、呈环状相互连接的2个二极管29、30的组。2个二极管29、30中，一方(图6所示的下侧)为第一二极管(半导体功能部)29，而且另一方(图6所示的上侧)为第二二极管(第二半导体功能部)30。该第一二极管29和第二二极管30的排列方向沿着构成阵列基板11b的玻璃基板GS的板面并且与Y轴方向(栅极配线19的排列方向、共用配线25的延伸设置方向)一致。
如图7所示，第一二极管29具有：由第二金属膜38构成的2个第一电极部(电极部)29a、29b；第一保护部(保护部)29c，其由保护膜37构成，在俯视时与第一电极部29a、29b重叠的位置贯通形成有2个第一二极管侧开口部(半导体功能部侧开口部)29c1、29c2；和第一半导体部(半导体部)29d，其由半导体膜36构成，通过第一二极管侧开口部29c1、29c2与2个第一电极部29a、29b分别连接。2个第一电极部29a、29b的排列方向和第一半导体部29d的长度方向沿着构成阵列基板11b的玻璃基板GS的板面并且与X轴方向(与2个二极管29、30的排列方向正交的方向)一致。进一步，第一二极管29具有第一栅极电极部(栅极电极部)29e和第一绝缘层29f，该第一栅极电极部29e由第一金属膜34构成，俯视时与2个第一电极部29a、29b和第一半导体部29d重叠，该第一绝缘层29f由栅极绝缘膜35构成，将第一栅极电极部29e与第一半导体部29d绝缘。在第一栅极电极部29e连着俯视时与由第二金属膜38构成的第一短路配线部31重叠的第一短路配线部侧连接部42，该第一短路配线部侧连接部42与第一短路配线部31连接。第一短路配线部侧连接部42与第一栅极电极部29e同样由第一金属膜34构成，如图9所示，通过在设置在与第一短路配线部31之间的第一短路配线部侧绝缘部(第三绝缘部)43贯通形成的第一短路配线部侧开口部43a与第一短路配线部31连接。另外，第一短路配线部侧绝缘部43由栅极绝缘膜35和保护膜37构成。第一二极管29所具有的一个(图6所示的左侧)第一电极部29a连着同样由第二金属膜38构成的第一短路配线部31。即，第一二极管29的一个第一电极部29a与第一栅极电极部29e通过第一短路配线部31被短路，因此作为结构虽然是晶体管型但是电的特性上作为二极管发挥作用。
第一短路配线部31由第二金属膜38构成，如图6所示那样，在X轴方向从行控制电路部28侧引绕至接触部32侧并且在其途中横穿过静电保护电路部26和共用配线25。第一短路配线部31的一端侧与行控制电路部28连接，另一端侧通过接触部32与栅极配线19连接。第一短路配线部31中与静电保护电路部26所具有的2个二极管29、30在图6所示的左侧相邻的部分俯视时与和第一栅极电极部29e相连的第一短路配线部侧连接部42重叠，通过第一短路配线部侧绝缘部43的第一短路配线部侧开口部43a连接，2个二极管29、30所具有的一个电极部29a、30a相连。
如图8所示，第二二极管30具有：由第二金属膜38构成的2个第二电极部(第二电极部)30a、30b；第二保护部(第二保护部)30c，其由保护膜37构成，在俯视时与第二电极部30a、30b重叠的位置贯通形成有2个第二二极管侧开口部(第二半导体功能部侧开口部)30c1、30c2；和第二半导体部(第二半导体部)30d，其由半导体膜36构成，通过第二二极管侧开口部30c1、30c2与2个第二电极部30a、30b分别连接。2个第二电极部30a、30b的排列方向和第二半导体部30d的长度方向与Y轴方向、即第一电极部29a、29b的排列方向和第一半导体部29d的长度方向一致。进一步，第二二极管30具有第二栅极电极部(第二栅极电极部)30e和第二绝缘层30f，该第二栅极电极部30e由第二金属膜34构成，俯视时与2个第二电极部30a、30b和第二半导体部30d重叠，该第二绝缘层30f由栅极绝缘膜35构成，将第二栅极电极部30e与第二半导体部30d绝缘。在第二栅极电极部30e连着俯视时与由第二金属膜38构成的第二短路配线部33重叠的第二短路配线部侧连接部44，该第二短路配线部侧连接部44与第二短路配线部33连接。第二短路配线部侧连接部44与第二栅极电极部30e同样由第一金属膜34构成，如图10所示，通过在设置在与第二短路配线部33之间的第二短路配线部侧绝缘部(第二绝缘部)45贯通形成的第二短路配线部侧开口部45a与第二短路配线部33连接。另外，第二短路配线部侧绝缘部45由栅极绝缘膜35和保护膜37构成。第二二极管30所具有的另一个(图6所示的右侧)第二电极部30b连着同样由第二金属膜38构成的第二短路配线部33。即，第二二极管30的另一个第二电极部30a与第二栅极电极部30e通过第二短路配线部33被短路，因此作为结构虽然是晶体管型但是电特性上作为二极管发挥作用。
第二短路配线部33由第二金属膜38构成，如图6所示那样，在X轴方向相对于共用配线25在与接触部32侧相反侧以相邻的方式配置，此外，在Y轴方向以被夹入相邻的2个第一短路配线部31之间的方式配置。第二短路配线部33配置在静电保护电路部26所具有的2个二极管29、30与共用配线25之间，并且相对于与第二栅极电极部30e相连的第二短路配线部侧连接部44，俯视时重叠，通过第二短路配线部侧绝缘部45的第二短路配线部侧开口部45a连接，进一步，连着2个二极管29、30所具有的另一个电极部29b、30b。该第二短路配线部侧连接部44与由第一金属膜34构成并且相邻的共用配线25相连，由此2个二极管29、30所具体的另一个电极部29b、30b均与共用配线25连接。因此，可以说第二短路配线部侧连接部44兼用作将第二短路配线部33连接至共用配线25的共用配线侧连接部(静电释放配线侧连接部)46。此外，可以说已述的第二短路配线部侧绝缘部45兼用作将共用配线侧连接部46与第二短路配线部33绝缘的共用配线侧绝缘部(第四绝缘部)47，并且第二短路配线部侧开口部45a兼用作贯通共用配线侧绝缘部47、将第二短路配线部33连接至共用配线侧连接部46的共用配线侧开口部(第二的第二短路配线部侧开口部)47a。
再使用图13所示的电路图对静电保护电路部26所具有的2个二极管29、30的连接方式进行说明。第一二极管29的一个第一电极部29a、第一栅极电极部29e和第二二极管30的一个第二电极部30a如图13所示那样通过第一短路配线部31被短路并且与栅极配线19连接。另一方面，第一二极管29的另一个第一电极部29b、第二二极管30的另一个第二电极部30b和第二栅极电极部30e通过第二短路配线部33被短路并且与共用配线25连接。而且，均形成为晶体管型的2个二极管29、30之阈值电压以比虽然与从行控制电路部28经第一短路配线部31输送至栅极配线19的信号相关的电压值高、但是比产生静电时被施加的电压值低的方式设定。由此，虽然在驱动液晶面板11时，2个二极管29、30不进行动作，来自行控制电路部28的信号正常地被输送至栅极配线19，但是例如在静电被施加至栅极配线19、栅极配线19侧与共用配线25侧相比成为高电位时，2个二极管29、30进行动作，由此能够将静电向共用配线25释放。另外，在共用配线25别施加静电、栅极配线19侧与共用配线25侧相比成为低电位的情况下，2个二极管29、30也与上述同样地进行动作，由此也同样能够释放静电。
接着，对接触部32进行说明。如图6所示，接触部32配置于在X轴方向被夹在共用配线25与显示部AA之间的位置。如图11所示，接触部32具有：栅极配线侧连接部(信号配线侧连接部)48，其由第一金属膜34构成，在栅极配线19的端部形成；接触部侧绝缘部(绝缘部)49，其由栅极绝缘膜35和保护膜37构成，具有在俯视时与栅极配线侧连接部48重叠的位置贯通形成的接触部侧开口部49a；和二极管侧连接部(半导体功能部侧连接部)50，其由第二金属膜38构成，在第一短路配线部31的另一端侧形成，并且通过接触部侧开口部49a与栅极配线侧连接部48连接。该二极管侧连接部50通过第一短路配线部31与静电保护电路部26所具有的2个二极管29、30的一个的电极部29a、30a和第一栅极电极部29e短路。栅极配线侧连接部48和二极管侧连接部50均以从栅极配线19和第一短路配线部31向图6所示的上侧延伸出的方式设置，相对于静电保护电路部26夹着共用配线25地沿X轴方向排列。接触部侧开口部49a在与栅极配线侧连接部48和二极管侧连接部50重叠的位置设置有三个，由此与栅极配线侧连接部48和二极管侧连接部50的连接处成为三个。
接着，对共用配线25进行说明。由第一金属膜34构成，如图6所示那样配置于在X轴方向将静电保护电路部26与接触部32之间隔开的位置，并且以横穿过多个第一短路配线部31的方式沿Y轴方向延伸配置。在该共用配线25连着已述的俯视时与第二短路配线部33重叠的共用配线侧连接部46。换言之，共用配线25的形成为与静电保护电路部26相对的形状的侧边向静电保护电路部26层(与接触部32侧相反侧)部分地突出，由该突出部分构成共用配线侧连接部46。
而且，在共用配线25中、相对于配置在静电保护电路部26与接触部32之间的部分俯视时(从法线方向对玻璃基板GS的板面进行观察时)重叠的位置，如图6所示那样设置有静电保护部51，该静电保护部51用于在阵列基板11b的制造过程中、将形成第二金属膜38前的阶段，保护静电保护电路部26和接触部32中的一方不受在另一方产生的静电的损害。另外，共用配线25的俯视时与静电保护部51重叠的部分比非重叠的部分宽度加宽。静电保护部51如图7、图8和图12所示那样具有由半导体膜36构成的静电引导部52和由保护膜37构成的引导部保护部53，该引导部保护部53具有在俯视时与静电引导部52重叠的位置通过形成的静电引导开口部53a。进一步，静电保护部51具有引导部连接部54，该引导部连接部54由第二金属膜38构成，配置在俯视时与静电引导部52重叠的位置，并且通过静电引导开口部53a与静电引导部52连接。
如图6所示，静电引导部52沿作为共用配线25的延伸设置方向的Y轴方向延伸设置规定长度，俯视时形成纵长的方形。静电引导部52以其整个区域俯视时与共用配线25的加宽部分重叠的方式配置。静电引导部52的Y轴方向(长度方向)的形成范围比静电保护电路部26所具有的二极管29、30的第一电极部29a、20b(第一二极管侧开口部29c1、29c2)和第二栅极部30a、30b(第二二极管侧开口部30c1、30c2)的相同形成范围宽。此外，静电引导部52的Y轴方向的形成范围比接触部32所具有的三个接触部侧开口部49a的相同形成范围宽。静电引导部52的X轴方向(宽度方向)的形成范围为，图6所示的右侧的侧边与共用配线25的相同侧边相比配置在内侧，而且该图左侧的侧边配置在与第二短路配线部33不重叠的位置。
如图7、图8和图12所示，引导部保护部53以除静电引导开口部53a的形成部位以外覆盖静电引导部52的大部分的方式配置。如图6和图12所示，静电引导开口部53a在静电部保护部53沿静电引导部52的延伸设置方向(Y轴方向)间歇地排列配置有四个。静电引导开口部53a排列间隔大致为等间隔。如图6所示，四个静电引导开口部53a中，位于Y轴方向的两端的2个静电引导开口部53a与静电保护电路部26所具有的二极管29、30的第一电极部29a、20b(第一二极管侧开口部29c1、29c2)和第二栅极部30a、30b(第二二极管侧开口部30c1、30c2)相比在Y轴方向靠外(靠近沿第一短路配线部31的X轴方向延伸设置的部分)地配置。在图6所示的平面图中，连结上述的四个静电引导开口部53a的线、对于连结静电保护电路部26所具有的各二极管侧开口部29c1、29c2、30c1、30c2与接触部32所具有的三个各接触部侧开口部49a的线中的任一个线均为交叉的关系。
如图6所示，引导部连接部54沿作为共用配线25和静电引导部52的延伸设置方向的Y轴方向延伸设置规定长度，由此俯视时形成纵长的方形。引导部连接部54以与静电引导部52相比俯视时的大小小一圈的方式形成，并且以其整个区域俯视时与静电引导部52重叠的方式配置。引导部连接部54通过穿过上述的四个静电引导开口部53a而在四处与静电引导部52连接。由此，避免静电引导部52通过静电引导开口部53a在第一层间绝缘膜39侧露出。
进一步，在共用配线25的与接触部32相对的部位和构成接触部32的栅极配线侧连接部48的与共用配线25相对的部位，如图6所示，以相互接近的方式突出的第二静电引导部55分别以成对的方式形成。通过该第二静电引导部55，能够在阵列基板11b的制造过程、形成第二金属膜38前的阶段，保护静电保护电路部26和接触部32中的一方不受在另一方产生的静电的损害。第二静电引导部55均由第一金属膜34构成，从其突出基端侧接触部32突出前端侧去呈前端变细的形状形成，俯视时形成为大致三角形。成对的第二静电引导部55的突出前端部相互在Y轴方向的位置大致一致，并且在X轴方向仅空出一点距离并配置成相对状。成对的第二静电引导部55可以说沿X轴方向排列配置。
如图6所示，与共用配线25相连的第二静电引导部55配置在与静电引导部52相邻的位置。在Y轴方向配置在静电引导部52的延伸设置方向的大致中央位置。因此，第二静电引导部55成为配置在相对于静电引导部52配置成俯视时重叠的四个静电引导开口部53a中的靠近中央的2个静电引导开口部53a间的被夹着的位置。换言之，四个静电引导开口部53a在Y轴方向以跨越第二静电引导部55的方式排列配置。
通过上述那样的结构的静电保护部51所具有的将引导部52和第二静电引导部55，能够获得以下的作用和效果。即，阵列基板11b的制造通过利用已知的光刻法、在玻璃基板GS上从下层侧起依次形成已述的各膜而进行。在玻璃基板GS上形成第一金属膜34、栅极绝缘膜35、半导体膜36和保护膜37的状态下，如图14至图17所示那样，在非显示部NAA，静电保护电路部26的各半导体部29d、30d通过各保护部29c、30c的各二极管侧开口部29c1、29c2、30c1、30c2接触部32外部露出，并且接触部32的栅极配线侧连接部48通过接触部侧绝缘部49的三个接触部侧开口部49a接触部32外部露出。从该状态至将形成第二金属膜38为止的期间、将玻璃基板GS搬送至各制造装置时，存在在玻璃基板GS以及至此为止形成的膜的最外表面由于剥离带电等而产生静电的情况。此时，虽然玻璃基板GS的表面大部分被由绝缘材料构成的保护膜37覆盖，但是在非显示部NAA，通过上述的各开口部29c1、29c2、30c1、30c2、49a，由导电材料构成的各半导体部29d、30d以及栅极配线侧连接部48露出，因此担心从各半导体部29d、30d和栅极配线侧连接部48中的任一方侧向另一方侧施加静电。
关于这一点，在本实施方式中，如图14所示那样在静电保护电路部26与接触部32之间设置有静电保护部51，如图15、图16、和图18所示，静电保护部51的静电引导部52通过静电引导开口部53a接触部32外部露出，因此能够将从各半导体部29d、30d和栅极配线侧连接部48中的任一方侧向另一方侧去的静电在其途中通过静电引导开口部53a引导至静电引导部52。由此，能够抑制各二极管29、30被静电破坏、各半导体部29d、30d与各栅极电极部29e、30e短路的事态，和接触部32被静电破坏、栅极配线侧连接部48与二极管侧连接部50不能连接的事态的发生。特别是因为静电引导部52由与各二极管29、30所具有的各半导体部29d、30d相同的半导体膜36构成，所以在接触部32的栅极配线侧连接部48侧产生静电的情况下，能够利用静电引导部52有效地引导该静电，由此能够更好地防止静电被施加至各半导体部29d、30d。当静电被引导至静电引导部52时，存在在该处产生静电破坏、静电引导部52与共用配线25被短路的情况下，在这种情况下，能够将静电释放至共用配线25。
而且，在本实施方式中，如图14所示，在共用配线25与形成接触部32的栅极配线侧连接部48相对的部位，以成对的方式设置有以相互接近的方式突出的第二静电引导部55，因此，能够将从各半导体部29d、30d和栅极配线侧连接部48中的任一方侧向另一方侧去的静电在其途中引导至第二静电引导部55。由此，能够与上述的静电引导部52一起，更有效地抑制在各二极管29、30或接触部32产生静电破坏。
如以上说明的那样，本实施方式的阵列基板(半导体装置)11b包括：玻璃基板(基板)GS；在玻璃基板GS上形成的第一金属膜34；至少在第一金属膜34上形成的栅极绝缘膜(绝缘膜)35；在栅极绝缘膜35上形成的半导体膜36；至少在半导体膜36上形成、保护半导体膜36的保护膜37；在保护膜37上形成的第二金属膜38；第一二极管(半导体功能部)29，其至少具有2个第一电极部(电极部)29a、29b、第一保护部(保护部)29c和第一半导体部(半导体部)29d，该2个第一电极部29a、29b由第二金属膜38构成，该第一保护部29c由保护膜37构成，具有在与2个第一电极部29a、29b重叠的位置分别贯通形成的2个第一二极管侧开口部(半导体功能部侧开口部)29c1、29c2，该第一半导体部29d由半导体膜36构成，通过2个第一二极管侧开口部29c1、29c2与2个第一电极部29a、29b分别连接；由第一金属膜34构成的栅极配线(信号配线部)19；接触部32，其至少具有栅极配线侧连接部(信号配线侧连接部)48、接触部侧绝缘部(绝缘部)49和二极管侧连接部(半导体功能部侧连接部)50，该栅极配线侧连接部48由第一金属膜34构成，在栅极配线19的端部形成，该接触部侧绝缘部49由保护膜37和栅极绝缘膜35构成，具有在与栅极配线侧连接部48重叠的位置贯通形成的接触部侧开口部49a，该二极管侧连接部50由第二金属膜38构成，与第一二极管29所具有的2个第一电极部29a、29b中的任一电极部相连，并且通过接触部侧开口部49与栅极配线侧连接部48连接；和静电保护部51，其至少具有静电引导部52和引导部保护部53，该静电引导部52由半导体膜36构成，俯视时配置在第一二极管29与接触部32之间，并且用于引导在将形成第二金属膜38前的阶段在第一二极管29和接触部32中的任一方产生的静电，该引导部保护部53由保护膜37构成，具有在俯视时与静电引导部52重叠的位置贯通形成的静电引导开口部53a。
这样，在由第一金属膜34构成的栅极配线19，在接触部32形成于端部的栅极配线侧连接部48通过贯通接触部侧绝缘部49的接触部侧开口部49a与由第二金属膜38构成、与第一二极管29所具有的第一电极部29a、29b中的任一电极部相连的二极管侧连接部50连接，由此，来自第一二极管29侧的信号被供给至栅极配线19侧。此处，在该阵列基板11b的制造过程中，在将形成第二金属膜38前的阶段，在第一二极管29形成有贯通由保护膜37构成的第一保护部29c的第一二极管侧开口部29c1、29c2，而且在接触部32形成有贯通由保护膜37和栅极绝缘膜35构成的接触部侧绝缘部49的接触部侧开口部49a，成为由半导体膜36构成的第一半导体部29d通过第一二极管侧开口部29c1、29c2露出、由第一金属膜34构成的栅极配线侧连接部48通过接触部侧开口部49a露出的状态。在该状态，如果在第一二极管29和接触部32中的任一方产生静电，则要担心该静电被施加至另一侧的第一二极管29或栅极配线侧连接部48，在第一二极管29或接触部32产生不良。
关于这一点，因为包括至少具有静电引导部52和引导部保护部53的静电保护部51，该静电引导部52由半导体膜36构成，俯视时配置在第一二极管29与接触部32之间，该引导部保护部53由保护膜37构成，具有在俯视时与静电引导部52重叠的位置贯通形成的静电引导开口部53a，所以，在该阵列基板11b的制造过程中，在将形成第二金属膜38前的阶段，静电引导部52通过贯通引导部保护部53的静电引导开口部53a露出。因此，即使在将形成第二金属膜38前的阶段、在第一二极管29和接触部32中的任一方产生静电的情况下，也能够将该静电通过在到达另一侧的途中存在的静电引导开口部53a向静电引导部52引导。由此，能够使得在第一二极管29或接触部32不易产生起因于静电的不良。
而且，因为静电引导部52由与第一二极管29的第一半导体部29d相同的半导体膜36构成，所以在接触部32的栅极配线侧连接部48侧产生静电的情况下能够有效地引导该静电，能够更好地防止静电被施加至第一半导体部29d。
此外，半导体膜36由氧化物半导体构成。这样，虽然如果令半导体膜36为氧化物半导体，则存在在制造过程中将形成第二金属膜38时蚀刻变得容易，而且在成膜后也容易被氧化或还原的趋势，但是因为在半导体膜36与第二金属膜38之间设置有保护膜37，半导体膜36被保护膜37保护，所以在将形成第二金属膜38时难以被蚀刻，而且在成膜后半导体膜36也难以被氧化或还原。
此外，包括共用配线(静电释放配线部)25，其由第一金属膜34构成，俯视时位于第一二极管29与接触部32之间且配置在至少一部分与静电引导部52和引导部保护部53重叠的位置，由此能够将被引导至静电引导部52的静电释放。这样，如果在第一二极管29和接触部32中的任一方产生的静电被引导至静电引导部52，则能够将静电从静电引导部52释放到共用配线25，因此能够更有效地抑制由静电导致的不良的产生。
此外包括：第二二极管(第二半导体功能部)30，其至少具有2个第二电极部(第二电极部)30a、30b、第二保护部(第二保护部)30c和第二半导体部(第二半导体部)30d，该2个第二电极部30a、30b由第二金属膜38构成，该第二保护部30c由保护膜37构成，具有在与2个第二电极部30a、30b重叠的位置分别贯通形成的2个第二二极管侧开口部(第二半导体功能部侧开口部)30c1、30c2，该第二半导体部30d由半导体膜36构成，通过2个第二二极管侧开口部30c1、30c2与2个第二电极部30a、30b分别连接；第一短路配线部31，其由第二金属膜38构成，使2个第一电极部29a、29b中的一个电极部与2个第二电极部30a、30b中的一个电极部短路，且与二极管侧连接部50相连；第二短路配线部33，其由第二金属膜38构成，使2个第一电极部29a、29b中的另一个电极部与2个第二电极部30a、30b中的另一个电极部短路；第二短路配线部侧绝缘部(第二绝缘部)45，其由保护膜37和栅极绝缘膜35构成，具有在与第二短路配线部33重叠的位置贯通形成的第二短路配线部侧开口部45a；和共用配线侧连接部(静电释放配线侧连接部)46，其由第一金属膜34构成，以与共用配线25相连且俯视时至少一部分与第二短路配线部33重叠的方式配置，并且通过第二短路配线部侧开口部45a与第二短路配线部33连接。这样，在第一二极管29和第二二极管30，一个第一电极部29a与一个第二电极部30a通过第一短路配线部31被短路，而且另一个第一电极部29b与另一个第二电极部30b通过第二短路配线部33被短路。第一短路配线部31和通过接触部32与栅极配线19连接的二极管侧连接部50相连，而且第二短路配线部33和通过在第二短路配线部侧绝缘部45贯通形成的第二短路配线部侧开口部45a与共用配线25相连的共用配线侧连接部46连接。因此，在由于静电而共用配线25侧与栅极配线19侧之间产生大的电位差的情况下，在第一二极管29的第一半导体部29d或第二二极管30的第二半导体部30d流动电流，由此能够消除电位差。
此外包括：第一短路配线部侧绝缘部(第三绝缘部)43，其由保护膜37和栅极绝缘膜35构成，具有在与第一短路配线部31重叠的位置贯通形成的第一短路配线部侧开口部43a；第一栅极电极部(栅极电极部)29e，其设置在第一二极管29，由第一金属膜34构成，以俯视时与2个第一电极部29a、29b、第一半导体部29d和第一短路配线部31的至少一部分重叠的方式配置，并且通过第一短路配线部侧开口部43a与第一短路配线部31连接；和第二栅极电极部(第二栅极电极部)30e，其设置在第二二极管30，由第一金属膜34构成，以俯视时与2个第二电极部30a、30b和第二半导体部30d重叠的方式配置，并且与共用配线侧连接部46相连。这样，第一栅极电极部29e通过第一短路配线部31与一个第一电极部29a和一个第二电极部30b短路，而且第二栅极电极部30e通过共用配线侧连接部46和第二短路配线部33与另一个第一电极部29b和另一个第二电极部30b短路。因此，可以说第一二极管29和第二二极管30分别构成晶体管型的二极管，通过使其阈值电压例如虽然比与被输送至栅极配线19的信号相关的电压值高但是比产生静电时被施加的电压值低，能够仅在产生静电的情况下将该静电释放至共用配线25。而且，因为第二栅极电极部30e为与共用配线侧连接部46直接相连的结构，所以与假设第二栅极电极部采用经第二短路配线部33与共用配线侧连接部46连接的结构的情况相比，对不同的金属膜间进行连接的接触部位不必多，因此能够降低在该接触部位产生连接不良的可能性。
此外，在构成接触部32的栅极配线侧连接部48和共用配线25的相对部位，分别形成有以相互接近的方式突出的第二静电引导部55。这样，即使在将形成第二金属膜38前的阶段在第一二极管29和接触部32中的任一方产生静电的情况下，也能够将该静电引导至存在于到达另一侧的途中的第二静电引导部55。由此，能够在第一二极管29或接触部32使得起因于静电的不良更加难以产生。
此外，在共用配线25形成的第二静电引导部55配置在与静电引导部52相邻的位置。这样，因为在共用配线25形成的第二静电引导部55配置在与静电引导部52相邻的位置，所以与假设两者不彼此相邻而分离地配置的情况相比，能够更好地将在形成第二金属膜38之前的阶段产生的静电引导至静电引导部52和第二静电引导部55中的任一静电引导部。
此外，在静电保护部51，静电引导开口部53a沿沿着基板GS的板面且与2个第二静电引导部55的排列方向正交的方向、以跨越第二静电引导部55的方式排列配置有多个。这样，静电引导开口部53a沿沿着玻璃基板GS的板面且与2个第二静电引导部55的排列方向正交的方向、以跨越第二静电引导部55的方式排列配置有多个，因此能够更好地将在形成第二金属膜38之前的阶段产生的静电引导至静电引导部52和第二静电引导部55中的任一静电引导部。
此外，在静电保护部51包括引导部连接部54，该引导部连接部54由第二金属膜38构成，以俯视时与静电引导部52重叠的方式配置，并且通过静电引导开口部53a与静电引导部52连接。这样，引导部连接部54通过静电引导开口部53a与由半导体膜36构成的静电引导部52连接，因此可以说具有和第一电极部29a、29b通过第一二极管侧开口部29c1、29c2与由半导体膜36构成的第一半导体部29d连接的第一二极管29相同的连接结构。因此，假设在将引导部连接部除去的情况下，在该阵列基板11b的制造过程中、将形成第二金属膜38时由半导体膜36构成的静电引导部52变得容易被蚀刻，与之相比，能够使得这样的问题不易产生。
进一步，本实施方式的液晶面板(显示装置)11包括：上述的阵列基板11b；以与阵列基板11b相对的方式配置的CF基板(对置基板)11a；配置在阵列基板11b与CF基板11a之间的液晶层11c和设置在阵列基板11b并且与栅极配线19连接的TFT(开关元件)17。根据这样的液晶面板11，能够抑制阵列基板11b因静电而产生不良，所以动作可靠性等优异。
<实施方式2>
根据图19至图22对本发明的实施方式2进行说明。在本实施方式2中，说明不将静电保护短路部126连接至共用配线125的结构。另外，对与上述的实施方式1相同的结构、作用和效果省略重复的说明。
如图19和图20所示，本实施方式的静电保护电路部126构成为：在各二极管129、130的一个电极部129a、130a连接的第一短路配线部131不同的第一短路配线部131、连接另一个电极部129b、130b，在共用配线125不进行电连接。由此，在将形成第二金属膜38前的阶段，静电被引导至静电引导部152的情况下，能够降低该被引导的静电对各二极管129、130产生电的影响的可能性，使得在各二极管129、130更不易产生不良。详细而言，在静电保护电路部126，各二极管129、130的一个电极部129a、130a与第一短路配线部131连接，而且另一个电极部129b、130b与第二短路配线部133连接，进一步，该第二短路配线部133在与X轴方向(第一方向)正交的Y轴方向、和与图19所示的上述上侧相邻的第一短路配线部131连接。第二短路配线部133与俯视时重叠的第二短路配线部侧连接部144相比向图19所示的上述上侧延伸设置，其延伸设置前端部与相邻的第一短路配线部131相连。另一方面，在与第二短路配线部133相连的第二短路配线部侧连接部144，如图20和图21所示，通过在第二短路配线部侧绝缘部145形成的第二短路配线部侧开口部145a连接第二短路配线部133。该第二短路配线部侧连接部144不与共用配线125相连，省略上述实施方式1中所述的共用配线侧连接部46。
此处，使用图22所示的电路图，对静电保护电路部126所具有的各二极管129、130的连接方式进行说明。如图22所示，第一二极管129的一个第一电极部129a、第一栅极电极部129e和第二二极管130的一个等级二电极部130a通过第一短路配线部131被短路并与栅极配线119连接。另一方面，第一二极管129的另一个第一电极部129b、第二二极管130的另一个第二等级部130b和第二短路配线部133通过第二短路配线部133被短路，并且与在连接有一个第一电极部129a、130a、和第一栅极电极部129e的第一短路配线部131相反侧相邻的第一短路配线部131连接。因此，沿Y轴方向排列的大量第一短路配线部131和栅极配线119通过各二极管129、130相互连接。而且，例如在对规定的栅极配线119施加静电的情况下，各二极管129、130进行动作，从而能够将静电释放至其它所有栅极配线119。
如上所述，根据本实施方式，包括：第二二极管130，其至少具有2个第二电极部30a、30b、第二保护部30c和第二半导体部30d，并且在令2个第二电极部30a、30b的排列方向为第一方向(X轴方向)时，沿基板GS的板面且在与第一方向正交的第二方向(Y轴方向)与第一二极管129排列配置，其中，该2个第二电极部130a、130b由第二金属膜38构成，该第二保护部130c由保护膜37构成，具有在与2个第二电极部130a、130b重叠的位置分别贯通形成的2个第二二极管侧开口部130c1、130c2，该第二半导体部130d由半导体膜36构成，通过2个第二二极管侧开口部130c1、130c2与2个第二电极部130a、130b分别连接；第一短路配线部131，其由第二金属膜38构成，使2个第一电极部129a、129b中的一个电极部与2个第二电极部130a、130b中的一个电极部短路，且与二极管侧连接部150相连；和第二短路配线部133，其由第二金属膜38构成，使2个第一电极部129a、129b中的另一个电极部与2个第二电极部130a、130b中的另一个电极部短路，第一二极管129、第二二极管130、接触部332、栅极配线119、静电保护部151、第一短路配线部131和第二短路配线部133沿第二方向排列配置有多组，第二短路配线部133与在第二方向构成相邻的组的第一短路配线部131短路。这样，在第一二极管129和第二二极管130，一个第一电极部129a与一个第二电极部130a通过第一短路配线部131被短路，而且另一个第一电极部129b与另一个第二电极部130b通过第二短路配线部133被短路。第一短路配线部131和与栅极配线119连接的二极管侧连接部150相连，而且第二短路配线部133与在第二方向构成相邻的组的第一短路配线部131短路。因此，在栅极配线119被施加静电的情况下，能够将该静电释放至通过第二短路配线部133和构成相邻的组的第一短路配线部131连接的、构成相邻的组的栅极配线119，因此能够抑制伴随静电而产生不良。而且，因为第二短路配线部133为不与共用配线侧连接部146连接，所以与假设第二短路配线部133采用与共用配线侧连接部146连接的结构的情况相比，在将形成第二金属膜38前的阶段静电被引导至静电引导部152时，不易由于被引导的静电而在第一二极管129和第二二极管130产生不良。
<实施方式3>
使用图23至图25对本发明的实施方式3进行说明。在本实施方式3中，说明分别地设置第二短路配线部侧连接部244和共用配线侧连接部246的结构。另外，对与上述实施方式1相同的结构、作用和效果，省略重复的说明。
在本实施方式中，如图23至图25所示，与第二二极管230所具有的第二栅极电极部230e相连的第二短路配线部侧连接部244通过在第二短路配线部侧绝缘部(第二绝缘部)245贯通形成的第二短路配线部侧开口部245a与第二短路配线部233连接，但是与不直接相连。以从共用配线225中静电保护电路部226侧的侧边突出的方式设置有共用配线侧连接部246，该共用配线侧连接部246以与第二短路配线部233中不与第二短路配线部侧连接部244重叠的部分俯视时重叠的方式配置。设置在共用配线侧连接部246与第二短路配线部233之间的共用配线侧绝缘部(第四绝缘部)247，贯通形成由共用配线侧开口部(第二的第二短路配线部侧开口部)247a，因此第二短路配线部233通过该共用配线侧开口部247a与静电保护电路部226连接。这样，在第二栅极电极部230e，第二短路配线部侧连接部244通过第二短路配线部233与共用配线225间接连接，因此，在将形成第二金属膜38前的阶段、静电被引导至静电引导部252的情况下，能够降低该被引导的静电对各二极管229、230产生电的影响的可能性，能够使得在各二极管229、230更不易产生不良。
如以上说明的那样，根据本实施方式，包括：第一短路配线部侧绝缘部243，其由保护膜37和栅极绝缘膜35构成，具有在与第一短路配线部231重叠的位置贯通形成的第一短路配线部侧开口部243a；栅极电极部229e，其设置在第一二极管229，由第一金属膜34构成，以俯视时与2个第一电极部229a、229b、第一半导体部229d和第一短路配线部231重叠的方式配置，并且通过第一短路配线部侧开口部243a与第一短路配线部231连接；共用配线侧绝缘部(第四绝缘部)247，其由保护膜37和栅极绝缘膜35构成，具有在与第二短路配线部233重叠的位置贯通形成的第二的第二短路配线部侧开口部245a；和第二栅极电极部230e，其设置在第二二极管230，由第一金属膜34构成，以俯视时与2个第二电极部230a、230b、第二半导体部230d和第二短路配线部233重叠的方式配置，并且通过第二的第二短路配线部侧开口部245a与第二短路配线部233连接。这样，第一栅极电极部229e通过第一短路配线部231与一个第一电极部229a和一个第二电极部230a短路，而且第二栅极电极部230e通过第二短路配线部233和第二短路配线部33与另一个第一电极部229b和另一个第二电极部230b短路。因此，可以说第一二极管229和第二二极管230分别构成晶体管型的二极管，通过使其阈值电压例如虽然比与被输送至栅极配线219的信号相关的电压值高但是比产生静电时被施加的电压值低，能够仅在产生静电的情况下将该静电释放至共用配线225。而且，因为第二栅极电极部230e为通过第二短路配线部233与共用配线侧连接部246间接连接的结构，所以与假设第二栅极电极部采用与共用配线侧连接部246直接相连的结构的情况相比，在将形成第二金属膜38前的阶段、静电被引导至静电引导部252时，不易由于被引导的静电而在第一二极管229和第二二极管230产生不良。
<实施方式4>
根据图26至图29对本发明的实施方式4进行说明。在本实施方式4中，说明以与共用配线325相连的共用配线侧连接部346为静电引导部352的结构。另外，对与上述的实施方式1相同的结构、作用和效果，省略重复的说明。
如图26和图27所示，在本实施方式中，从共用配线325的侧边向静电保护电路部326突出的共用配线侧连接部346构成静电引导部352。另外，在本实施方式中，省略上述实施方式1中记载的由半导体膜36构成的静电引导部52和由第二金属膜38构成的引导部连接部54。共用配线侧连接部346俯视时与第二短路配线部333重叠，并且通过在设置在与第二短路配线部333之间的共用配线侧连接部346贯通形成的共用配线侧开口部347a与第二短路配线部333连接。因此，共用配线侧连接部346构成引导部保护部353，并且共用配线侧开口部347a构成静电引导开口部353a。共用配线侧开口部347a沿Y轴方向排列设置有三个。而且，在阵列基板311b的制造过程中、将形成第二金属膜38前的阶段，成为由第一金属膜34构成的共用配线侧连接部346(静电引导部352)如图28和图29所示那样通过共用配线侧连接部346(引导部保护部353)的共用配线侧开口部347a(静电引导开口部353a)向外部露出的状态。因此即使在静电保护电路部326所具有的各二极管329、330的各半导体部329a、330d和接触部332所具有的栅极配线侧连接部348中的任一方侧产生静电的情况下，也能够将该静电在去向另一方侧的途中通过共用配线侧开口部347a(静电引导开口部353a)引导至共用配线侧连接部346(静电引导部352)。由此，能够使得在静电保护电路部326或接触部332不易产生静电破坏。
如以上说明的那样，本实施方式的阵列基板311b包括：玻璃基板GS；在玻璃基板GS上形成的第一金属膜34；至少在第一金属膜34上形成的栅极绝缘膜35；在栅极绝缘膜35上形成的半导体膜36；至少在半导体膜36上形成、保护半导体膜36的保护膜37；在保护膜37上形成的第二金属膜38；第一二极管329，其至少具有2个第一电极部329a、329b、保护部329c和第一半导体部329d，该2个第一电极部329a、329b由第二金属膜38构成，该保护部329c由保护膜37构成，具有在与2个第一电极部329a、329b重叠的位置分别贯通形成的2个第一二极管侧开口部329c1、329c2，该第一半导体部329d由半导体膜36构成，通过2个第一二极管侧开口部329c1、329c2与2个第一电极部329a、329b分别连接；由第一金属膜34构成的栅极配线319；接触部332，其至少具有栅极配线侧连接部348、接触部侧绝缘部349和二极管侧连接部350，该栅极配线侧连接部348由第一金属膜34构成，在栅极配线319的端部形成，该接触部侧绝缘部349由保护膜37和栅极绝缘膜35构成，具有在与栅极配线侧连接部348重叠的位置贯通形成的接触部侧开口部349a，该二极管侧连接部350由第二金属膜38构成，与第一二极管329所具有的2个第一电极部329a、329b中的任一电极部相连，并且通过接触部侧开口部349a与栅极配线侧连接部348连接；和静电保护部351，其至少具有静电引导部352和引导部保护部353，该静电引导部352由第一金属膜34构成，俯视时配置在第一二极管329与接触部332之间，并且用于引导在将形成第二金属膜38前的阶段在第一二极管329和接触部332中的任一方产生的静电，该引导部保护部353由保护膜37和栅极绝缘膜35构成，具有在与静电引导部352俯视时重叠的位置贯通形成的静电引导开口部353a。
这样，在由第一金属膜34构成的栅极配线319，在接触部332形成于端部的栅极配线侧连接部348通过贯通接触部侧绝缘部349的接触部侧开口部349a与由第二金属膜38构成、与第一二极管329所具有的第一电极部329a、329b中的任一电极部相连的二极管侧连接部350连接，由此，来自第一二极管329侧的信号被供给至栅极配线319侧。此处，在该阵列基板311b的制造过程中，在将形成第二金属膜38前的阶段，在第一二极管329形成有贯通由保护膜37构成的保护部的第一二极管侧开口部329c1、329c2，而且在接触部332形成有贯通由保护膜37和栅极绝缘膜35构成的接触部侧绝缘部349的接触部侧开口部349a，成为由半导体膜36构成的第一半导体部329d通过第一二极管侧开口部329c1、329c2露出、由第一金属膜34构成的栅极配线侧连接部348通过接触部侧开口部349a露出的状态。在该状态，如果在第一二极管329和接触部332中的任一方产生静电，则要担心该静电被施加至另一侧的第一二极管329或栅极配线侧连接部348，在第一二极管329或接触部332产生不良。
关于这一点，因为包括至少具有静电引导部352和引导部保护部353的静电保护部351，该静电引导部352由第一金属膜34构成，俯视时配置在第一二极管329与接触部332之间，该引导部保护部353由保护膜37和栅极绝缘膜35构成，具有在与静电引导部352俯视时重叠的位置贯通形成的静电引导开口部353a，所以，在该阵列基板311b的制造过程中，在将形成第二金属膜38前的阶段，静电引导部352通过贯通引导部保护部353的静电引导开口部353a露出。因此，即使在将形成第二金属膜38前的阶段、在第一二极管329和接触部332中的任一方产生静电的情况下，也能够将该静电通过在到达另一侧的途中存在的静电引导开口部353a向静电引导部352引导。由此，能够使得在第一二极管329或接触部332不易产生起因于静电的不良。
而且，静电引导部352由与接触部332的栅极配线侧连接部348相同的第一金属膜34构成，所以在第一二极管329的第一半导体部329d侧产生静电的情况下能够有效地引导该静电，能够更好地防止静电被施加至栅极配线侧连接部348。
<实施方式5>
根据图30对本发明的实施方式5进行说明。在本实施方式5，说明从上述的实施方式1省略引导部连接部54的结构。另外，对与上述实施方式1相同的结构、作用和效果，省略重复的说明。
如图30所示，本实施方式的静电保护部451包括由半导体膜36构成的静电引导部452和由保护膜37构成、具有静电引导开口部453a的引导部保护部453，与第二金属膜38俯视时不重叠。第一层间绝缘膜39以进入到静电引导开口部453a中的方式设置。在这样的结构中，在将形成第二金属膜38前的阶段静电引导部452也通过静电引导开口部453a向外部露出，因此能够适当地引导在制造过程中产生的静电。
<实施方式6>
根据图31对本发明的实施方式6进行说明。在本实施方式6，说明在上述的实施方式1令第二短路配线部533与引导部连接部554相连的结构。另外，对与上述实施方式1相同的结构、作用和效果，省略重复的说明。
如图31所示，本实施方式的第二短路配线部533以俯视时与共用配线525重叠的方式、在X轴方向扩展形成范围，与共用配线525的重叠部位构成引导部连接部554。与第二短路配线部533相连的引导部连接部554通过静电引导开口部553a与静电引导部552连接。
<实施方式7>
使用图32或图33对本发明的实施方式7进行说明。在本实施方式7，说明从上述的实施方式1改变静电引导部652和引导部连接部654的结构后的结构。另外，对与上述实施方式1相同的结构、作用和效果，省略重复的说明。
如图32和图33所示，本实施方式的静电引导部652和引导部连接部654按四个静电引导开口部653a被分割。静电引导部652和引导部连接部654配置在与共用配线625俯视时重叠的位置，并且沿共用配线625的延伸设置方向(Y轴方向)间歇地各排列四个地配置。静电引导部652和引导部连接部654俯视时大致为正方形。各静电引导部652与各引导部连接部654相比俯视时的大小大一圈。
<其它实施方式>
本发明并不限定于根据上述记述和附图说明的实施方式，例如以下那样的实施方式也包含在本发明的技术范围内。
(1)在上述各实施方式中，作为设置在静电保护电路部的静电保护电路元件(半导体功能元件)例示了TFT型的二极管，除此以外，例如还能够使用稳压二极管和压敏电阻等。在这种情况下，能够令静电保护电路元件(稳压二极管或压敏电阻)为具有2个电极部、保护部和半导体部但是不具有栅极电极部的结构，其中，该保护部具有2个半导体功能部侧开口部，该半导体部通过各半导体功能部侧开口部与各电极部连接。
(2)在上述各实施方式以外，静电引导部、静电引导开口部和引导部连接部的设置数、俯视时的大小(形成范围)和形状等还能够适当地进行变更。
(3)在上述各实施方式中，对令在半导体膜中使用的氧化物半导体为含有铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜的情况进行了说明，还能够使用其它种类的氧化物半导体。具体而言，能够使用含有铟(In)、硅(Si)和锌(Zn)的氧化物、含有铟(In)、铝(Al)和锌(Zn)的氧化物、含有锡(Sn)、硅(Si)和锌(Zn)的氧化物、含有锡(Sn)、铝(Al)和锌(Zn)的氧化物、含有锡(Sn)、镓(Ga)和锌(Zn)的氧化物、含有镓(Ga)、、硅(Si)和锌(Zn)的氧化物、含有镓(Ga)、铝(Al)和锌(Zn)的氧化物、含有铟(In)、铜(Cu)和锌(Zn)的氧化物、含有锡(Sn)、铜(Cu)和锌(Zn)的氧化物等。
(4)在上述各实施方式中，对TFT、列控制电路部和行控制电路部作为半导体膜具有含有铟(In)、镓(Ga)和锌(Zn)的氧化物薄膜的结构进行了说明，除此以外，例如还能够使用由非晶硅(a-Si)或多晶硅等构成的半导体膜。作为多晶硅，例如能够使用CG硅(ContinuousGrain Silicon)薄膜。
(5)在上述各实施方式中，例示了动作模式为FFS模式的液晶面板，除此以外，本发明还能够应用于IPS(In-plane-Switching：面内开关型)模式或VA(Vertical Alignment：垂直取向)模式等其它动作模式的液晶面板。
(6)在上述各实施方式中，说明了第一金属膜和第二金属膜有钛(Ti)和铜(Cu)的层叠膜形成的情况，例如还能够代替钛使用钼(Mo)、氮化钼(MoN)氮化钛(TiN)、钨钼合金(MoW)等。除此以外，还能够使用钛、铜、铝等的单层金属膜。
(7)除上述各实施方式以外，还能够适当地变更第一短路配线部、第二短路配线部、共用配线等的具体的平面形状和配线线路路径等。此外，各二极管的X轴方向和Y轴方向的配置、各二极管所具有的各电极部的配置、各二极管所具有的各半导体部的宽度尺寸和长度尺寸等也能够适当地进行变更。此外，接触部的连接处的配置和数量等也能够适当地进行变更。
(8)在上述各实施方式中，说明了将驱动器直接COG安装在阵列基板上的结构，本发明中还包括在通过ACF连接至阵列基板的柔性基板上安装驱动器的方式。
(9)在上述各实施方式中，说明了在阵列基板的非显示部设置列控制电路部和行控制电路部的情况，还能够省略列控制电路部和行控制电路部，使驱动器承担其功能。
(10)在上述各实施方式中，例示了形成为纵长的方形状的液晶面板，本发明还能够应用于形成为横长的方形状的液晶面板和形成为正方形的液晶面板。
(11)本发明还包括在上述各实施方式中所述的液晶面板、以层叠的方式安装有触摸面板和视差屏障面板(开关液晶面板)等功能性面板的方式。
(12)在上述各实施方式中，作为液晶显示装置具备的背光源装置例示了边光型的背光源装置，本发明还包括使用直下型的背光源装置的结构。
(13)在上述各实施方式中，例示了具备作为外部光源的背光源装置的透射型的液晶显示装置，本发明还能够应用于利用外光进行显示的反射型液晶显示装置，在这种情况下，能够省略背光源装置。
(14)在上述各实施方式中，作为液晶显示装置的开关元件使用TFT，还能够应用于使用TFT以外的开关元件(例如薄膜晶体管(TFD))的液晶显示装置，此外，除了进行彩色显示的液晶显示装置以外，还能够应用于进行黑白显示的液晶显示装置。
(15)在上述各实施方式中，例示了作为显示面板使用液晶面板的液晶显示装置，本发明还能够应用于使用其它种类的显示面板(PDP(等离子体显示面板)和有机EL面板等)的显示装置。在这种情况下，能够省略背光源装置。
(16)在上述各实施方式中，例示了被分类为小型和中小型，应用于便携式信息终端、移动电话、笔记本电脑、数字相框、便携式游戏机、电子墨水纸等各种电子设备等的液晶面板，本发明还能够应用于画面尺寸例如为20英寸～90英寸、被分类为中型或大型(超大型)的液晶面板。在这种情况下，能够将液晶面板应用于电视接收装置、电子标牌(数字标牌)、电子黑板等电子设备。
附图标记的说明
11…液晶面板(显示装置)，11a…CF基板(对置基板)，11b、311b…阵列基板(半导体装置)，11c…液晶层，17…TFT(开关元件)，19、119、219、319…栅极配线(信号配线部)，25、125、225、325、525…共用配线(静电释放配线部)，29、129、329…第一二极管(半导体功能部)，29a、329a…一个电极部，29b、129b、329b…另一个电极部，29c、329c…第一保护部(保护部)，29c1、29c2、329c1、329c2…第一二极管侧开口部(半导体功能部侧开口部)，29d、329d…第一半导体部(半导体部)，29e…栅极电极部(栅极电极部)，30、130、230、330…第二二极管(第二半导体功能部)，30a、130a…一个第二电极部(一个第二电极部)，30b、130b…另一个第二电极部(另一个第二电极部)，30c、130c…第二保护部(第二保护部)，30c1、30c2、130c1、130c2…第二二极管侧开口部(半导体功能部侧开口部)，30d、130d、330d…第二半导体部(第二半导体部)，30e、130e、230e…第二栅极电极部(第二栅极电极部)，31、131…第一短路配线部，32、132、332…接触部，33、133、233、333、533…第二短路配线部，34…第一金属膜，35…栅极绝缘膜(绝缘膜)，36…半导体膜，37…保护膜，38…第二金属膜，42…第一短路配线部侧连接部，43…第一短路配线部侧绝缘部(第三绝缘部)，43a…第一短路配线部侧开口部，45、145、245…第二短路配线部侧绝缘部(第二绝缘部)，45a、145a、245a…第二短路配线部侧开口部，46、246、346…共用配线侧连接部(静电释放配线侧连接部)，47、247、347…共用配线侧绝缘部(第四绝缘部)，47a、247a、347a…共用配线侧开口部(第二的第二短路配线部侧开口部)，48、348…栅极配线侧连接部(信号配线侧连接部)，49…接触部侧绝缘部(绝缘部)，49a…接触部侧开口部，50、150、350…二极管侧连接部(半导体功能部侧连接部)，51、151、351、451…静电保护部，52、152、252、352、452、552、652…静电引导部，53、353、453、553…引导部保护部，53a、353a、453a、553a、653a…静电引导开口部，54、554、654…引导部连接部，55…第二静电引导部，GS…玻璃基板(基板)。

Claims (13)

1.一种半导体装置，其特征在于，包括：
基板；
在所述基板上形成的第一金属膜；
至少在所述第一金属膜上形成的绝缘膜；
在所述绝缘膜上形成的半导体膜；
至少在所述半导体膜上形成，保护所述半导体膜的保护膜；
在所述保护膜上形成的第二金属膜；
半导体功能部，其至少具有2个电极部、保护部和半导体部，所述电极部由所述第二金属膜构成，所述保护部由所述保护膜构成，具有在与2个所述电极部重叠的位置分别贯通形成的2个半导体功能部侧开口部，所述半导体部由所述半导体膜构成，通过2个所述半导体功能部侧开口部与2个所述电极部分别连接；
由所述第一金属膜构成的信号配线部；
接触部，其至少具有信号配线侧连接部、绝缘部和半导体功能部侧连接部，所述信号配线侧连接部由所述第一金属膜构成，形成于所述信号配线部的端部，所述绝缘部由所述保护膜和所述绝缘膜构成，具有在与所述信号配线侧连接部重叠的位置贯通形成的接触部侧开口部，所述半导体功能部侧连接部由所述第二金属膜构成，与所述半导体功能部所具有的2个所述电极部中的任一电极部相连，并且通过所述接触部侧开口部与所述信号配线侧连接部连接；和
静电保护部，其至少具有静电引导部和引导部保护部，所述静电引导部由所述半导体膜构成，俯视时配置在所述半导体功能部与所述接触部之间，并且用于引导在形成所述第二金属膜前的阶段在所述半导体功能部和所述接触部中的任一方产生的静电，所述引导部保护部由所述保护膜构成，具有在俯视时与所述静电引导部重叠的位置贯通形成的静电引导开口部。
2.如权利要求1所述的半导体装置，其特征在于：
所述半导体膜由氧化物半导体构成。
3.如权利要求1或权利要求2所述的半导体装置，其特征在于：
所述半导体装置包括静电释放配线部，所述静电释放配线部由所述第一金属膜构成，俯视时位于所述半导体功能部与所述接触部之间且配置在至少一部分与所述静电引导部和所述引导部保护部重叠的位置，由此，能够释放被引导至所述静电引导部的静电。
4.如权利要求3所述的半导体装置，其特征在于，包括：
第二半导体功能部，其至少具有2个第二电极部、第二保护部和第二半导体部，所述第二电极部由所述第二金属膜构成，所述第二保护部由所述保护膜构成，具有在与2个所述第二电极部重叠的位置分别贯通形成的2个第二半导体功能部侧开口部，所述第二半导体部由所述半导体膜构成，通过2个所述第二半导体功能部侧开口部与2个所述第二电极部分别连接；
第一短路配线部，其由所述第二金属膜构成，使2个所述电极部中的一个电极部与2个所述第二电极部中的一个第二电极部短路，且与所述半导体功能部侧连接部相连；
第二短路配线部，其由所述第二金属膜构成，使2个所述电极部中的另一个电极部与2个所述第二电极部中的另一个第二电极部短路；
第二绝缘部，其由所述保护膜和所述绝缘膜构成，具有在与所述第二短路配线部重叠的位置贯通形成的第二短路配线部侧开口部；和
静电释放配线侧连接部，其由所述第一金属膜构成，以与所述静电释放配线部相连且俯视时至少一部分与所述第二短路配线部重叠的方式配置，并且通过所述第二短路配线部侧开口部与所述第二短路配线部连接。
5.如权利要求4所述的半导体装置，其特征在于，包括：
第三绝缘部，其由所述保护膜和所述绝缘膜构成，具有在与所述第一短路配线部重叠的位置贯通形成的第一短路配线部侧开口部；
栅极电极部，其设置在所述半导体功能部，由所述第一金属膜构成，以俯视时与2个所述电极部、所述半导体部和所述第一短路配线部的至少一部分重叠的方式配置，并且通过所述第一短路配线部侧开口部与所述第一短路配线部连接；和
第二栅极电极部，其设置于所述第二半导体功能部，由所述第一金属膜构成，以俯视时与2个所述第二电极部和所述第二半导体部重叠的方式配置，并且与所述静电释放配线侧连接部相连。
6.如权利要求4所述的半导体装置，其特征在于，包括：
第三绝缘部，其由所述保护膜和所述绝缘膜构成，具有在与所述第一短路配线部重叠的位置贯通形成的第一短路配线部侧开口部；
栅极电极部，其设置于所述半导体功能部，由所述第一金属膜构成，以俯视时与2个所述电极部、所述半导体部和所述第一短路配线部重叠的方式配置，并且通过所述第一短路配线部侧开口部与所述第一短路配线部连接；
第四绝缘部，其由所述保护膜和所述绝缘膜构成，具有在与所述第二短路配线部重叠的位置贯通形成的第二的第二短路配线部侧开口部；和
第二栅极电极部，其设置于所述第二半导体功能部，由所述第一金属膜构成，以俯视时与2个所述第二电极部、所述第二半导体部和所述第二短路配线部重叠的方式配置，并且通过所述第二的第二短路配线部侧开口部与所述第二短路配线部连接。
7.如权利要求3所述的半导体装置，其特征在于，包括：
第二半导体功能部，其至少具有2个第二电极部、第二保护部和第二半导体部，并且在将2个所述第二电极部的排列方向设为第一方向时，沿所述基板的板面且在与所述第一方向正交的第二方向相对于所述半导体功能部排列配置，其中，所述第二电极部由所述第二金属膜构成，所述第二保护部由所述保护膜构成，具有在与2个所述第二电极部重叠的位置分别贯通形成的2个第二半导体功能部侧开口部，所述第二半导体部由所述半导体膜构成，通过2个所述第二半导体功能部侧开口部与2个所述第二电极部分别连接；
第一短路配线部，其由所述第二金属膜构成，使2个所述电极部中的一个电极部与2个所述第二电极部中的一个第二电极部短路，且与所述半导体功能部侧连接部相连；和
第二短路配线部，其由所述第二金属膜构成，使2个所述电极部中的另一个电极部与2个所述第二电极部中的另一个第二电极部短路，
所述半导体功能部、所述第二半导体功能部、所述接触部、所述信号配线部、所述静电保护部、所述第一短路配线部和所述第二短路配线部沿所述第二方向排列配置有多组，
所述第二短路配线部与在所述第二方向构成相邻的组的所述第一短路配线部短路。
8.如权利要求3至权利要求7中任一项所述的半导体装置，其特征在于：
在构成所述接触部的所述信号配线侧连接部与所述静电释放配线部的相对部位，分别形成有以相互接近的方式突出的第二静电引导部。
9.如权利要求8所述的半导体装置，其特征在于：
在所述静电释放配线部形成的所述第二静电引导部配置在与所述静电引导部相邻的位置。
10.如权利要求9所述的半导体装置，其特征在于：
在所述静电保护部，所述静电引导开口部沿所述基板的板面且沿与2个所述第二静电引导部的排列方向正交的方向，以跨越所述第二静电引导部的方式排列配置有多个。
11.如权利要求1至权利要求10中任一项所述的半导体装置，其特征在于：
所述静电保护部包括引导部连接部，所述引导部连接部由所述第二金属膜构成，以俯视时与所述静电引导部重叠的方式配置，并且通过所述静电引导开口部与所述静电引导部连接。
12.一种半导体装置，其特征在于，包括：
基板；
在所述基板上形成的第一金属膜；
至少在所述第一金属膜上形成的绝缘膜；
在所述绝缘膜上形成的半导体膜；
至少在所述半导体膜上形成，保护所述半导体膜的保护膜；
在所述保护膜上形成的第二金属膜；
半导体功能部，其至少具有2个电极部、保护部和半导体部，所述电极部由所述第二金属膜构成，所述保护部由所述保护膜构成，具有在与2个所述电极部重叠的位置分别贯通形成的2个半导体功能部侧开口部，所述半导体部由所述半导体膜构成，通过2个所述半导体功能部侧开口部与2个所述电极部分别连接；
由所述第一金属膜构成的信号配线部；
接触部，其至少具有信号配线侧连接部、绝缘部和半导体功能部侧连接部，所述信号配线侧连接部由所述第一金属膜构成，形成于所述信号配线部的端部，所述绝缘部由所述保护膜和所述绝缘膜构成，具有在与所述信号配线侧连接部重叠的位置贯通形成的接触部侧开口部，所述半导体功能部侧连接部由所述第二金属膜构成，与所述半导体功能部所具有的2个所述电极部中的任一电极部相连，并且通过所述接触部侧开口部与所述信号配线侧连接部连接；和
静电保护部，其至少具有静电引导部和引导部保护部，所述静电引导部由所述第一金属膜构成，俯视时配置在所述半导体功能部与所述接触部之间，并且用于引导在形成所述第二金属膜前的阶段在所述半导体功能部和所述接触部中的任一方产生的静电，所述引导部保护部由所述保护膜和所述绝缘膜构成，具有在俯视时与所述静电引导部重叠的位置贯通形成的静电引导开口部。
13.一种显示装置，其特征在于，包括：
权利要求1至权利要求12中任一项所述的半导体装置；
以与所述半导体装置相对的方式配置的对置基板；
配置于所述半导体装置与所述对置基板之间的液晶层；和
设置于所述半导体装置并且与所述信号配线部连接的开关元件。
CN201380051576.4A 2012-10-02 2013-09-25 半导体装置和显示装置 Active CN104704547B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012220373 2012-10-02
JP2012-220373 2012-10-02
PCT/JP2013/075859 WO2014054483A1 (ja) 2012-10-02 2013-09-25 半導体装置及び表示装置

Publications (2)

Publication Number Publication Date
CN104704547A true CN104704547A (zh) 2015-06-10
CN104704547B CN104704547B (zh) 2017-05-31

Family

ID=50434811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380051576.4A Active CN104704547B (zh) 2012-10-02 2013-09-25 半导体装置和显示装置

Country Status (6)

Country Link
US (1) US9443885B2 (zh)
EP (1) EP2905769A4 (zh)
JP (1) JP5940163B2 (zh)
KR (1) KR101709420B1 (zh)
CN (1) CN104704547B (zh)
WO (1) WO2014054483A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107817634A (zh) * 2016-09-13 2018-03-20 乐金显示有限公司 薄膜晶体管基板和包括其的显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456740B (zh) * 2013-08-22 2016-02-24 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN104020621B (zh) * 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104317089B (zh) * 2014-10-27 2017-02-01 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板、显示装置
KR102282614B1 (ko) * 2016-09-13 2021-07-27 엘지디스플레이 주식회사 표시 장치
US10962853B1 (en) * 2017-04-11 2021-03-30 Sharp Kabushiki Kaisha Display substrate and display device
US10103107B1 (en) * 2017-08-08 2018-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
JP2019074684A (ja) * 2017-10-18 2019-05-16 シャープ株式会社 表示パネル用基板の製造方法
CN109698192B (zh) * 2017-10-23 2021-01-22 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
US11515299B2 (en) 2018-05-16 2022-11-29 Industrial Technology Research Institute Method for manufacturing display array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677745A (en) * 1994-12-21 1997-10-14 Kabushiki Kaisha Toshiba LCD with electrostatic discharge projections
JPH1195253A (ja) * 1997-09-22 1999-04-09 Nec Kagoshima Ltd マトリクスアレイ配線基板及びその製造方法
JPH11194368A (ja) * 1997-10-14 1999-07-21 Samsung Electron Co Ltd 液晶表示装置用基板、液晶表示装置及びその製造方法
US6081307A (en) * 1995-02-20 2000-06-27 Lg Electronics Inc. Liquid crystal display device with shorting bar connected with asymmetrical floating gate transistors
CN101868757A (zh) * 2007-12-20 2010-10-20 夏普株式会社 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法
CN101750781B (zh) * 2008-12-01 2012-02-29 索尼公司 液晶显示装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629079B2 (ja) * 1994-12-21 2005-03-16 株式会社東芝 表示装置およびその製造方法
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8330893B2 (en) * 2006-12-22 2012-12-11 Sharp Kabushiki Kaisha Active matrix substrate and display device equipped with the same
JP2010230744A (ja) 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677745A (en) * 1994-12-21 1997-10-14 Kabushiki Kaisha Toshiba LCD with electrostatic discharge projections
US6081307A (en) * 1995-02-20 2000-06-27 Lg Electronics Inc. Liquid crystal display device with shorting bar connected with asymmetrical floating gate transistors
JPH1195253A (ja) * 1997-09-22 1999-04-09 Nec Kagoshima Ltd マトリクスアレイ配線基板及びその製造方法
JPH11194368A (ja) * 1997-10-14 1999-07-21 Samsung Electron Co Ltd 液晶表示装置用基板、液晶表示装置及びその製造方法
CN101868757A (zh) * 2007-12-20 2010-10-20 夏普株式会社 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法
CN101750781B (zh) * 2008-12-01 2012-02-29 索尼公司 液晶显示装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107817634A (zh) * 2016-09-13 2018-03-20 乐金显示有限公司 薄膜晶体管基板和包括其的显示装置
TWI658310B (zh) * 2016-09-13 2019-05-01 南韓商樂金顯示科技股份有限公司 薄膜電晶體基板與包含該薄膜電晶體基板之顯示裝置
CN110224023A (zh) * 2016-09-13 2019-09-10 乐金显示有限公司 薄膜晶体管基板和包括其的显示装置
CN110224023B (zh) * 2016-09-13 2022-08-02 乐金显示有限公司 薄膜晶体管基板和包括其的显示装置

Also Published As

Publication number Publication date
JP5940163B2 (ja) 2016-06-29
EP2905769A4 (en) 2015-10-07
JPWO2014054483A1 (ja) 2016-08-25
KR20150046312A (ko) 2015-04-29
US20150221680A1 (en) 2015-08-06
EP2905769A1 (en) 2015-08-12
US9443885B2 (en) 2016-09-13
WO2014054483A1 (ja) 2014-04-10
KR101709420B1 (ko) 2017-02-22
CN104704547B (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN104704547A (zh) 半导体装置和显示装置
US9798203B2 (en) Semiconductor device and display device
US9841650B2 (en) Liquid crystal display device
JP6080316B2 (ja) 表示装置
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US20200064700A1 (en) Array substrate and display device
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN105793772B (zh) 显示装置
US9595544B2 (en) Thin film transistor substrate and display device
US7884912B2 (en) Liquid crystal display device
CN104823230A (zh) 显示装置
US20150123112A1 (en) Thin film transistor substrate, display apparatus having the same, and manufacturing method thereof
CN104641285A (zh) 半导体装置和显示装置
KR20110035145A (ko) 횡전계 방식 액정표시장치
CN205621412U (zh) 显示装置
US8547515B2 (en) Display substrate with pixel electrode having V-shape and trapezoidal protrusions, a method of manufacturing the same and a display apparatus having the same
KR20080051200A (ko) 액정표시장치
KR102080481B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102068770B1 (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
KR102357752B1 (ko) 액정 표시 기판 및 이를 갖는 액정 표시 패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant