JP6080316B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP6080316B2 JP6080316B2 JP2014559651A JP2014559651A JP6080316B2 JP 6080316 B2 JP6080316 B2 JP 6080316B2 JP 2014559651 A JP2014559651 A JP 2014559651A JP 2014559651 A JP2014559651 A JP 2014559651A JP 6080316 B2 JP6080316 B2 JP 6080316B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- gate
- display unit
- gate driver
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 142
- 239000003566 sealing material Substances 0.000 claims description 75
- 239000010409 thin film Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 73
- 239000000463 material Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 13
- 230000007704 transition Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、表示装置に関する。
本願は、2013年1月30日に、日本に出願された特願2013−015727号に基づき優先権を主張し、その内容をここに援用する。
本願は、2013年1月30日に、日本に出願された特願2013−015727号に基づき優先権を主張し、その内容をここに援用する。
表示装置の一種である液晶表示装置は、近年、携帯用電子機器の表示部として広く用いられている。例えば下記の特許文献1、2に、個別に表示が可能な2つの表示部を備えた液晶表示装置が開示されている。特許文献1に記載の表示装置は、透過型液晶表示部からなる第1表示部と、反射型液晶表示部からなる第2表示部と、を備えている。この表示装置では、時刻や日付などの常時表示させておきたい情報を第2表示部で表示する。その他の文字や画像などの一時的に必要な情報を、第1表示部で表示/非表示状態を切り替えながら表示する。特許文献1に、この表示装置は携帯電話や携帯型コンピュータなどに好適に用いられる、と記載されている。
特許文献1に記載の表示装置においては、第1表示部用の第1走査線ドライバが基板の第1辺に沿って実装され、第2表示部用の第2走査線ドライバが第1辺に対向する第2辺に沿って実装されている。すなわち、2つの走査線ドライバ用ICチップが基板の周縁部に実装されている。走査線ドライバとして、ICチップを実装する構成に代えて、アレイ基板上にドライバ回路をモノリシックに形成する構成を採用する場合がある。この場合、基板周縁部から水分が浸入しやすいため、配線の腐食やドライバ回路を構成する素子の性能低下が生じ、走査線ドライバの信頼性が低下するおそれがある。なお、走査線ドライバはゲートドライバと同じである。
特に表示装置の額縁部分を狭くする場合には、ドライバ回路内のトランジスタ等の素子をシール材の直下に配置する構成が考えられる。以下、表示装置の額縁部分を狭くすることを「狭額縁化」と称する。このような構成を採用すると、シール材を介して2枚の基板を貼り合わせる際の応力が素子に加わるため、素子の破壊が生じやすいという問題がある。また、紫外光等の光で硬化させるタイプのシール材を用いる場合には、ドライバ回路のパターンにより光が遮断され、シール材が硬化しにくいという問題がある。
本発明の一つの態様は、上記の課題を解決するためになされたものであって、ゲートドライバの信頼性低下のおそれが少ない表示装置の提供を目的とする。また、本発明の一つの態様は、ドライバ回路内の素子破壊、光硬化型シール材の硬化不良等の不具合が生じにくい表示装置の提供を目的とする。
上記の目的を達成するために、本発明の一つの態様の表示装置は、第1表示部と第2表示部とが一面に並んで配置されたアレイ基板を備え、前記第1表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第1ゲートラインと、前記配列方向と交差する方向に延在する複数の第1データラインと、前記第1ゲートラインと前記第1データラインとに接続された第1薄膜トランジスタと、前記第1薄膜トランジスタに直接または間接的に接続された第1画素電極と、を備え、前記第2表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第2ゲートラインと、前記配列方向と交差する方向に延在する複数の第2データラインと、前記第2ゲートラインと前記第2データラインとに接続された第2薄膜トランジスタと、前記第2薄膜トランジスタに直接または間接的に接続された第2画素電極と、を備え、前記第1ゲートラインにゲート信号を供給する第1ゲートドライバおよび前記第2ゲートラインにゲート信号を供給する第2ゲートドライバの各々が、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、前記第1ゲートドライバの少なくとも一部および前記第2ゲートドライバの少なくとも一部が、前記第1表示部と前記第2表示部とに挟まれた領域に形成される。
本発明の一つの態様の表示装置は、対向基板と、前記アレイ基板と前記対向基板とを所定の間隔をおいて貼り合わせるシール材と、前記アレイ基板と前記対向基板と前記シール材とにより囲まれた空間内に封入された表示媒体と、をさらに備えてもよい。
本発明の一つの態様の表示装置は、前記対向基板の法線方向から見て、前記シール材と前記第1ゲートドライバおよび前記第2ゲートドライバとが重ならない位置に配置されてもよい。
本発明の一つの態様の表示装置は、前記シール材が、前記第1表示部の外周を取り囲む第1シール材と、前記第2表示部の外周を取り囲む第2シール材と、を含んでもよい。
本発明の一つの態様の表示装置は、前記第1シール材のうちの前記第2表示部に面する部分と、前記第2シール材のうちの前記第1表示部に面する部分と、を一つのシール材で兼用してもよい。
本発明の一つの態様の表示装置は、前記シール材が、前記第1表示部および前記第2表示部の外周を一括して取り囲むシール材で構成されてもよい。
本発明の一つの態様の表示装置は、前記対向基板の一面に遮光層が設けられ、前記対向基板の法線方向から見て、前記遮光層と前記第1ゲートドライバ、および前記遮光層と前記第2ゲートドライバが、重なった位置に配置されてもよい。
本発明の一つの態様の表示装置は、前記第1ゲートラインの本数が前記第2ゲートラインの本数よりも少なくてもよい。
本発明の一つの態様の表示装置は、前記第1データラインおよび前記第2データラインにデータ信号を供給するデータドライバが、矩形状の前記アレイ基板の前記配列方向に対向する2辺のうち、前記第1表示部に近い側の1辺に配置されてもよい。
本発明の一つの態様の表示装置は、前記アレイ基板が、前記第1データラインと第1データライン用端子とを接続する第1データ引き出し線と、前記第2データラインと第2データライン用端子とを接続する第2データ引き出し線と、前記第1ゲートドライバと外部接続端子とを接続する第1ゲートドライバ用信号線と、前記第2ゲートドライバと外部接続端子とを接続する第2ゲートドライバ用信号線と、をさらに備え、前記第2データ引き出し線が、前記アレイ基板の前記配列方向と直交する方向に対向する2辺のうちの第1辺に配置され、前記第1データ引き出し線、前記第1ゲートドライバ用信号線、および前記第2ゲートドライバ用信号線が、前記2辺のうちの第2辺に配置されてもよい。
本発明の一つの態様の表示装置は、前記アレイ基板が、前記第1表示部に対応する前記対向基板上の第1対向電極にコモン信号を供給する第1コモン引き出し線をさらに備え、前記第1コモン引き出し線の一部が、前記アレイ基板の一面における複数の第1データライン用端子群と複数の第2データライン用端子群とに挟まれた領域に配置されてもよい。
本発明の一つの態様の表示装置は、前記アレイ基板が、前記第1データラインおよび前記第2データラインに対してデータ信号を供給するデータドライバを備え、
前記データドライバが、矩形状の前記アレイ基板の前記配列方向と直交する方向に対向する2辺のうちの第1辺に実装されてもよい。
前記データドライバが、矩形状の前記アレイ基板の前記配列方向と直交する方向に対向する2辺のうちの第1辺に実装されてもよい。
本発明の一つの態様の表示装置は、前記アレイ基板が、前記第1ゲートドライバと外部接続端子とを接続する第1ゲートドライバ用信号線と、前記第2ゲートドライバと外部接続端子とを接続する第2ゲートドライバ用信号線と、をさらに備え、
前記第1ゲートドライバ用信号線の一部および前記第2ゲートドライバ用信号線の一部が、前記アレイ基板の一面における複数の第1データライン用端子群と複数の第2データライン用端子群とに挟まれた領域に配置されてもよい。
前記第1ゲートドライバ用信号線の一部および前記第2ゲートドライバ用信号線の一部が、前記アレイ基板の一面における複数の第1データライン用端子群と複数の第2データライン用端子群とに挟まれた領域に配置されてもよい。
本発明の一つの態様の表示装置は、前記アレイ基板が、前記第1ゲートドライバと外部接続端子とを接続する複数の第1ゲートドライバ用信号線と、前記第2ゲートドライバと外部接続端子とを接続する複数の第2ゲートドライバ用信号線と、をさらに備え、前記複数の第1ゲートドライバ用信号線および前記複数の第2ゲートドライバ用信号線のうち、前記第1ゲートドライバと前記第2ゲートドライバとで同一の機能を有する信号線が共有されてもよい。
本発明の一つの態様の表示装置は、第1表示部と第2表示部とが一面に並んで配置されたアレイ基板を備え、前記第1表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第1ゲートラインと、前記配列方向と交差する方向に延在する複数の第1データラインと、前記第1ゲートラインと前記第1データラインとに接続された第1薄膜トランジスタと、前記第1薄膜トランジスタに直接または間接的に接続された第1画素電極と、を備え、前記第2表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第2ゲートラインと、前記配列方向と交差する方向に延在する複数の第2データラインと、前記第2ゲートラインと前記第2データラインとに接続された第2薄膜トランジスタと、前記第2薄膜トランジスタに直接または間接的に接続された第2画素電極と、を備え、前記第1ゲートラインおよび前記第2ゲートラインにゲート信号を供給するゲートドライバが、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、前記ゲートドライバの少なくとも一部が、前記第1表示部と前記第2表示部とに挟まれた領域に形成される。
本発明の一つの態様の表示装置は、前記第1ゲートラインの本数と前記第2ゲートラインの本数とが異なり、前記ゲートドライバの複数の出力トランジスタのうち、一部の出力トランジスタに前記第1ゲートラインおよび前記第2ゲートラインの双方が接続され、残りの出力トランジスタに前記第1ゲートラインおよび前記第2ゲートラインのいずれか一方が接続され、前記第1ゲートラインおよび前記第2ゲートラインのいずれか一方が接続された出力トランジスタに、負荷容量調整部が接続されてもよい。
本発明の一つの態様の表示装置は、前記ゲートドライバが、前記配列方向と交差する方向において、前記第1ゲートラインに接続された出力トランジスタを含む第1ゲートライン出力部と、前記第2ゲートラインに接続された出力トランジスタを含む第2ゲートライン出力部と、に分割されてもよい。
本発明の一つの態様の表示装置は、前記トランジスタの半導体層が、インジウム、ガリウム、および亜鉛を含む酸化物半導体で構成されてもよい。
本発明の一つの態様によれば、走査線ドライバの信頼性低下のおそれが少ない表示装置を提供することができる。また、本発明の一つの態様によれば、ドライバ回路内の素子の破壊、光硬化型シール材の硬化不良等の不具合が生じにくい表示装置を提供することができる。
[第1実施形態]
以下、本発明の第1実施形態について、図1〜図5を用いて説明する。
本実施形態では、表示装置として液晶表示装置の一例を挙げて説明する。
図1は、本実施形態の液晶表示装置の平面図である。図2は、図1のA−A‘線に沿った断面図である。図3は、液晶表示装置の周縁部の回路構成を示す平面図である。図4は、図3のAおよびA’部分の拡大平面図である。図5は、図3のB部分の拡大平面図である。
なお、以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
以下、本発明の第1実施形態について、図1〜図5を用いて説明する。
本実施形態では、表示装置として液晶表示装置の一例を挙げて説明する。
図1は、本実施形態の液晶表示装置の平面図である。図2は、図1のA−A‘線に沿った断面図である。図3は、液晶表示装置の周縁部の回路構成を示す平面図である。図4は、図3のAおよびA’部分の拡大平面図である。図5は、図3のB部分の拡大平面図である。
なお、以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
図1、図2に示すように、本実施形態の液晶表示装置1は、アレイ基板2と、対向基板3と、アレイ基板2と対向基板3とを所定の間隔をおいて貼り合わせるシール材4A,4Bと、アレイ基板2と対向基板3とシール材4A,4Bとにより囲まれた空間内に封入された液晶層5と、を含む液晶パネル6を備えている。液晶表示装置1は、液晶パネル6の他、透過型液晶表示装置であればバックライト、一対の偏光板等を備えているが、これらは周知の構成であるため、説明および図示を省略する。本実施形態の液晶層は、特許請求の範囲の「表示媒体」に対応する。
液晶表示装置1は、第1表示部8と第2表示部9とが一方向(図1のy軸方向)に並んで配置された構成を有する。本実施形態の場合、シール材は、第1表示部8の外周を取り囲む第1シール材4Aと、第2表示部9の外周を取り囲む第2シール材4Bと、で構成されている。本実施形態の液晶表示装置1として、例えば垂直配向モード(VAモード)等の縦電界方式の液晶表示装置を想定している。第1表示部8と第2表示部9とは、独立して表示が可能である。液晶表示装置1は、いわゆる2画面タイプの液晶表示装置として、例えばゲーム機や携帯用電子機器に用いて好適である。
図1に示すように、第1表示部8は、複数の第1ゲートライン10と、複数の第1データライン11と、を備えている。複数の第1ゲートライン10は、第1表示部8と第2表示部9との配列方向(図1のy軸方向)に延在している。複数の第1データライン11は、第1表示部8と第2表示部9との配列方向に直交する方向(図1のx軸方向)に延在している。隣り合う第1ゲートライン10と隣り合う第1データライン11とに囲まれた領域には、第1画素電極12がそれぞれ設けられている。第1表示部8は、マトリクス状に配置された複数の第1画素電極12を備えている。第1ゲートライン10と第1データライン11との交差点の近傍に、画素スイッチング用の第1薄膜トランジスタ7(Thin Film Transistor, 以下、TFTと略記する)が備えられている。第1TFT7は、第1ゲートライン10と第1データライン11とに接続されている。第1画素電極12は、第1TFT7に接続されている。したがって、第1画素電極12は、第1TFT7を介して第1ゲートライン10および第1データライン11に接続されている。第1画素電極12は、第1TFT7と直接接続される場合の他、第1TFT7とは異なるTFTや、容量素子を介して、第1TFT7と間接的に接続される場合がある。
第2表示部9は、複数の第2ゲートライン13と、複数の第2データライン14と、を備えている。複数の第2ゲートライン13は、第1表示部8と第2表示部9との配列方向(図1のy軸方向)に延在している。複数の第2データライン14は、第1表示部8と第2表示部9との配列方向に直交する方向(図1のx軸方向)に延在している。隣り合う第2ゲートライン13と隣り合う第2データライン14とに囲まれた領域には、第2画素電極15がそれぞれ設けられている。第2表示部9は、マトリクス状に配置された複数の第2画素電極15を備えている。第2ゲートライン13と第2データライン14との交差点の近傍に、画素スイッチング用の第2TFT16が備えられている。第2TFT16は、第2ゲートライン13と第2データライン14とに接続されている。第2画素電極15は、第2TFT16に接続されている。したがって、第2画素電極15は、第2TFT16を介して第2ゲートライン13および第2データライン14に接続されている。第2画素電極15は、第2TFT16と直接接続される場合の他、第2TFT16とは異なるTFTや、容量素子を介して、第2TFT16と間接的に接続される場合がある。
第1ゲートドライバ17は、第1表示部8と第2表示部9とに挟まれた領域に形成されている。第1ゲートドライバ17は、第1表示部8の複数の第1ゲートライン10にゲート信号を供給する機能を有する。第1ゲートドライバ17のx軸方向の寸法は、第1表示部8のx軸方向の寸法と略等しい。
第2ゲートドライバ18の一部は、第1表示部8と第2表示部9とに挟まれた領域に形成されている。第2ゲートドライバ18は、複数の第2ゲートライン13にゲート信号を供給する機能を有する。第2ゲートドライバ18のx軸方向の寸法は、第2表示部9のx軸方向の寸法と略等しい。後述するように、第1表示部8のx軸方向の寸法は、第2表示部9のx軸方向の寸法よりも小さい。そのため、第2ゲートドライバ18の中央部は、第1表示部8と第2表示部9とに挟まれた領域に形成されている。第2ゲートドライバ18の端部は、第1表示部8と第2表示部9とに挟まれた領域の左右にはみ出している。
第1ゲートドライバ17および第2ゲートドライバ18の各々は、アレイ基板2の一面にモノリシックに形成されたTFT(図示略)を含んで構成されている。より詳細には、第1ゲートドライバ17および第2ゲートドライバ18の各々は複数段のシフトレジスタ(図示略)を含み、シフトレジスタはアレイ基板2の一面にモノリシックに形成されたTFTを含んで構成されている。
図1に示すように、対向基板3の法線方向から見て、第1シール材4Aおよび第2シール材4Bと第1ゲートドライバ17および第2ゲートドライバ18とは、平面的に重ならない位置に配置されている。第1シール材4Aと第2シール材4Bとが平行に延在する部分は、第1ゲートドライバ17と第2ゲートドライバ18とに挟まれた領域に配置されている。
アレイ基板2および対向基板3の形状は、ともに長方形である。アレイ基板2の一辺(y軸方向に延在する辺)の長さは、対向基板3の対応する一辺の長さよりも長い。そのため、アレイ基板2の下端は、対向基板3の下端の外側に張り出している。アレイ基板2のうち、対向基板3の外側に張り出した部分を、以下、張り出し部2hと称する。アレイ基板2の張り出し部2hに近い側に第1表示部8が配置され、張り出し部2hから遠い側に第2表示部9が配置されている。アレイ基板2の張り出し部2hに、データドライバ19が実装されている。データドライバ19は、第1データライン11および第2データライン14にデータ信号を供給する機能を有する。データドライバ19は、ICチップの形態でアレイ基板2に実装されている。
以下、アレイ基板2および対向基板3の液晶層5に接する側の面を「内面」と称し、アレイ基板2および対向基板3の液晶層5に接する側と反対側の面を「外面」と称する。図2に示すように、アレイ基板2の内面に、複数の第1画素電極12と複数の第2画素電極15とが設けられている。第1画素電極12および第2画素電極15は、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜で構成されている。
アレイ基板2の内面の中央部に、第1ゲートドライバ17と第2ゲートドライバ18とが設けられている。対向基板3の内面に、ブラックマトリクスと称される遮光膜20が設けられている。対向基板3の内面に、複数の第1画素電極12と対向するように第1対向電極21が設けられている。対向基板3の内面に、複数の第2画素電極15と対向するように第2対向電極22が設けられている。
複数の第1画素電極12がマトリクス状に配列された領域は、実質的に表示に寄与する領域であり、この領域を第1表示部8とする。同様に、複数の第2画素電極15がマトリクス状に配列された領域は、実質的に表示に寄与する領域であり、この領域を第2表示部9とする。遮光膜20は、第1表示部8と第2表示部9とを除く部分に設けられている。
言い換えると、遮光膜20は、第1表示部8および第2表示部9に対応する部分が開口している。図1では、遮光膜20が配置された箇所を網かけで示している。
言い換えると、遮光膜20は、第1表示部8および第2表示部9に対応する部分が開口している。図1では、遮光膜20が配置された箇所を網かけで示している。
遮光膜20は、第1ゲートドライバ17および第2ゲートドライバ18と平面的に重なっている。この構成により、第1ゲートドライバ17および第2ゲートドライバ18のシフトレジスタを構成するTFTに対する外光の入射が抑えられる。その結果、TFT特性のシフトが抑えられ、オフリーク電流を低減することができる。上記の構成は、特にTFTのチャネル層として、アモルファスシリコン、あるいは、インジウム(In)、ガリウム(Ga)、および亜鉛(Zn)で構成された酸化物半導体(InGaZnO)を用いたボトムゲート型TFTに好適である。
さらに、遮光膜20は、第1表示部8の第1ゲートライン10、第1データライン11、および第1TFTと重なる領域に格子状に設けられている。同様に、遮光膜20は、第2表示部9の第2ゲートライン13、第2データライン14、および第2TFTと重なる領域に格子状に設けられている。図1においては、図面を見やすくするため、各表示部8,9内の格子状の遮光膜の図示を省略する。
図3は、図1の構成要素のうち、遮光膜20を省略し、遮光膜20の下方に隠れていたアレイ基板2の周縁部の駆動回路および配線群を示した図である。また、図1では一部省略したが、図3に示すように、アレイ基板2の張り出し部2hに複数の外部接続端子24が設けられている。フレキシブルプリント配線板25(Flexible Printed Circuit, 以下、FPCと略記する)が、複数の外部接続端子24に接続されている。例えば、コントローラIC等の電子部品(図示略)がFPC25に実装され、コントローラICから各種の信号が出力される。
ゲートラインやデータラインの本数の一例を示すと、第1表示部8は、320本の第1ゲートライン10と、720本の第1データライン11と、を備えている。赤(R)、緑(G)、青(B)の3つのドットで1つの画素が構成され、1ドット毎に第1データライン11が備えられている。したがって、第1表示部8の画素数は、320×240である。第2表示部9は、400本の第2ゲートライン13と、720本の第2データライン14と、を備えている。第2表示部9の画素数は、400×240である。
また、隣り合う第1データライン11間の距離と、隣り合う第2データライン14間の距離と、は同じである。隣り合う第1ゲートライン10間の距離と、隣り合う第2ゲートライン13間の距離と、は同じである。すなわち、第1表示部8の画素サイズと、第2表示部9の画素サイズと、は同じである。
また、隣り合う第1データライン11間の距離と、隣り合う第2データライン14間の距離と、は同じである。隣り合う第1ゲートライン10間の距離と、隣り合う第2ゲートライン13間の距離と、は同じである。すなわち、第1表示部8の画素サイズと、第2表示部9の画素サイズと、は同じである。
アレイ基板2は、第1データ引き出し線群(図3中の符号27の破線で囲んだ配線群)と、第2データ引き出し線群(図3中の符号28の破線で囲んだ配線群)と、第1ゲートドライバ用信号線群および第2ゲートドライバ用信号線群(図3では符号29の破線で一括して囲んだ配線群)と、を備えている。アレイ基板2は、上記の4種の配線群を備えている。
図4に示すように、第1データ引き出し線群27は、第1データライン11と第1データライン用端子31(図5参照)とを接続する複数の第1データ引き出し線32で構成されている。第2データ引き出し線群28は、第2データライン14と第2データライン用端子33(図5参照)とを接続する複数の第2データ引き出し線34で構成されている。
第1ゲートドライバ用信号線群29Aは、第1ゲートドライバ17と外部接続端子24A(図5参照)とを接続する複数の第1ゲートドライバ用信号線35で構成されている。第2ゲートドライバ用信号線群29Bは、第2ゲートドライバ18と外部接続端子24B(図5参照)とを接続する複数の第2ゲートドライバ用信号線36で構成されている。
第1ゲートドライバ用信号線群29Aは、第1ゲートドライバ17と外部接続端子24A(図5参照)とを接続する複数の第1ゲートドライバ用信号線35で構成されている。第2ゲートドライバ用信号線群29Bは、第2ゲートドライバ18と外部接続端子24B(図5参照)とを接続する複数の第2ゲートドライバ用信号線36で構成されている。
図3に示すように、上記のような画素数(ゲートラインの本数)の違いに伴い、第1表示部8のx軸方向の寸法は、第2表示部9のx軸方向の寸法よりも小さい。そのため、第1表示部8の左右の額縁領域G1の幅W1(x軸方向の寸法)は、第2表示部9の左右の額縁領域G2の幅W2(x軸方向の寸法)よりも広い。そのため、第1表示部8が下側、すなわち、データドライバ19およびFPC25に近い側に配置され、第1表示部8の左右の額縁領域G1に、上記の4種の配線群が配置されている。この配置とした理由は後述する。
再度詳細に説明すると、図4に示すように、複数の第2データ引き出し線34は、第2表示部9の左側から引き出され、アレイ基板2のx軸方向に対向する2辺のうちの左辺(第1辺)側の額縁領域G1,G2に配置されている。複数の第1データ引き出し線32は、第1表示部8の右側から引き出され、アレイ基板2のx軸方向に対向する2辺のうちの右辺(第2辺)側の額縁領域G1に配置されている。複数の第1ゲートドライバ用信号線35は、第1ゲートドライバ17の右側から引き出され、右辺側の額縁領域G1に配置されている。複数の第2ゲートドライバ用信号線36は、第2ゲートドライバ18の右側から引き出され、右辺側の額縁領域G1に配置されている。すなわち、複数の第2データ引き出し線34は、左辺側の額縁領域G1,G2に配置され、複数の第1データ引き出し線32、複数の第1ゲートドライバ用信号線35、および複数の第2ゲートドライバ用信号線36は、右辺側の額縁領域G1に配置されている。
第1ゲートドライバ用信号線35および第2ゲートドライバ用信号線36は、例えばクロック配線、スタートパルス配線、低電位配線、初期化用配線などを含む。低電位配線は、各ゲートラインにLowレベルの信号を供給する。初期化用配線は、ゲートドライバ内の特定の電極に対して周期的に初期電位を供給する。
その他、図4に示すように、第2表示部9において、隣り合う2本の第2ゲートライン13の間に第2Csライン38が設けられている。第2Csライン38は、第2表示部9内の各画素内において保持容量(蓄積容量)を形成するための配線である。アレイ基板2の左辺側および右辺側の額縁領域G1,G2に、第2Cs引き出し線39が設けられている。第2Cs引き出し線39の上端は、第2Csライン38と接続されている。図5に示すように、第2Cs引き出し線39の下端は、外部接続端子24C2と接続されている。
同様に、第1表示部8において、隣り合う2本の第1ゲートライン10の間に第1Csライン40が設けられている。第1Csライン40は、第1表示部8内の各画素内において保持容量(蓄積容量)を形成するための配線である。図5に示すように、アレイ基板2の下辺側の額縁領域に、第1Cs引き出し線41が設けられている。第1Cs引き出し線41の上端は第1Csライン40と接続され、下端は外部接続端子24C1と接続されている。横電界方式の液晶表示装置の場合、CsラインおよびCs引き出し線に相当する構成要素が存在しない場合もある。また、保持容量(蓄積容量)を、表示部のほぼ全面に形成した透明電極(ITO等)を用いて形成する構成の場合、Csラインに相当する構成要素が存在しない場合もある。この場合、上記透明電極は、表示部の周辺部でCs引き出し線と電気的に接続される。
図4に示すように、アレイ基板2の左辺側および右辺側の額縁領域G1,G2に、第2コモン引き出し線42が設けられている。第2コモン引き出し線42は、第2コモン転移43を介して第2対向電極22(図2参照)と接続されている。第2コモン転移43は、アレイ基板2側の第2コモン引き出し線42と、対向基板3側の第2対向電極22と、を電気的に接続する部材である。第2コモン転移43は、第2対向電極22上の複数の箇所に設けられている。第2コモン転移43の具体的な構成は、シール材に混入した金粒子、銀粒子等の導電性粒子、もしくはカーボンペースト等である。図5に示すように、複数の第2コモン引き出し線42は、外部接続端子24Dとそれぞれ接続されている。
図5に示すように、アレイ基板2の下辺側の額縁領域に、第1コモン引き出し線44が設けられている。第1コモン引き出し線44は、第1コモン転移45を介して第1対向電極21(図2参照)と接続されている。第1コモン転移45は、アレイ基板2側の第1コモン引き出し線44と、対向基板3側の第1対向電極21と、を電気的に接続する部材である。第1コモン転移45の具体的構成は、第2コモン転移43と同じである。第1コモン引き出し線44の下端は、外部接続端子24Eと接続されている。
図5に示すように、アレイ基板2上のデータドライバ19に対応する領域の右側に、第1データ引き出し線32をデータドライバ19に接続するための第1データライン用端子31が設けられている。アレイ基板2上のデータドライバ19に対応する領域の左側に、第2データ引き出し線34をデータドライバ19に接続するための第2データライン用端子33が設けられている。複数の外部接続端子24の形成領域のうち、右寄りの領域に、複数の第1ゲートドライバ用信号線35用の外部接続端子24Aと、複数の第2ゲートドライバ用信号線36用の外部接続端子24Bと、が設けられている。
上述したように、本実施形態においては、第1ゲートドライバ17と第2ゲートドライバ18とが、第1表示部8と第2表示部9とに挟まれた領域に形成されている。すなわち、第1ゲートドライバ17と第2ゲートドライバ18とは、アレイ基板2の周縁部ではなく、アレイ基板2の略中央に配置されている。そのため、第1ゲートドライバ17や第2ゲートドライバ18に水分が浸入しにくく、配線腐食やドライバ回路の素子性能低下に伴うゲートドライバの信頼性の低下が生じにくい。
また、第1ゲートドライバ17および第2ゲートドライバ18が第1シール材4Aおよび第2シール材4Bの直下に配置されていない。そのため、液晶表示装置1の狭額縁化を図った場合でも、第1シール材4Aおよび第2シール材4Bからの応力が第1ゲートドライバ17および第2ゲートドライバ18のTFTに加わることを回避できる。その結果、TFTの破壊が抑制され、信頼性に優れたゲートドライバを実現することができる。
さらに、第1シール材4Aおよび第2シール材4Bとして、紫外光等の光硬化タイプのシール材を用いる場合であっても、第1ゲートドライバ17および第2ゲートドライバ18のパターンにより光が遮断されることがない。そのため、液晶表示装置1の製造プロセスにおいて、シール材をより確実に硬化させることができる。
本実施形態のように、左右方向(x軸方向)の寸法が小さい第1表示部8を、アレイ基板2の張り出し部2hに近い側、すなわちデータドライバ19やFPC25を実装する領域に近い側に配置することが、液晶表示装置1の狭額縁化を図る上で好ましい。その理由は以下の通りである。
アレイ基板2のうち、データドライバ19やFPC25に近い領域には、各種の配線が集中して配置される。例えば本実施形態の場合、第1ゲートドライバ17と第2ゲートドライバ18とがアレイ基板2の略中央に配置されるため、多数の第1ゲートドライバ用信号線35や第2ゲートドライバ用信号線36を配置する領域が必要になる。この場合、データドライバ19やFPC25を実装する領域に近い第1表示部8のx軸方向の寸法が小さいと、第1表示部8の左右に余白部分ができる。この余白部分に第1ゲートドライバ用信号線35や第2ゲートドライバ用信号線36を配置すればよい。仮にデータドライバ19やFPC25を実装する領域に近い側に寸法の大きい第2表示部9が配置されていたとすると、第2表示部9の左右に第1ゲートドライバ用信号線35や第2ゲートドライバ用信号線36を配置する領域を追加する必要がある。その場合、狭額縁化を図ることが難しくなる。
本実施形態の場合、データドライバ19から遠い位置にある第2表示部9の第2データ引き出し線34は、左辺側の額縁領域に配置されているが、その他の第1データ引き出し線32、第1ゲートドライバ用信号線35、および第2ゲートドライバ用信号線36は、左辺側の額縁領域には配置されていない。この配置とした理由は、第2データ引き出し線34は、第1データ引き出し線32よりも長い分、信号の遅延や鈍りあるいは断線が生じやすい。そのため、第2データ引き出し線34を他の配線に比べて太くするための領域を確保することが好ましいからである。本実施形態では、第2データ引き出し線34の幅を、第2表示部9の側方と第1表示部8の側方とで異ならせている。第2データ引き出し線34の幅は、第2表示部9の側方で例えば4μmであり、第1表示部8の側方で例えば6μmである。なお、本実施形態では、第1データ引き出し線32、第2データ引き出し線34は、ともに隣り合う引き出し線を異なる層に形成している。これにより、同じ層での配線ピッチを広げることができる。
本実施形態の場合、第1コモン引き出し線44の一部は、データドライバ19の第1データライン用端子31と第2データライン用端子33とに挟まれた領域に配置されている。そのため、第1コモン引き出し線44は、外部接続端子24Eと第1コモン転移45とを最短距離で接続している。その結果、第1対向電極21に供給するコモン信号の遅延や鈍りを低減でき、第1コモン転移45の数を削減することができる。
[第2実施形態]
以下、本発明の第2実施形態について、図6を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、シール材の構成が第1実施形態と異なる。
図6は、本実施形態の液晶表示装置を示す平面図である。
図6において、第1実施形態の図1と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
以下、本発明の第2実施形態について、図6を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、シール材の構成が第1実施形態と異なる。
図6は、本実施形態の液晶表示装置を示す平面図である。
図6において、第1実施形態の図1と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
第1実施形態では、シール材は、第1表示部8と第2表示部9の外周を個別に取り囲む第1シール材4Aと第2シール材4Bとで構成されていた。これに対して、図6に示すように、本実施形態の液晶表示装置48では、第1シール材4Aのうちの第2表示部9に面する辺の部分と、第2シール材4Bのうちの第1表示部8に面する辺の部分と、を一つのシール材4Cで共用している。共用している部分のシール材4Cは、第1ゲートドライバ17および第2ゲートドライバ18と重ならない位置に配置されている。全てのシール材4A,4B,4Cは一体のものでよい。その他の構成は第1実施形態と同様である。
本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのTFTに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第1実施形態と同様の効果が得られる。
一般に、液晶表示装置を立てた状態とした場合、重力により液晶表示装置の下側が膨れ、液晶層厚(セル厚)の異常が発生する場合がある。この問題を改善したい場合には、第1、第2実施形態のように、第1表示部8と第2表示部9との境界にシール材を形成し、液晶層5を分割する構成とすることが好ましい。
[第3実施形態]
以下、本発明の第3実施形態について、図7を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、シール材の構成が第1実施形態と異なる。
図7は、本実施形態の液晶表示装置を示す平面図である。
図7において、第1実施形態の図1と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
以下、本発明の第3実施形態について、図7を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、シール材の構成が第1実施形態と異なる。
図7は、本実施形態の液晶表示装置を示す平面図である。
図7において、第1実施形態の図1と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
図7に示すように、本実施形態の液晶表示装置51では、第1表示部8と第2表示部9の外周を一括して取り囲むシール材4Dが設けられている。そのため、液晶層5(図2参照)は、第1表示部8と第2表示部9とで分割されていない。本実施形態の場合、シール材4Dは、液晶表示装置51の中央部には配置されないため、第1ゲートドライバ17および第2ゲートドライバ18と重なることはない。その他の構成は第1実施形態と同様である。
本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのTFTに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第1実施形態と同様の効果が得られる。
シール材形成工程でディスペンサなどを用いてシール材を塗布する場合、製造工程を短縮する観点から、本実施形態のように、シール材のパターンを極力簡易なものとすることが好ましい。第1〜第3実施形態のシール材のパターンは、液晶パネルのサイズ、シール材の形成方法、液晶の注入方法などに応じて適宜選択すればよい。シール材の形成方法には、例えばスクリーン版を用いた印刷法、ディスペンサを用いた塗布法などが挙げられる。液晶の注入方法には、例えば液晶滴下法、注入口からの真空注入法などが挙げられる。
[第4実施形態]
以下、本発明の第4実施形態について、図8、図9を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、両基板の形状、およびデータドライバとFPCの配置が第1実施形態と異なる。
図8は、本実施形態の液晶表示装置を示す平面図である。図9は、図8のC部分の拡大図である。
図8、図9において、第1実施形態の図3と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
以下、本発明の第4実施形態について、図8、図9を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、両基板の形状、およびデータドライバとFPCの配置が第1実施形態と異なる。
図8は、本実施形態の液晶表示装置を示す平面図である。図9は、図8のC部分の拡大図である。
図8、図9において、第1実施形態の図3と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
図8に示すように、本実施形態の液晶表示装置54は、アレイ基板55および対向基板56の形状はともに長方形である。アレイ基板55の一辺(x軸方向に延在する辺)の長さは対向基板56の対応する一辺の長さよりも長い。そのため、アレイ基板55の左端は、対向基板56の左端の外側に張り出している。ただし、第1表示部8と第2表示部9の配列方向は、第1実施形態と同様、y軸方向である。アレイ基板55の左端の張り出し部55hに、データドライバ19およびFPC25が実装されている。この構成は、左右方向の額縁サイズよりも、上下方向の額縁サイズを小さくしたい場合に好適である。
図9に示すように、複数の第1ゲートドライバ用信号線35は、第1ゲートドライバ17の左端から引き出され、左側に延在して第1ゲートドライバ用信号線用の端子24Aに接続されている。同様に、複数の第2ゲートドライバ用信号線36は、第2ゲートドライバ18の左端から引き出され、左側に延在して第2ゲートドライバ用信号線用の端子24Bに接続されている。複数の第1ゲートドライバ用信号線35の一部と複数の第2ゲートドライバ用信号線36の一部とは、複数の第1データライン用端子31と複数の第2データライン用端子33とに挟まれた領域に配置されている。
本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのTFTに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第1実施形態と同様の効果が得られる。
さらに本実施形態の場合、第1ゲートドライバ17および第2ゲートドライバ18とFPC25間の距離が近く、第1ゲートドライバ用信号線35および第2ゲートドライバ用信号線36は、各外部接続端子24A,24Bと各ゲートドライバ17,18との間を最短距離で接続している。この構成により、ゲート信号の遅延や鈍りを低減することができる。
[第5実施形態]
以下、本発明の第5実施形態について、図10を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、ゲートドライバ用信号線の一部が第1実施形態と異なる。
図10は、本実施形態の液晶表示装置の要部を示す平面図である。図10は、第1実施形態で用いた図4のA‘部分に対応する箇所を示している。
図10において、第1実施形態の図4と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
以下、本発明の第5実施形態について、図10を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、ゲートドライバ用信号線の一部が第1実施形態と異なる。
図10は、本実施形態の液晶表示装置の要部を示す平面図である。図10は、第1実施形態で用いた図4のA‘部分に対応する箇所を示している。
図10において、第1実施形態の図4と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
図10に示すように、本実施形態の液晶表示装置57では、第1ゲートドライバ用信号線35と第2ゲートドライバ用信号線36とのうち、低電位配線58を第1ゲートドライバ17と第2ゲートドライバ18とで共用している。低電位配線58は、外部接続端子から延びる1本の本線58aと、本線58aが第1ゲートドライバ17および第2ゲートドライバ18の直前の分岐点Pで2本に分岐した分岐線58bと、を有する。各分岐線58bは、第1ゲートドライバ17もしくは第2ゲートドライバ18に接続されている。低電位配線58は、ゲートラインにLowレベルの信号を供給するための配線である。すなわち、複数の第1ゲートドライバ用信号線35と複数の第2ゲートドライバ用信号線36とのうち、第1ゲートドライバ17と第2ゲートドライバ18とで同一の機能を有する信号線が共有されている。その他の構成は第1実施形態と同様である。
本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのTFTに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第1実施形態と同様の効果が得られる。
さらに、ゲートドライバ用信号線の総本数を減らすことができるため、液晶表示装置57の更なる狭額縁化が図れる。また、ゲートドライバ用信号線の総本数が減る分、FPC接続用の端子の数を減らすことができるため、FPC25の幅を小さくできる。これにより、FPC25を含めた液晶モジュールの小型化が図れる。なお、低電位配線58に限らず、例えば初期化用配線などの他の配線を第1ゲートドライバ17と第2ゲートドライバ18とで共用することも可能である。なお、これらの構成を実現する際には、第1表示部8と第2表示部9とで駆動タイミングを合わせる必要がある。
[第6実施形態]
以下、本発明の第6実施形態について、図11、図12を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、ゲートドライバの構成が第1実施形態と異なる。
図11は、本実施形態の液晶表示装置を示す平面図である。図12は、図11のD部分の拡大図である。
図11、図12において、第1実施形態の図3、図4と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
以下、本発明の第6実施形態について、図11、図12を参照して説明する。
本実施形態の液晶表示装置の基本構成は第1実施形態と同様であり、ゲートドライバの構成が第1実施形態と異なる。
図11は、本実施形態の液晶表示装置を示す平面図である。図12は、図11のD部分の拡大図である。
図11、図12において、第1実施形態の図3、図4と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
第1実施形態の液晶表示装置1は、第1表示部用の第1ゲートドライバ17と第2表示部用の第2ゲートドライバ18とを別個に備えていた。これに対して、図11に示すように、本実施形態の液晶表示装置61は、第1表示部8の第1ゲートライン10および第2表示部9の第2ゲートライン13にゲート信号を供給するゲートドライバ62を備えている。すなわち、第1表示部8と第2表示部9とが一つのゲートドライバ62を共用している。ゲートドライバ62は複数段のシフトレジスタ(図示略)を含み、シフトレジスタはアレイ基板2にモノリシックに形成されたTFT(図示略)を含んで構成されている。ゲートドライバ62の一部は、第1表示部8と第2表示部9とに挟まれた領域に形成されている。図11では、シール材の図示を省略しているが、本実施形態でも、シール材とゲートドライバ62とは、平面的に重ならない位置に配置されている。
本実施形態の場合、一つのゲートドライバ62が第1表示部8と第2表示部9とで共用されているため、複数のゲートドライバ用信号線63も第1表示部8と第2表示部9とで共用されている。複数のゲートドライバ用信号線63は、ゲートドライバ62の右端から引き出され、アレイ基板2の右辺に沿って配置され、外部接続端子24に接続されている。
ゲートドライバ62の内部において、各ゲートラインに対してゲート信号を出力する出力TFTが第1表示部8と第2表示部9とで共用されている。また、本実施形態においても、第1実施形態と同様、第2表示部9の第2ゲートライン13の本数は第1表示部8の第1ゲートライン10の本数よりも多い。そのため、複数の出力TFTの中に、第1ゲートライン10と第2ゲートライン13の双方に接続された出力TFTと、第2ゲートライン13のみに接続された出力TFTと、が存在することになる。例えば、第1ゲートライン10が320本、第2ゲートライン13が400本であったとすると、400個の出力TFTのうち、320個の出力TFTは第1ゲートライン10と第2ゲートライン13の双方に接続され、80個の出力TFTは第2ゲートライン13のみに接続される。
図12に示すように、第2ゲートライン13のみに接続された出力TFT(図示略)の各々に、負荷容量調整部64が接続されている。負荷容量調整部64は、例えば第2Cs引き出し線39と出力TFTのドレイン電極(ゲートラインと接続される側の電極)とを、ゲート絶縁膜を介して重畳させることで実現できる。一般に、2本のゲートラインに接続された出力TFTと1本のゲートラインに接続された出力TFTとでは負荷容量が異なる。負荷容量が異なると、ゲート信号の遅延や鈍りの生じ方が異なり、各画素容量への充電量の差やフィードスルー電圧の差により輝度差が生じる場合がある。そのため、第2表示部9において、第1ゲートライン10と出力TFTを共用している第2ゲートライン13に対応する画素の領域と、第1ゲートライン10と出力TFTを共用していない第2ゲートライン13に対応する画素の領域と、で、ブロック状の輝度差が生じる。この問題に対し、1本のゲートラインに接続された出力TFTに負荷容量調整部64を接続することにより、両者の負荷容量を略一致させることができる。その結果、上記のブロック状の輝度差を抑制できるという効果が得られる。
なお、第1ゲートライン10の本数と第2ゲートライン13の本数が等しい場合には負荷容量調整部64は不要である。その他の構成は第1実施形態と同様である。
なお、第1ゲートライン10の本数と第2ゲートライン13の本数が等しい場合には負荷容量調整部64は不要である。その他の構成は第1実施形態と同様である。
本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのTFTに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第1実施形態と同様の効果が得られる。
特に本実施形態の場合、ゲートドライバ用信号線63が第1表示部8と第2表示部9とで共用されているため、ゲートドライバ用信号線63を配置する領域を第1実施形態に比べて狭くすることができる。その結果、上下方向と左右方向の額縁領域をともに狭くすることができる。また、ゲートドライバ用信号線63の総本数が減る分、外部接続端子24の数を減らすことができるため、FPC25の幅を小さくできる。これにより、FPC25を含めた液晶モジュールの小型化が図れる。本実施形態の構成を実現する際には、第1表示部8と第2表示部9とで駆動タイミングを合わせる必要がある。
[第7実施形態]
以下、本発明の第7実施形態について、図13を参照して説明する。
本実施形態の液晶表示装置の基本構成は第6実施形態と同様であり、ゲートドライバの構成が第1実施形態と異なる。
図13は、本実施形態の液晶表示装置を示す平面図である。
図13において、第6実施形態の図11と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
以下、本発明の第7実施形態について、図13を参照して説明する。
本実施形態の液晶表示装置の基本構成は第6実施形態と同様であり、ゲートドライバの構成が第1実施形態と異なる。
図13は、本実施形態の液晶表示装置を示す平面図である。
図13において、第6実施形態の図11と共通の構成要素には同一の符号を付し、詳細な説明を省略する。
図13に示すように、本実施形態の液晶表示装置67は、第1表示部8と第2表示部9とで一つのゲートドライバ69を共有している点で第6実施形態と同様である。しかしながら、ゲートドライバ69の出力部を、第1ゲートライン用出力部68Aと第2ゲートライン用出力部68Bとに分割している点で、第6実施形態と異なる。具体的には、ゲートドライバ69の右側の部分が第1ゲートライン出力部68Aに割り当てられ、ゲートドライバ69の左側の部分が第2ゲートライン出力部68Bに割り当てられている。そのため、全ての第1ゲートライン10はゲートドライバ69の右側の部分からのみ引き出され、全ての第2ゲートライン13はゲートドライバ69の左側の部分からのみ引き出されている。その他の構成は第6実施形態と同様である。
本実施形態においても、ゲートドライバに水分が浸入しにくく、かつ、シール材による応力がゲートドライバのTFTに加わることを回避でき、信頼性に優れたゲートドライバを有する液晶表示装置を実現できる、という第1実施形態と同様の効果が得られる。
特に本実施形態は、ゲートドライバ69内の出力TFTおよび画素領域内のTFTのチャネル層に、インジウム(In)、ガリウム(Ga)、および亜鉛(Zn)で構成された酸化物半導体(InGaZnO)を用いる場合に好適である。その理由は、InGaZnO酸化物半導体を用いたTFTの場合、オン電流が大きく、オフ電流が小さく、TFTサイズの小型化が可能だからである。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば上記実施形態では、第1表示部と第2表示部とでゲートラインの本数および画素数が異なる例を挙げたが、本発明はこれに限るものではない。例えば、第1表示部と第2表示部とで画素数が等しく、画素サイズが異なり、第1表示部の面積と第2表示部の面積とが異なる構成であってもよい。もしくは、第1表示部と第2表示部とでゲートラインの本数が等しく、データラインの本数が異なる構成であってもよい。もしくは、第1表示部と第2表示部とでゲートラインの本数、データラインの本数がともに異なる構成であってもよい。
例えば上記実施形態では、第1表示部と第2表示部とでゲートラインの本数および画素数が異なる例を挙げたが、本発明はこれに限るものではない。例えば、第1表示部と第2表示部とで画素数が等しく、画素サイズが異なり、第1表示部の面積と第2表示部の面積とが異なる構成であってもよい。もしくは、第1表示部と第2表示部とでゲートラインの本数が等しく、データラインの本数が異なる構成であってもよい。もしくは、第1表示部と第2表示部とでゲートラインの本数、データラインの本数がともに異なる構成であってもよい。
上記実施形態では、第1データラインにデータ信号を出力するデータドライバと、第2データラインにデータ信号を出力するデータドライバと、が一つのデータドライバで構成される例を示した。ただし、第1データラインにデータ信号を出力するデータドライバと、第2データラインにデータ信号を出力するデータドライバと、が個別のデータドライバであってもよい。すなわち、アレイ基板に2個のデータドライバが実装される構成であってもよい。また、一つの表示部用に複数のデータドライバが備えられていてもよい。その他、各種の回路や配線の数、配置、形状等についても、上記実施形態に限らず、適宜変更が可能である。
本発明の表示装置は、液晶表示装置に限定されるものではなく、例えば、白の帯電粒子と黒の帯電粒子とを封入したマイクロカプセルを表示媒体とした電子ペーパーであってもよい。あるいは、本発明の表示装置は、電荷の注入により発光を生じる有機発光層を表示媒体とした有機エレクトロルミネッセンス表示装置であってもよい。
本発明は、液晶表示装置、電子ペーパー、有機エレクトロルミネッセンス表示装置等の各種表示装置に利用可能である。
1,48,51,54,57,61,67…液晶表示装置、2…アレイ基板、3…対向基板、4A…第1シール材、4B…第2シール材、4C,4D…シール材、5…液晶層(表示媒体)、8…第1表示部、9…第2表示部、10…第1ゲートライン、11…第1データライン、12…第1画素電極、7…第1TFT、13…第2ゲートライン、14…第2データライン、15…第2画素電極、16…第2TFT、17…第1ゲートドライバ、18…第2ゲートドライバ、19…データドライバ、20…遮光膜、21…第1対向電極、22…第2対向電極、32…第1データ引き出し線、34…第2データ引き出し線、35…第1ゲートドライバ用信号線、36…第2ゲートドライバ用信号線、44…第1コモン引き出し線、58…低電位配線、62,69…ゲートドライバ、63…ゲートドライバ用信号線、64…負荷容量調整部、68A…第1ゲートライン用出力部、68B…第2ゲートライン用出力部。
Claims (11)
- 第1表示部と第2表示部とが一面に並んで配置されたアレイ基板を備え、
前記第1表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第1ゲートラインと、前記配列方向と交差する方向に延在する複数の第1データラインと、前記第1ゲートラインと前記第1データラインとに接続された第1薄膜トランジスタと、前記第1薄膜トランジスタに直接または間接的に接続された第1画素電極と、を備え、
前記第2表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第2ゲートラインと、前記配列方向と交差する方向に延在する複数の第2データラインと、前記第2ゲートラインと前記第2データラインとに接続された第2薄膜トランジスタと、前記第2薄膜トランジスタに直接または間接的に接続された第2画素電極と、を備え、
前記第1ゲートラインにゲート信号を供給する第1ゲートドライバおよび前記第2ゲートラインにゲート信号を供給する第2ゲートドライバの各々が、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、
前記第1ゲートドライバの少なくとも一部および前記第2ゲートドライバの少なくとも一部が、前記第1表示部と前記第2表示部とに挟まれた領域に形成され、
対向基板と、前記アレイ基板と前記対向基板とを所定の間隔をおいて貼り合わせるシール材と、前記アレイ基板と前記対向基板と前記シール材とにより囲まれた空間内に封入された表示媒体と、をさらに備え、
前記対向基板の法線方向から見て、前記シール材と前記第1ゲートドライバおよび前記第2ゲートドライバとが重ならない位置に配置され、
前記シール材が、前記第1表示部の外周を取り囲む第1シール材と、前記第2表示部の外周を取り囲む第2シール材と、を含み、
前記第1ゲートラインの本数が前記第2ゲートラインの本数よりも少なく、
前記第1データラインおよび前記第2データラインにデータ信号を供給するデータドライバが、矩形状の前記アレイ基板の前記配列方向に対向する2辺のうち、前記第1表示部に近い側の1辺に配置され、
前記アレイ基板が、前記第1データラインと第1データライン用端子とを接続する第1データ引き出し線と、前記第2データラインと第2データライン用端子とを接続する第2データ引き出し線と、前記第1ゲートドライバと外部接続端子とを接続する第1ゲートドライバ用信号線と、前記第2ゲートドライバと外部接続端子とを接続する第2ゲートドライバ用信号線と、をさらに備え、
前記第2データ引き出し線が、前記アレイ基板の前記配列方向と直交する方向に対向する2辺のうちの第1辺に配置され、前記第1データ引き出し線、前記第1ゲートドライバ用信号線、および前記第2ゲートドライバ用信号線が、前記2辺のうちの第2辺に配置される、表示装置。 - 第1表示部と第2表示部とが一面に並んで配置されたアレイ基板を備え、
前記第1表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第1ゲートラインと、前記配列方向と交差する方向に延在する複数の第1データラインと、前記第1ゲートラインと前記第1データラインとに接続された第1薄膜トランジスタと、前記第1薄膜トランジスタに直接または間接的に接続された第1画素電極と、を備え、
前記第2表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第2ゲートラインと、前記配列方向と交差する方向に延在する複数の第2データラインと、前記第2ゲートラインと前記第2データラインとに接続された第2薄膜トランジスタと、前記第2薄膜トランジスタに直接または間接的に接続された第2画素電極と、を備え、
前記第1ゲートラインにゲート信号を供給する第1ゲートドライバおよび前記第2ゲートラインにゲート信号を供給する第2ゲートドライバの各々が、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、
前記第1ゲートドライバの少なくとも一部および前記第2ゲートドライバの少なくとも一部が、前記第1表示部と前記第2表示部とに挟まれた領域に形成され、
対向基板と、前記アレイ基板と前記対向基板とを所定の間隔をおいて貼り合わせるシール材と、前記アレイ基板と前記対向基板と前記シール材とにより囲まれた空間内に封入された表示媒体と、をさらに備え、
前記対向基板の法線方向から見て、前記シール材と前記第1ゲートドライバおよび前記第2ゲートドライバとが重ならない位置に配置され、
前記シール材が、前記第1表示部および前記第2表示部の外周を一括して取り囲むシール材で構成され、
前記第1ゲートラインの本数が前記第2ゲートラインの本数よりも少なく、
前記第1データラインおよび前記第2データラインにデータ信号を供給するデータドライバが、矩形状の前記アレイ基板の前記配列方向に対向する2辺のうち、前記第1表示部に近い側の1辺に配置され、
前記アレイ基板が、前記第1データラインと第1データライン用端子とを接続する第1データ引き出し線と、前記第2データラインと第2データライン用端子とを接続する第2データ引き出し線と、前記第1ゲートドライバと外部接続端子とを接続する第1ゲートドライバ用信号線と、前記第2ゲートドライバと外部接続端子とを接続する第2ゲートドライバ用信号線と、をさらに備え、
前記第2データ引き出し線が、前記アレイ基板の前記配列方向と直交する方向に対向する2辺のうちの第1辺に配置され、前記第1データ引き出し線、前記第1ゲートドライバ用信号線、および前記第2ゲートドライバ用信号線が、前記2辺のうちの第2辺に配置される、表示装置。 - 前記アレイ基板が、前記第1表示部に対応する前記対向基板上の第1対向電極にコモン信号を供給する第1コモン引き出し線をさらに備え、
前記第1コモン引き出し線の一部が、前記アレイ基板の一面における複数の第1データライン用端子と複数の第2データライン用端子とに挟まれた領域に配置される、
請求項1または請求項2に記載の表示装置。 - 第1表示部と第2表示部とが一面に並んで配置されたアレイ基板を備え、
前記第1表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第1ゲートラインと、前記配列方向と交差する方向に延在する複数の第1データラインと、前記第1ゲートラインと前記第1データラインとに接続された第1薄膜トランジスタと、前記第1薄膜トランジスタに直接または間接的に接続された第1画素電極と、を備え、
前記第2表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第2ゲートラインと、前記配列方向と交差する方向に延在する複数の第2データラインと、前記第2ゲートラインと前記第2データラインとに接続された第2薄膜トランジスタと、前記第2薄膜トランジスタに直接または間接的に接続された第2画素電極と、を備え、
前記第1ゲートラインにゲート信号を供給する第1ゲートドライバおよび前記第2ゲートラインにゲート信号を供給する第2ゲートドライバの各々が、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、
前記第1ゲートドライバの少なくとも一部および前記第2ゲートドライバの少なくとも一部が、前記第1表示部と前記第2表示部とに挟まれた領域に形成され、
対向基板と、前記アレイ基板と前記対向基板とを所定の間隔をおいて貼り合わせるシール材と、前記アレイ基板と前記対向基板と前記シール材とにより囲まれた空間内に封入された表示媒体と、をさらに備え、
前記対向基板の法線方向から見て、前記シール材と前記第1ゲートドライバおよび前記第2ゲートドライバとが重ならない位置に配置され、
前記シール材が、前記第1表示部の外周を取り囲む第1シール材と、前記第2表示部の外周を取り囲む第2シール材と、を含み、
前記第1ゲートラインの本数が前記第2ゲートラインの本数よりも少なく、
前記第1データラインおよび前記第2データラインにデータ信号を供給するデータドライバが、矩形状の前記アレイ基板の前記配列方向に対向する2辺のうち、前記第1表示部に近い側の1辺に配置され、
前記アレイ基板が、前記第1表示部に対応する前記対向基板上の第1対向電極にコモン信号を供給する第1コモン引き出し線をさらに備え、前記第1コモン引き出し線の一部が、前記アレイ基板の一面における複数の第1データライン用端子と複数の第2データライン用端子とに挟まれた領域に配置される、表示装置。 - 第1表示部と第2表示部とが一面に並んで配置されたアレイ基板を備え、
前記第1表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第1ゲートラインと、前記配列方向と交差する方向に延在する複数の第1データラインと、前記第1ゲートラインと前記第1データラインとに接続された第1薄膜トランジスタと、前記第1薄膜トランジスタに直接または間接的に接続された第1画素電極と、を備え、
前記第2表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第2ゲートラインと、前記配列方向と交差する方向に延在する複数の第2データラインと、前記第2ゲートラインと前記第2データラインとに接続された第2薄膜トランジスタと、前記第2薄膜トランジスタに直接または間接的に接続された第2画素電極と、を備え、
前記第1ゲートラインにゲート信号を供給する第1ゲートドライバおよび前記第2ゲートラインにゲート信号を供給する第2ゲートドライバの各々が、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、
前記第1ゲートドライバの少なくとも一部および前記第2ゲートドライバの少なくとも一部が、前記第1表示部と前記第2表示部とに挟まれた領域に形成され、
対向基板と、前記アレイ基板と前記対向基板とを所定の間隔をおいて貼り合わせるシール材と、前記アレイ基板と前記対向基板と前記シール材とにより囲まれた空間内に封入された表示媒体と、をさらに備え、
前記対向基板の法線方向から見て、前記シール材と前記第1ゲートドライバおよび前記第2ゲートドライバとが重ならない位置に配置され、
前記シール材が、前記第1表示部および前記第2表示部の外周を一括して取り囲むシール材で構成され、
前記第1ゲートラインの本数が前記第2ゲートラインの本数よりも少なく、
前記第1データラインおよび前記第2データラインにデータ信号を供給するデータドライバが、矩形状の前記アレイ基板の前記配列方向に対向する2辺のうち、前記第1表示部に近い側の1辺に配置され、
前記アレイ基板が、前記第1表示部に対応する前記対向基板上の第1対向電極にコモン信号を供給する第1コモン引き出し線をさらに備え、前記第1コモン引き出し線の一部が、前記アレイ基板の一面における複数の第1データライン用端子と複数の第2データライン用端子とに挟まれた領域に配置される、表示装置。 - 前記第1シール材のうちの前記第2表示部に面する部分と、前記第2シール材のうちの前記第1表示部に面する部分と、を一つのシール材で共用する請求項1または4に記載の表示装置。
- 前記対向基板の一面に遮光層が設けられ、
前記対向基板の法線方向から見て、前記遮光層と前記第1ゲートドライバ、および前記遮光層と前記第2ゲートドライバが、重なった位置に配置される請求項1から請求項6までのいずれか一項に記載の表示装置。 - 前記アレイ基板が、前記第1ゲートドライバと外部接続端子とを接続する複数の第1ゲートドライバ用信号線と、前記第2ゲートドライバと外部接続端子とを接続する複数の第2ゲートドライバ用信号線と、をさらに備え、
前記複数の第1ゲートドライバ用信号線および前記複数の第2ゲートドライバ用信号線のうち、前記第1ゲートドライバと前記第2ゲートドライバとで同一の機能を有する信号線が共有される請求項1から請求項7までのいずれか一項に記載の表示装置。 - 第1表示部と第2表示部とが一面に並んで配置されたアレイ基板を備え、
前記第1表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第1ゲートラインと、前記配列方向と交差する方向に延在する複数の第1データラインと、前記第1ゲートラインと前記第1データラインとに接続された第1薄膜トランジスタと、前記第1薄膜トランジスタに直接または間接的に接続された第1画素電極と、を備え、
前記第2表示部が、前記第1表示部と前記第2表示部との配列方向に延在する複数の第2ゲートラインと、前記配列方向と交差する方向に延在する複数の第2データラインと、前記第2ゲートラインと前記第2データラインとに接続された第2薄膜トランジスタと、前記第2薄膜トランジスタに直接または間接的に接続された第2画素電極と、を備え、
前記第1ゲートラインおよび前記第2ゲートラインにゲート信号を供給するゲートドライバが、前記アレイ基板の一面に形成されたトランジスタを含んで構成され、前記ゲートドライバの少なくとも一部が、前記第1表示部と前記第2表示部とに挟まれた領域に形成され、
前記第1ゲートラインの本数と前記第2ゲートラインの本数とが異なり、
前記ゲートドライバの複数の出力トランジスタのうち、一部の出力トランジスタに前記第1ゲートラインおよび前記第2ゲートラインの双方が接続され、残りの出力トランジスタに前記第1ゲートラインおよび前記第2ゲートラインのいずれか一方が接続され、
前記第1ゲートラインおよび前記第2ゲートラインのいずれか一方が接続された出力トランジスタに、負荷容量調整部が接続される表示装置。 - 前記ゲートドライバが、前記配列方向と交差する方向において、前記第1ゲートラインに接続された出力トランジスタを含む第1ゲートライン出力部と、前記第2ゲートラインに接続された出力トランジスタを含む第2ゲートライン出力部と、に分割される請求項9に記載の表示装置。
- 前記トランジスタの半導体層が、インジウム、ガリウム、および亜鉛を含む酸化物半導体で構成される請求項1から請求項10までのいずれか一項に記載の表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013015727 | 2013-01-30 | ||
JP2013015727 | 2013-01-30 | ||
PCT/JP2014/051467 WO2014119478A1 (ja) | 2013-01-30 | 2014-01-24 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014119478A1 JPWO2014119478A1 (ja) | 2017-01-26 |
JP6080316B2 true JP6080316B2 (ja) | 2017-02-15 |
Family
ID=51262192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014559651A Active JP6080316B2 (ja) | 2013-01-30 | 2014-01-24 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9443781B2 (ja) |
JP (1) | JP6080316B2 (ja) |
CN (1) | CN104956429B (ja) |
WO (1) | WO2014119478A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11199738B2 (en) | 2019-02-27 | 2021-12-14 | Japan Display Inc. | Display device |
US11215887B2 (en) | 2019-02-27 | 2022-01-04 | Japan Display Inc. | Display device |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6080316B2 (ja) * | 2013-01-30 | 2017-02-15 | シャープ株式会社 | 表示装置 |
US10255863B2 (en) * | 2014-04-02 | 2019-04-09 | Samsung Display Co., Ltd. | Display panel having a first region, a second region, and a third region between the first and second regions and including a drive portion on the third region |
CN104269428B (zh) * | 2014-09-16 | 2017-10-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其显示装置 |
US10074323B2 (en) * | 2015-06-18 | 2018-09-11 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
KR102409906B1 (ko) * | 2015-10-22 | 2022-06-17 | 삼성디스플레이 주식회사 | 플렉서블 표시 장치 |
CN105259720B (zh) * | 2015-10-23 | 2018-11-27 | 深超光电(深圳)有限公司 | 阵列基板以及使用该阵列基板的显示面板 |
KR102471672B1 (ko) * | 2015-11-13 | 2022-11-29 | 삼성전자주식회사 | 표시 제어 방법, 이를 구현한 디스플레이 패널, 디스플레이 장치 및 전자 장치 |
JP6847624B2 (ja) * | 2016-10-14 | 2021-03-24 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2018128487A (ja) * | 2017-02-06 | 2018-08-16 | セイコーエプソン株式会社 | 電気光学パネル、電気光学装置および電子機器 |
US11296176B2 (en) * | 2017-07-27 | 2022-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, display device, input/output device, and data processing device |
US10481447B2 (en) * | 2017-10-30 | 2019-11-19 | A.U. Vista, Inc. | LCD display device |
JP2019113672A (ja) * | 2017-12-22 | 2019-07-11 | シャープ株式会社 | 表示制御装置、表示装置、および制御方法 |
KR20200111217A (ko) * | 2018-02-01 | 2020-09-28 | 리차드 매카트니 | 주문제작 디스플레이 패널을 구성하기 위한 방법, 시스템 및 장치 |
CN108322579A (zh) * | 2018-04-25 | 2018-07-24 | 维沃移动通信有限公司 | 一种移动终端 |
JP2019219629A (ja) * | 2018-06-22 | 2019-12-26 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
CN109581755A (zh) * | 2018-12-18 | 2019-04-05 | 深圳市华星光电半导体显示技术有限公司 | 显示面板制造方法及显示面板 |
JP7334074B2 (ja) * | 2019-06-20 | 2023-08-28 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582641B2 (ja) | 1973-11-01 | 1983-01-18 | 株式会社クボタ | コンバインの引起し搬送装置 |
JPS6075818A (ja) * | 1983-10-01 | 1985-04-30 | Jeco Co Ltd | 液晶表示装置 |
US7006193B2 (en) * | 1999-05-10 | 2006-02-28 | Au Optronics Corporation | Method of sealing two substrates with a non-epoxy or epoxy-acrylate sealant using laser radiation |
JP2001255513A (ja) * | 2000-03-13 | 2001-09-21 | Minolta Co Ltd | 液晶表示装置 |
JP2001255514A (ja) | 2000-03-13 | 2001-09-21 | Minolta Co Ltd | 液晶表示装置 |
JP2002148604A (ja) * | 2000-11-07 | 2002-05-22 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびそれを用いた携帯型情報通信装置 |
JP2003216116A (ja) | 2002-01-23 | 2003-07-30 | Sharp Corp | 表示装置およびその制御方法、ならびにそれを搭載した携帯情報機器 |
JP2003216059A (ja) * | 2002-01-24 | 2003-07-30 | Sharp Corp | 表示素子およびその製造方法 |
US20040263763A1 (en) * | 2002-01-28 | 2004-12-30 | Kyoritsu Chemical & Co., Ltd. | Sealing agent for LC dropping method for LCD panels |
KR101041057B1 (ko) | 2004-01-09 | 2011-06-13 | 삼성전자주식회사 | 표시장치 |
JP4139786B2 (ja) * | 2004-02-17 | 2008-08-27 | シャープ株式会社 | 表示装置およびその駆動方法 |
JP4646975B2 (ja) * | 2005-03-18 | 2011-03-09 | シャープ株式会社 | 液晶パネルおよびその製造方法 |
JP5084134B2 (ja) * | 2005-11-21 | 2012-11-28 | 日本電気株式会社 | 表示装置及びこれらを用いた機器 |
TWI368798B (en) * | 2007-06-12 | 2012-07-21 | Au Optronics Corp | Display panel with photo-curable sealant and manufacture method thereof |
JP2009276547A (ja) | 2008-05-14 | 2009-11-26 | Toppoly Optoelectronics Corp | アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器 |
KR101495214B1 (ko) * | 2008-10-29 | 2015-03-03 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
WO2011043440A1 (ja) * | 2009-10-08 | 2011-04-14 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
JP4542202B2 (ja) * | 2009-12-25 | 2010-09-08 | 三菱電機株式会社 | 表示装置 |
JP5471728B2 (ja) * | 2010-03-31 | 2014-04-16 | 凸版印刷株式会社 | 表示パネル、この表示パネルを利用した大型表示パネル |
WO2012002043A1 (ja) * | 2010-06-30 | 2012-01-05 | シャープ株式会社 | 表示装置 |
CN102934152A (zh) * | 2010-06-30 | 2013-02-13 | 夏普株式会社 | 显示装置 |
KR101862347B1 (ko) * | 2011-02-01 | 2018-07-05 | 삼성디스플레이 주식회사 | 표시장치 및 이를 갖는 표시장치 세트 |
US20130328840A1 (en) | 2011-02-25 | 2013-12-12 | Sharp Kabushiki Kaisha | Display panel, display device provided with display panel, and electronic device provided with display panel |
JP6080316B2 (ja) * | 2013-01-30 | 2017-02-15 | シャープ株式会社 | 表示装置 |
-
2014
- 2014-01-24 JP JP2014559651A patent/JP6080316B2/ja active Active
- 2014-01-24 US US14/764,198 patent/US9443781B2/en active Active
- 2014-01-24 WO PCT/JP2014/051467 patent/WO2014119478A1/ja active Application Filing
- 2014-01-24 CN CN201480006210.XA patent/CN104956429B/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11199738B2 (en) | 2019-02-27 | 2021-12-14 | Japan Display Inc. | Display device |
US11215887B2 (en) | 2019-02-27 | 2022-01-04 | Japan Display Inc. | Display device |
US11513404B2 (en) | 2019-02-27 | 2022-11-29 | Japan Display Inc. | Display device |
US11573447B2 (en) | 2019-02-27 | 2023-02-07 | Japan Display Inc. | Display device |
US11747687B2 (en) | 2019-02-27 | 2023-09-05 | Japan Display Inc. | Display device |
US11789304B2 (en) | 2019-02-27 | 2023-10-17 | Japan Display Inc. | Display device |
Also Published As
Publication number | Publication date |
---|---|
CN104956429A (zh) | 2015-09-30 |
WO2014119478A1 (ja) | 2014-08-07 |
JPWO2014119478A1 (ja) | 2017-01-26 |
CN104956429B (zh) | 2017-10-03 |
US20150364396A1 (en) | 2015-12-17 |
US9443781B2 (en) | 2016-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6080316B2 (ja) | 表示装置 | |
JP5770796B2 (ja) | 液晶ディスプレイ装置 | |
US9841650B2 (en) | Liquid crystal display device | |
US20170309644A1 (en) | Display device | |
US9632378B2 (en) | Display device | |
JP5976195B2 (ja) | 表示装置 | |
JP5659708B2 (ja) | 液晶表示パネル、及び液晶表示装置 | |
US9798203B2 (en) | Semiconductor device and display device | |
US9229289B2 (en) | Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same | |
US11189240B2 (en) | Gate driving circuit and display panel | |
US20130075766A1 (en) | Thin film transistor device and pixel structure and driving circuit of a display panel | |
US9443885B2 (en) | Semiconductor device and display device | |
US8259247B2 (en) | Liquid crystal display device | |
KR20140147932A (ko) | 액정 디스플레이 장치와 이의 구동방법 | |
JP6050379B2 (ja) | 表示装置 | |
JP2008032920A (ja) | 液晶表示装置 | |
US9366933B2 (en) | Semiconductor display device comprising an upper and lower insulator arranged in a non-display area | |
US10754210B1 (en) | Display device | |
WO2014054558A1 (ja) | 半導体装置及び表示装置 | |
US8773630B2 (en) | Display device | |
US20230132617A1 (en) | Display substrate and display apparatus | |
JP2021139937A (ja) | 表示装置 | |
KR101993261B1 (ko) | 액정 디스플레이 장치와 이의 제조방법 | |
TW202207191A (zh) | 陣列基板及顯示裝置 | |
JP2006154853A (ja) | 半導体回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6080316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |