KR101041057B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR101041057B1
KR101041057B1 KR1020040001614A KR20040001614A KR101041057B1 KR 101041057 B1 KR101041057 B1 KR 101041057B1 KR 1020040001614 A KR1020040001614 A KR 1020040001614A KR 20040001614 A KR20040001614 A KR 20040001614A KR 101041057 B1 KR101041057 B1 KR 101041057B1
Authority
KR
South Korea
Prior art keywords
line group
display panel
driving chip
circuit board
gate
Prior art date
Application number
KR1020040001614A
Other languages
English (en)
Other versions
KR20050073262A (ko
Inventor
박용주
이응상
윤진혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040001614A priority Critical patent/KR101041057B1/ko
Priority to JP2005001270A priority patent/JP4590271B2/ja
Priority to TW094100355A priority patent/TWI366377B/zh
Priority to US11/033,236 priority patent/US7737911B2/en
Priority to CNB2005100655095A priority patent/CN100485774C/zh
Publication of KR20050073262A publication Critical patent/KR20050073262A/ko
Application granted granted Critical
Publication of KR101041057B1 publication Critical patent/KR101041057B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D5/00—Bulkheads, piles, or other structural elements specially adapted to foundation engineering
    • E02D5/74—Means for anchoring structural elements or bulkheads
    • E02D5/80—Ground anchors
    • E02D5/805—Ground anchors with deformable anchoring members
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/20—Miscellaneous comprising details of connection between elements
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/30—Miscellaneous comprising anchoring details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133342—Constructional arrangements; Manufacturing methods for double-sided displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Abstract

생산성을 향상시키고 신호 지연을 방지할 수 있는 표시장치가 개시된다. 제1 표시패널은 제1 구동신호에 응답하여 제1 영상을 표시하고, 제2 표시패널은 제2 구동신호에 응답하여 제2 영상을 표시한다. 구동칩은 제2 표시패널과 인접하여 제1 표시패널 상에 구비되고, 각종 신호에 응답하여 제1 및 제2 구동신호를 제1 및 제2 표시패널로 각각 출력한다. 제1 연성회로기판은 제1 표시패널과 제2 표시패널과의 사이에 구비되어 구동칩으로부터 출력된 제2 구동신호를 제2 표시패널로 제공한다. 따라서, 표시장치의 생산성을 향상시킬 수 있으면서 제1 및 제2 표시패널로 제공되는 신호의 지연을 방지할 수 있다.

Description

표시장치{DISPLAY APPARATUS}
도 1은 본 발명의 일 실시예에 따른 듀얼 액정표시장치의 블록도이다.
도 2는 도 1에 도시된 듀얼 액정표시장치의 구조를 구체적으로 나타낸 평면도이다.
도 3은 도 2에 도시된 절단선 A - A`에 따른 단면도이다.
도 4는 도 2에 도시된 구동칩의 내부 구성도이다.
도 5는 본 발명의 다른 실시예에 따른 구동칩의 내부 구성도이다.
도 6은 도 5에 도시된 구동칩의 배면도이다.
도 7은 도 2에 도시된 제1 결합영역에서 제1 하부기판의 구조를 나타낸 평면도이다.
도 8은 도 7에 도시된 절단선 B - B`에 따른 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 듀얼 액정표시장치의 평면도이다.
도 10은 도 9에 도시된 절단선 C - C`에 따른 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 듀얼 액정표시장치의 평면도이다.
도 12는 도 11에 도시된 절단선 D - D`에 따른 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : CPU 200 : 메인패널
230, 240 : 구동칩 250 : 제1 연성회로기판
300 : 서브패널 350 : 제2 연성회로기판
400 : 듀얼 액정표시장치
본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 생산성을 향상시킬 수 있고 신호 지연을 방지할 수 있는 표시장치에 관한 것이다.
셀룰러 폰은 화상을 표시하는 표시패널이 외부로 노출된 플립형 및 표시패널과 셀룰러 폰을 조작하기 위한 키 입력부가 힌지로 연결되어 표시패널과 키 입력부가 서로 대향하게 결합하는 폴더형이 있다.
폴더형은 표시패널의 개수에 따라 일반 폴더형과 듀얼 폴더형으로 분류된다. 듀얼 폴더형은 주 화상을 표시하는 메인패널 및 대기 화상(예를 들어, 시간, 날짜, 수신감도 등)을 표시하는 서브패널을 갖는다.
메인패널은 키 입력부와 대향하게 결합하여 외부로 노출되지 않고, 서브패널은 외부로 노출되어 사용자가 메인패널을 확인하지 않고도 대기 정보를 확인할 수 있도록 한다.
일반적으로, 메인 및 서브패널은 데이터 신호를 인가하기 위한 데이터 구동칩 및 게이트 신호를 인가하기 위한 게이트 구동칩을 각각 구비한다.
이와 같이, 데이터 구동칩 및 게이트 구동칩을 메인패널과 서브패널에 각각 별도로 구비하게 되면, 표시장치의 전체적인 사이즈가 증가된다. 또한, 칩을 표시패널에 부착하는데 소요되는 공정 시간이 증가하고 공정 상에서 불량 발생률이 증가하여 표시장치의 생산성도 저하된다.
따라서, 본 발명의 목적은 생산성을 향상시키면서 신호 지연을 방지하기 위한 표시장치를 제공하는 것이다.
본 발명의 일 특징에 따른 표시장치는 제1 표시패널, 제2 표시패널, 구동칩 및 제1 연성회로기판을 포함한다.
상기 제1 표시패널은 제1 구동신호에 응답하여 제1 영상을 표시하고, 상기 제2 표시패널은 제2 구동신호에 응답하여 제2 영상을 표시한다.
상기 구동칩은 상기 제2 표시패널과 인접하여 상기 제1 표시패널 상에 구비되고, 각종 신호에 응답하여 상기 제1 및 제2 구동신호를 상기 제1 및 제2 표시패널로 각각 출력한다. 상기 제1 연성회로기판은 상기 제1 표시패널과 상기 제2 표시패널과의 사이에 구비되고, 상기 구동칩으로부터 출력된 상기 제2 구동신호를 상기 제2 표시패널로 제공한다.
본 발명의 다른 특징에 따른 표시장치는 제1 표시패널, 제2 표시패널, 제1 연성회로기판 및 구동칩을 포함한다.
상기 제1 표시패널은 제1 구동신호에 응답하여 제1 영상을 표시하고, 상기 제2 표시패널은 제2 구동신호에 응답하여 제2 영상을 표시한다.
상기 제1 연성회로기판은 상기 제1 표시패널과 상기 제2 표시패널과의 사이에 구비되어 상기 제1 및 제2 표시패널을 전기적으로 연결한다. 상기 구동칩은 상기 제1 연성회로기판 상에 구비되고, 각종 신호에 응답하여 상기 제1 및 제2 구동신호를 상기 제1 및 제2 표시패널로 각각 출력한다.
이러한 표시장치에 따르면, 상기 구동칩이 상기 제1 표시패널과 제2 표시패널과의 사이에 구비됨으로써, 상기 구동칩으로부터 출력되어 제1 표시패널과 제2 표시패널로 각각 제공되는 제1 및 제2 구동신호들의 지연을 감소시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 듀얼 액정표시장치의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 듀얼 액정표시장치(400)는 주요 정보를 표시하는 메인패널(200), 대기 정보를 표시하는 서브패널(300) 및 상기 메인패널(200)과 서브패널(300)을 구동하는 구동칩(230)을 포함한다.
상기 구동칩(230)은 상기 듀얼 액정표시장치(400)의 외부 장치(즉, CPU)(100)로부터 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)를 수신한다.
상기 구동칩(230)은 상기 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)에 응답하여, 상기 메인패널(200)과 서브패널(300)을 구동하기 위한 각종 신호들을 출력한다. 상기 구동칩(230)이 출력하는 각종 신호들은 메인 영상신호(M-DATA), 서브 영상신호(S-DATA), 메인 게이트신호(M-GS) 및 서브 게이트 신호(S-GS)로 이루어진다.
상기 메인패널(200)은 상기 구동칩(230)으로부터 메인 영상신호(M-DATA) 및 메인 게이트신호(M-GS)를 입력받아 메인 영상을 표시한다. 상기 서브패널(300)은 상기 구동칩(230)으로부터 서브 영상신호(S-DATA) 및 서브 게이트신호(S-GS)를 입력받아 서브 영상을 표시한다.
도 2는 도 1에 도시된 듀얼 액정표시장치의 구조를 구체적으로 나타낸 평면도이고, 도 3은 도 2에 도시된 절단선 A - A`에 따른 단면도이다.
도 2를 참조하면, 메인패널(200)은 메인 영상을 표시하는 제1 표시영역(DA1) 및 상기 제1 표시영역(DA1)에 인접한 제1 주변영역(PA1)으로 이루어진다. 또한, 서브패널(300)은 서브 영상을 표시하기 위한 제2 표시영역(DA2) 및 상기 제2 표시영역(DA2)에 인접한 제2 주변영역(PA2)으로 이루어진다.
상기 제1 표시영역(DA1)에는 n개의 게이트 라인으로 이루어진 제1 게이트 라인군(GL1-1 ~ GL1-n) 및 상기 n개의 게이트 라인과 직교하는 m개의 데이터 라인으로 이루어진 제1 데이터 라인군(DL1-1 ~ DL1-m)이 구비된다. 또한, 상기 제2 표시영역(DA2)에는 i개의 게이트 라인으로 이루어진 제2 게이트 라인군(GL2-1 ~ GL2-i) 및 상기 i개의 게이트 라인과 직교하는 j개의 데이터 라인으로 이루어진 제2 데이터 라인군(DL2-1 ~ DL2-j)이 구비된다.
여기서, i 및 n은 2 이상의 자연수이고, i는 n보다는 작거나 같은 수이다. 또한, j 및 m은 2 이상의 자연수이고, j는 m보다 작거나 같은 수이다.
상기 메인패널(200)의 사이즈는 상기 서브패널(300)의 사이즈보다 크고, 그에 따라서 상기 제1 표시영역(DA1)의 사이즈도 상기 제2 표시영역(DA2)의 사이즈보 다 크다. 또한, 상기 제1 표시영역(DA1)의 해상도는 상기 제2 표시영역(DA2)의 해상도보다 높다.
상기 메인패널(200)의 제1 주변영역(PA1)은 제1 결합영역(EA1)을 포함하고, 상기 서브패널(300)의 제2 주변영역(PA2)은 제2 결합영역(EA2)을 포함한다. 도 3에 도시된 바와 같이, 상기 메인패널(200)은 제1 하부기판(210), 상기 제1 하부기판(210)과 마주하는 제1 상부기판(220) 및 상기 제1 하부기판(210)과 제1 상부기판(220)과의 사이에 개재된 제1 액정층(미도시)으로 이루어진다. 상기 서브패널(300)은 제2 하부기판(310), 상기 제2 하부기판(310)과 마주하는 제2 상부기판(320) 및 상기 제2 하부기판(310)과 제2 상부기판(320)과의 사이에 개재된 제2 액정층(미도시)으로 이루어진다.
여기서, 상기 제1 결합영역(EA1)은 상기 제1 하부기판(210)이 상기 제1 상부기판(220)보다 길게 연장된 영역이고, 상기 제2 결합영역(EA2)은 상기 제2 하부기판(310)이 상기 제2 상부기판(320)보다 길게 연장된 영역이다.
상기 제1 결합영역(EA1)에서 상기 제1 하부기판(210) 상에는 상기 메인 및 서브패널(200, 300)을 구동하기 위한 구동칩(230)이 실장된다. 제1 연성회로기판(250)은 상기 제1 결합영역(EA1)에 부착되고, 제1 하부기판(210)에 구비되는 입력라인(IL)을 통해 상기 구동칩(230)과 전기적으로 연결된다. 따라서, 상기 제1 연성회로기판(250)은 상기 CPU(100, 도 1에 도시됨)로부터 제공되는 원시 영상신호(O-DATA, 도 1에 도시됨) 및 원시 제어신호(OCS, 도 1에 도시됨)를 상기 입력라인(IL)을 통해 상기 구동칩(230)으로 인가한다.
상기 구동칩(200)과 서브패널(300)은 제2 연성회로기판(350)에 의해서 서로 전기적으로 연결된다. 상기 제2 연성회로기판(350)의 제1 단부는 상기 메인패널(200)의 제1 결합영역(EA1)에 부착되고, 제2 단부는 상기 서브패널(300)의 제2 결합영역(EA2)에 부착된다.
상기 제2 연성회로기판(350)에는 상기 구동칩(230)과 상기 제2 데이터 라인군(DL2-1 ~ DL2-j) 및 제2 게이트 라인군(GL2-1 ~ GL2-i)을 전기적으로 연결시키는 제1 및 제2 연결 라인군(CL1-1 ~ CL1-j, CL2-1 ~ CL2-i)이 구비된다. 따라서, 상기 구동칩(230)이 상기 메인패널(200)의 제1 결합영역(EA1)에 실장되더라도, 상기 구동칩(230)은 상기 서브패널(300)을 구동할 수 있다.
이로써, 상기 구동칩(230)으로부터 출력된 상기 서브 영상신호(S-DATA)는 상기 제1 연결 라인군(CL1-1 ~ CL1-j)을 통과한 후, 상기 서브 패널(300)의 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 전송된다. 또한, 상기 구동칩(230)으로부터 출력된 상기 서브 게이트신호(S-GS)는 상기 제2 연결 라인군(CL2-1 ~ CL2-i)을 통과한 후, 상기 서브패널(300)의 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 전송된다.
이처럼, 상기 구동칩(230)이 상기 메인패널(200)에 실장되더라도 상기 구동칩(230)으로부터 출력된 상기 서브 영상신호(S-DATA) 및 서브 게이트신호(S-GS)가 상기 서브패널(300)로 제공되는 경로가 길지 않기 때문에 라인 저항으로 인한 신호 지연을 방지할 수 있다.
도 4는 도 2에 도시된 구동칩의 내부 구성도이다.
도 4를 참조하면, 구동칩(230)은 제어부(231), 메모리부(232), 소오스 구동 부(233), 메인 게이트 구동부(234) 및 서브 게이트 구동부(235)를 포함한다.
상기 제어부는 CPU(100, 도 1에 도시됨)로부터 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)를 수신한다.
상기 제어부(231)는 상기 CPU(100)로부터 수신된 상기 원시 영상신호(O-DATA)를 상기 메모리부(232)에 저장한다(WRITE-DATA). 이후, 상기 제어부(231)는 상기 원시 제어신호(OCS)에 응답하여 적절한 시기에 상기 메모리부(232)로부터 영상신호를 라인 단위로 읽어들인다(READ-DATA).
상기 메모리부(232)는 메인 저장영역과 서브 저장영역으로 이루어지고, 상기 메모리부(232)는 상기 제어부(231)로부터 제공되는 상기 원시 영상신호(O-DATA)를 상기 메인 저장영역 또는 상기 서브 저장영역에 선택적으로 저장한다.
상기 제어부(231)는 상기 메모리부(232)의 메인 저장영역에 저장된 메인 영상신호(M-DATA)를 읽어들이고, 상기 메인 영상신호(M-DATA)와 메인 선택신호(M-SS)를 상기 소오스 구동부(233)로 제공한다. 상기 소오스 구동부(233)는 상기 메인 선택신호(M-SS)에 응답하여 상기 메인 영상신호(M-DATA)를 상기 메인패널(200)에 구비된 제1 데이터 라인군(DL1-1 ~ DL1-m)으로 출력한다.
또한, 상기 제어부(231)는 상기 메모리부(232)의 서브 저장영역에 저장된 서브 영상신호(S-DATA)를 읽어들이고, 상기 서브 영상신호(S-DATA)와 서브 선택신호(S-SS)를 상기 소오스 구동부(233)로 제공한다. 상기 소오스 구동부(233)는 상기 서브 선택신호(S-SS)에 응답하여 상기 서브 영상신호(S-DATA)를 상기 서브패널(300)에 구비된 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 출력한다.
상기 메인 게이트 구동부(234)는 상기 제어부(231)로부터 제1 게이트 제어신호(GCS1)를 입력받아 상기 메인패널(200)에 구비된 제1 게이트 라인군(GL1-1 ~ GL1-n)에 메인 게이트신호(M-GS, 도 1에 도시됨)를 출력한다. 또한, 상기 서브 게이트 구동부(235)는 상기 제어부(231)로부터 제2 게이트 제어신호(GCS2)를 입력받아 상기 서브패널(300)에 구비된 제2 게이트 라인군(GL2-1 ~ GL2-i)에 서브 게이트신호(S-GS, 도 1에 도시됨)를 출력한다.
도 1 내지 도 4에서는 상기 구동칩(230)에 메인 및 서브 게이트 구동부(234, 235)가 내장된 구조를 도시하였다.
그러나, 상기 메인 및 서브 게이트 구동부(234, 235)는 상기 구동칩(230)에 내장되지 않고, 상기 메인패널(200) 및 서브패널(300)에 각각 형성될 수 있다. 이때, 상기 메인 게이트 구동부(234)는 상기 메인패널(200)의 제1 주변영역(PA1)에 직접적으로 형성되어 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)에 메인 게이트신호(M-GS)를 출력한다. 또한, 상기 서브 게이트 구동부(234)는 상기 서브패널(300)의 제2 주변영역(PA2)에 직접적으로 형성되어 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)에 서브 게이트신호(S-GS)를 출력한다.
또한, 도 2 내지 도 3에서 상기 듀얼 액정표시장치(400)는 상기 메인패널(200)에 구비되는 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)에 게이트 신호를 출력하는 하나의 게이트 구동부(234)를 포함한다. 그러나, 상기 듀얼 액정표시장치(400)는 상기 제1 게이트 라인군(GL1-1 ~ GL1-n) 중 홀수번째 게이트 라인에 게이트 신호를 출력하는 오드 게이트 구동부 및 짝수번째 게이트 라인에 게이트 신 호를 출력하는 이븐 게이트 구동부를 구비할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 구동칩의 내부 구성도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 구동칩(240)은 제어부(241), 메모리부(242), 메인 소오스 구동부(243), 서브 소오스 구동부(244) 및 메인 게이트 구동부(245) 및 서브 게이트 구동부(246)를 포함한다.
상기 메인패널(200, 도 2에 도시됨)을 구동하기 위하여 상기 제어부(241)는 상기 메모리부(242)의 메인 저장영역에 저장된 메인 영상신호(M-DATA)를 읽어들이고, 상기 메인 영상신호(M-DATA)와 메인 선택신호(M-SS)를 상기 메인 소오스 구동부(243)로 제공한다. 상기 메인 소오스 구동부(243)는 상기 메인 선택신호(M-SS)에 응답하여 상기 메인 영상신호(M-DATA)를 상기 메인패널(200)에 구비된 제1 데이터 라인군(DL1-1 ~ DL1-m)으로 출력한다.
한편, 상기 서브패널(300, 도 2에 도시됨)을 구동하기 위하여 상기 제어부(241)는 상기 메모리부(242)의 서브 저장영역에 저장된 서브 영상신호(S-DATA)를 읽어들이고, 상기 서브 영상신호(S-DATA)와 서브 선택신호(S-SS)를 상기 서브 소오스 구동부(244)로 제공한다. 상기 서브 소오스 구동부(244)는 상기 서브 선택신호(S-SS)에 응답하여 상기 서브 영상신호(S-DATA)를 상기 서브패널(300)에 구비된 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 출력한다.
도 6은 도 5에 도시된 구동칩의 배면도이다.
도 6을 참조하면, 구동칩(240)의 배면에는 다수의 제1 및 제2 입력단자(IT1, IT2)가 구비될 뿐만 아니라, 다수의 제1 및 제2 출력단자(OT1, OT2)가 구비된다.
상기 제1 입력단자들(IT1) 및 제1 출력단자들(OT1)은 상기 구동칩(230)의 에지에 인접하여 구비된다. 상기 제2 입력단자들(IT2) 및 제2 출력단자들(OT2)은 상기 제1 입력단자들(IT1) 및 제1 출력단자(OT1)보다 내측에 각각 구비된다. 여기서, 상기 제2 입력단자들(IT2) 및 제2 출력단자들(OT2) 각각은 상기 제1 입력단자들(IT1) 사이 및 상기 제1 출력단자들(OT1) 사이에 각각 배치될 수 있고, 상기 제1 입력단자들(IT1) 및 제1 출력단자들(OT1)과 각각 오버랩될 수 있다.
도 7은 도 2에 도시된 제1 결합영역에서 제1 하부기판의 구조를 나타낸 평면도이고, 도 8은 도 7에 도시된 절단선 B - B`에 따른 단면도이다.
도 7 및 도 8을 참조하면, 제1 하부기판(210) 상에는 제1 출력라인들(OL1) 및 상기 제1 출력라인들(OL1)과 서로 다른층에 적층되고 상기 제1 출력라인들(OL1)과 소정 간격 이격되는 제2 출력라인들(OL2)이 구비된다.
상기 제1 및 제2 출력라인들(OL1, OL2)은 상기 구동칩(240, 도 5에 도시됨)을 도 2에 도시된 제1 데이터 라인군(DL1-1 ~ DL1-m), 제1 게이트 라인군(GL1-1 ~ GL1-n), 제1 연결라인군(CL1-1 ~ CL1-j) 및 제2 연결라인군(CL2-1 ~ CL2-i)과 전기적으로 연결시킨다.
여기서, 상기 제1 출력라인들(OL1) 각각의 폭은 제1 영역(A2)에서 증가하고, 상기 제1 출력라인들(OL1) 각각의 폭이 증가한 부분은 상기 구동칩(240)의 제2 출력단자들(OT2, 도 6에 도시됨)과 전기적으로 연결되는 제1 출력 패드(OP1)로 정의된다.
상기 제1 하부기판(210) 상에는 상기 제1 출력라인들(OL1)을 커버하고, 상기 제1 출력 패드(OP1)를 노출시키는 게이트 절연막(211)이 구비된다. 상기 게이트 절연막 상에는 상기 제2 출력라인들(OL2)이 구비된다.
상기 제2 출력라인들(OL2) 각각은 상기 제1 출력라인들(OL1) 사이에 배치된다. 여기서, 상기 제2 출력라인들(OL2) 각각의 폭은 제2 영역(A2)에서 증가하고, 상기 제2 출력라인들(OL1) 각각의 폭이 증가한 부분은 상기 구동칩(240)의 제1 출력단자들(OT1, 도 6에 도시됨)과 전기적으로 연결되는 제2 출력 패드(OP1)로 정의된다.
한편, 노출된 상기 제1 출력 패드(OP1) 상에는 제3 출력 패드(OP3)가 구비된다. 상기 제3 출력 패드(OP3)가 상기 제2 출력단자(OT2)와 직접적으로 접속됨으로써, 상기 제1 출력 패드(OP1)를 상기 제2 출력단자(OT2)에 전기적으로 연결시킨다.
도 6 내지 도 8에 도시된 바와 같이, 상기 구동칩(240)의 제1 및 제2 출력단자들(OT1, OT2)이 2열로 배열됨으로써 상기 구동칩(240)의 출력단자들의 개수에 비례하여 상기 구동칩(240)의 사이즈가 증가하는 것을 방지할 수 있다. 또한, 상기 제1 하부기판(210)에서 제1 및 제2 출력라인들(OT1, OT2)이 서로 다른층에 구비되어 상기 제1 하부기판(210)의 사이즈가 증가하는 것을 방지할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 듀얼 액정표시장치의 평면도이고, 도 10은 도 9에 도시된 절단선 C - C`에 따른 단면도이다. 단, 도 9 및 도 10에서는 도 2 및 도 3에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 9를 참조하면, 메인패널(200)은 메인 영상을 표시하는 제1 표시영역(DA1) 및 상기 제1 표시영역(DA1)에 인접한 제1 주변영역(PA1)으로 이루어진다. 또한, 서브패널(300)은 서브 영상을 표시하기 위한 제2 표시영역(DA2) 및 상기 제2 표시영역(DA2)에 인접한 제2 주변영역(PA2)으로 이루어진다.
상기 메인패널(200)의 제1 주변영역(PA1)은 제1 결합영역(EA1)을 포함하고, 상기 서브패널(300)의 제2 주변영역(PA2)은 제2 결합영역(EA2)을 포함한다. 상기 제1 결합영역(EA1)은 제1 하부기판(210)이 제1 상부기판(220)보다 길게 연장된 영역이고, 제2 결합영역(EA2)은 제2 하부기판(310)이 제2 상부기판(320)보다 길게 연장된 영역이다.
상기 제1 결합영역(EA1)에는 제2 연성회로기판(350)의 제1 단부가 부착되고, 제2 결합영역(EA2)에는 상기 제2 연성회로기판(350)의 제2 단부가 부착된다. 상기 제2 연성회로기판(350) 상에는 상기 메인 및 서브패널(200, 300)을 구동하기 위한 구동칩(230)이 실장된다.
상기 제2 연성회로기판(350)에는 상기 구동칩(230)과 상기 제2 데이터 라인군(DL2-1 ~ DL2-j) 및 제2 게이트 라인군(GL2-1 ~ GL2-i)을 전기적으로 연결시키는 제1 및 제2 연결 라인군(CL1-1 ~ CL1-j, CL2-1 ~ CL2-i)이 구비된다. 또한, 상기 제2 연성회로기판(350)에는 상기 구동칩(230)과 상기 제1 데이터 라인군(DL1-1 ~ DL1-m) 및 제1 게이트 라인군(GL1-1 ~ GL1-n)을 전기적으로 연결시키는 제3 및 제4 연결 라인군(CL3-1 ~ CL3-m, CL4-1 ~ CL4-n)이 더 구비된다.
상기 구동칩(230)으로부터 출력된 상기 서브 영상신호(S-DATA, 도 4에 도시됨)는 상기 제1 연결 라인군(CL1-1 ~ CL1-j)을 통과한 후, 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 전송된다. 또한, 상기 구동칩(230)으로부터 출력된 상기 서브 게이트신호(S-GS, 도 4에 도시됨)는 상기 제2 연결 라인군(CL2-1 ~ CL2-i)을 통과한 후, 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)으로 전송된다.
상기 구동칩(230)으로부터 출력된 상기 메인 영상신호(M-DATA, 도 4에 도시됨)는 상기 제3 연결 라인군(CL3-1 ~ CL3-m)을 통과한 후, 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)으로 전송된다. 또한, 상기 구동칩(230)으로부터 출력된 상기 메인 게이트신호(M-GS, 도 4에 도시됨)는 상기 제4 연결 라인군(CL4-1 ~ CL4-n)을 통과한 후, 상기 제1 게이트 라인군(GL1-1 ~ GL2-n)으로 전송된다.
따라서, 상기 구동칩(230)이 상기 제2 연성회로기판(350) 상에 실장되더라도, 상기 구동칩(230)은 상기 메인패널(200) 및 서브패널(300)을 구동할 수 있다.
한편, 상기 제2 연성회로기판(350)은 제1 연성회로기판(250)과 결합하고, 상기 제2 연성회로기판(350)에는 구동칩(230)과 전기적으로 연결된 입력라인(IL)이 구비된다. 상기 제1 연성회로기판(250)은 CPU(100, 도 1에 도시됨)로부터 제공되는 원시 영상신호(O-DATA, 도 1에 도시됨) 및 원시 제어신호(OCS, 도 1에 도시됨)를 상기 입력라인(IL)으로 제공한다. 따라서, 상기 구동칩(230)은 상기 입력라인(IL)을 통해 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)를 입력받는다.
이처럼, 상기 구동칩(230)이 상기 제2 연성회로기판(350)에 실장되어 상기 구동칩(230)으로부터 출력되어 상기 서브패널(300)로 제공되는 상기 서브 영상신호(S-DATA) 및 서브 게이트신호(S-GS)의 지연을 방지할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 듀얼 액정표시장치의 평면도이고, 도 12는 도 11에 도시된 절단선 D - D`에 따른 단면도이다. 단, 도 11 및 도 12에서는 도 2에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 11을 참조하면, 메인패널(200)은 메인 영상을 표시하는 제1 표시영역(DA1) 및 상기 제1 표시영역(DA1)에 인접한 제1 주변영역(PA1)으로 이루어진다. 상기 제1 주변영역(PA1)은 제1 및 제3 결합영역(EA1, EA3)을 포함한다. 즉, 상기 제1 결합영역(EA1)은 제1 상부기판(220)보다 길게 연장된 제1 하부기판(210)의 제1 단부에 형성되고, 상기 제3 결합영역(EA3)은 제1 상부기판(220)보다 길게 연장되면서 상기 제1 단부와 마주하는 상기 제1 하부기판(210)의 제2 단부에 형성된다.
한편, 서브패널(300)은 서브 영상을 표시하기 위한 제2 표시영역(DA2) 및 상기 제2 표시영역(DA2)에 인접한 제2 주변영역(PA2)으로 이루어진다. 상기 제2 주변영역(PA2)은 제2 상부기판(310)보다 길게 연장된 제2 하부기판(310)의 일단부에 형성된 제2 결합영역(EA2)을 포함한다.
제1 연성회로기판(250)은 상기 메인패널(200)의 제3 결합영역(EA3)에 부착되고, 구동칩(230)은 상기 메인패널(200)의 제1 결합영역(EA1)에 실장된다. 제1 주변영역(PA1)에는 상기 제1 연성회로기판(250)과 상기 구동칩(230)을 전기적으로 연결시키기 위한 제1 및 제2 입력라인군(IL1, IL2)이 구비된다. 이때, 상기 제1 및 제2 입력라인군(IL1, IL2)은 상기 제3 결합영역(EA3)으로부터 상기 제1 결합영역(EA1)까지 연장된다.
따라서, 상기 제1 연성회로기판(250)은 CPU(100, 도 1에 도시됨)로부터 제공되는 원시 영상신호(O-DATA, 도 1에 도시됨) 및 원시 제어신호(OCS, 도 1에 도시됨)를 상기 제1 및 제2 입력라인군(IL1, IL2)을 통해 상기 구동칩(230)으로 인가할 수 있다.
도 12에 도시된 바와 같이, 상기 제1 입력라인군(IL1)은 서로 다른층에 구비되는 제1 및 제2 입력라인들(IL1-1, IL1-2)을 포함한다. 상기 제1 입력라인들(IL1-1)은 제1 게이트 라인군(GL1-1 ~ GL1-n)과 동일층에 구비되고, 상기 제2 입력라인들(IL1-2)은 게이트 절연막(211) 상에 적층되어 상기 제1 게리트 라인군(GL1-1 ~ GL1-n)과 전기적으로 절연되고 제1 데이터 라인군(DL1-1 ~ DL1-n)과 동일층에 구비된다.
상기 제1 및 제2 입력라인들(IL1-1, IL1-2)이 이층 구조로 적층되면 상기 제1 및 제2 입력라인들(IL1-1, IL1-2)을 동일층에 형성된 것에 비하여 상기 각 입력라인들의 수평 이격거리를 좁힐 수 있다. 따라서, 상기 제1 입력라인군(IL1)이 상기 제1 주변영역(PA1)에 형성되더라도 상기 제1 입력라인군(IL1)에 의해서 상기 제1 주변영역(PA1)의 전체적으로 폭이 증가하는 것을 방지할 수 있다.
한편, 제2 연성회로기판(350)은 상기 제1 및 제2 결합영역(EA1, EA2)에 부착되어, 상기 구동칩(200)과 상기 서브패널(300)을 전기적으로 연결시킨다. 따라서, 상기 구동칩(230)은 상기 메인패널(200) 뿐만 아니라 상기 서브패널(300)을 구동할 수 있다.
이와 같은 표시장치에 따르면, 구동칩은 제1 및 제2 구동신호를 출력하고, 메인패널은 상기 제1 구동신호에 응답하여 영상을 표시하며, 서브패널은 상기 제2 구동신호에 응답하여 영상을 표시한다. 이때, 상기 구동칩은 상기 메인패널과 서브패널과의 사이에 구비된다.
따라서, 표시장치는 하나의 구동칩만을 구비함으로써 구동칩의 실장 공정 상에서 발생하는 불량을 감소시켜 표시장치의 생산성을 향상시킬 수 있다.
또한, 상기 구동칩이 상기 메인패널과 서브패널과의 사이에 구비됨으로써, 상기 구동칩으로부터 출력되어 메인패널과 서브패널로 각각 제공되는 각종 신호들이 라인 저항에 의해서 지연되는 것을 방지할 수 있다. 이로써, 신호 지연으로 인해서 표시장치의 표시특성이 저하되는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 제1 구동신호에 응답하여 제1 영상을 표시하는 제1 표시패널;
    제2 구동신호에 응답하여 제2 영상을 표시하는 제2 표시패널;
    상기 제1 표시패널 상에 구비되고, 각종 신호에 응답하여 상기 제1 및 제2 구동신호를 상기 제1 및 제2 표시패널로 각각 출력하는 구동칩;
    상기 제1 표시패널과 제2 표시패널과의 사이에 구비되어 상기 구동칩으로부터 출력된 상기 제2 구동신호를 상기 제2 표시패널로 제공하는 제1 연성회로기판;
    상기 제1 표시패널에 형성된 제1 출력라인들;
    상기 제1 출력라인들이 연장되어 형성된 제1 출력패드들;
    상기 제1 출력라인들을 커버하되 상기 제1 출력패드들은 노출시키는 절연층;
    상기 절연층 상에 형성된 제2 출력라인들;
    상기 제2 출력라인들이 연장되어 형성된 제2 출력패드들; 및
    상기 노출된 제1 출력패드들 상에 구비되어, 상기 제1 출력패드들을 상기 구동칩과 전기적으로 연결시키는 제3 출력패드들을 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서, 상기 제1 표시패널에 부착되고, 외부로부터 상기 각종 신호를 입력받아 상기 구동칩으로 제공하는 제2 연성회로기판을 더 포함하는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서, 상기 제1 표시패널은 제1 하부기판 및 제1 상부기판으로 이루어지고,
    상기 제2 표시패널은 제2 하부기판 및 제2 상부기판으로 이루어진 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서, 상기 구동칩은 상기 제1 하부기판의 제1 단부가 상기 제1 상부기판의 제1 단부보다 길게 연장된 제1 결합영역에 구비되는 것을 특징으로 하는 표시장치.
  5. 제4항에 있어서, 상기 제1 연성회로기판은 상기 제1 결합영역에 부착되어 상기 구동칩과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  6. 제4항에 있어서, 상기 제2 연성회로기판의 제1 단부는 상기 제1 결합영역에 부착되고, 상기 제2 연성회로기판의 제2 단부는 상기 제2 하부기판의 제1 단부가 상기 제2 상부기판의 제1 단부보다 길게 연장된 제2 결합영역에 부착되는 것을 특징으로 하는 표시장치.
  7. 제4항에 있어서, 상기 제1 연성회로기판은 상기 제1 하부기판의 제1 단부와 마주하는 상기 제1 하부기판의 제2 단부가 상기 제1 상부기판의 제1 단부와 마주하는 상기 제1 상부기판의 제2 단부보다 길게 연장된 제2 결합영역에 부착되는 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서, 상기 제1 표시패널은 상기 제1 연성회로기판을 통해 상기 각종 신호를 입력받아 상기 구동칩으로 제공하는 입력라인군이 구비되는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서, 상기 입력라인군은,
    다수의 제1 입력라인; 및
    상기 제1 입력라인들을 전체적으로 커버하는 절연층 상에 구비되어 상기 제1 입력라인들과 전기적으로 절연되고, 상기 제1 입력라인들 사이에 배치되는 다수의 제2 입력라인을 포함하는 것을 특징으로 하는 표시장치.
  10. 제2항에 있어서, 상기 제1 표시패널에는 상기 제1 구동신호 중 제1 데이터신호가 인가되는 제1 데이터 라인군 및 상기 제1 데이터 라인군과 직교하고 제1 게이트신호가 인가되는 제1 게이트 라인군이 구비되고,
    상기 제2 표시패널에는 상기 제2 구동신호 중 제2 데이터신호가 인가되는 제2 데이터 라인군 및 상기 제2 데이터 라인군과 직교하고 제2 게이트신호가 인가되는 제2 게이트 라인군이 구비되는 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서, 상기 구동칩은,
    제1 선택신호에 응답하여 상기 제1 데이터 라인군에 상기 제1 데이터신호를 인가하고, 상기 제1 선택신호와 반전된 제2 선택신호에 응답하여 상기 제2 데이터 라인군에 상기 제2 데이터신호를 인가하는 소오스 구동부;
    상기 제1 게이트 라인군에 상기 제1 게이트신호를 출력하는 제1 게이트 구동부; 및
    상기 제2 게이트 라인군에 상기 제2 게이트신호를 출력하는 제2 게이트 구동부를 포함하는 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서, 상기 구동칩은 상기 제1 및 제2 선택신호를 출력하여 상기 소오스 구동부의 구동을 제어하는 제어부를 더 포함하는 것을 특징으로 표시장치.
  13. 제10항에 있어서, 상기 구동칩은,
    상기 제1 데이터 라인군에 상기 제1 데이터신호를 인가하는 제1 소오스 구동부;
    상기 제2 데이터 라인군에 상기 제2 데이터신호를 인가하는 제2 소오스 구동부;
    상기 제1 게이트 라인군에 상기 제1 게이트신호를 출력하는 제1 게이트 구동부; 및
    상기 제2 게이트 라인군에 상기 제2 게이트신호를 출력하는 제2 게이트 구동부를 포함하는 것을 특징으로 하는 표시장치.
  14. 제10항에 있어서, 상기 제2 연성회로기판에는 상기 구동칩과 상기 제2 데이터 라인군 및 제2 게이트 라인군을 전기적으로 연결하는 제1 및 제2 연결 라인군이 각각 구비되는 것을 특징으로 하는 표시장치.
  15. 제1 구동신호에 응답하여 제1 영상을 표시하는 제1 표시패널;
    제2 구동신호에 응답하여 제2 영상을 표시하는 제2 표시패널;
    상기 제1 표시패널과 제2 표시패널과의 사이에 구비되어, 상기 제1 및 제2 표시패널을 전기적으로 연결하는 제1 연성회로기판;
    상기 제1 연성회로기판 상에 구비되고, 각종 신호에 응답하여 상기 제1 및 제2 구동신호를 상기 제1 및 제2 표시패널로 각각 출력하는 구동칩;
    상기 제1 표시패널에 형성된 제1 출력라인들;
    상기 제1 출력라인들이 연장되어 형성된 제1 출력패드들;
    상기 제1 출력라인들을 커버하되 상기 제1 출력패드들은 노출시키는 절연층;
    상기 절연층 상에 형성된 제2 출력라인들;
    상기 제2 출력라인들이 연장되어 형성된 제2 출력패드들; 및
    상기 노출된 제1 출력패드들 상에 구비되어, 상기 제1 출력패드들을 상기 구동칩과 전기적으로 연결시키는 제3 출력패드들을 포함하는 것을 특징으로 하는 표시장치.
  16. 제15항에 있어서, 상기 제1 연성회로기판에 부착되어 외부로부터의 상기 각종 신호를 상기 구동칩으로 제공하는 제2 연성회로기판을 더 포함하는 것을 특징으로 하는 표시장치.
  17. 제16항에 있어서, 상기 제1 표시패널은 제1 하부기판 및 제1 상부기판으로 이루어지고,
    상기 제2 표시패널은 제2 하부기판 및 제2 상부기판으로 이루어진 것을 특징으로 하는 표시장치.
  18. 제17항에 있어서, 상기 제1 연성회로기판의 제1 단부는 상기 제1 하부기판의 제1 단부가 상기 제1 상부기판의 제1 단부보다 길게 연장된 제1 결합영역에 부착되고,
    상기 제1 연성회로기판의 제2 단부는 상기 제2 하부기판의 제1 단부가 상기 제2 상부기판의 제1 단부보다 길게 연장된 제1 결합영역에 부착되는 것을 특징으로 하는 표시장치.
  19. 제17항에 있어서, 상기 제1 표시패널에는 제1 데이터 라인군 및 상기 제1 데이터 라인군과 직교하는 제1 게이트 라인군이 구비되고,
    상기 제2 표시패널에는 제2 데이터 라인군 및 상기 제2 데이터 라인군과 직교하는 제2 게이트 라인군이 구비되는 것을 특징으로 하는 표시장치.
  20. 제19항에 있어서, 상기 제1 연성회로기판에는 상기 구동칩과 상기 제1 데이터 라인군 및 제1 게이트 라인군을 전기적으로 연결하는 제1 및 제2 연결 라인군이 각각 구비되고,
    상기 구동칩과 상기 제2 데이터 라인군 및 제2 게이트 라인군을 전기적으로 연결하는 제3 및 제4 연결 라인군이 각각 구비되는 것을 특징으로 하는 표시장치.
KR1020040001614A 2004-01-09 2004-01-09 표시장치 KR101041057B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040001614A KR101041057B1 (ko) 2004-01-09 2004-01-09 표시장치
JP2005001270A JP4590271B2 (ja) 2004-01-09 2005-01-06 表示装置
TW094100355A TWI366377B (en) 2004-01-09 2005-01-06 Display apparatus
US11/033,236 US7737911B2 (en) 2004-01-09 2005-01-07 Display apparatus
CNB2005100655095A CN100485774C (zh) 2004-01-09 2005-01-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040001614A KR101041057B1 (ko) 2004-01-09 2004-01-09 표시장치

Publications (2)

Publication Number Publication Date
KR20050073262A KR20050073262A (ko) 2005-07-13
KR101041057B1 true KR101041057B1 (ko) 2011-06-13

Family

ID=34825013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040001614A KR101041057B1 (ko) 2004-01-09 2004-01-09 표시장치

Country Status (5)

Country Link
US (1) US7737911B2 (ko)
JP (1) JP4590271B2 (ko)
KR (1) KR101041057B1 (ko)
CN (1) CN100485774C (ko)
TW (1) TWI366377B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE412233T1 (de) * 2005-04-27 2008-11-15 Lg Display Co Ltd Doppelbildschirmvorrichtung und verfahren zu ihrer ansteuerung
KR100728788B1 (ko) * 2005-11-22 2007-06-19 삼성에스디아이 주식회사 원칩 구동형 듀얼 표시장치
TW200826055A (en) * 2006-12-06 2008-06-16 Gigno Technology Co Ltd Display apparatus and manufacturing method thereof
CN101645246B (zh) * 2009-09-01 2012-01-25 广州视景显示技术研发有限公司 一种正反显示的液晶显示系统及播放控制方法
JP6080316B2 (ja) * 2013-01-30 2017-02-15 シャープ株式会社 表示装置
KR102046864B1 (ko) 2013-03-13 2019-11-20 삼성전자주식회사 유연성 디스플레이 장치
CN103456743B (zh) * 2013-09-04 2016-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法、柔性显示器件及电子设备
JP5695177B2 (ja) * 2013-12-27 2015-04-01 ラピスセミコンダクタ株式会社 ドライバｉｃ
KR102255866B1 (ko) 2014-02-27 2021-05-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10255863B2 (en) * 2014-04-02 2019-04-09 Samsung Display Co., Ltd. Display panel having a first region, a second region, and a third region between the first and second regions and including a drive portion on the third region
CN107232700A (zh) * 2017-06-12 2017-10-10 捷开通讯(深圳)有限公司 一种智能穿戴设备
CN110320690B (zh) * 2019-08-09 2022-09-02 京东方科技集团股份有限公司 一种显示装置
CN113724633A (zh) * 2020-05-26 2021-11-30 京东方科技集团股份有限公司 一种驱动芯片及显示装置
US20240053844A1 (en) * 2021-05-11 2024-02-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Touch Panel and Preparation Method therefor, and Display Apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280541A (ja) * 2002-03-25 2003-10-02 Seiko Epson Corp 電気光学装置および半導体素子、並びに電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1769352A (en) * 1928-07-07 1930-07-01 Walter J Libbey Pulverizing machinery
US5737272A (en) * 1992-09-08 1998-04-07 Seiko Epson Corporation Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus
JP2907167B2 (ja) * 1996-12-19 1999-06-21 日本電気株式会社 カラープラズマディスプレイパネル
JP2001215475A (ja) * 2000-02-04 2001-08-10 Matsushita Electric Ind Co Ltd 液晶表示モジュール
JP3656103B2 (ja) * 2001-09-19 2005-06-08 国立大学法人富山大学 液晶表示素子
JP2003177684A (ja) * 2001-09-21 2003-06-27 Seiko Epson Corp 電気光学パネル、電気光学装置及び電子機器
JP4178870B2 (ja) * 2001-09-21 2008-11-12 セイコーエプソン株式会社 電気光学パネル、電気光学装置及び電子機器
JP3599022B2 (ja) * 2002-01-10 2004-12-08 カシオ計算機株式会社 液晶表示装置
JP4027139B2 (ja) * 2002-03-29 2007-12-26 オプトレックス株式会社 液晶表示装置
JP2003302621A (ja) * 2002-04-09 2003-10-24 Seiko Instruments Inc 表示装置
JP3854905B2 (ja) * 2002-07-30 2006-12-06 株式会社 日立ディスプレイズ 液晶表示装置
US20040046705A1 (en) * 2002-09-20 2004-03-11 Minolta Co., Ltd. Liquid crystal display apparatus
JP2004120670A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 折畳み式携帯端末装置
JP4256665B2 (ja) * 2002-11-15 2009-04-22 株式会社 日立ディスプレイズ 画像表示装置
JP4552437B2 (ja) * 2003-03-20 2010-09-29 マグナチップセミコンダクター有限会社 ディスプレイ装置
JP4283575B2 (ja) * 2003-03-24 2009-06-24 シャープ株式会社 液晶モジュール
JP4298400B2 (ja) * 2003-06-27 2009-07-15 セイコーインスツル株式会社 表示装置
KR101001966B1 (ko) * 2004-01-07 2010-12-20 삼성전자주식회사 표시장치 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280541A (ja) * 2002-03-25 2003-10-02 Seiko Epson Corp 電気光学装置および半導体素子、並びに電子機器

Also Published As

Publication number Publication date
CN1658279A (zh) 2005-08-24
TWI366377B (en) 2012-06-11
JP4590271B2 (ja) 2010-12-01
KR20050073262A (ko) 2005-07-13
TW200534669A (en) 2005-10-16
CN100485774C (zh) 2009-05-06
US7737911B2 (en) 2010-06-15
US20050219150A1 (en) 2005-10-06
JP2005196212A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
JP4590271B2 (ja) 表示装置
KR101001966B1 (ko) 표시장치 및 이의 제조방법
CN107039467B (zh) 一种阵列基板、显示面板及显示装置
US7605904B2 (en) Liquid crystal display panel having a cell test structure and method for making the same
US7518691B2 (en) Electrooptical device, mounting structure, and electronic apparatus having wiring formed on and protruding from a base material to directly under an input bump on a semiconductor device
US11158221B2 (en) Display panel, panel lighting test method of the same and display device
JP3638123B2 (ja) 表示モジュール
CN112599058A (zh) 一种显示面板、显示装置和显示面板的修护方法
JPH0944100A (ja) 表示装置及びこれに使用されるｉｃチップ
JP4526415B2 (ja) 表示装置及び表示装置用ガラス基板
JP4386876B2 (ja) 駆動回路、マルチディスプレイ装置及びこれを用いた電子装置
JP2003316284A (ja) 表示装置
CN110320690B (zh) 一种显示装置
KR101119729B1 (ko) 액정표시장치
JP2003241217A (ja) 液晶表示パネル及びそれを用いた液晶表示装置
JP4042389B2 (ja) 電気光学装置及びこれを備えた電子機器
TWM627999U (zh) Oled觸控顯示晶片及包含其的oled觸控顯示裝置
CN114879421B (zh) 一种驱动电路及显示装置
JP2004157495A (ja) 液晶表示装置
JP2001022287A (ja) 平面表示装置
US20230095839A1 (en) Array substrate, display panel and driving method thereof
KR100989128B1 (ko) 이중 액정 표시 장치 및 이를 이용한 단말기
KR20050096359A (ko) 표시장치
JP2005122195A (ja) 電気光学装置及びこれを備えた電子機器
KR20060130316A (ko) 표시장치용 구동회로 및 이를 이용한 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 9