CN110224023B - 薄膜晶体管基板和包括其的显示装置 - Google Patents

薄膜晶体管基板和包括其的显示装置 Download PDF

Info

Publication number
CN110224023B
CN110224023B CN201910547463.2A CN201910547463A CN110224023B CN 110224023 B CN110224023 B CN 110224023B CN 201910547463 A CN201910547463 A CN 201910547463A CN 110224023 B CN110224023 B CN 110224023B
Authority
CN
China
Prior art keywords
electrode
gate
thin film
film transistor
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910547463.2A
Other languages
English (en)
Other versions
CN110224023A (zh
Inventor
朴济炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN110224023A publication Critical patent/CN110224023A/zh
Application granted granted Critical
Publication of CN110224023B publication Critical patent/CN110224023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种薄膜晶体管基板，其包括：基板，所述基板具有用于显示图像的显示区、以及围绕所述显示区设置的非显示区；和在所述非显示区中的电路部，所述电路部具有薄膜晶体管，所述薄膜晶体管包括第一电极、在所述第一电极上的绝缘膜、以及在所述绝缘膜上的第二电极，其中所述第一电极的边缘与所述第二电极的边缘彼此平行，所述第一电极的边缘延伸超过所述第二电极的边缘。还公开了包括其的显示装置。

Description

薄膜晶体管基板和包括其的显示装置
本申请是申请日为2016年12月23日、申请号为201611206854.0、发明名称为“薄膜晶体管基板和包括其的显示装置”之申请的分案申请。相关申请的交叉引用
本申请要求于2016年9月13日提交的韩国专利申请10-2016-0118180的权益，其通过引用并入本文，如同在本文中完全阐述一样。
技术领域
本发明的实施方案涉及薄膜晶体管基板和包括其的显示装置。
背景技术
随着信息导向社会的进步，已经开发和研究了与用于显示视觉信息的图像或图片的显示装置相关的各种不同的技术。显示装置可以包括：显示面板，其具有用于显示图像的设置有像素的显示区和在显示区的周边制备的非显示区；栅极驱动器，其用于向像素提供栅极信号；数据驱动器，其用于向像素提供数据电压；以及定时控制器，其用于提供信号以控制栅极驱动器和数据驱动器。
栅极驱动器可以设置在非显示区上的一侧或两侧处。在这种情况下，代替提供以附加集成电路类型制造并通过使用柔性膜与像素连接的栅极驱动器，栅极驱动器与像素的TFT(薄膜晶体管)一起可以直接形成在显示面板的非显示区中并且与像素连接，其称为GIP(板内栅极)电路。
GIP电路可以由在下基板上包括具有栅极图案、栅极绝缘体和源极/漏极图案的多个晶体管的移位寄存器电路形成。GIP电路通过栅极连接图案与制备在显示区中的栅极线连接。栅极连接图案形成为在栅极线的与GIP电路相邻的末端具有相对大的面积，并且通过桥接图案与GIP电路的晶体管连接。因此，在GIP电路中产生的栅极信号经由桥接图案和栅极连接图案提供至栅极线。栅极图案和栅极连接图案由栅极绝缘膜覆盖。
在薄膜晶体管基板的制造过程期间，用于装载或卸载基板的机械臂可在基板上感应静电。该静电沿栅极线经由具有相对较大面积的栅极连接图案释放到栅极连接图案的末端处的GIP电路，由此栅极绝缘膜的用于覆盖GIP电路的与栅极连接图案相邻的栅极图案的一些可能受损并缺失。通过栅极绝缘膜的缺失区域，栅极连接图案暴露，然后栅极连接图案的暴露部分与设置在栅极绝缘膜上的源极/漏极图案电连接，从而导致短路缺陷。
发明内容
因此，本文公开的实施方案涉及基本上消除由于相关技术的限制和缺点导致的一个或更多个问题的薄膜晶体管基板以及包括该薄膜晶体管基板的显示装置。
在一个或更多个实施方案中，公开了一种能够防止电路部被静电损坏的薄膜晶体管基板、以及包括该薄膜晶体管基板的显示装置。
实施方案的另外的优点和特征将在以下描述中部分地阐述，并且部分地将对于本领域技术人员在研究以下内容时变得明显，或者可以从实施方案的实践中获知。实施方案的目的和其他优点可以通过在书面描述及其权利要求以及附图中具体指出的结构来实现和获得。
在一个或更多个实施方案中，薄膜晶体管基板包括：具有用于显示图像的显示区、以及与显示区相邻的非显示区的基板，以及在非显示区中的电路部，所述电路部包括第一电极、在第一电极上的绝缘膜和在绝缘膜上的第二电极。第一电极和第二电极可以彼此部分地交叠。第一电极的面对显示区的边缘可以延伸超过第二电极的面对显示区的边缘。
在一个或更多个实施方案中，电路部可以包括晶体管，第一电极可以是晶体管的栅电极，第二电极可以是晶体管的漏电极或源电极。
根据一个实施方案的薄膜晶体管基板还可以包括设置在第一电极和栅极连接图案之间的阻挡图案。
在一个或更多个实施方案中，显示装置包括：显示面板，其包括薄膜晶体管基板和面对薄膜晶体管基板的用于保护薄膜晶体管基板的相对基板；以及面板驱动器，其电连接至薄膜晶体管基板的电路部用于显示图像。
在一个或更多个实施方案中，薄膜晶体管基板包括具有用于显示图像的显示区、以及与显示区相邻的非显示区的基板，以及非显示区中的电路。所述电路包括第一电极、与第一电极部分地交叠的第二电极、以及设置在第一电极和第二电极之间的绝缘层。第一电极的面对显示区的第一边缘比第二电极的面对显示区的第二边缘朝向显示区延伸至少第一电极在第一边缘处的未被第二电极的第二边缘和显示区之间的绝缘层覆盖的暴露部分的长度。
在一个或更多个实施方案中，第一电极的第一边缘比第二电极的第二边缘朝向显示区突出至少3μm。
在一个或更多个实施方案中，电路包括晶体管。第一电极可以是晶体管的栅电极，并且第二电极可以是晶体管的漏电极。
在一个或更多个实施方案中，电路还包括耦接至第二电极的桥接图案。桥接图案可以部分地交叠第一电极的延伸部，其中第一电极的延伸部设置在第一电极的第一边缘和第二电极的第二边缘之间。
在一个或更多个实施方案中，薄膜晶体管基板还包括电连接至桥接图案的栅极连接图案，其中栅极连接图案与第一电极设置在相同的层上。栅极连接图案可以耦接至在显示区上延伸的栅极线。
在一个或更多个实施方案中，薄膜晶体管基板还包括设置在第一电极的第一边缘和面对第一电极的栅极连接图案的第三边缘中的一个上的静电感应图案。静电感应图案可以包括突出的尖端。突出的尖端可以不与桥接图案交叠。
在一个或更多个实施方案中，电路是栅极驱动电路。
在一个或更多个实施方案中，第一电极的暴露部分通过显示区和第二电极的第二边缘之间的绝缘层的去除部分暴露。在形成第二电极之前，可以通过由显示区感应的静电放电来去除绝缘层的去除部分。
在一个或更多个实施方案中，薄膜晶体管基板包括具有用于显示图像的显示区、以及与显示区相邻的非显示区的基板；非显示区中的电路，所述电路包括第一电极和第二电极，第一电极设置在第二电极和基板之间；以及与第一电极隔开并设置在第一电极和连接至显示区的栅极连接图案之间的阻挡图案，阻挡图案形成在与第一电极和栅极连接图案相同的层上，阻挡图案电耦接至第二电极和栅极连接图案。
在一个或更多个实施方案中，薄膜晶体管基板还包括耦接至第二电极、栅极连接图案和阻挡图案的桥接图案。桥接图案可以形成在与第二电极相同的层上，并且可以与阻挡图案交叠。
在一个或更多个实施方案中，薄膜晶体管基板还包括在第一电极和第二电极之间的绝缘层，其中桥接图案耦接至阻挡图案。桥接图案可以通过第一电极和显示区之间的绝缘层的去除部分耦接至阻挡图案。在形成桥接图案之前，可以通过由显示区感应的静电放电来去除绝缘层的去除部分。
在一个或更多个实施方案中，阻挡图案包括用于识别包括在显示区中的另一电路或所述电路的部分的识别图案。
应当理解，本发明的实施方案的前述一般描述和以下详细描述是示例性和说明性的，并且旨在提供对所要求保护的本发明的进一步说明。
附图说明
本申请包括附图以提供对本发明的实施方案的进一步理解，并且附图并入且构成本申请的一部分，附图示出本发明的实施方案，并且与描述一起用于说明本发明的实施方案的原理。在附图中：
图1是示出根据一个实施方案的显示装置的框图；
图2是示出在根据第一实施方案的薄膜晶体管基板中的电路部和显示区的预定部分的平面图；
图3是沿图2的I-I'的截面图；
图4是示出由于流入图2的栅极连接图案中的静电而使绝缘膜受损和缺失的情况的截面图；
图5是示出在根据第二实施方案的薄膜晶体管基板中的电路部和显示区的预定部分的平面图；
图6是示出在根据第三实施方案的薄膜晶体管基板中的电路部和显示区的预定部分的平面图；
图7是沿图6的II-II'的截面图；
图8是示出由于流入图7的栅极连接图案中的静电而使绝缘膜受损和缺失的情况的截面图；
图9是示出在第四实施方案的薄膜晶体管基板中的电路部和显示区的预定部分的平面图；
图10是示出根据一个或更多个实施方案的与薄膜晶体管基板的栅极连接图案连接的电路部的电路图；以及
图11是示出与图10所示的栅极连接图案连接的晶体管的平面图。
具体实施方式
现在将详细参考本发明的示例性实施方案，其示例在附图中示出。尽可能地，在整个附图中使用相同的附图标记来指代相同或相似的部件。
将通过参考附图描述的以下实施方案来阐明本发明的优点和特征及其实现方法。然而，本发明可以以不同的形式实施，并且不应解释为限于本文所阐述的实施方案。相反，提供这些实施方案以使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本发明的范围。此外，本发明仅由权利要求的范围限定。
在附图中公开的用于描述本发明的实施方案的形状、尺寸、比率、角度和数量仅仅是示例，因此，本发明不限于所示的细节。相同的附图标记始终表示相同的元件。在以下描述中，当相关的已知功能或构造的详细描述确定为不必要地模糊本发明的重点时，将省略详细描述。
在本说明书使用描述“包括”、“具有”和“包含”的情况下，可以添加另一部分，除非使用了“仅”。单数形式的术语可以包括复数形式，除非相反地指出。
在说明元件时，该元件解释为包括误差区域，尽管没有明确的描述。
在描述位置关系时，例如，当位置顺序描述为“在～上”、“在～上方”、“在～下方”和“相邻于”时，可以包括不接触的情况，除非使用“紧接”或“直接”。
在描述时间关系时，例如，当时间顺序描述为“在～之后”，“随后”，“然后”和“在～之前”时，可以包括不连续的情况，除非使用“紧接”或“直接”。
应当理解，尽管在本文中术语“第一”、“第二”等可以用于描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本发明范围的情况下，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件。
另外，“第一水平轴方向”、“第二水平轴方向”和“垂直轴方向”不限于垂直几何构造。也就是说，“第一水平轴方向”、“第二水平轴方向”和“垂直轴方向”可以包括适用的广泛的功能构造。
此外，应当理解，术语“至少一个”包括与任何一个项目相关的所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”可以包括选自第一元件、第二元件和第三元件中的两个或更多个元件的所有组合，以及第一元件、第二元件和第三元件中的每一个元件。此外，如果提及第一元件位于第二元件“上或上方”，则应当理解，第一元件和第二元件可以彼此接触，或者可以在第一元件和第二元件之间插入第三元件。
本发明的各个实施方案的特征可以部分地或全部地彼此耦接或组合，并且可以如本领域技术人员能够充分理解的那样彼此不同地互相操作和技术驱动。本发明的实施方案可以彼此独立地执行，或者可以以相互依赖的关系一起执行。
在下文中，将参照附图详细描述根据本发明实施方案的薄膜晶体管基板和包括该薄膜晶体管基板的显示装置。
图1是示出根据一个实施方案的显示装置的框图。在图1中为了方便说明，“第一水平轴方向(X)”与栅极线平行，“第二水平轴方向(Y)”与数据线平行，“垂直轴方向(Z)”是显示装置的厚度(或高度)方向。根据一个实施方案的显示装置可以包括显示面板110、电路部120和面板驱动器。
根据一个实施方案的显示装置可以应用于液晶显示装置、电泳显示器、有机发光显示装置等。在下文中，将如下具体描述应用于根据一个实施方案的液晶显示装置的显示装置。
在根据一个实施方案的应用于液晶显示装置的显示装置的情况下，显示面板110可以包括薄膜晶体管基板111、相对基板112、以及插入在薄膜晶体管基板111与相对基板112之间的液晶层。
薄膜晶体管基板111可以包括多条栅极线和多条数据线，其中栅极线和数据线彼此交叉。
多条栅极线沿着薄膜晶体管基板111的第一水平轴(X)方向延伸，并且沿着与第一水平轴(X)垂直的第二水平轴(Y)方向以固定间隔设置。
多条数据线可以垂直于多条栅极线设置。多条数据线可以沿着第二水平轴(Y)方向延伸，并且沿着第一水平轴(X)方向以固定间隔设置。
像素分别设置在栅极线和数据线的交叉处。每个像素可以包括薄膜晶体管、像素电极、公共电极、液晶层和存储电容器。薄膜晶体管通过栅极线的栅极信号接通，并且接通的薄膜晶体管将数据线的数据电压提供至像素电极。公共电极与公共线连接，并且从公共线向公共电极提供公共电压。
每个像素通过根据提供至像素电极的数据电压和提供至公共电极的公共电压之间的电位差产生的电场来驱动液晶层的液晶。液晶的取向根据是否产生电场而改变，并且根据电场的强度而改变，使得可以调节从背光单元发射的光的透射量。因此，在像素上显示具有基于数据电压的灰度级的图像。存储电容器设置在像素电极和公共电极之间。存储电容器在像素电极和公共电极之间保持恒定的电位差。
在垂直电场驱动模式例如TN(扭曲向列)模式或VA(垂直取向)模式的情况下，公共电极设置在相对基板112上。在水平电场驱动模式例如IPS(面内切换)模式或FFS(边缘场切换)模式的情况下，公共电极与像素电极一起设置在薄膜晶体管基板111上。显示面板110的液晶模式可以是任何其他模式以及上述TN模式、VA模式、IPS模式和FFS模式。
薄膜晶体管基板111可以包括显示区(AA)和非显示区。在显示区(AA)中，存在彼此交叉的栅极线和数据线。每个像素由栅极线和数据线的交叉区域限定。
非显示区设置为相邻于显示区(AA)。在一个方面中，非显示区指的是薄膜晶体管基板111的除显示区(AA)之外的剩余区域。例如，非显示区可以是薄膜晶体管基板111的与显示区(AA)相邻的下边界、上边界、左边界和右边界。相对基板112可以包括黑矩阵和滤色器。滤色器可以设置在未被黑矩阵覆盖的开口中。如果显示面板110具有COT(TFT上滤色器)结构，则黑矩阵和滤色器可以设置在薄膜晶体管基板111上。
可以将偏振板附接到薄膜晶体管基板111和相对基板112中的每一个，并且可以实现用于设置液晶的预倾角的取向膜。此外，可以在薄膜晶体管基板111和相对基板112之间实现用于保持液晶层的盒间隙的空间。
如果根据一个实施方案的显示装置是有机发光显示装置，则面对薄膜晶体管基板111并且接合至薄膜晶体管基板111的相对基板112用作防止外部的氧或异物渗透的封装基板。
电路部120根据从面板驱动器输入的栅极控制信号产生栅极信号，并将产生的栅极信号提供至栅极线。根据一个实施方案的电路部120制备为在薄膜晶体管基板111的非显示区中的GIP(板内栅极)电路。
GIP电路与像素的薄膜晶体管一起可以设置在薄膜晶体管基板111的非显示区中。例如，GIP电路的电路部120可以设置在显示区(AA)的一侧和/或另一侧处的非显示区中。电路部120可以在能够向栅极线提供栅极信号的非显示区的预定部分中实现。
面板驱动器可以包括多个源极驱动集成电路(下文中称为源极驱动IC)130、多个柔性电路膜140、电路板150和定时控制器160。
多个源极驱动IC 130中的每一个可以安装在相应的柔性电路膜140上。多个源极驱动IC 130中的每一个接收来自定时控制器160的数据控制信号和数字视频数据，根据数据控制信号将数字视频数据转换成模拟数据电压，并将模拟数据电压提供至数据线。如果源极驱动IC 130被制造成驱动芯片，则源极驱动IC 130中的每一个可以通过COF(膜上芯片)或COP(塑料上芯片)方法安装在柔性电路膜140上。
多个柔性电路膜140中的每一个附接至薄膜晶体管基板111中的焊盘部。在这种情况下，多个柔性电路膜140中的每一个通过使用ACF(各向异性导电膜)附接至焊盘。多个柔性电路膜140中的每一个经由焊盘部将从源极驱动IC 130提供的数据电压提供至数据线。此外，柔性电路膜140中的至少一个将从定时控制器160提供的栅极控制信号提供至电路部120。
电路板150与多个柔性电路膜140连接。电路板150支承由驱动芯片形成的多个电路。例如，定时控制器160可以安装在电路板150上。电路板150可以是印刷电路板或柔性印刷电路板。
定时控制器160安装在电路板150上。定时控制器160接收来自外部系统板的数字视频数据和定时同步信号。在这种情况下，定时同步信号可以包括用于定义1个帧周期的垂直同步信号、用于定义1个水平周期的水平同步信号、用于指示数据是否有效的数据使能信号、以及对应于具有预定周期的时钟信号的点时钟。
定时控制器160基于定时同步信号产生用于控制GIP电路120的操作定时的栅极控制信号和用于控制源极驱动IC 130的数据控制信号。定时控制器160将栅极控制信号提供至电路部120，并将数据控制信号提供至多个源极驱动IC 130。
图2是示出在根据第一实施方案的薄膜晶体管基板中的电路部和显示区的预定部分的平面图。图3是沿图2的I-I'的截面图。图4是示出当产生静电时的栅极连接图案的截面图。在下文中，将参照图2至图4描述根据一个实施方案的电路部120的改进。
根据第一实施方案的电路部120可以包括第一电极210、绝缘膜220、第二电极230和桥接图案231。
第一电极210设置于在薄膜晶体管基板111上限定的电路部区域中。更详细地，第一电极210设置在薄膜晶体管基板111上的具有电路部120的区域中。具有电路部120的区域对应于以与显示区(AA)相距预定间隔设置的非显示区。第一电极210与在显示区(AA)中制备的栅电极(GE)一起可以在电路部区域中实现。
栅极连接图案211与第一电极210间隔开第一长度(L1)。栅极连接图案211可以从栅极线(GL)的一侧的末端(也称为“边缘”)偏离或者突出出来，使得栅极连接图案211可以具有相对大的面积。在这种情况下，栅极连接图案211可以从栅极线(GL)的一侧的末端突出，以具有用于与桥接图案231电连接的预定区域。例如，在栅极连接图案211的一侧上的(Y)方向的宽度可以不同于在栅极连接图案211的另一侧上的(Y)方向上的宽度。此外，栅极连接图案211可以具有各种形状，例如矩形、梯形、圆形、椭圆形等，但不限于这些形状。
通过栅极连接图案211和桥接图案231之间的连接，电路部120和栅极线(GL)可以彼此连接。
栅极连接图案211和第一电极210之间的第一长度(或间隔L1)可以设置在能够实现电绝缘的预定范围或能够确保用于制造工艺的预定范围内。如果第一长度(L1)太短，则从栅极连接图案211释放(或发出)的静电可以传输至第一电极210。在这种情况下，设置在第一电极210上的绝缘膜220可受损，并且还缺失。因此，第一长度(L1)设置在能够防止或最小化从栅极连接图案211到第一电极210的静电传输的预定范围内。第一电极210可以由具有良好导电性的金属或合金材料形成。
图2示出梯形形状的栅极连接图案211，但不限于此形状。栅极连接图案211可以制造成符合制造工艺的任何形状。栅极连接图案211和第一电极210形成在相同的层中。栅极连接图案211可以由具有良好导电性的金属或合金材料形成。特别地，栅极连接图案211和第一电极210可以由相同的材料形成。因此，可以同时制造栅极连接图案211和第一电极210，由此不需要用于形成栅极连接图案211的附加的工艺或掩模。因此，可以使栅极连接图案211的制造成本最小化。
绝缘膜220制备在薄膜晶体管基板111上，其中绝缘膜220覆盖形成在相同的层中的第一电极210、栅极连接图案211和栅极线(GL)。因此，绝缘膜220是具有无机材料的单层结构或多层结构的栅极绝缘膜。例如，绝缘膜220可以由硅氧化物(SiOx)或硅氮化物(SiNx)形成。
第二电极230设置在绝缘膜220上并且与第一电极210交叠。在这种情况下，第二电极230与栅极连接图案211间隔开第二长度(L2)。在第一电极210和第二电极230之间插入有半导体层。因此，第一电极210和第二电极230彼此交叠，并且插入在第一电极210和第二电极230之间的半导体层构成晶体管。
本文中，根据一个实施方案的第一电极210的一端210a延伸大于第二电极230的一端230a。更详细地，第一电极210的一端210a朝向显示区(AA)延伸，其中第一电极210的在第二电极230的一端230a和第一电极21的一端210a之间的延伸长度对应于第三长度(L3)。因此，第一电极210的一端210a位于第二电极230的一端230a和显示区(AA)之间。因此，用于覆盖第一电极210的一端210a的绝缘膜220的台阶覆盖部分(SCP)与第二电极230的一端230a间隔大约第三长度(L3)，由此，第二电极230的一端230a与保持为恒定厚度的绝缘膜220的平坦部分而不是绝缘膜220的台阶覆盖部分(SCP)交叠。在这种情况下，绝缘膜220的台阶覆盖部分(SCP)可以定义为用于覆盖第一电极210的一端210a和基板的部分，或者绝缘膜220的覆盖第一电极210的厚度的区域。
如图4所示，如果流入栅极连接图案211的静电释放到电路部120的第一电极210，则静电可以传输到第一电极210。然而，即使静电传输到第一电极210，与第二电极230交叠的绝缘膜220亦保持成用于第一电极210和第二电极230之间的电绝缘的预设厚度，由此与第二电极230交叠的绝缘膜220不因静电受损。流入栅极连接图案211的静电释放到第一电极210的与具有相对较小厚度的绝缘膜220的台阶覆盖部分(SCP)相邻的一端210a，由此绝缘膜220的台阶覆盖部分(SCP)受损和缺失。与第二电极230充分间隔开的绝缘膜220的台阶覆盖部分(SCP)因静电而受损和缺失。因此，即使第一电极210的一些暴露，设置在绝缘膜220上的第二电极230也不形成在绝缘膜220的缺失区域中。在形成绝缘膜220的工艺之后的形成第二电极230的工艺期间，可以防止第二电极230经由绝缘膜220的缺失区域与第一电极210电连接，从而防止缺陷。
选择性地，在第一实施方案的情况下，与第二电极230相比，第一电极210朝向显示区(AA)延伸第三长度(L3)，但不限于此结构。可替代地，第二电极230的一端230a可以被移除第三长度(L3)，或者第二电极230的一端230a可以在与显示区(AA)相反的方向上移位或缩短。因此，第一电极210的一端210a不与第二电极230的一端230a交叠，从而可以防止第一电极210和第二电极230之间的短路连接。
另外，相对于在第一电极210的一端210a和第二电极230的一端230a之间的第三长度(L3)，在第一电极210的一端210a处产生的绝缘膜220的缺失区域210可以基于静电强度而改变。为此，第三长度(L3)设置为大于在最大静电强度下产生的绝缘膜220的缺失区域中的长度(或宽度)。
根据实验结果，设置在第一电极210上的因普通静电而受损的绝缘膜220的长度为1.5μm或大于1.5μm。此外，第一电极210和第二电极230之间的交叠的误差范围为约1.5μm。因此，第三长度(L3)应为3μm或大于3μm。
如果第一电极210不必要地朝向显示区(AA)延伸，则边框宽度增加，使得第一电极210的制造成本增加。同时，如果第二电极230在与显示区(AA)相反的方向上不必要地缩短，则第二电极230的区域减小，由此由于减小的第二电极230而使晶体管特性和可靠性劣化。因此，第三长度(L3)优选地设置为5μm。
由于上述第一电极210与栅极线一起设置在电路部的区域中，所以第一电极210可以是晶体管的栅电极。由于第二电极230与数据线一起设置在绝缘膜220上，同时与第一电极210交叠，所以第二电极230可以是晶体管的源电极/漏电极。
桥接图案231根据跳线结构电连接设置在不同层中的不同区域处的第二电极230和栅极连接图案211。根据一个实施方案的具有窄宽度的桥接图案231从第二电极230的一端230a延伸至栅极连接图案211，其中桥接图案231与第二电极230一起设置在绝缘膜220上。
桥接图案231的延伸的一端231a经由在绝缘膜220中制备的接触孔(CH)与栅极连接图案211电连接，其中提供接触孔(CH)以暴露栅极连接图案。在这种情况下，从第二电极230的一端230a朝向显示区(AA)延伸的桥接图案231中的一些与第一电极210的延伸部中的一些交叠。
在根据第一实施方案的薄膜晶体管基板中，即使设置在第一电极210上的绝缘膜220的一些因来自栅极连接图案211的静电而受损，第一电极210的一端210a和第二电极230的一端230a在绝缘膜220的受损区域中亦彼此不交叠，使得可以使第一电极210和第二电极230之间的短路连接最小化。
图5是示出在根据第二实施方案的薄膜晶体管基板中的电路部和显示区的预定部分的平面图。除了附加提供的静电感应图案之外，根据图5所示的第二实施方案的薄膜晶体管基板的结构与根据图2所示的第一实施方案的薄膜晶体管基板的结构相同。在下文中，将仅详细描述静电感应图案及其相关结构，并且将省略除静电感应图案之外的其余结构的详细描述。
根据本实施方案的静电感应图案设置在栅极连接图案211和第一电极210中的至少一个上。
根据一个实施方案的静电感应图案可以包括从栅极连接图案211的与第一电极210相邻的一侧朝向第一电极210突出的第一突出尖端211t。
根据一个实施方案的第一突出尖端211t可以从栅极连接图案211的一侧朝向第一电极210突出。例如，根据一个实施方案的第一突出尖端211t可以具有避雷针结构。在这种情况下，第一突出尖端211t从栅极连接图案211的上侧的与桥接图案231间隔最大的一部分突出，由此第一突出尖端211t制备在没有提供第一电极210、第二电极230和桥接图案231的电路部区域中。与栅极连接图案211的一侧相比，第一突出尖端211t定位成相对更靠近第一电极210，使得第一突出尖端211t将在栅极连接图案211中流动的静电朝向第一电极210放电。在一个方面中，第一突出尖端211t设置为远离桥接图案231，使得可以防止静电流入与桥接图案231交叠的第一电极210。也就是说，流入栅极连接图案211的静电集中在形成为尖锐形状(即指向形状)并且比栅极连接图案的面对第一电极210的一侧更靠近第一电极210的第一突出尖端211t上。此外，集中在第一突出尖端211t上的静电从第一突出尖端211t释放到第一电极210，使得可以防止绝缘膜220因在第一电极210和桥接图案231之间的交叠部分中产生的静电而受损和缺失。
根据另一实施方案的另一静电感应图案可以包括从第一电极210的与栅极连接图案211的一侧相邻的一端210a朝向栅极连接图案211的一侧突出的第二突出尖端210t。
根据一个实施方案的第二突出尖端210t可以从第一电极210的一端210a朝向栅极连接图案211的一侧突出。例如，根据一个实施方案的第二突出尖端210t可以具有避雷针结构。在这种情况下，第二突出尖端210t从第一电极210的远离桥接图案231设置的上侧的一部分突出，由此第二突出尖端210t制备在没有提供栅极连接图案211、第二电极230和桥接图案231的电路部区域中。与第一电极210的一侧相比，第二突出尖端210t更靠近栅极连接图案211，使得第二突出尖端210t吸收释放到栅极连接图案211的静电。特别地，第二突出尖端210t与桥接图案231间隔开，使得可以防止静电流入与桥接图案231交叠的第一电极210中。也就是说，从栅极连接图案211释放的静电从栅极连接图案211的与第一电极210相比相对更靠近第二突出尖端210t的一侧朝向第二突出尖端210t释放，使得可以防止绝缘膜220因在第一电极210和桥接图案231之间的交叠部分中产生的静电而受损和缺失。
根据另一实施方案的另一静电感应图案可以包括第一突出尖端211t和第二突出尖端210t。也就是说，根据另一实施方案的静电感应图案可以包括在栅极连接图案211的一侧处制备的第一突出尖端211t和在第一电极210的一侧处制备的第二突出尖端210t中的至少一个。在这种情况下，为了使因从第一突出尖端211t释放并集中在第二突出尖端210t上的静电而造成的绝缘膜220的损坏和缺失面积最小化，用于吸收静电的第二突出尖端210t的末端可以具有与第一突出尖端211t不同的线性或曲线形状，但不限于该结构。第二突出尖端210t的末端可以具有能够吸收从第一突出尖端211t释放的静电的各种形状。
因此，根据第二实施方案的薄膜晶体管基板还包括根据静电感应图案的避雷针结构，使得可以防止第一电极210和第二电极230之间的短路连接。
图6是示出在根据第三实施方案的薄膜晶体管基板中的电路部和显示区的预定部分的平面图。图7是沿图6的II-II'的截面图。图8是示出因流入栅极连接图案的静电而使绝缘膜受损和缺失的情况的截面图。除了附加提供的阻挡图案之外，根据图6所示的第三实施方案的薄膜晶体管基板在结构上与根据图2所示的第一实施方案的薄膜晶体管基板相同。在下文中，将如下详细描述阻挡图案及其相关结构，并且将省略除了阻挡图案之外的其余结构的详细描述。
根据一个实施方案的阻挡图案212设置在第一电极210和栅极连接图案211之间。更详细地，阻挡图案212设置在第一电极210和栅极连接图案211之间，同时相对于第一水平轴(X)方向与桥接图案231交叠。
根据一个实施方案的阻挡图案212设置在与第一电极210和栅极连接图案211中的每一个相同的层中。也就是说，阻挡图案212与第一电极210和栅极连接图案211一起可以设置在基板111上，并且阻挡图案212可以由与第一电极210和栅极连接图案211中的每一个相同的金属材料形成。因此，阻挡图案212可以通过在用于形成第一电极210和栅极连接图案211的掩模中增加阻挡图案212来获得。
根据一个实施方案的阻挡图案212可以具有岛形状，其以与第一电极210和栅极连接图案211中的每一个相距预定间隔的方式设置，并且与第一电极210和栅极连接图案211电隔离。例如，可以沿着第一水平轴(X)方向在第一电极210和栅极连接图案211之间的中间区域中制备阻挡图案212。在图6中，阻挡图案212的沿着第二水平轴(Y)方向的宽度相对大于桥接图案231的沿着第二水平轴(Y)方向的宽度，但是不限于该结构。例如，阻挡图案212的宽度可以与桥接图案231的宽度相同或小于桥接图案231的宽度。
根据一个实施方案的阻挡图案212可以是电浮置的。因此，阻挡图案212不与第一电极210和栅极连接图案211两者连接，并且保持在电浮置状态，由此阻挡图案212不用作信号传输线或电极。
阻挡图案212防止根据流入栅极连接图案211的静电而由绝缘膜220的损坏和缺失区域导致的第一电极210和第二电极230之间的短路连接。更详细地，如果流入栅极连接图案211的静电释放到第一电极210，如图8所示，则形成在阻挡图案212的比第一电极210更靠近栅极连接图案211的末端处的绝缘膜220的一些因静电而受损和缺失，从而防止设置在第一电极210的末端处的绝缘膜220受损和缺失。在形成绝缘膜220的工艺之后形成第二电极230的工艺期间，设置在绝缘膜220上的桥接图案231经由绝缘膜220的缺失区域与阻挡图案212接触。因此，桥接图案231与岛状阻挡图案212而不是第一电极210电连接，使得可以防止桥接图案231与第一电极210之间的短路连接。此外，具有与桥接图案231交叠的区域的阻挡图案212在连接至桥接图案231之前是电浮置的(或与第一电极210电隔离)，使得即使在桥接图案231连接至阻挡图案212a之后，施加至桥接图案231的信号亦不受影响。
此外，根据第三实施方案的薄膜晶体管基板还包括识别图案213。
识别图案213用作用于指定、引导或说明电路部120或包括在显示区(AA)中的任何电路的预定部分或一部分的识别符。识别图案213以岛状制备在第一电极210和栅极连接图案211之间。根据一个实施方案的识别图案213示出电路的序列号，其中根据一个实施方案的识别图案213可以包括数字、字母和标记中的至少一种。
根据一个实施方案的识别图案213可以设置在与第一电极210、栅极连接图案211和阻挡图案212相同的层中。也就是说，识别图案213与第一电极210、栅极连接图案211和阻挡图案212一起可以制备在基板111上，并且识别图案213可以由与第一电极210、栅极连接图案211和阻挡图案212中的每一个相同的金属材料形成。因此，识别图案213可以通过将识别图案213加入到用于形成第一电极210、栅极连接图案211和阻挡图案212的掩模中来获得，从而不需要用于识别图案213的附加掩模。
在一些实施方案中，识别图案213可以用于示出基板的序列号以及电路的序列号。
如上所述，根据第三实施方案的薄膜晶体管基板可以提供与根据第一实施方案的薄膜晶体管基板相同的效果。如果静电在与桥接图案231交叠的区域中传输至电路部120，则可以通过使用阻挡图案212来防止第一电极210和第二电极230之间的短路连接或第一电极210和桥接图案231之间的短路连接。
另外，根据第三实施方案的薄膜晶体管基板还可以包括图5所示的静电感应图案(例如，210t、211t)。在这种情况下，静电感应图案防止第一电极210和第二电极230之间的短路连接或第一电极210和桥接图案231之间的短路连接。
图9是示出根据第四实施方案的薄膜晶体管基板中的电路部和显示区的预定部分的平面图，其通过改变根据如图6所示的第三实施方案的薄膜晶体管基板的阻挡图案中的结构而获得。在下文中，将仅如下详细地描述阻挡图案及其相关结构，并且将省略除了阻挡图案之外的其余结构的详细描述。
根据另一实施方案的阻挡图案212可以由识别图案213形成。为此，根据第四实施方案，识别图案213设置在第一电极210和栅极连接图案211之间，同时沿着薄膜晶体管的第一水平轴(X)方向与桥接图案231交叠。也就是说，识别图案213设置在第一电极210和栅极连接图案211之间，并且沿着第二水平轴(Y)方向移位以与桥接图案231交叠。因此，识别图案213中的一些设置在第一电极210和栅极连接图案211之间，同时与桥接图案231交叠，由此一些识别图案213用作阻挡图案212。例如，如果识别图案213是四位数字，则四位数字中的任何一个设置在第一电极210和栅极连接图案211之间，同时与桥接图案231交叠，由此识别图案213用作阻挡图案212。
因此，在根据第四实施方案的薄膜晶体管基板中，阻挡图案212由移位的识别图案213的一部分形成，即，阻挡图案212具有数字、字母或标记的类型。
在根据第四实施方案的薄膜晶体管基板中，可以通过使用由识别图案213的一些部分形成的阻挡图案212防止在与桥接图案231交叠的区域中第一电极210和第二电极230之间的短路连接或第一电极210和桥接图案231之间的短路连接。
另外，根据第四实施方案的薄膜晶体管基板还可以包括图5所示的静电感应图案。在这种情况下，其有助于防止第一电极210和第二电极230之间或第一电极210和桥接图案231之间的短路连接。
图10是示出根据一个或更多个实施方案的与薄膜晶体管基板的栅极连接图案连接的电路部的电路图。图11是示出与图10所示的栅极连接图案连接的晶体管的平面图。
参照图10和图11，根据一个或更多个实施方案的与薄膜晶体管基板的栅极连接图案连接的电路部120可以是用于向与栅极连接图案211连接的栅极线(GL)提供栅极高电压或栅极低电压(或基极电压)的具有多个级的移位寄存器。在这种情况下，图10示出多个级中的任意一级。
根据一个实施方案的多个级中的每一个可以包括节点控制器(NCP)、上拉晶体管(Tu)、下拉晶体管(Td)和尾晶体管(Tta)。
节点控制器(NCP)响应于输入开始信号(Vst)控制第一节点(Q)的电压和第二节点(QB)的电压。更详细地，节点控制器(NCP)接收例如来自定时控制器160的开始信号(Vst)、正向信号(FWD)、反向信号(BWD)、帧结束信号(VEND)、第一驱动电压(VDD1)和第二驱动电压(VDD2)。节点控制器(NCP)响应于开始信号(Vst)将正向信号(FWD)提供至第一节点(Q)，同时响应于第一节点(Q)的电压向第二节点(QB)提供基极电压(VSS)。此外，节点控制器(NCP)将第一驱动电压(VDD1)提供至第二节点(QB)，并且同时响应于第二节点(QB)的电压将基极电压(VSS)提供至第一节点(Q)。此外，为了使第一节点(Q)和第二节点(QB)复位，节点控制器(NCP)响应于帧结束信号(VEND)将反向信号(BWD)提供至第一节点(Q)，并且同时响应于第二驱动电压(VDD2)将基极电压(VSS)提供至第二节点(QB)。
上拉晶体管(Tu)根据第一节点(Q)的电压将具有栅极高电压电平的时钟信号(CLK)输出至输出端Vout。输出端Vout耦接至桥接图案231。在这种情况下，时钟信号(CLK)经由输出端和桥接图案231提供至栅极连接图案211，从而接通与栅极线(GL)连接的像素的薄膜晶体管。根据一个实施方案的上拉晶体管(Tu)可以包括与第一节点(Q)连接的栅电极、与时钟信号线连接的源电极、以及与输出端(Vout)连接的漏电极。在这种情况下，可以根据电流方向改变包括在上拉晶体管(Tu)中的源电极和漏电极的位置。
下拉晶体管(Td)根据第二节点(QB)的电压将具有高关断电压电平的基极电压(VSS)输出至输出端(Vout)。在这种情况下，基极电压(VSS)经由输出端(Vout)和桥接图案231提供至栅极连接图案211，从而关断与栅极线(GL)连接的像素的薄膜晶体管。根据一个实施方案的下拉晶体管(Td)可以包括与第二节点(QB)连接的栅电极、与输出端(Vout)连接的源电极、以及与基极电压线连接的漏电极。在这种情况下，可以根据电流方向改变包括在下拉晶体管(Tu)中的源电极和漏电极的位置。
尾晶体管(Tta)响应于开关信号(Vswt)将基极电压(VSS)提供至输出端(Vout)。在这种情况下，基极电压(VSS)经由输出端(Vout)和桥接图案231提供至栅极连接图案211，使得可以防止栅极线(GL)电浮置。根据一个实施方案的尾晶体管(Tta)可以包括用于接收开关信号(Vswt)的栅电极210g、与基准电压线(VSS)连接的源电极230s、以及与输出端(Vout)连接的漏电极230d。在这种情况下，可以根据电流方向改变包括在尾部晶体管(Tta)中的源电极230s和漏电极230d的位置。
尾晶体管(Tta)的栅电极210g可以对应于图1至图9所示的第一电极210，并且尾晶体管(Tta)的漏电极230d可以对应于图1至图9所示的第二电极230。
另外，如果一个或更多个实施方案中的显示装置包括具有内嵌式触摸结构的触摸电极的显示区(AA)，则尾晶体管(Tta)防止栅极线(GL)在当在显示装置中的显示时段之后开始触摸时段时的电压。为此，开关信号(Vswt)具有用于在显示装置的显示周期和触摸周期之间的周期期间接通尾晶体管(Tta)的栅极高电压电平。具有内嵌式触摸结构的触摸电极的显示区(AA)可以包括在美国专利公开9,024,913和美国专利申请公开2006/0019827中公开的内嵌式触摸结构的触摸电极，其通过引用并入本文。将省略内嵌式触摸结构的触摸电极的详细描述。
尾晶体管(Tta)设置为与栅极连接图案211相邻。因此，如果尾晶体管(Tta)的栅电极210g在第二电极230之后不向栅极连接图案211延伸，并且如果用于覆盖第一电极210的一端的绝缘膜因从栅极连接图案211释放的静电而受损和缺失，则尾晶体管(Tta)的栅极电极210g可以通过绝缘膜220的缺失区域与输出端(Vout)电短路，从而导致电路部120的故障。然而，根据本文公开的一个或更多个实施方案的尾晶体管(Tta)的栅电极210g比漏电极230d更多地朝向栅极连接图案211延伸，并且可以另外设置静电感应图案。因此，即使绝缘膜220的一些因静电而受损和缺失，亦可以防止尾晶体管(Tta)的漏电极210d(或输出端Vout)与栅电极210g之间的短路连接(S)，从而防止由静电引起的电路部120的故障。
同时，在图10和图11中，可以防止尾晶体管(Tta)的漏电极210d和栅电极210g之间的短路连接(S)，但不限于这种类型。在没有设置尾部晶体管(Tta)的电路部120的情况下，上拉晶体管(Tu)和/或下拉晶体管(Td)可以设置为与栅极连接图案211相邻。与上述第一电极210相同的方式，上拉晶体管(Tu)和/或下拉晶体管(Td)的每一个中的栅电极210与漏电极相比可以朝向栅连接图案211延伸。此外，上拉晶体管(Tu)和/或下拉晶体管(Td)中的每一个的栅电极210还可以包括静电感应图案。此外，可以在上拉晶体管(Tu)和/或下拉晶体管(Tu)的每一个中的栅极连接图案211和栅电极210之间附加提供岛状阻挡图案212或一些识别图案213。
图1至图9所示的第一电极210设置为形成电路部120。然而，图1至图9所示的第一电极210可以是最靠近栅极连接图案211的晶体管的任何电极。
如上所述，薄膜晶体管基板和包括该薄膜晶体管基板的显示装置可以包括设置在非显示区中的电路部，其中电路部包括第一电极、在第一电极上的绝缘膜以及在绝缘膜上的第二电极，并且第一电极的一端比第二电极的一端延伸得更远，使得可以防止由于绝缘膜的缺失区域而导致的第一电极和第二电极之间的短路连接，从而防止电路部(即栅极驱动电路)因静电而受损和/或发生故障。
根据本文公开的各种实施方案，可以防止设置在非显示区上并且在其间制备有绝缘膜的第一电极和第二电极通过因静电受损和缺失的绝缘膜而短路，从而防止电路部因静电而受损。
对于本领域技术人员明显的是，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变化。因此，本发明旨在覆盖本发明的修改和变化，只要它们在所附权利要求及其等同内容的范围内。
以下内容对应于母案申请中的原始权利要求书，现作为说明书的一部分并入此处：
1.一种薄膜晶体管基板，包括：
基板，所述基板具有用于显示图像的显示区、以及与所述显示区相邻的非显示区；和
在所述非显示区中的电路部，所述电路部包括第一电极、在所述第一电极上的绝缘膜、以及在所述绝缘膜上的第二电极，所述第一电极和所述第二电极彼此部分地交叠，
其中所述第一电极的面对所述显示区的边缘延伸超过所述第二电极的面对所述显示区的边缘。
2.根据项1所述的薄膜晶体管基板，
其中所述电路部包括晶体管，
其中所述第一电极是所述晶体管的栅电极，以及
其中所述第二电极是所述晶体管的漏电极或源电极。
3.根据项1所述的薄膜晶体管基板，其中所述电路部还包括耦接至所述第二电极的桥接图案，所述桥接图案朝向所述显示区突出。
4.根据项3所述的薄膜晶体管基板，还包括设置为与所述第一电极具有间隔的栅极连接图案，其中所述栅极连接图案电连接至所述桥接图案。
5.根据项4所述的薄膜晶体管基板，其中所述第一电极和所述栅极连接图案之间的间隔小于所述第二电极和所述栅极连接图案之间的间隔。
6.根据项4所述的薄膜晶体管基板，其中所述栅极连接图案设置在与所述第一电极相同的层中。
7.根据项3所述的薄膜晶体管基板，其中所述桥接图案部分地交叠所述第一电极的延伸部，所述延伸部在所述第一电极的所述边缘和所述第二电极的所述边缘之间。
8.根据项6所述的薄膜晶体管基板，还包括设置在所述第一电极的所述边缘和所述栅极连接图案的面对所述第一电极的边缘中的至少之一上的静电感应图案。
9.根据项8所述的薄膜晶体管基板，其中所述静电感应图案包括突出尖端，所述突出尖端不与所述桥接图案交叠，以及从所述栅极连接图案的所述边缘朝向所述第一电极突出。
10.根据项4所述的薄膜晶体管基板，还包括设置在所述第一电极和所述栅极连接图案之间的阻挡图案。
11.根据项10所述的薄膜晶体管基板，其中所述阻挡图案与所述桥接图案交叠。
12.根据项10所述的薄膜晶体管基板，其中所述阻挡图案设置在与所述第一电极和所述栅极连接图案相同的层上，并且分离于所述第一电极和所述栅极连接图案。
13.根据项10所述的薄膜晶体管基板，其中所述阻挡图案由金属材料形成。
14.根据项10所述的薄膜晶体管基板，其中所述阻挡图案电隔离于所述第一电极。
15.根据项10所述的薄膜晶体管基板，其中所述阻挡图案包括用于识别包括在所述显示区中的电路或所述电路部的部分的识别图案。
16.根据项1所述的薄膜晶体管基板，其中设置在所述非显示区中的所述电路部是栅极驱动电路。
17.根据项4所述的薄膜晶体管基板，其中所述显示区包括彼此交叉的栅极线和数据线，以及所述栅极连接图案连接至所述栅极线之一。
18.根据项1所述的薄膜晶体管基板，其中所述第一电极的面对所述显示区的边缘比所述第二电极的面对所述显示区的边缘朝向所述显示区进一步延伸至少以下长度：所述第一电极的未被所述第二电极的所述边缘和所述显示区之间的绝缘膜覆盖的暴露部分的长度。
19.根据项1所述的薄膜晶体管基板，其中所述第一电极的所述边缘比所述第二电极的所述边缘朝向所述显示区进一步突出至少3μm。
20.一种薄膜晶体管基板，包括：
基板，所述基板具有用于显示图像的显示区、以及与所述显示区相邻的非显示区；
在所述非显示区中的电路，所述电路包括第一电极和第二电极，所述第一电极设置在所述第二电极和所述基板之间；
阻挡图案，所述阻挡图案分离于所述第一电极以及设置在所述第一电极和连接至所述显示区的栅极连接图案之间；以及
耦接至所述第二电极、所述栅极连接图案的桥接图案，所述桥接图案与所述阻挡图案交叠。
21.根据项20所述的薄膜晶体管基板，
其中所述阻挡图案形成在与所述第一电极和所述栅极连接图案相同的层上，
其中所述桥接图案形成在与所述第二电极相同的层上。
22.根据项20所述的薄膜晶体管基板，其中所述第一电极的边缘朝向所述显示区延伸超过所述第二电极的边缘。
23.根据项20所述的薄膜晶体管基板，其中所述阻挡图案包括用于识别包括在所述显示区中的另一电路或所述电路的部分的识别图案。
24.一种显示面板，包括：
薄膜晶体管基板，包括：
基板，所述基板具有用于显示图像的显示区、以及与所述显示区相邻的非显示区，以及
在所述非显示区中的电路部，所述电路部包括第一电极、在所述第一电极上的绝缘膜和在所述绝缘膜上的第二电极，所述第一电极和所述第二电极彼此部分地交叠，其中所述第一电极的面对所述显示区的边缘延伸超过所述第二电极的面对所述显示区的边缘，以及
面对所述薄膜晶体管基板的相对基板，所述相对基板保护所述薄膜晶体管基板；以及
面板驱动器，所述面板驱动器电连接至所述电路部用于显示所述图像。

Claims (16)

1.一种薄膜晶体管基板，包括：
基板，所述基板具有用于显示图像的显示区、以及围绕所述显示区设置的非显示区；和
在所述非显示区中的电路部，所述电路部具有薄膜晶体管，所述薄膜晶体管包括第一电极、在所述第一电极上的绝缘膜、以及在所述绝缘膜上的第二电极，
其中所述第一电极的边缘与所述第二电极的边缘彼此平行，所述第一电极的边缘延伸超过所述第二电极的边缘，以及
其中所述绝缘膜设置为确保所述第一电极和所述第二电极之间的电隔离。
2.根据权利要求1所述的薄膜晶体管基板，还包括：
在所述基板上的栅极线；和
栅极连接部，其布置在所述非显示区并且配置为从所述栅极线的边缘突出，
其中所述栅极连接部面对所述第一电极的边缘。
3.根据权利要求2所述的薄膜晶体管基板，
其中所述第一电极、所述栅极线和所述栅极连接部布置在同一层中，以及
其中所述栅极连接部从所述栅极线的边缘突出以具有相对大的面积。
4.根据权利要求1所述的薄膜晶体管基板，还包括：
在所述基板上的栅极线；和
栅极连接部，其布置在所述非显示区并且配置为从所述栅极线的边缘突出，
其中所述第二电极经由至少一个接触孔电连接至所述栅极连接部。
5.根据权利要求1所述的薄膜晶体管基板，还包括：
在所述基板上的栅极线；和
跳线结构，其布置在所述非显示区并且配置为电连接所述栅极线和所述第二电极。
6.根据权利要求5所述的薄膜晶体管基板，
其中所述第一电极的边缘布置在所述第二电极的边缘与所述跳线结构之间。
7.根据权利要求2所述的薄膜晶体管基板，
其中所述第一电极的边缘与所述栅极连接部之间的第一间隔小于所述第二电极的边缘与所述栅极连接部之间的第二间隔。
8.根据权利要求1所述的薄膜晶体管基板，
其中所述第一电极的边缘与所述第二电极的边缘之间的间隔为3μm或更大。
9.根据权利要求1所述的薄膜晶体管基板，还包括在所述基板上的栅极线，
其中所述栅极线电连接至所述第二电极，以及
其中所述第一电极与所述栅极线电隔离。
10.根据权利要求1所述的薄膜晶体管基板，还包括在所述基板上的栅极线，
其中所述栅极线电连接至所述第二电极，
其中所述第一电极为所述薄膜晶体管的栅电极，以及
其中所述第二电极为所述薄膜晶体管的源/漏电极。
11.一种薄膜晶体管基板，包括：
具有显示区和非显示区的基板，所述显示区包括连接至栅极线和数据线的像素，所述非显示区设置为围绕所述显示区；和
布置在所述非显示区中的电路部，
其中所述电路部包括：
薄膜晶体管，所述薄膜晶体管具有栅电极，与所述栅电极交叠的源/漏电极，以及在所述栅电极与所述源/漏电极之间的绝缘膜；和
跳线结构，所述跳线结构将所述栅极线电连接至所述薄膜晶体管的所述源/漏电极，
其中所述薄膜晶体管的所述栅电极包括朝着所述跳线结构延伸超过所述源/漏电极的边缘的延伸部，以及
其中所述绝缘膜设置为确保所述栅电极和所述源/漏电极之间的电隔离。
12.根据权利要求11所述的薄膜晶体管基板，
其中所述栅电极的所述延伸部的末端布置在所述源/漏电极的边缘与所述跳线结构之间。
13.根据权利要求11所述的薄膜晶体管基板，
其中所述跳线结构还包括栅极连接部，所述栅极连接部从所述栅极线的边缘突出并且面对所述栅电极的所述延伸部，
其中所述栅电极的所述延伸部的末端与所述栅极连接部之间的第一间隔小于所述源/漏电极的边缘与所述栅极连接部之间的第二间隔。
14.根据权利要求11所述的薄膜晶体管基板，
其中所述跳线结构还包括栅极连接部，所述栅极连接部从所述栅极线的边缘突出并且面对所述栅电极的所述延伸部，
其中所述栅电极的所述延伸部的末端与所述源/漏电极的边缘之间的间隔小于所述栅电极的所述延伸部的末端与所述栅极连接部之间的间隔。
15.根据权利要求11所述的薄膜晶体管基板，
其中所述跳线结构包括：
栅极连接部，其配置为以矩形从所述栅极线的边缘突出；以及
至少一个接触孔，其配置为设置在覆盖所述栅极连接部的绝缘膜中，
其中所述薄膜晶体管的所述源/漏电极经由所述至少一个接触孔电连接至所述栅极连接部。
16.一种显示装置，包括：
显示面板，其包括根据权利要求1至15中任一项所述的薄膜晶体管基板和布置在所述薄膜晶体管基板上的相对基板；以及
面板驱动器，所述面板驱动器电连接至所述薄膜晶体管基板的所述电路部。
CN201910547463.2A 2016-09-13 2016-12-23 薄膜晶体管基板和包括其的显示装置 Active CN110224023B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160118180A KR102073636B1 (ko) 2016-09-13 2016-09-13 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR10-2016-0118180 2016-09-13
CN201611206854.0A CN107817634B (zh) 2016-09-13 2016-12-23 薄膜晶体管基板和包括其的显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201611206854.0A Division CN107817634B (zh) 2016-09-13 2016-12-23 薄膜晶体管基板和包括其的显示装置

Publications (2)

Publication Number Publication Date
CN110224023A CN110224023A (zh) 2019-09-10
CN110224023B true CN110224023B (zh) 2022-08-02

Family

ID=61246845

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611206854.0A Active CN107817634B (zh) 2016-09-13 2016-12-23 薄膜晶体管基板和包括其的显示装置
CN201910547463.2A Active CN110224023B (zh) 2016-09-13 2016-12-23 薄膜晶体管基板和包括其的显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201611206854.0A Active CN107817634B (zh) 2016-09-13 2016-12-23 薄膜晶体管基板和包括其的显示装置

Country Status (6)

Country Link
US (1) US10134777B2 (zh)
JP (1) JP6472781B2 (zh)
KR (1) KR102073636B1 (zh)
CN (2) CN107817634B (zh)
DE (3) DE102016015917B3 (zh)
TW (1) TWI658310B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102111045B1 (ko) * 2017-10-31 2020-05-14 엘지디스플레이 주식회사 표시장치
KR102480898B1 (ko) * 2018-01-05 2022-12-26 삼성디스플레이 주식회사 표시 장치
US12094886B2 (en) * 2018-06-20 2024-09-17 Sakai Display Products Corporation Display panel and method for manufacturing display panel
US11114381B2 (en) * 2018-09-05 2021-09-07 Tokyo Electron Limited Power distribution network for 3D logic and memory
KR20220006159A (ko) 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치
CN116413963A (zh) * 2021-12-30 2023-07-11 合肥鑫晟光电科技有限公司 显示基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217024A (zh) * 2007-01-05 2008-07-09 三星电子株式会社 栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法
CN104704547A (zh) * 2012-10-02 2015-06-10 夏普株式会社 半导体装置和显示装置
CN105390503A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268522A (ja) * 1988-09-02 1990-03-08 Matsushita Electric Ind Co Ltd アクティブマトリックス基板
JP4497641B2 (ja) 2000-03-29 2010-07-07 シャープ株式会社 液晶表示装置及びその欠陥修復方法
JP4001712B2 (ja) 2000-03-29 2007-10-31 シャープ株式会社 液晶表示装置の欠陥修復方法
KR100443835B1 (ko) * 2002-04-17 2004-08-11 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
US6912082B1 (en) * 2004-03-11 2005-06-28 Palo Alto Research Center Incorporated Integrated driver electronics for MEMS device using high voltage thin film transistors
KR101275905B1 (ko) * 2006-03-07 2013-06-14 엘지디스플레이 주식회사 액정표시장치
KR101232160B1 (ko) 2006-06-16 2013-02-12 엘지디스플레이 주식회사 표시장치와 그 제조방법
US8575615B2 (en) 2008-09-17 2013-11-05 Sharp Kabushiki Kaisha Semiconductor device
KR101330421B1 (ko) 2009-12-08 2013-11-15 엘지디스플레이 주식회사 게이트 인 패널 구조의 액정표시장치
EP2541533A1 (en) 2010-02-25 2013-01-02 Sharp Kabushiki Kaisha Display device
CN102193259B (zh) * 2010-03-15 2015-07-22 上海天马微电子有限公司 液晶显示装置
KR20150101026A (ko) 2014-02-25 2015-09-03 삼성디스플레이 주식회사 표시장치
US9024913B1 (en) 2014-04-28 2015-05-05 Lg Display Co., Ltd. Touch sensing device and driving method thereof
JP6360718B2 (ja) 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
KR101648571B1 (ko) 2014-07-16 2016-08-18 엘지디스플레이 주식회사 인 셀 터치 타입의 표시장치
KR101736688B1 (ko) 2016-09-29 2017-05-29 엘지전자 주식회사 네트워크 시스템 및 그 제어방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217024A (zh) * 2007-01-05 2008-07-09 三星电子株式会社 栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法
CN104704547A (zh) * 2012-10-02 2015-06-10 夏普株式会社 半导体装置和显示装置
CN105390503A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置

Also Published As

Publication number Publication date
US20180076233A1 (en) 2018-03-15
DE102016015917B3 (de) 2021-01-21
US10134777B2 (en) 2018-11-20
TW201820006A (zh) 2018-06-01
DE102016015947B4 (de) 2024-09-12
CN107817634A (zh) 2018-03-20
JP6472781B2 (ja) 2019-02-20
JP2018045219A (ja) 2018-03-22
CN110224023A (zh) 2019-09-10
KR20180029721A (ko) 2018-03-21
TWI658310B (zh) 2019-05-01
DE102016124683B4 (de) 2021-01-21
CN107817634B (zh) 2020-11-24
DE102016124683A1 (de) 2018-03-15
KR102073636B1 (ko) 2020-02-05

Similar Documents

Publication Publication Date Title
CN110224023B (zh) 薄膜晶体管基板和包括其的显示装置
US11011127B2 (en) Display apparatus
CN112768473B (zh) 阵列基底和使用该阵列基底安装集成电路的方法
US8643796B2 (en) Liquid crystal display device
US10168591B2 (en) Liquid crystal display device
US20080024407A1 (en) Liquid crystal display device
US12007654B2 (en) Display device and substrate of display device
US20060244892A1 (en) Liquid crystal display device
CN109765736A (zh) 显示面板
US10741516B2 (en) Drive integrated circuit and display device including the same
US9164339B2 (en) Display apparatus
KR102282614B1 (ko) 표시 장치
JP2021139937A (ja) 表示装置
KR20070077989A (ko) 박막 트랜지스터 기판 및 이를 포함한 액정 표시 패널
KR20100007612A (ko) 표시장치
KR20170068881A (ko) 어레이 기판과 이를 포함한 액정표시장치
KR100834166B1 (ko) 액정표시패널 및 그 제조 방법
JP2005189275A (ja) 電気光学装置用基板、電気光学装置、電気光学装置の製造方法、検査方法及び電子機器
JP2005181530A (ja) 電気光学装置用基板、電気光学装置、電気光学装置の製造方法及び電子機器
KR20180013413A (ko) 액정 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant