TW201820006A - 薄膜電晶體基板與包含該薄膜電晶體基板之顯示裝置 - Google Patents

薄膜電晶體基板與包含該薄膜電晶體基板之顯示裝置 Download PDF

Info

Publication number
TW201820006A
TW201820006A TW105143210A TW105143210A TW201820006A TW 201820006 A TW201820006 A TW 201820006A TW 105143210 A TW105143210 A TW 105143210A TW 105143210 A TW105143210 A TW 105143210A TW 201820006 A TW201820006 A TW 201820006A
Authority
TW
Taiwan
Prior art keywords
electrode
pattern
display area
film transistor
thin film
Prior art date
Application number
TW105143210A
Other languages
English (en)
Other versions
TWI658310B (zh
Inventor
朴濟炯
Original Assignee
樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 樂金顯示科技股份有限公司 filed Critical 樂金顯示科技股份有限公司
Publication of TW201820006A publication Critical patent/TW201820006A/zh
Application granted granted Critical
Publication of TWI658310B publication Critical patent/TWI658310B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本案揭露一種能夠避免靜電損壞電路之薄膜電晶體基板與包含此薄膜電晶體基板之顯示裝置，其中薄膜電晶體基板包含基板，基板具有用於顯示影像之顯示區域與非顯示區域。電路被放置於非顯示區域中。電路包含第一電極、位於第一電極上的絕緣膜以及位於絕緣膜上的第二電極。面對顯示區域之第一電極之邊緣延伸超過面對顯示區域之第二電極之邊緣。

Description

薄膜電晶體基板與包含該薄膜電晶體基板之顯示裝置
本發明實施例係關於一種薄膜電晶體基板與包含此薄膜電晶體基板之顯示裝置。
隨著資訊導向社會的進步，業界已經發展與研究顯示裝置相關之各種技術，以用於顯示視覺資訊之影像或圖片。顯示裝置包含顯示面板、供應閘極訊號至畫素之閘極驅動器、供應資料電壓至畫素之資料驅動器，以及供應訊號以控制閘極驅動器與資料驅動器之時序控制器。顯示面板包含具有用於顯示影像之畫素之顯示區域以及在顯示區域周邊準備的非顯示區域。
在非顯示區域一側或兩側提供閘極驅動器。這種情況下，在顯示面板之非顯示區域中直接形成閘極驅動器連同畫素之薄膜電晶體（thin film transistor；TFT），以及連接被稱為面板中閘極（Gate In Panel；GIP）電路之畫素，以代替提供以額外的積體電路類型製造且利用撓性膜連接畫素的閘極驅動器。
GIP電路由移位暫存器電路形成。移位暫存器電路包含具有閘極圖案、閘極絕緣體以及下基板上的源極／汲極圖案之複數個電晶體。GIP電路透過閘極連接圖案連接顯示區域中準備的閘極線。閘極連接圖案形成為在與GIP電路鄰接的閘極線的端部處具有相對大的面積，以及透過橋接圖案連接GIP電路之電晶體。因此，經由橋接圖案與閘極連接圖案，GIP電路中產生的閘極訊號被供應至閘極線。橋接圖案與閘極連接圖案被閘極絕緣膜覆蓋。
在薄膜電晶體基板之製造製程期間，用於裝載或卸載基板之機器手臂可能在基板上引起靜電。經由沿閘極線具有相對大面積的閘極連接圖案，這種靜電被放電至閘極連接圖案之端部的GIP電路，用於覆蓋閘極連接圖案鄰接之GIP電路的閘極圖案的閘極絕緣膜的一部分被損壞且消失。透過閘極絕緣膜之消失區域，閘極連接圖案被暴露，然後閘極連接圖案的暴露部分電連接閘極絕緣膜上提供的源極／汲極圖案，從而導致短路缺陷（short defect）。
因此，本文揭露之實施例關於一種薄膜電晶體基板與包含此薄膜電晶體基板之顯示裝置，實質上避免習知技術之限制與缺陷所導致的一或多個問題。
一個或多個實施例中，揭露一種能夠避免靜電損害電路部之薄膜電晶體基板與包含此薄膜電晶體基板之顯示裝置。
本發明其他的優點和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其它優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
一或多個實施例中，薄膜電晶體基板包含基板與電路部。基板具有用於顯示影像之顯示區域與鄰接顯示區域之非顯示區域。電路部位於非顯示區域中，電路部包含第一電極、位於第一電極上的絕緣膜以及位於絕緣膜上的第二電極。第一電極與該第二電極彼此局部重疊。面對顯示區域之第一電極之邊緣可延伸超過面對顯示區域之第二電極之邊緣。
一或多個實施例中，電路部包含電晶體，第一電極係為電晶體之閘極，以及第二電極係為電晶體之汲極或源極。
一個實施例之薄膜電晶體基板更包含障壁圖案，被放置於第一電極與閘極連接圖案之間。
一或多個實施例中，顯示裝置包含顯示面板與面板驅動器。顯示面板包含薄膜電晶體基板與面對薄膜電晶體基板以用於保護薄膜電晶體基板之相對基板。面板驅動器電連接薄膜電晶體基板之電路部以用於顯示影像。
一或多個實施例中，薄膜電晶體基板包含基板與位於非顯示區域中的電路。基板具有用於顯示影像之顯示區域與鄰接顯示區域之非顯示區域。電路包含第一電極、與第一電極局部重疊之第二電極，以及位於第一電極與第二電極之間的絕緣層。面對顯示區域之第一電極之第一邊緣比面向顯示區域之第二電極之第二邊緣朝顯示區域的方向進一步延伸至少一個長度，這個長度係為未被第二電極之第二邊緣與顯示區域間的絕緣層所覆蓋的第一邊緣處第一電極之暴露部分之長度。
一或多個實施例中，第一電極之第一邊緣比第二電極之第二邊緣朝顯示區域的方向突出至少遠3微米。
一或多個實施例中，電路包含電晶體。第一電極係為電晶體之閘極，以及第二電極係為電晶體之汲極。
一或多個實施例中，電路更包含與第二電極耦合的橋接圖案。橋接圖案與第一電極之延伸部分局部重疊，其中第一電極之延伸部分被放置於第一電極之第一邊緣與第二電極之第二邊緣之間。
一或多個實施例中，薄膜電晶體基板更包含閘極連接圖案，電連接橋接圖案，其中閘極連接圖案與第一電極被放置於相同層中。閘極連接圖案耦合於顯示區域上方延伸的閘極線。
一或多個實施例中，薄膜電晶體基板更包含靜態感應圖案，被放置於第一電極之第一邊緣與面對第一電極之閘極連接圖案之第三邊緣至少其一上。靜態感應圖案包含突出尖端。突出尖端未與橋接圖案重疊。
一或多個實施例中，電路為閘極驅動電路。
一或多個實施例中，第一電極之暴露部分係透過第二電極之第二邊緣與顯示區域之間的絕緣層之移除部分被暴露。絕緣層之移除部分在形成第二電極以前透過從顯示區域感應的靜電放電被移除。
一或多個實施例中，薄膜電晶體基板包含基板、位於非顯示區域中的電路以及障壁圖案。基板具有用於顯示影像之顯示區域以及與顯示區域鄰接之非顯示區域。電路包含第一電極與第二電極，第一電極被放置於第二電極與基板之間。障壁圖案與第一電極分離，且被放置於連接顯示區域之閘極連接圖案與第一電極之間。障壁圖案與第一電極及閘極連接圖案形成於相同層上。障壁圖案電耦合於第二電極與閘極連接圖案。
一或多個實施例中，薄膜電晶體基板更包含橋接圖案，與第二電極、閘極連接圖案及障壁圖案耦合。橋接圖案與第二電極形成於相同層上且與障壁圖案重疊。
一或多個實施例中，薄膜電晶體基板更包含位於第一電極與第二電極之間的絕緣層，其中橋接圖案耦合於障壁圖案。橋接圖案透過第一電極與顯示區域之間的絕緣層之移除部分耦合於障壁圖案。絕緣層之移除部分在形成橋接圖案以前透過從顯示區域感應的靜電放電被移除。
一或多個實施例中，障壁圖案包含識別圖案，用於識別顯示區域中包含的電路或另一電路之一部分。
可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。
現在將結合圖式部份對本發明的代表性實施方式作詳細說明。其中在這些圖式部份中所使用的相同的參考標號代表相同或同類部件。
結合附圖從以下描述的實施例中將顯然看出本發明之優點與特徵以及實現這些優點或特徵之方法。然而，本發明並非限制於這些實施例，而是可依照多種形式被修正。本文提供這些實施例從而本揭露將完整且完全，以及將本發明之保護範圍充分傳達至本領域之技術人員。另外，本發明之範圍僅僅由申請專利範圍界定。
圖式中所揭露的用於描述本發明實施例之形狀、尺寸、比率、角度與數目僅僅是代表性的，由此本發明並非受限於所示的細節。同樣的參考標號代表同樣的元件。以下描述中，當相關已知的功能或配置的詳細描述被判定為不必要地混淆本發明的主旨時，將省略其詳細描述。
當說明書中提到「包含」與「具有」的情況下，除非使用了「僅僅～」，否則可增加另一零件。除非指出不包含複數形式，否則單數形式的術語包含複數個形式。
在解釋元件時，即使沒有明確描述，但是元件也被解釋為包含誤差區域。
例如，在描述位置關係時，當位置順序被描述為「之上～」、「上方～」、「之下～」以及「鄰近～」時，除非使用「正好」或「直接」，否則可包含不接觸的情況。
例如，描述時間關係時，當時間順序被描述為「～以後」、「～後續」、「～下一個」以及「～以前」時，除非使用「正好」或「直接」，否則可包含不連續的情況。
應理解，雖然本文使用術語「第一」、「第二」等可用於描述各種元件，但是這些元件不應受到這些術語的限制。這些術語僅僅用於區分一個元件與另一個元件。例如，在不脫離本發明之範圍的情況下，第一元件可被稱為第二元件，以及類似地，第二元件可被稱為第一元件。
此外，「第一水平軸方向」、「第二水平軸方向」與「垂直軸方向」並非被限制為垂直幾何配置。就是說，「第一水平軸方向」、「第二水平軸方向」與「垂直軸方向」包含適用的廣泛的功能配置。
此外，應理解，術語「至少一個」包含任一項相關的全部組合。例如，「第一項、第二項與第三項中至少一個」包含從第一項、第二項與第三項中選擇之兩個或多個元素的全部組合以及每一第一項、第二項與第三項。另外，如果提到第一元件位於第二元件「之上或上方」，應理解第一與第二元件可彼此接觸，或者第三元件被置於第一與第二元件之間。
本發明各個實施例之特徵可彼此部分或全部耦合與結合，以及以本領域技術人員可充分理解的方式彼此以各種方式互相作業且在技術上加以驅動。本發明之實施例可彼此獨立完成，或者可依照共存關係共同完成。
以下，將結合附圖詳細描述本發明實施例之薄膜電晶體基板以及包含此薄膜電晶體基板之顯示裝置。
圖1係為一個實施例之顯示裝置之方塊圖。為了便於解釋圖1，「第一水平軸方向(X)」與閘極線平行，「第二水平軸方向(Y)」與資料線平行，以及「垂直軸方向(Z)」為顯示裝置之厚度（或高度）方向。一個實施例之顯示裝置包含顯示面板110、電路部120與面板驅動器。
一個實施例之顯示裝置可被應用液晶顯示裝置、電泳顯示器、有機發光顯示裝置等。被應用至一個實施例之液晶顯示裝置之顯示裝置將詳細描述如下。
被應用至一個實施例之液晶顯示裝置之顯示裝置的情況下，顯示面板110包含薄膜電晶體基板111、相對基板112，以及放置於薄膜電晶體基板111與相對基板112之間的液晶層。
薄膜電晶體基板111包含複數條閘極線與複數條資料線，其中閘極線與資料線彼此交叉。
複數條閘極線沿薄膜電晶體基板111之「第一水平軸(X)方向」延伸，以及沿與「第一水平軸(X)方向」垂直的「第二水平軸(Y)方向」依照固定間隔被提供。
複數條資料線被放置為與複數條閘極線垂直。複數條資料線沿第二水平軸(Y)方向延伸，以及沿第一水平軸(X)方向依照固定間隔被提供。
分別在閘極線與資料線的交叉處提供畫素。每一畫素包含薄膜電晶體、畫素電極、共同電極、液晶層與儲存電容器。薄膜電晶體透過閘極線的閘極訊號被打開，以及打開的薄膜電晶體供應資料線的資料電壓至畫素電極。共同電極連接共同線，以及共同電壓從共同線被供應至共同電極。
依照被供應至畫素電極之資料電壓與被供應至共同電極之共同電壓之間的電勢差所產生的電場，每一畫素驅動液晶層之液晶。依照是否產生電場以及依照電場的強度，改變液晶的配向，這樣能夠調整背光單元發出的光線的透射量。因此，在畫素上顯示基於資料電壓的具有灰階的影像。儲存電容器被放置於畫素電極與共同電極之間。儲存電容器保持畫素電極與共同電極之間的恆定電位。
在垂直電場驅動模式比如扭轉向列（Twisted Nematic；TN）模式或者垂直配向（Vertical Alignment；VA）模式的情況下，共同電極被放置於相對基板112上。在水平電場驅動模式比如平面切換（In Plane Switching；IPS）模式或者邊緣場切換（Fringe Field Switching；FFS）模式的情況下，共同電極連同畫素電極被放置於薄膜電晶體基板111上。除了上述的扭轉向列模式、垂直配向模式、平面切換模式與邊緣場切換模式，顯示面板110之液晶模式可為任意其他模式。
薄膜電晶體基板111包含顯示區域AA與非顯示區域。在顯示區域AA中，閘極線與資料線彼此交叉。閘極線與資料線之交叉區域定義每一畫素。
非顯示區域被放置為鄰接顯示區域AA。一方面，非顯示區域指薄膜電晶體基板111除顯示區域AA以外的剩餘區域。例如，非顯示區域為與顯示區域AA鄰接的薄膜電晶體基板111的下、上、左與右邊緣。相對基板112包含黑色矩陣與彩色濾光片。彩色濾光片被放置於未被黑色矩陣覆蓋的開口中。如果顯示面板110具有薄膜電晶體上彩色濾光片（Color filter On TFT；COT）的結構，則黑色矩陣與彩色濾光片可被放置於薄膜電晶體基板111上。
偏光板接合每一薄膜電晶體基板111與相對基板112。實施用於設定液晶之預傾角之配向膜。此外，用於保持液晶層的液晶間隙的間隔物被放置於薄膜電晶體基板111與相對基板112之間。
如果一個實施例之顯示裝置為有機發光顯示裝置，與薄膜電晶體基板111面對且黏合至薄膜電晶體基板111的相對基板112用作封裝基板，避免外部氧氣或雜質的滲透。
依照從面板驅動器輸入的閘極控制信號，電路部120產生閘極信號，以及將產生的閘極信號供應至閘極線。一個實施例之電路部120在薄膜電晶體基板111之非顯示區域中被準備為面板中閘極（Gate in Panel；GIP）電路。
在薄膜電晶體基板111的非顯示區域中提供GIP電路連同畫素的薄膜電晶體。舉個例子，在顯示區域AA之一側與／或另一側的非顯示區域中提供GIP電路的電路部120。在非顯示區域之預定部分中實施電路部120，能夠供應閘極信號至閘極線。
面板驅動器包含複數個源極驅動積體電路（ICs）130、複數個撓性電路膜140、電路板150與時序控制器160。
複數個源極驅動積體電路130的每一個被安裝於對應的撓性電路膜140上。複數個源極驅動積體電路130的每一個從時序控制器160接收資料控制信號與數位視訊資料，依照資料控制信號將數位視訊資料轉換為類比資料電壓，以及將類比資料電壓供應至資料線。如果在驅動晶片中製造源極驅動積體電路130，複數個源極驅動積體電路130的每一個透過膜上晶片（Chip on Film；COF）或者塑膠上晶片（Chip on Plastic；COP）方法被安裝於撓性電路膜140上。
複數個撓性電路膜140的每一個接合於薄膜電晶體基板111中的焊墊部分。這種情況下，複數個撓性電路膜140的每一個利用各向異性導電膜（Anisotropic Conducting Film；ACF）接合至焊墊。複數個撓性電路膜140的每一個經由焊墊部分將源極驅動積體電路130供應的資料電壓供應至資料線。此外，撓性電路膜140至少其一將時序控制器160供應的閘極控制信號供應至電路部120。
電路板150連接複數個撓性電路膜140。電路板150支撐由驅動晶片形成的複數個電路。例如，時序控制器160被安裝於電路板150上。電路板150可為印刷電路板或撓性印刷電路板。
時序控制器160被安裝於電路板150上。時序控制器160從外部系統板接收數位視訊資料與時序同步信號。這種情況下，時序同步信號包含用於定義1個框週期之垂直同步信號、用於定義1個水平週期之水平同步信號、用於指示資料是否有效之資料賦能訊號，以及與具有預定工作週期之時脈訊號對應之點時脈。
基於時序同步訊號，時序控制器160產生閘極控制訊號與資料控制訊號。閘極控制訊號用於控制電路部120之作業時序。資料控制訊號用於控制源極驅動積體電路130。時序控制器160供應閘極控制訊號至電路部120，以及供應資料控制訊號至複數個源極驅動積體電路130。
圖2係為第一實施例之薄膜電晶體基板中顯示區域與電路部之預定部分之平面示意圖。圖3係為沿圖2之I-I'之剖面示意圖。圖4係為當產生靜電時閘極連接圖案之示意圖。以下，將結合圖2至圖4描述一個實施例之電路部120之改進。
第一實施例之電路部120包含第一電極210、絕緣膜220、第二電極230以及橋接圖案231。
第一電極210被放置於薄膜電晶體基板111上定義的電路部區域中。更詳細地，第一電極210被放置於薄膜電晶體基板111上具有電路部120的區域中。具有電路部120的區域對應非顯示區域，與顯示區域AA具有預定間隔。
閘極連接圖案211與第一電極210分隔第一長度L1。閘極連接圖案211從閘極線GL之一側之端部（也稱為「邊緣」）分出或突出，這樣閘極連接圖案211具有相對大的面積。這種情況下，閘極連接圖案211從閘極線GL之一側之端部突出，從而具有預定區域用於電連接橋接圖案231。例如，閘極連接圖案211一側上的(Y)方向的寬度不同於閘極連接圖案211另一側上(Y)方向的寬度。另外，閘極連接圖案211具有各種形狀，例如矩形、梯形、圓形、橢圓形等，但是並非限制於這些形狀。
透過閘極連接圖案211與橋接圖案231之間的連接，電路部120與閘極線GL彼此連接。
閘極連接圖案211與第一電極210之間的第一長度L1（或間隔）被設定於能夠實現電絕緣的預定範圍中或者能夠確保製造製程之預定範圍中。如果第一長度L1太短，閘極連接圖案211釋放（或發射）的靜電被傳送至第一電極210。這種情況下，第一電極210上提供的絕緣膜220被損壞，以及進一步消失。因此，第一長度L1被設定為預定範圍，能夠避免從閘極連接圖案211傳送靜電至第一電極210或者將其最小化。第一電極210由具有良好導電性的金屬或合金材料形成。
圖2表示梯形的閘極連接圖案211，但是並非限制於這種形狀。閘極連接圖案211可被製造為符合製造製程之任意形狀。閘極連接圖案211與第一電極210形成於相同層中。閘極連接圖案211由具有良好導電性的金屬或合金材料形成。特別地，閘極連接圖案211與第一電極210由相同的材料形成。因此，可同時製造閘極連接圖案211與第一電極210，由此無須形成閘極連接圖案211之額外製程或遮罩。因此，可最小化閘極連接圖案211之製造成本。
在薄膜電晶體基板111上準備絕緣膜220，其中絕緣膜220覆蓋相同層中形成的第一電極210、閘極連接圖案211與閘極線GL。因此，絕緣膜220為閘極絕緣膜，具有無機材料之單層結構或多層結構。例如，絕緣膜220由氧化矽（silicon oxide；SiOx）或氮化矽（silicon nitride；SiNx）形成。
第二電極230被放置於絕緣膜220上且與第一電極210重疊。這種情況下，第二電極230與閘極連接圖案211間隔第二長度L2。半導體層被放置於第一電極210與第二電極230之間。因此，第一電極210與第二電極230彼此重疊，以及第一電極210與第二電極230之間放置的半導體層構成電晶體。
本文中，一個實施例之第一電極210之一端210a比第二電極230之一端230a延伸得更長。更詳細地，第一電極210之一端210a朝顯示區域AA的方向延伸，其中第二電極230之一端230a與第一電極210之一端210a之間的延伸長度對應第三長度L3。因此，第一電極210之一端210a被放置於第二電極230之一端230a與顯示區域AA之間。因此，用於覆蓋第一電極210一端210a的絕緣膜220的階梯覆蓋部分（step coverage portion；SCP）與第二電極230之一端230a間隔大約第三長度L3，由此第二電極230之一端230a與保持恆定厚度的絕緣膜220之平面部分重疊，而非與絕緣膜220的階梯覆蓋部分（step coverage portion；SCP）重疊。這種情況下，絕緣膜220的階梯覆蓋部分（SCP）被定義為覆蓋第一電極210之一端210a與基板的部分，或者覆蓋第一電極210之厚度的絕緣膜220的區域。
如圖4所示，如果流入閘極連接圖案211內的靜電被釋放到電路部120之第一電極210，則靜電被傳送至第一電極210。然而，即使靜電被傳送至第一電極210，與第二電極230重疊的絕緣膜220保持預設厚度，用於第一電極210與第二電極230之間的電絕緣，由此與第二電極230重疊的絕緣膜220未被靜電損壞。流入閘極連接圖案211內的靜電被釋放到與具有相對小厚度的絕緣膜220之階梯覆蓋部分SCP鄰接的第一電極210的一端210a，由此絕緣膜220之階梯覆蓋部分SCP被損壞且消失。與第二電極230充分分隔的絕緣膜220的階梯覆蓋部分（SCP）被靜電損壞且損失。因此，即使暴露第一電極210的一部分，絕緣膜220上提供的第二電極230未形成在絕緣膜220之消失區域中。在絕緣膜220之形成製程以後的第二電極230之形成製程期間，可避免第二電極230經由絕緣膜220的消失區域與第一電極210電連接，從而避免缺陷。
選擇性地，在第一實施例之情況下，與第二電極230相比，第一電極210向顯示區域AA延伸第三長度L3，但是並非限制於這種結構。或者，第二電極230之一端230a被移除第三長度L3，或者第二電極230之一端230a向顯示區域AA之相反方向移位或縮短。因此，第一電極210之一端210a未與第二電極230之一端230a重疊，這樣可避免第一電極210與第二電極230之間的短連接（short connection）。
額外地，參考第一電極210之一端210a與第二電極230之一端230a之間的第三長度L3，第一電極210之一端210a處產生的絕緣膜220的損失區域基於靜電的強度被改變。因為這個原因，第三長度L3被設定為比靜電之最大強度下產生的絕緣膜220之消失區域的長度（或寬度）大。
依照實驗結果，一般靜電所損壞的第一電極210上提供的絕緣膜220的長度為1.5微米或者多於1.5微米。此外，第一電極210與第二電極230之間重疊的錯誤範圍為大約1.5微米。結果，第三長度L3應為3微米或者多於3微米。
如果第一電極210不必要地朝顯示區域AA的方向延伸，則增加邊框寬度，這樣增加了第一電極210之製造成本。其間，如果第二電極230不必要地沿顯示區域AA之相反方向被縮短，則減少了第二電極230的面積，從而由於第二電極230減少的緣故，使得電晶體特性與可靠性劣化。因此，第三長度L3被設定為5微米較佳。
因為上述第一電極210連同閘極線被提供於電路部的區域中，第一電極210可為電晶體之閘極。因為第二電極230連同資料線被提供於絕緣膜220上且與第一電極210重疊，第二電極230可為電晶體之源極／汲極。
依照跳線結構（line jumping structure），橋接圖案231電連接不同層中不同區域處提供的第二電極230與閘極連接圖案211。具有窄寬度之一個實施例之橋接圖案231從第二電極230之一端230a延伸至閘極連接圖案211，其中橋接圖案231連同第二電極230被提供於絕緣膜220上。
經由絕緣膜220中準備的接觸孔CH，橋接圖案231之延伸的一端231a電連接閘極連接圖案211，其中接觸孔CH被提供以暴露一部分閘極連接圖案211。這種情況下，從第二電極230之一端230a向顯示區域AA延伸的一部分橋接圖案231與第一電極210的延伸部分的一部分重疊。
第一實施例之薄膜電晶體基板中，即使第一電極210上提供的絕緣膜220的一部分被來自閘極連接圖案211的靜電損壞，第一電極210之一端210a與第二電極230之一端230a在絕緣膜220之損壞區域中彼此未重疊，這樣可最小化第一電極210與第二電極230之間的短連接。
圖5係為第二實施例之薄膜電晶體基板中顯示區域與電路部之預定部分之平面示意圖。
除了額外提供的靜態感應圖案（static induction pattern）以外，圖5所示之第二實施例之薄膜電晶體基板與圖2所示的第一實施例之薄膜電晶體基板結構相同。以下，將僅僅詳細描述靜態感應圖案及其相關結構，以及將省略除靜態感應圖案以外的剩餘結構之詳細描述。
實施例之靜態感應圖案被提供於閘極連接圖案211與第一電極210至少其一上。
實施例之靜態感應圖案包含第一突出尖端211t，從第一電極210鄰接的閘極連接圖案211之一側朝第一電極210的方向突出。
一個實施例之第一突出尖端211t從閘極連接圖案211之一側朝第一電極210的方向突出。例如，一個實施例之第一突出尖端211t具有避雷針（lightning rod）結構。這種情況下，第一突出尖端211t從閘極連接圖案211之上邊之一個部分突出，與橋接圖案231間隔最大，由此在未提供第一電極210、第二電極230與橋接圖案231的電路部區域中準備第一突出尖端211t。與閘極連接圖案211一側相比，第一突出尖端211t被放置為相對接近第一電極210，這樣第一突出尖端211t將閘極連接圖案211中流動的靜電向第一電極210釋放。一方面，第一突出尖端211t被放置為遠離橋接圖案231，這樣可避免靜電流入與橋接圖案231重疊的第一電極210內。就是說，流入閘極連接圖案211內的靜電集中於第一突出尖端211t上，第一突出尖端211t形成為鋒利的形狀（即，針尖的形狀），且被放置為比面對第一電極210的閘極連接圖案之一側更接近第一電極210。此外，第一突出尖端211t上集中的靜電從第一突出尖端211t被釋放到第一電極210，這樣可避免絕緣膜220被第一電極210與橋接圖案231之間的重疊部分所產生的靜電損壞或消失。
另一實施例之另一靜態感應圖案包含第二突出尖端210t，從閘極連接圖案211一側鄰接的第一電極210的一端210a朝閘極連接圖案211一側的方向突出。
一個實施例之第二突出尖端210t從第一電極210的一端210a朝閘極連接圖案211的一側突出。例如，一個實施例之第二突出尖端210t具有避雷針結構。這種情況下，第二突出尖端210t從被放置為遠離橋接圖案231之第一電極210之上邊的一部分突出，由此在未提供閘極連接圖案211、第二電極230與橋接圖案231的電路部區域中準備第二突出尖端210t。與第一電極210之一側相比，第二突出尖端210t更接近閘極連接圖案211，這樣第二突出尖端210t吸收被釋放至閘極連接圖案211的靜電。特別地，第二突出尖端210t與橋接圖案231分隔開來，這樣可避免靜電流入與橋接圖案231重疊的第一電極210。就是說，閘極連接圖案211釋放的靜電從與第一電極210相比相對鄰近第二突出尖端210t的閘極連接圖案211的一側，向第二突出尖端210t的方向釋放，這樣可避免絕緣膜220被第一電極210與橋接圖案231之間的重疊部所產生的靜電損壞與消失。
另一實施例之另一靜態感應圖案包含第一突出尖端211t與第二突出尖端210t兩者。就是說，另一實施例之靜態感應圖案包含閘極連接圖案211一側處準備的第一突出尖端211t與第一電極210一側處準備的第二突出尖端210t至少其一。這種情況下，為了最小化第一突出尖端211t釋放的且集中於第二突出尖端210t上的靜電所導致的絕緣膜220的損壞或消失面積，用於吸收靜電的第二突出尖端210t的端部具有與第一突出尖端211t不同的線性或曲線形狀，但是並非限制於這個結構。第二突出尖端210t的端部可具有能夠吸收第一突出尖端211t釋放的靜電的各種形狀。
因此，第二實施例之薄膜電晶體基板更包含依照靜態感應圖案之避雷針，這樣可避免第一電極210與第二電極230之間的短連接。
圖6係為第三實施例之薄膜電晶體基板中顯示區域與電路部之預定部分之平面示意圖。圖7係為沿圖6之II-II'之剖面示意圖。圖8係為表示絕緣膜被流入閘極連接圖案內的靜電損壞或消失之情況之剖面示意圖。除了額外提供的障壁圖案（barrier pattern）以外，圖6所示的第三實施例之薄膜電晶體基板與圖2所示的第一實施例之薄膜電晶體基板結構相同。以下，障壁圖案及其相關結構將詳細描述如下，以及將省略除障壁圖案以外的剩餘結構的詳細描述。
一個實施例之障壁圖案212被放置於第一電極210與閘極連接圖案211之間。更詳細地，障壁圖案212被放置於第一電極210與閘極連接圖案211之間，且關於第一水平軸(X)方向與橋接圖案231重疊。
一個實施例之障壁圖案212被提供於第一電極210與閘極連接圖案211之每一個相同的層中。就是說，障壁圖案212連同第一電極210與閘極連接圖案211被放置於基板111上，以及障壁圖案212由與第一電極210及閘極連接圖案211每一個相同的金屬材料形成。因此，在用於形成第一電極210與閘極連接圖案211的遮罩中增加障壁圖案212，則得到障壁圖案212。
一個實施例之障壁圖案212具有島狀，與第一電極210及閘極連接圖案211的每一個距離預定間隔，且與第一電極210及閘極連接圖案211電隔離。例如，沿第一水平軸(X)方向在第一電極210與閘極連接圖案211之間的中間區域中準備障壁圖案212。在圖6中，障壁圖案212沿第二水平軸(Y)方向的寬度相對大於橋接圖案231沿第二水平軸(Y)方向的寬度，但是並非限制於這個結構。例如，障壁圖案212的寬度可等於或小於橋接圖案231的寬度。
一個實施例之障壁圖案212為電浮動。因此，障壁圖案212未連接第一電極210與閘極連接圖案211兩者，以及保持電浮動狀態，由此障壁圖案212未用作訊號傳輸線或電極。
障壁圖案212避免第一電極210與第二電極230之間由於靜電流入閘極連接圖案211內導致絕緣膜220的損壞或消失造成的短連接。更詳細地，如果流入閘極連接圖案211內的靜電被釋放至第一電極210，如圖8所示，比第一電極210更接近閘極連接圖案211的障壁圖案212端部處形成的絕緣膜220的一部分被靜電損壞且消失，由此避免第一電極210端部處提供的絕緣膜220被損壞與消失。絕緣膜220形成製程以後的第二電極230的形成製程期間，絕緣膜220上提供的橋接圖案231經由絕緣膜220的消失區域接觸障壁圖案212。因此，橋接圖案231強制電連接島狀的障壁圖案212而非第一電極210，這樣可避免橋接圖案231與第一電極210之間的短連接。此外，在連接橋接圖案231以前，具有與橋接圖案231重疊的區域的障壁圖案212電浮動（或者與第一電極210電隔離），這樣甚至在橋接圖案231連接障壁圖案212以後，被施加至橋接圖案231的訊號不受到影響。
額外地，第三實施例之薄膜電晶體基板更包含識別圖案（identification pattern）213。
識別圖案213用作識別符，用於指定、引導或解釋顯示區域AA中包含的電路部120或任意電路之預定部分或部分。在第一電極210與閘極連接圖案211之間準備島狀的識別圖案213。一個實施例之識別圖案213表示電路之序列號，其中一個實施例之識別圖案213包含數字、字母與標記至少其一。
一個實施例之識別圖案213係提供於與第一電極210、閘極連接圖案211及障壁圖案212相同的層中。就是說，識別圖案213連同第一電極210、閘極連接圖案211及障壁圖案212被準備於基板111上，以及識別圖案213由與第一電極210、閘極連接圖案211及障壁圖案212每一個相同的金屬材料形成。因此，透過在形成第一電極210、閘極連接圖案211及障壁圖案212的遮罩中增加識別圖案213可得到識別圖案213，由此不需要用於識別圖案213的額外遮罩。
一些實施例中，識別圖案213用於表示基板之序列號與電路之序列號。
如上所述，第三實施例之薄膜電晶體基板可提供與第一實施例之薄膜電晶體基板相同的功效。如果在與橋接圖案231重疊的區域中靜電被傳送至電路部120，利用障壁圖案212可避免第一電極210與第二電極230之間的短連接或第一電極210與橋接圖案231之間的短連接。
額外地，第三實施例之薄膜電晶體基板更包含圖5所示之靜態感應圖案（即，210t、211t）。這種情況下，靜態感應圖案避免第一電極210與第二電極230之間的短連接或者第一電極210與橋接圖案231之間的短連接。
圖9係為第四實施例之薄膜電晶體基板中顯示區域與電路部之預定部分之平面示意圖，係透過改變圖6所示的第三實施例之薄膜電晶體基板之障壁圖案的結構而獲得。以下，將僅僅詳細描述障壁圖案及其相關結構如下，以及將省略除障壁圖案以外的其餘結構的詳細描述。
另一實施例之障壁圖案212由識別圖案213形成。為此，識別圖案213被放置於第一電極210與閘極連接圖案211之間，且沿第四實施例之薄膜電晶體基板之第一水平軸(X)方向與橋接圖案231重疊。就是說，識別圖案213被放置於第一電極210與閘極連接圖案211之間，以及沿第二水平軸(Y)方向移位以與橋接圖案231重疊。因此，一部分識別圖案213被放置於第一電極210與閘極連接圖案211之間且與橋接圖案231重疊，從而部分識別圖案213用作障壁圖案212。例如，如果識別圖案213為四位數字，四位任意其一被放置於第一電極210與閘極連接圖案211之間且與橋接圖案231重疊，由此識別圖案213用作障壁圖案212。
因此，第四實施例之薄膜電晶體基板中，障壁圖案212由經過移位的識別圖案213的一些部分形成，就是說，障壁圖案212具有數字、字母或標記的類型。
第四實施例之薄膜電晶體基板中，利用由識別圖案213的一部分形成的障壁圖案212，可避免與橋接圖案231重疊的區域中第一電極210與第二電極230之間的短連接或者第一電極210與橋接圖案231之間的短連接。
額外地，第四實施例之薄膜電晶體基板更包含圖5所示的靜態感應圖案。這種情況下，便於避免第一電極210與第二電極230之間或者第一電極210與橋接圖案231之間的短連接。
圖10係為一或多個實施例之與薄膜電晶體基板之閘極連接圖案連接之電路部之電路示意圖。圖11係為與圖10所示的閘極連接圖案連接之電晶體之平面示意圖。
請參考圖10與圖11，一或多個實施例之薄膜電晶體基板之與閘極連接圖案連接的電路部120為移位暫存器，具有複數個級，用於供應閘極高電壓或閘極低電壓（或基本電壓）至與閘極連接圖案211連接之閘極線GL。這種情況下，圖10表示複數個級中的任意一級。
一個實施例之複數個級的每一級包含節點控制器NCP、上拉電晶體Tu、下拉電晶體Td與尾電晶體（tail transistor）Tta。
節點控制器NCP控制第一節點Q之電壓與第二節點QB之電壓，以回應輸入開始訊號Vst。更詳細地，節點控制器NCP例如從時序控制器160接收開始訊號Vst、正向訊號FWD、反向訊號BWD、框結束訊號VEND、第一驅動電壓VDD1與第二驅動電壓VDD2。節點控制器NCP供應正向訊號FWD至第一節點Q以回應開始訊號Vst，以及同時供應基本電壓VSS至第二節點QB以回應第一節點Q之電壓。此外，節點控制器NCP供應第一驅動電壓VDD1至第二節點QB，以及同時供應基本電壓VSS至第一節點Q以回應第二節點QB之電壓。另外，為了重新設定第一節點Q與第二節點QB，節點控制器NCP供應反向訊號BWD至第一節點Q以回應框結束訊號VEND，以及同時供應基本電壓VSS至第二節點QB以回應第二驅動電壓VDD2。
依照第一節點Q的電壓，上拉電晶體Tu輸出具有閘極高電壓位準的時脈訊號CLK至輸出終端Vout。輸出終端Vout耦合於橋接圖案231。這種情況下，經由輸出終端與橋接圖案231，時脈訊號CLK被供應至閘極連接圖案211，從而打開與閘極線GL連接的畫素的薄膜電晶體。一個實施例之上拉電晶體Tu包含與第一節點Q連接的閘極、與時脈訊號線連接的源極以及連接輸出終端Vout之汲極。這種情況下，上拉電晶體Tu中包含的源極與汲極依照電流方向改變它們的位置。
依照第二節點QB之電壓，下拉電晶體Td輸出具有高關閉電壓位準的基本電壓VSS至輸出終端Vout。這種情況下，經由輸出終端Vout與橋接圖案231，基本電壓VSS被供應至閘極連接圖案211，從而關閉與閘極線GL連接的畫素的薄膜電晶體。一個實施例之下拉電晶體Td包含與第二節點QB連接的閘極、與輸出終端Vout連接的源極，以及與基本電壓線連接的汲極。這種情況下，下拉電晶體Td中包含的源極與汲極依照電流方向可改變其位置。
尾電晶體Tta供應基本電壓VSS至輸出終端Vout，以回應切換訊號Vswt。這種情況下，經由輸出終端Vout與橋接圖案231，基本電壓VSS被供應至閘極連接圖案211，這樣可避免閘極線GL電浮動。一個實施例之尾電晶體Tta包含用於接收切換訊號Vswt之閘極210g、連接基本電壓線之源極230s以及連接輸出終端Vout之汲極230d。這種情況下，尾電晶體Tta中包含的源極230s與汲極230d可依照電流方向改變其位置。
尾電晶體Tta之閘極210g對應圖1至圖9所示之第一電極210，以及尾電晶體Tta之汲極230d對應圖1至圖9所示之第二電極230。
額外地，如果一或多個實施例之顯示裝置包含顯示區域AA，具有內嵌式（in-cell）觸控結構之觸控電極，當顯示裝置中顯示週期以後開始觸控週期時，尾電晶體Tta避免閘極線GL在閘極低電壓中浮動。為此，切換訊號Vswt具有閘極高電壓，用於在顯示裝置之顯示週期與觸控週期之間的一個週期期間打開尾電晶體Tta。具有內嵌式觸控結構之觸控電極之顯示區域AA包含美國專利公開號No. 9,024,913與美國專利申請公開號No. 2016/0019827中揭露的內嵌式觸控結構之觸控電極，其透過引用被併入本文。將省略內嵌式觸控結構之觸控電極之詳細描述。
尾電晶體Tta被提供為鄰接閘極連接圖案211。因此，如果尾電晶體Tta之閘極210g在第二電極230之後未朝閘極連接圖案211延伸，以及如果用於覆蓋第一電極210一端的絕緣膜220被閘極連接圖案211釋放的靜電損壞與消失，則尾電晶體Tta之閘極210g透過絕緣膜220之消失區域與輸出終端Vout電短路，從而導致電路部120之故障。然而，本文揭露的一或多個實施例之尾電晶體Tta之閘極210g比汲極230d更向閘極連接圖案211方向延伸，以及可額外提供靜態感應圖案。因此，即使一些絕緣膜220被靜電損壞與消失，這樣可避免尾電晶體Tta之汲極230d（或輸出終端Vout）與閘極210g之間的短連接，從而避免靜電導致的電路部120之故障。
其間，在圖10與圖11中，可避免尾電晶體Tta之汲極230d與閘極210g之間的短連接，但是並非限制於這種類型。在電路部120不具有尾電晶體Tta的情況下，上拉電晶體Tu與／或下拉電晶體Td被放置為鄰接閘極連接圖案211。依照上述第一電極210之相同方式，上拉電晶體Tu與／或下拉電晶體Td每一個中的第一電極210相比汲極朝閘極連接圖案211的方向延伸。額外地，上拉電晶體Tu與／或下拉電晶體Td每一個中的第一電極210更包含靜態感應圖案。此外，閘極連接圖案211與上拉電晶體Tu與／或下拉電晶體Td每一個中的第一電極210之間，額外提供島狀的障壁圖案212或者一些識別圖案213。
提供圖1至圖9所示的第一電極210以形成電路部120。然而，圖1至圖9所示的第一電極210可為最接近閘極連接圖案211的電晶體的任意電極。
如上所述，薄膜電晶體基板以及包含此薄膜電晶體基板之顯示裝置包含非顯示區域中提供的電路部，其中電路部包含第一電極、第一電極上的絕緣膜與絕緣膜上的第二電極，以及第一電極的一端比第二電極的一端延伸得更遠，這樣可避免絕緣膜的消失區域導致的第一電極與第二電極之間的短連接，從而避免電路部即閘極驅動電路被靜電損壞與／或導致的故障。
依照本文揭露的多個實施例，可避免非顯示區域上提供的且兩者之間具備絕緣膜之第一與第二電極由於靜電造成絕緣膜損壞或消失而被短路，從而避免靜電損壞電路部。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
110‧‧‧顯示面板
111‧‧‧薄膜電晶體基板
112‧‧‧相對基板
120‧‧‧電路部
130‧‧‧源極驅動積體電路
140‧‧‧撓性電路膜
150‧‧‧電路板
160‧‧‧時序控制器
AA‧‧‧顯示區域
210‧‧‧第一電極
210a‧‧‧一端
210g‧‧‧閘極
210t‧‧‧第二突出尖端
211‧‧‧閘極連接圖案
211t‧‧‧第一突出尖端
212‧‧‧障壁圖案
213‧‧‧識別圖案
220‧‧‧絕緣膜
230‧‧‧第二電極
230a‧‧‧一端
230s‧‧‧源極
230d‧‧‧汲極
231‧‧‧橋接圖案
231a‧‧‧一端
L1‧‧‧第一長度
L2‧‧‧第二長度
L3‧‧‧第三長度
GL‧‧‧閘極線
CH‧‧‧接觸孔
SCP‧‧‧階梯覆蓋部分
FWD‧‧‧正向訊號
VDD1‧‧‧第一驅動電壓
VDD2‧‧‧第二驅動電壓
NCP‧‧‧節點控制器
VEND‧‧‧框結束訊號
BWD‧‧‧反向訊號
VSS‧‧‧基本電壓
Vst‧‧‧開始訊號
Q‧‧‧第一節點
QB‧‧‧第二節點
CLK‧‧‧時脈訊號
Tu‧‧‧上拉電晶體
Td‧‧‧下拉電晶體
Tta‧‧‧尾電晶體
Vout‧‧‧輸出終端
Vswt‧‧‧切換訊號
圖1係為一個實施例之顯示裝置之方塊圖。 圖2係為第一實施例之薄膜電晶體基板中顯示區域與電路部之預定部分之平面示意圖。 圖3係為沿圖2之I-I'之剖面示意圖。 圖4係為表示藉由流入圖2之閘極連接圖案內的靜電絕緣膜被損壞或消失之情況之剖面示意圖。 圖5係為第二實施例之薄膜電晶體基板中顯示區域與電路部之預定部分之平面示意圖。 圖6係為第三實施例之薄膜電晶體基板中顯示區域與電路部之預定部分之平面示意圖。 圖7係為沿圖6之II-II'之剖面示意圖。 圖8係為表示藉由流入圖7之閘極連接圖案內的靜電絕緣膜被損壞或消失之情況之剖面示意圖。 圖9係為第四實施例之薄膜電晶體基板中顯示區域與電路部之預定部分之平面示意圖。 圖10係為一或多個實施例之與薄膜電晶體基板之閘極連接圖案連接之電路部之電路示意圖。 圖11係為圖10所示的與閘極連接圖案連接之電晶體之平面示意圖。

Claims (24)

  1. 一種薄膜電晶體基板，包含：一基板，具有用於顯示影像之一顯示區域與鄰接該顯示區域之一非顯示區域；以及一電路部，位於該非顯示區域中，該電路部包含一第一電極、位於該第一電極上的一絕緣膜以及位於該絕緣膜上的一第二電極，該第一電極與該第二電極彼此局部重疊，其中面對該顯示區域之該第一電極之一邊緣延伸超過面對該顯示區域之該第二電極之一邊緣。
  2. 如請求項1所述之薄膜電晶體基板，其中該電路部包含一電晶體，其中該第一電極係為該電晶體之一閘極，以及其中該第二電極係為該電晶體之一汲極或一源極。
  3. 如請求項1所述之薄膜電晶體基板，其中該電路部更包含與該第二電極耦合的一橋接圖案，該橋接圖案向該顯示區域突出。
  4. 如請求項3所述之薄膜電晶體基板，更包含一閘極連接圖案，與該第一電極距離一間隔，其中該閘極連接圖案電連接該橋接圖案。
  5. 如請求項4所述之薄膜電晶體基板，其中該第一電極與該閘極連接圖案之間的該間隔小於該第二電極與該閘極連接圖案之間的間隔。
  6. 如請求項4所述之薄膜電晶體基板，其中該閘極連接圖案與該第一電極被提供於相同層中。
  7. 如請求項3所述之薄膜電晶體基板，其中該橋接圖案與該第一電極之一延伸部分局部重疊，該延伸部分位於該第一電極之該邊緣與該第二電極之該邊緣之間。
  8. 如請求項6所述之薄膜電晶體基板，更包含一靜態感應圖案，被放置於該第一電極之該邊緣與面對該第一電極之該閘極連接圖案之一邊緣至少其一上。
  9. 如請求項8所述之薄膜電晶體基板，其中該靜態感應圖案包含一突出尖端，未與該橋接圖案重疊以及從該閘極連接圖案之該邊緣朝該第一電極的方向突出。
  10. 如請求項4所述之薄膜電晶體基板，更包含一障壁圖案，被放置於該第一電極與該閘極連接圖案之間。
  11. 如請求項10所述之薄膜電晶體基板，其中該障壁圖案與該橋接圖案重疊。
  12. 如請求項10所述之薄膜電晶體基板，其中該障壁圖案被放置於與該第一電極及該閘極連接圖案相同的層上，以及與該第一電極及該閘極連接圖案分離。
  13. 如請求項10所述之薄膜電晶體基板，其中該障壁圖案由一金屬材料形成。
  14. 如請求項10所述之薄膜電晶體基板，其中該障壁圖案與該第一電極電隔離。
  15. 如請求項10所述之薄膜電晶體基板，其中該障壁圖案包含一識別圖案，用於識別該顯示區域中包含的該電路部或一電路之一部分。
  16. 如請求項1所述之薄膜電晶體基板，其中該非顯示區域中放置的該電路部為一閘極驅動電路。
  17. 如請求項4所述之薄膜電晶體基板，其中該顯示區域包含彼此交叉的閘極線與資料線，以及該閘極連接圖案連接該等閘極線其中之一。
  18. 如請求項1所述之薄膜電晶體基板，其中面對該顯示區域之該第一電極之該邊緣比面向該顯示區域之該第二電極之該邊緣進一步朝該顯示區域的方向延伸至少一長度，該長度係為未被該第二電極之該邊緣與該顯示區域間的該絕緣膜所覆蓋的該第一電極之一暴露部分之長度。
  19. 如請求項1所述之薄膜電晶體基板，其中該第一電極之該邊緣比該第二電極之該邊緣朝該顯示區域的方向突出至少遠3微米。
  20. 一種薄膜電晶體基板，包含︰一基板，具有用於顯示影像之一顯示區域以及與該顯示區域鄰接之一非顯示區域；位於該非顯示區域中的一電路，該電路包含一第一電極與一第二電極，該第一電極被放置於該第二電極與該基板之間；一障壁圖案，與該第一電極分離，且被放置於連接該顯示區域之一閘極連接圖案與該第一電極之間；以及一橋接圖案，與該第二電極及該閘極連接圖案耦合，該橋接圖案與該障壁圖案重疊。
  21. 如請求項20所述之薄膜電晶體基板，其中該障壁圖案形成於與該第一電極及該閘極連接圖案相同的層上，以及其中該橋接圖案形成於與該第二電極相同的層上。
  22. 如請求項20所述之薄膜電晶體基板，其中該第一電極之一邊緣朝該顯示區域的方向延伸超出該第二電極之一邊緣。
  23. 如請求項20所述之薄膜電晶體基板，其中該障壁圖案包含一識別圖案，用於識別該顯示區域中包含的該電路或另一電路之一部分。
  24. 一種顯示裝置，包含︰一薄膜電晶體基板，包含︰ 一基板，具有用於顯示一影像之一顯示區域與鄰接該顯示區域之一非顯示區域，以及一電路部，位於該非顯示區域中，該電路部包含一第一電極、位於該第一電極上的一絕緣膜以及位於該絕緣膜上的一第二電極，該第一電極與該第二電極彼此局部重疊，其中面對該顯示區域之該第一電極之一邊緣延伸超出面對該顯示區域之該第二電極之一邊緣，一相對基板，面對該薄膜電晶體基板，該相對基板保護該薄膜電晶體；以及一面板驅動器，電連接該電路部以用於顯示該影像。
TW105143210A 2016-09-13 2016-12-26 薄膜電晶體基板與包含該薄膜電晶體基板之顯示裝置 TWI658310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2016-0118180 2016-09-13
KR1020160118180A KR102073636B1 (ko) 2016-09-13 2016-09-13 박막 트랜지스터 기판 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
TW201820006A true TW201820006A (zh) 2018-06-01
TWI658310B TWI658310B (zh) 2019-05-01

Family

ID=61246845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105143210A TWI658310B (zh) 2016-09-13 2016-12-26 薄膜電晶體基板與包含該薄膜電晶體基板之顯示裝置

Country Status (6)

Country Link
US (1) US10134777B2 (zh)
JP (1) JP6472781B2 (zh)
KR (1) KR102073636B1 (zh)
CN (2) CN110224023B (zh)
DE (2) DE102016015917B3 (zh)
TW (1) TWI658310B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813762B (zh) * 2018-09-05 2023-09-01 日商東京威力科創股份有限公司 用於三維邏輯及記憶體的配電網

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102111045B1 (ko) * 2017-10-31 2020-05-14 엘지디스플레이 주식회사 표시장치
KR102480898B1 (ko) * 2018-01-05 2022-12-26 삼성디스플레이 주식회사 표시 장치
WO2019244288A1 (ja) * 2018-06-20 2019-12-26 堺ディスプレイプロダクト株式会社 表示パネルおよび表示パネルの製造方法
KR20220006159A (ko) 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치
CN116413963A (zh) * 2021-12-30 2023-07-11 合肥鑫晟光电科技有限公司 显示基板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268522A (ja) * 1988-09-02 1990-03-08 Matsushita Electric Ind Co Ltd アクティブマトリックス基板
JP4497641B2 (ja) 2000-03-29 2010-07-07 シャープ株式会社 液晶表示装置及びその欠陥修復方法
JP4001712B2 (ja) 2000-03-29 2007-10-31 シャープ株式会社 液晶表示装置の欠陥修復方法
KR100443835B1 (ko) * 2002-04-17 2004-08-11 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
US6912082B1 (en) * 2004-03-11 2005-06-28 Palo Alto Research Center Incorporated Integrated driver electronics for MEMS device using high voltage thin film transistors
KR101275905B1 (ko) * 2006-03-07 2013-06-14 엘지디스플레이 주식회사 액정표시장치
KR101316791B1 (ko) * 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
CN102160183B (zh) 2008-09-17 2014-08-06 夏普株式会社 半导体装置
KR101409110B1 (ko) 2010-02-25 2014-06-17 샤프 가부시키가이샤 표시 장치
CN102193259B (zh) * 2010-03-15 2015-07-22 上海天马微电子有限公司 液晶显示装置
CN104704547B (zh) * 2012-10-02 2017-05-31 夏普株式会社 半导体装置和显示装置
US9024913B1 (en) 2014-04-28 2015-05-05 Lg Display Co., Ltd. Touch sensing device and driving method thereof
JP6360718B2 (ja) 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
KR101736688B1 (ko) 2016-09-29 2017-05-29 엘지전자 주식회사 네트워크 시스템 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813762B (zh) * 2018-09-05 2023-09-01 日商東京威力科創股份有限公司 用於三維邏輯及記憶體的配電網

Also Published As

Publication number Publication date
CN107817634B (zh) 2020-11-24
CN110224023B (zh) 2022-08-02
JP2018045219A (ja) 2018-03-22
CN107817634A (zh) 2018-03-20
JP6472781B2 (ja) 2019-02-20
KR102073636B1 (ko) 2020-02-05
DE102016124683B4 (de) 2021-01-21
DE102016015917B3 (de) 2021-01-21
KR20180029721A (ko) 2018-03-21
US10134777B2 (en) 2018-11-20
DE102016124683A1 (de) 2018-03-15
TWI658310B (zh) 2019-05-01
CN110224023A (zh) 2019-09-10
US20180076233A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
TWI658310B (zh) 薄膜電晶體基板與包含該薄膜電晶體基板之顯示裝置
JP5138529B2 (ja) タッチパネル
KR101347846B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법
US8643796B2 (en) Liquid crystal display device
JP5133204B2 (ja) タッチパネル
JP5408681B2 (ja) 表示装置
US11841590B2 (en) Display device
US9274363B2 (en) Liquid crystal display device
US9880431B2 (en) Display device
KR102246102B1 (ko) 표시 장치
US10741516B2 (en) Drive integrated circuit and display device including the same
KR102282614B1 (ko) 표시 장치
JP4986307B2 (ja) 液晶表示装置
JP2021139937A (ja) 表示装置
KR102400333B1 (ko) 어레이 기판과 이를 포함한 액정표시장치
US11822396B2 (en) Display device
US10859878B2 (en) Display device
KR20180013413A (ko) 액정 표시 장치 및 그의 제조 방법