JP2018045219A - 薄膜トランジスタ基板及びそれを含む表示装置 - Google Patents

薄膜トランジスタ基板及びそれを含む表示装置 Download PDF

Info

Publication number
JP2018045219A
JP2018045219A JP2016246447A JP2016246447A JP2018045219A JP 2018045219 A JP2018045219 A JP 2018045219A JP 2016246447 A JP2016246447 A JP 2016246447A JP 2016246447 A JP2016246447 A JP 2016246447A JP 2018045219 A JP2018045219 A JP 2018045219A
Authority
JP
Japan
Prior art keywords
electrode
pattern
thin film
film transistor
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016246447A
Other languages
English (en)
Other versions
JP6472781B2 (ja
Inventor
ジェヒョン・パク
Jehyung Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2018045219A publication Critical patent/JP2018045219A/ja
Application granted granted Critical
Publication of JP6472781B2 publication Critical patent/JP6472781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information

Abstract

【課題】静電気による回路部の損傷を防止できる薄膜トランジスタ基板及びそれを含む表示装置を提供する。
【解決手段】薄膜トランジスタ基板は、画像を表示する表示領域ＡＡ及び表示領域の周辺に設けられた非表示領域を有する基板、及び非表示領域に配置され、第１電極２１０、第１電極上の絶縁膜及び絶縁膜上の第２電極２３０を有する回路部１２０を含み、第１電極の一側端は第２電極の一側端よりも延長される。第１電極の一側端は表示領域側に延長される。
【選択図】図２

Description

本発明は、薄膜トランジスタ基板及びそれを含む表示装置に関する。
情報化社会で視覚情報を映像または画像で表示するための表示装置（Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）の分野において関連技術が多く開発されている。表示装置は、画像を表示する画素が設けられた表示領域及び表示領域の外郭に配置されて画像を表示しない非表示領域を有する表示パネルと、画素にゲート信号を供給するゲート駆動部と、画素にデータ電圧を供給するデータ駆動部と、ゲート駆動部及びデータ駆動部を制御する信号を供給するタイミングコントローラ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）とを含む。
このうちゲート駆動部は、非表示領域上の一側または両側に配置されてもよい。この場合、ゲート駆動部は、別途の集積回路の形態で構成されて軟性フィルムを介して画素に接続されるものではなく、画素の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）と共に表示パネルの非表示領域に直接形成されて画素に接続され、これを、ＧＩＰ（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）回路と定義する。
ＧＩＰ回路は、下部基板上にゲートパターン、ゲート絶縁部、及びソース／ドレインパターンを有する複数のトランジスタを含むシフトレジスタ回路で構成される。このようなＧＩＰ回路は、ゲート接続パターンを介して、表示領域に設けられたゲートラインと接続される。ゲート接続パターンは、ＧＩＰ回路に隣接するゲートラインの端部に相対的に広い面積を有するように形成され、ブリッジパターンを介してＧＩＰ回路のトランジスタに接続される。これによって、ＧＩＰ回路に生成されるゲート信号は、ブリッジパターン及びゲート接続パターンを経由してゲートラインに供給される。このようなゲートパターン及びゲート接続パターンはゲート絶縁膜によって覆われる。
一方、薄膜トランジスタ基板の製造工程のうち、ロボットアーム（Ｒｏｂｏｔ Ａｒｍ）を用いた基板ローディング（Ｌｏａｄｉｎｇ）工程または基板アンローディング（Ｕｎｌｏａｄｉｎｇ）工程で、ロボットアームが基板を吸着または脱着するときに静電気が発生するようになり、このような静電気は、ゲートラインに沿って相対的に広い面積を有するゲート接続パターンに移動し、ゲート接続パターンの端部からＧＩＰ回路側に放出されることによって、ゲート接続パターンと近接したＧＩＰ回路のゲートパターンを覆うゲート絶縁膜の一部が破壊されて失われる。ゲート絶縁膜の損失領域を介してゲート接続パターンが露出するようになり、このようなゲート接続パターンの露出領域は、ゲート絶縁膜上に形成されるソース／ドレインパターンと電気的に接続されることによってゲートショート（ｓｈｏｒｔ）不良を誘発させる。
本発明は、静電気による回路部の損傷を防止することができる薄膜トランジスタ基板及びそれを含む表示装置を提供しようとする。
本発明に係る薄膜トランジスタ基板は、画像を表示する表示領域及び表示領域の周辺に設けられた非表示領域を有する基板、及び非表示領域に配置され、第１電極、第１電極上の絶縁膜及び絶縁膜上の第２電極を有する回路部を含み、第１電極の一側端は第２電極の一側端よりも延長されてもよい。
本発明に係る薄膜トランジスタ基板において、回路部はトランジスタを含み、第１電極はトランジスタのゲート電極であり、第２電極はトランジスタのドレイン電極であってもよい。
本発明に係る薄膜トランジスタ基板は、第１電極とゲート接続パターンとの間に配置されたバリアパターンをさらに含むことができる。
本発明に係る表示装置は、薄膜トランジスタ基板及び薄膜トランジスタ基板上に配置された対向基板を有する表示パネルと、薄膜トランジスタ基板に電気的に接続されたパネル駆動部とを有し、薄膜トランジスタ基板は、画像を表示する表示領域及び表示領域の周辺に設けられた非表示領域を有する基板と、非表示領域に配置され、第１電極、第１電極上の絶縁膜及び絶縁膜上の第２電極を有する回路部とを含み、第１電極の一側端は第２電極の一側端よりも延長されてもよい。
本発明は、非表示領域上に絶縁膜を介在して設けられる第１電極と第２電極が、静電気によって失われた絶縁膜を介して互いに短絡することを防止することができ、これにより、静電気による回路部の損傷を防止することができる。
本発明の一例に係る表示装置のブロック図である。 本発明の第１例に係る薄膜トランジスタ基板の回路部及び表示領域の一部分を示す平面図である。 図２のＩ−Ｉ’線に沿う断面図である。 図２のゲート接続パターンの静電気の流入により絶縁膜が失われた場合を示す断面図である。 本発明の第２例に係る薄膜トランジスタ基板の回路部及び表示領域の一部分を示す平面図である。 本発明の第３例に係る薄膜トランジスタ基板の回路部及び表示領域の一部分を示す平面図である。 図６のＩＩ−ＩＩ’線に沿う断面図である。 図７のゲート接続パターンの静電気の流入により絶縁膜が失われた場合を示す断面図である。 本発明の第４例に係る薄膜トランジスタ基板の回路部及び表示領域の一部分を示す平面図である。 本発明の薄膜トランジスタ基板のゲート接続パターンと接続される回路部を概略的に示す回路図である。 図１０に示されたゲート接続パターンと接続されるトランジスタを示す平面図である。
本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている一例を参照すると明らかになる。しかし、本発明は、以下に開示される一例に限定されるものではなく、互いに異なる様々な形態で実現され、単に本発明の一例は、本発明の開示が完全になるようにし、本発明の属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇によって定義されるだけである。
本発明の一例を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであるため、本発明が図示の事項に限定されるものではない。明細書全体にわたって同一の参照符号は同一の構成要素を指す。また、本発明を説明するにおいて、関連する公知技術に対する具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。
本明細書で言及する「含む」、「有する」、「からなる」などが使用される場合、「〜のみ」が使用されない限り、他の部分が追加されてもよい。構成要素を単数で表現した場合に、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈するにおいて、別途の明示的な記載がなくても、誤差範囲を含むものと解釈する。
位置関係に対する説明の場合、例えば、「〜上に」、「〜上部に」、「〜下部に」、「〜側に」などで二つの部分の位置関係が説明される場合、「すぐ」又は「直接」が使用されない限り、二つの部分の間に１つ以上の他の部分が位置することもできる。
時間関係に対する説明の場合、例えば、「〜後に」、「〜に次いで」、「〜次に」、「〜前に」などで時間的前後関係が説明される場合、「すぐ」又は「直接」が使用されない限り、連続的ではない場合も含むことができる。
第１、第２などが様々な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語によって制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素であってもよい。
「第１水平軸方向」、「第２水平軸方向」及び「垂直軸方向」は、相互間の関係が垂直をなす幾何学的な関係のみで解釈されてはならず、本発明の構成が機能的に作用できる範囲内でさらに広い方向性を有することを意味し得る。
「少なくとも１つ」の用語は、１つ以上の関連項目から提示可能な全ての組み合わせを含むものと理解しなければならない。例えば、「第１項目、第２項目、及び第３項目のうち少なくとも１つ」の意味は、第１項目、第２項目、または第３項目のそれぞれだけでなく、第１項目、第２項目、及び第３項目のうち２つ以上から提示できる全ての項目の組み合わせを意味し得る。
本発明の様々な例のそれぞれの特徴が、部分的又は全体的に互いに結合又は組み合わせ可能であり、技術的に様々な連動及び駆動が可能であり、各例が互いに独立して実施されてもよく、関連関係で共に実施されてもよい。
以下、添付の図面を参照して、本発明の好ましい例を詳細に説明する。
図１は、本発明の一例に係る表示装置のブロック図である。図１において、説明の便宜上、第１水平軸方向Ｘはゲートラインと平行な方向であり、第２水平軸方向Ｙは、データラインと平行な方向であり、垂直軸方向Ｚは、表示装置の厚さ（又は高さ）方向であることを中心に説明した。本発明の一例に係る表示装置は、表示パネル１１０、回路部１２０、及びパネル駆動部を含む。
本発明の一例に係る表示装置は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、電気泳動表示装置（Ｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ ｄｉｓｐｌａｙ）、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などの様々な方式で具現されてもよい。以下では、本発明の一例に係る表示装置が液晶表示装置である場合を中心に説明する。
本発明の一例に係る表示装置が液晶表示装置である場合、表示パネル１１０は、薄膜トランジスタ基板１１１、対向基板１１２、及び薄膜トランジスタ基板１１１と対向基板１１２との間に介在した液晶層を含む。
薄膜トランジスタ基板１１１は、互いに交差して配置された複数のゲートラインと複数のデータラインを含む。
複数のゲートラインは、薄膜トランジスタ基板１１１の第１水平軸方向Ｘに沿って長く延び、第１水平軸方向Ｘと水平に交差する第２水平軸方向Ｙに沿って一定の間隔で離隔する。
複数のデータラインは、複数のゲートラインと交差し、第２水平軸方向Ｙに沿って長く延び、第１水平軸方向Ｘに沿って一定の間隔で離隔する。
画素は、データラインとゲートラインとの交差部にそれぞれ配置される。画素のそれぞれはデータライン及びゲートラインに接続される。画素のそれぞれは、薄膜トランジスタ、画素電極、共通電極、液晶層及びストレージキャパシタを含む。薄膜トランジスタは、ゲートラインのゲート信号によってターンオンされる。ターンオンされた薄膜トランジスタは、データラインのデータ電圧を画素電極に供給する。共通電極は、共通ラインに接続されて共通ラインから共通電圧が供給される。
画素のそれぞれは、画素電極に供給されたデータ電圧と、共通電極に供給された共通電圧との電位差により発生した電界によって液晶層の液晶を駆動する。電界の有無及び電界の強度に応じて液晶の配列が変化することで、バックライトユニットから入射する光の透過量を調整することができる。その結果、画素は、データ電圧による階調を有する画像を表示することができる。ストレージキャパシタは、画素電極と共通電極との間に配置される。ストレージキャパシタは、画素電極と共通電極との電位差を一定に維持する。
共通電極は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードまたはＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式では、対向基板１１２上に配置される。共通電極は、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードまたはＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式では、画素電極と共に薄膜トランジスタ基板１１１上に配置される。表示パネル１１０の液晶モードは、前述したＴＮモード、ＶＡモード、ＩＰＳモード、ＦＦＳモードだけでなく、いかなる液晶モードにも具現可能である。
薄膜トランジスタ基板１１１は表示領域ＡＡ及び非表示領域を含む。表示領域ＡＡには、ゲートラインとデータラインとが互いに交差して配置される。ゲートラインとデータラインとの交差領域は、それぞれ画素領域を定義する。
非表示領域は表示領域ＡＡの外郭に配置される。より具体的に、非表示領域は、薄膜トランジスタ基板１１１において表示領域ＡＡを除いた残りの領域を意味する。例えば、非表示領域は、薄膜トランジスタ基板１１１の上下左右の縁部分であってもよい。対向基板１１２は、ブラックマトリクス（ｂｌａｃｋ ｍａｔｒｉｘ）とカラーフィルター（ｃｏｌｏｒ ｆｉｌｔｅｒ）などを含む。カラーフィルターは、ブラックマトリクスによって遮られない開口部に配置されてもよい。表示パネル１１０がＣＯＴ（Ｃｏｌｏｒ ｆｉｌｔｅｒ Ｏｎ ＴＦＴ）構造を有する場合、ブラックマトリクス及びカラーフィルターは薄膜トランジスタ基板１１１に配置され得る。
薄膜トランジスタ基板１１１及び対向基板１１２のそれぞれには偏光板が付着され、液晶のプレチルト角（ｐｒｅ−ｔｉｌｔ ａｎｇｌｅ）を設定するための配向膜が設けられてもよい。薄膜トランジスタ基板１１１と対向基板１１２との間には、液晶層のセルギャップ（ｃｅｌｌ ｇａｐ）を維持するためのスペーサーが設けられてもよい。
一方、本発明の一例に係る表示装置が有機発光表示装置である場合、対向基板１１２は、薄膜トランジスタ基板１１１と対向して貼り合わされることによって、外部の酸素又は異物の浸透を防止する封止基板の役割を果たす。
回路部１２０は、パネル駆動部から入力されるゲート制御信号に応じてゲート信号を生成してゲートラインに供給する。本発明の一例に係る回路部１２０は、薄膜トランジスタ基板１１１の非表示領域にＧＩＰ（Ｇａｔｅ ｉｎ Ｐａｎｅｌ）回路として設けられる。
ＧＩＰ回路は、画素のトランジスタと共に薄膜トランジスタ基板１１１の非表示領域に内蔵される。例えば、ＧＩＰ回路からなる回路部１２０は、表示領域ＡＡの一側及び／又は他側の非表示領域に設けられてもよいが、これに限定されず、ゲートラインにゲート信号を供給できる任意の非表示領域に設けられてもよい。
パネル駆動部は、複数のソースドライブ集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、以下、「ＩＣ」と称する）１３０、複数の軟性回路フィルム１４０、回路ボード１５０、及びタイミングコントローラ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）１６０を含む。
複数のソースドライブＩＣ１３０のそれぞれは、軟性回路フィルム１４０に実装され、タイミングコントローラ１６０から供給されるデジタルビデオデータ及びデータ制御信号を受信し、データ制御信号に応じてデジタルビデオデータをアナログデータ電圧に変換してデータラインに供給する。ソースドライブＩＣ１３０が駆動チップとして作製される場合、ソースドライブＩＣ１３０のそれぞれは、ＣＯＦ（ｃｈｉｐ ｏｎ ｆｉｌｍ）又はＣＯＰ（ｃｈｉｐ ｏｎ ｐｌａｓｔｉｃ）方式で軟性回路フィルム１４０に実装されてもよい。
複数の軟性回路フィルム１４０のそれぞれは、薄膜トランジスタ基板１１１に設けられたパッド部に付着される。このとき、複数の軟性回路フィルム１４０のそれぞれは、異方性導電フィルム（ａｎｔｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｎｇ ｆｉｌｍ、ＡＣＦ）を用いてパッド上に付着される。このような複数の軟性回路フィルム１４０のそれぞれは、ソースドライブＩＣ１３０から供給されるデータ電圧を、パッド部を介してデータラインに供給する。また、複数の軟性回路フィルム１４０のうち少なくとも１つは、タイミングコントローラ１６０から供給されるゲート制御信号を回路部１２０に供給する。
回路ボード１５０は複数の軟性回路フィルム１４０と接続される。回路ボード１５０は、駆動チップとして具現された多数の回路を支持する。例えば、回路ボード１５０にはタイミングコントローラ１６０が実装されてもよい。回路ボード１５０は、印刷回路ボード（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）又は軟性印刷回路ボード（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）であってもよい。
タイミングコントローラ１６０は、回路ボード１５０に実装され、外部のシステムボードからデジタルビデオデータ及びタイミング同期信号（Ｔｉｍｉｎｇ Ｓｉｇｎａｌ）を受信する。ここで、タイミング同期信号は、１フレーム期間を定義する垂直同期信号（Ｖｅｒｔｉｃａｌ Ｓｙｎｃ Ｓｉｇｎａｌ）、１水平期間を定義する水平同期信号（Ｈｏｒｉｚｏｎｔａｌ Ｓｙｎｃ Ｓｉｇｎａｌ）、有効なデータであるか否かを示すデータイネーブル信号（Ｄａｔａ Ｅｎａｂｌｅ Ｓｉｇｎａｌ）、及び所定の周期を有するクロック信号であるドットクロック（Ｄｏｔ Ｃｌｏｃｋ）を含む。
タイミングコントローラ１６０は、タイミング同期信号に基づいて、ＧＩＰ回路１２０の動作タイミングを制御するためのゲート制御信号、及びソースドライブＩＣ１３０を制御するためのデータ制御信号を生成する。タイミングコントローラ１６０は、ゲート制御信号を回路部１２０に供給し、データ制御信号を複数のソースドライブＩＣ１３０に供給する。
図２は、本発明の第１例に係る薄膜トランジスタ基板の回路部及び表示領域の一部分を示した平面図であり、図３は、図２のＩ−Ｉ’線に沿う断面図であり、図４は、図３のゲート接続パターンで静電気が発生した場合を示した断面図である。以下では、図２乃至図４を参照して、本発明の一例に係る回路部１２０の改善点を中心に説明する。
本発明の第１例に係る回路部１２０は、第１電極２１０、絶縁膜２２０、第２電極２３０、及びブリッジパターン２３１を含む。
第１電極２１０は、薄膜トランジスタ基板１１１上の定義された回路部領域に配置される。より具体的に、第１電極２１０は、薄膜トランジスタ基板１１１において回路部１２０が配置される領域に配置される。回路部１２０が配置される領域は、非表示領域であって、表示領域ＡＡと所定の間隔だけ離隔した領域である。このような第１電極２１０は、表示領域ＡＡに設けられるゲート電極（ＧＥ）と共に回路部領域に設けられる。
ゲート接続パターン２１１は、第１電極２１０から第１長さＬ１だけ離隔して配置される。このようなゲート接続パターン２１１は、ゲートラインＧＬの一側端から相対的に広い面積を有するように分岐または突出する。このとき、ゲート接続パターン２１１は、ブリッジパターン２３１との電気的接続のために所定の面積を有するように、ゲートラインＧＬの一側端から突出する。例えば、ゲート接続パターン２１１の一側と他側との長さが互いに異なっていてもよく、一側長辺がゲートラインＧＬの一側端に連結されてもよい。また、ゲート接続パターン２１１は、四角形、台形、円形、楕円形などの様々な形状を有することができ、これに限定されるものではない。
ゲート接続パターン２１１とブリッジ接続パターン２３１との接続を介して回路部１２０とゲートラインＧＬとが接続されてもよい。すなわち、回路部１２０とゲートラインＧＬはジャンピング構造で接続され得る。
ゲート接続パターン２１１と第１電極２１０との間の第１長さＬ１（又は間隔）は、電気的に絶縁可能または工程上で確保可能な長さに設定されてもよい。また、前記第１長さＬ１が短すぎる場合には、後述するように、ゲート接続パターン２１１から放電（又は放出）される静電気が第１電極２１０に伝達される。静電気が第１電極２１０に伝達される場合、第１電極２１０の上部に形成された絶縁膜２２０が破壊されて失われる可能性が高くなる。したがって、前記第１長さＬ１は、ゲート接続パターン２１１から放電される静電気が第１電極２１０に伝達される現象を最小化または防止することができる長さに設定される。このような第１電極２１０は、金属や合金などの電気伝導性に優れた物質であれば、いかなる物質からなってもよい。
図２では、ゲート接続パターン２１１が台形状である場合を例示したが、これに限定されず、ゲート接続パターン２１１は、工程上で設計可能であればいかなる形状も可能である。ゲート接続パターン２１１は、第１電極２１０と同じ層に配置される。ゲート接続パターン２１１を形成する材料は、金属や合金などの電気伝導性に優れた物質であれば、いかなる物質も可能である。特に、ゲート接続パターン２１１は、第１電極２１０と同じ材料で形成されてもよい。これによって、本発明は、ゲート接続パターン２１１を第１電極２１０と同時に形成することができ、ゲート接続パターン２１１を形成するための別途の工程や追加のマスクを必要としないため、ゲート接続パターン２１１の製造コストを最小化することができる。
絶縁膜２２０は、第１電極２１０、ゲート接続パターン２１１、及びこれと同じ層上に形成されたゲートラインＧＬなどを覆うように、薄膜トランジスタ基板１１１上に設けられる。これによって、絶縁膜２２０は、ゲート絶縁膜であって、無機物質からなる単一層または複数の層で構成されてもよく、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）などからなることができる。
第２電極２３０は、第１電極２１０と重なる絶縁膜２２０上に配置される。このとき、第２電極２３０は、ゲート接続パターン２１１と第２長さＬ２だけ離隔して配置される。第１電極２１０と第２電極２３０との間には半導体層が介在する。これによって、互いに重なる第１電極２１０、第２電極２３０及びそれらの間に介在した半導体層はトランジスタを構成する。
一例に係る第１電極２１０の一側端２１０ａは第２電極２３０の一側端２３０ａよりもさらに延長される。より具体的に、第１電極２１０の一側端２１０ａは、表示領域ＡＡ側に延長され、第２電極２３０の一側端２３０ａよりも第３長さＬ３だけさらに延長される。これによって、第１電極２１０の一側端２１０ａは、第２電極２３０の一側端２３０ａと表示領域ＡＡとの間に位置するようになる。したがって、第１電極２１０の一側端２１０ａを覆う絶縁膜２２０の段差部ＳＣＰは、第２電極２３０の一側端２３０ａから略第３長さＬ３だけ離隔することによって、第２電極２３０の一側端２３０ａは、絶縁膜２２０の段差部ＳＣＰではなく、一定の厚さに維持される絶縁膜２２０の平面部と重なる。ここで、絶縁膜２２０の段差部ＳＣＰは、第１電極２１０の厚さにより、第１電極２１０の一側端２１０ａと基板１１０との段差部を覆う絶縁膜２２０の部分、または絶縁膜２２０のステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）領域として定義することができる。
参考に、図４に示したように、ゲート接続パターン２１１に静電気が流入して回路部１２０の第１電極２１０側に放電される場合、静電気が第１電極２１０に伝達されても、第２電極２３０と重なる絶縁膜２２０部分は、第１電極２１０と第２電極２３０との電気的絶縁のために設定された厚さを維持しているので、静電気によって破壊されない。その代わりに、ゲート接続パターン２１１に流入した静電気は、相対的に薄い厚さを有する絶縁膜２２０の段差部ＳＣＰに隣接する第１電極２１０の一側端２１０ａ側に放電されることによって、絶縁膜２２０の段差部ＳＣＰを破壊して損傷させる。このように、第２電極２３０から十分に離隔した絶縁膜２２０の段差部ＳＣＰが静電気によって失われて第１電極２１０の一部が露出しても、絶縁膜２２０上に形成される第２電極２３０が絶縁膜２２０の損失領域には形成されないので、絶縁膜２２０の形成工程の後に行われる第２電極２３０の形成時、第２電極２３０が絶縁膜２２０の損失領域を介して第１電極２１０と電気的に接続される不良が発生しない。
選択的に、本発明の第１例では、第１電極２１０が第２電極２３０よりも表示領域ＡＡ側に第３長さＬ３だけさらに延長される場合を説明したが、必ずしもこれに限定されるものではなく、本発明の第１例は、第２電極２３０の一側２３０ａを第３長さＬ３だけ除去するか、または表示領域ＡＡに向う方向の反対方向に移動又は縮小させてもよい。この場合にも、第１電極２１０の一側端２１０ａと第２電極２３０の一側端２３０ａとが互いに重ならないため、第１電極２１０と第２電極２３０との短絡が発生しない。
付加的に、第１電極２１０の一側端２１０ａと第２電極２３０の一側端２３０ａとの間の第３長さＬ３と関連して、第１電極２１０の一側端２１０ａで発生する絶縁膜２２０の損失部分は、静電気の強度に応じて変わり得るため、前記第３長さＬ３は、静電気の最大強度下で発生する絶縁膜２２０の損失部分の長さ（又は幅）よりも大きく設定される。
実験の結果、通常の静電気により損傷が発生する、第１電極２１０の上部に配置された絶縁膜２２０の長さは、１．５μｍ以上である。また、第１電極２１０と第２電極２３０との重畳配置（Ｏｖｅｒｌａｙ）の誤差範囲が１．５μｍである。したがって、第３長さＬ３は３μｍ以上にしなければならない。
第１電極２１０が必要以上に表示領域ＡＡ側に延長される場合、ベゼル（Ｂｅｚｅｌ）の幅が増加し、第１電極２１０の製造コストが増加する。反対に、第２電極２３０が必要以上に表示領域ＡＡの反対方向に縮小される場合、第２電極２３０の面積の減少によって、第２電極２３０を有するトランジスタの特性及び信頼性が低下することがある。したがって、第３長さＬ３は、約５μｍに設定されることが好ましい。
前述した第１電極２１０は、ゲートラインと共に回路部領域に形成されるので、トランジスタのゲート電極であり、第２電極２３０は、データラインと共に第１電極２１０と重なるように絶縁膜２２０上に形成されるので、トランジスタのソース／ドレイン電極であり得る。
ブリッジパターン２３１は、互いに異なる領域で互いに異なる層に設けられた第１電極２１０とゲート接続パターン２１１を、配線ジャンピング構造によって電気的に接続する役割を果たす。一例に係るブリッジパターン２３１は、第２電極２３０の一側端２３０ａからゲート接続パターン２１１上へ細長く延びるもので、第２電極２３０と共に絶縁膜２２０上に形成される。
ブリッジパターン２３１の延長端部２３１ａは、絶縁膜２２０に設けられてゲート接続パターン２１１の一部を露出させるコンタクトホールＣＨを介して、ゲート接続パターン２１１と電気的に接続される。このとき、ブリッジパターン２３１の一部分は、第２電極２３０の一側端２３０ａから表示領域ＡＡ側に延びることによって、第１電極２１０の延長部分の一部と重なるようになる。
このような、本発明の第１例に係る薄膜トランジスタ基板は、ゲート接続パターン２１１から静電気が流入して第１電極２１０の上部に配置された絶縁膜２２０の一部に損傷が発生しても、絶縁膜２２０の静電気による損傷部分で第１電極２１０の一側端２１０ａと第２電極２３０の一側端２３０ａとが互いに重ならないため、第１電極２１０と第２電極２３０との短絡を最小化することができる。
図５は、本発明の第２例に係る薄膜トランジスタ基板の回路部及び表示領域の一部分を示した平面図であって、これは、図２に示された本発明の第１例に係る薄膜トランジスタ基板に静電気誘導パターンをさらに構成したものである。以下の説明では、静電気誘導パターン及びこれと関連する構成に対してのみ説明し、その他の残りの構成に対する重複説明は省略する。
本発明に係る静電気誘導パターンは、ゲート接続パターン２１１及び第１電極２１０のうち少なくとも１つに設けられる。
一例に係る静電気誘導パターンは、第１電極２１０と隣接するゲート接続パターン２１１の一側から第１電極２１０側に向う第１突出チップ２１１ｔを含む。
一例に係る第１突出チップ２１１ｔは、ゲート接続パターン２１１の一側から第１電極２１０側に向かって尖って突出してもよい。例えば、一例に係る第１突出チップ２１１ｔは避雷針の構造を有することができる。このとき、第１突出チップ２１１ｔは、前記ブリッジパターン２３１から最大限離隔したゲート接続パターン２１１の上部一側から突出することによって、第１電極２１０、第２電極２３０及びブリッジパターン２３１が存在しない回路部領域に設けられる。このような第１突出チップ２１１ｔは、ゲート接続パターン２１１の一側に比べて相対的に第１電極２１０と近接することによって、ゲート接続パターン２１１に流入する静電気を第１電極２１０側に放電させる役割を果たすことになる。特に、第１突出チップ２１１ｔは、ブリッジパターン２３１から最大限離隔することによって、ブリッジパターン２３１と重なる第１電極２１０に静電気が流入することを根本的に遮断する。すなわち、ゲート接続パターン２１１に流入する静電気は、相対的に第１電極２１０に近いと共に尖っている第１突出チップ２１１ｔに集中して、ゲート接続パターン２１１の一側よりは第１突出チップ２１１ｔから第１電極２１０側へ放電され、これによって、本発明は、第１電極２１０とブリッジパターン２３１との重畳部分で発生する静電気による絶縁膜２２０の破壊及び損失を根本的に防止することができる。
他の例に係る静電気誘導パターンは、ゲート接続パターン２１１の一側と隣接する第１電極２１０の一側端２１０ａからゲート接続パターン２１１の一側に向かって突出した第２突出チップ２１０ｔを含む。
一例に係る第２突出チップ２１０ｔは、第１電極２１０の一側端２１０ａからゲート接続パターン２１１の一側に向かって尖って突出してもよい。例えば、一例に係る第２突出チップ２１０ｔは避雷針の構造を有することができる。このとき、第２突出チップ２１０ｔは、ゲート接続パターン２１１と対向する範囲内でブリッジパターン２３１から最大限離隔した第１電極２１０の上部一側から突出することによって、ゲート接続パターン２１１、第２電極２３０及びブリッジパターン２３１が存在しない回路部領域に設けられる。このような第２突出チップ２１０ｔは、第１電極２１０の一側に比べて相対的にゲート接続パターン２１１と近接することによって、ゲート接続パターン２１１から放電される静電気を吸収する役割を果たすことになる。特に、第２突出チップ２１０ｔは、ブリッジパターン２３１から最大限離隔することによって、ブリッジパターン２３１と重なる第１電極２１０に静電気が流入することを根本的に遮断する。すなわち、ゲート接続パターン２１１から放電される静電気は、第１電極２１０に比べて相対的に近いと共に尖っている第２突出チップ２１０ｔに隣接するゲート接続パターン２１１の一側から第２突出チップ２１０ｔ側に放電され、これによって、本発明は、第１電極２１０とブリッジパターン２３１との重畳部分で発生する静電気による絶縁膜２２０の破壊及び損失を根本的に防止することができる。
他の例に係る静電気誘導パターンは、前記第１突出チップ２１１ｔ及び第２突出チップ２１０ｔの両方を含んで構成されてもよい。すなわち、本発明に係る静電気誘導パターンは、ゲート接続パターン２１１の一側に設けられる第１突出チップ２１１ｔ及び第１電極２１０の一側に設けられる第２突出チップ２１０ｔのうち少なくとも１つを含むことができる。このとき、第１突出チップ２１１ｔから放出される静電気が第２突出チップ２１０ｔに集中することによる絶縁膜２２０の破壊及び損失範囲が最小化されるように、静電気を吸収する第２突出チップ２１０ｔの端部は、第１突出チップ２１１ｔと異なる直線形状または曲線形状を有してもよいが、これに限定されず、第１突出チップ２１１ｔから放出される静電気を吸収するための様々な形状を有することができる。
したがって、本発明の第２例に係る薄膜トランジスタ基板は、静電気誘導パターンによる避雷針構造をさらに含むことによって、第１電極２１０と第２電極２３０との短絡を防止したり、根本的に防止することができる。
図６は、本発明の第３例に係る薄膜トランジスタ基板の回路部及び表示領域の一部分を示した平面図であり、図７は、図６のＩＩ−ＩＩ’線に沿う断面図であり、図８は、図７のゲート接続パターンの静電気の流入により絶縁膜が失われた場合を示した断面図であって、これは、図２に示された本発明の第１例に係る薄膜トランジスタ基板にバリアパターンをさらに構成したものである。以下の説明では、バリアパターン及びこれと関連する構成に対してのみ説明し、その他の残りの構成に対する重複説明は省略する。
一例に係るバリアパターン２１２は、第１電極２１０とゲート接続パターン２１１との間に配置される。より具体的に、バリアパターン２１２は、第１水平軸方向Ｘを基準として、前記ブリッジパターン２３１と重なるように第１電極２１０とゲート接続パターン２１１との間に配置される。
一例に係るバリアパターン２１２は、第１電極２１０及びゲート接続パターン２１１のそれぞれと同じ層に配置される。すなわち、バリアパターン２１２は、第１電極２１０及びゲート接続パターン２１１のそれぞれと共に基板１１１上に設けられるもので、第１電極２１０及びゲート接続パターン２１１のそれぞれと同じ金属材質からなることができる。これによって、本発明は、第１電極２１０及びゲート接続パターン２１１を形成するマスクにバリアパターン２１２を追加することによって、バリアパターン２１２を設けるための別途のマスクが不要になる。
一例に係るバリアパターン２１２は、第１電極２１０及びゲート接続パターン２１１のそれぞれから予め設定された間隔だけ離隔することによって、第１電極２１０及びゲート接続パターン２１１から電気的に分離された島（ｉｓｌａｎｄ）状に設けることができる。例えば、バリアパターン２１２は、第１水平軸方向Ｘを基準として、第１電極２１０とゲート接続パターン２１１との中間領域に設けることができる。このとき、図６では、バリアパターン２１２が第２水平軸方向Ｙを基準として、ブリッジパターン２３１の幅よりも相対的に広い幅を有するものと示したが、これに限定されず、バリアパターン２１２は、ブリッジパターン２３１と同一または狭い幅を有してもよい。
一例に係るバリアパターン２１２は、電気的にフローティング（ｆｌｏａｔｉｎｇ）状態を有する。これによって、バリアパターン２１２は、第１電極２１０、ゲート接続パターン２１１及び第２電極２３０のいずれにも接続されずに電気的にフローティング状態に維持されることによって、信号を伝達する配線または電極の役割を行わない。
このようなバリアパターン２１２は、ゲート接続パターン２１１に流入する静電気による絶縁膜２２０の破壊及び損失によって、第１電極２１０と第２電極２３０との短絡を事前に防止する。より具体的に、ゲート接続パターン２１１に静電気が流入して第１電極２１０側に放電される場合、図８に示したように、第１電極２１０よりもゲート接続パターン２１１に隣接するバリアパターン２１２の端部に形成された絶縁膜２２０の一部が静電気により破壊されて失われ、これによって、第１電極２１０の一側端の絶縁膜２２０の損失を防止するようになる。絶縁膜２２０の形成工程の後に行われる第２電極２３０の形成時、絶縁膜２２０上に形成されるブリッジパターン２３１が絶縁膜２２０の損失領域を介してバリアパターン２１２と接触するようになる。これによって、本発明は、ブリッジパターン２３１を、第１電極２１０の代わりに島状に設けられたバリアパターン２１２と強制的に電気的に接続させることによって、ブリッジパターン２３１と第１電極２１０との短絡を根本的に防止することができる。また、本発明は、ブリッジパターン２３１と重なる領域を有するバリアパターン２１２が電気的にフローティング状態を有するので、ブリッジパターン２３１に印加される信号に影響を与えないと共に、ブリッジパターン２３１と第１電極２１０との短絡を根本的に防止することができる。
さらに、本発明の第３例に係る薄膜トランジスタ基板は識別子パターン２１３をさらに含む。
識別子パターン２１３は、回路部１２０または表示領域ＡＡ内に含まれた回路の特定の領域や部分を指称、指示、または説明するための識別子の役割を果たすもので、前記第１電極２１０とゲート接続パターン２１１との間の領域に島状に設けられる。一例に係る識別子パターン２１３は、回路の一連番号を示すもので、数字、文字、及び記号のうち少なくとも１つを含んでなることができる。
一例に係る識別子パターン２１３は、第１電極２１０、ゲート接続パターン２１１及びバリアパターン２１２と同じ層に配置されてもよい。すなわち、識別子パターン２１３は、第１電極２１０、ゲート接続パターン２１１及びバリアパターン２１２のそれぞれと共に基板１１１上に設けられるもので、第１電極２１０、ゲート接続パターン２１１及びバリアパターン２１２のそれぞれと同じ金属材質からなることができる。これによって、本発明は、第１電極２１０、ゲート接続パターン２１１及びバリアパターン２１２を形成するマスクに識別子パターン２１３を追加することによって、バリアパターン２１２を設けるための別途のマスクが不要になる。
一方、識別子パターン２１３は、回路の一連番号を示す役割以外に、必要に応じて、基板の一連番号を示す用途に使用されてもよい。
以上のような本発明の第３例に係る薄膜トランジスタ基板は、本発明の第１例に係る薄膜トランジスタ基板と同一の効果を有すると共に、ブリッジパターン２３１と重なる領域で静電気が回路部１２０の方向に伝達される場合、バリアパターン２１２を介して、第１電極２１０と第２電極２３０との短絡または第１電極２１０とブリッジパターン２３１との短絡を防止したり、根本的に防止することができる。
さらに、本発明の第３例に係る薄膜トランジスタ基板は、図５に示された静電気誘導パターンをさらに含んで構成されてもよく、この場合、第１電極２１０と第２電極２３０との短絡または第１電極２１０とブリッジパターン２３１との短絡をより容易に防止することができる。
図９は、本発明の第４例に係る薄膜トランジスタ基板の回路部及び表示領域の一部分を示した平面図であって、これは、図６に示された本発明の第３例に係る薄膜トランジスタ基板においてバリアパターンの構成を変更したものである。以下の説明では、バリアパターン及びこれと関連する構成に対してのみ説明し、その他の残りの構成に対する重複説明は省略する。
他の例に係るバリアパターン２１２は識別子パターン２１３からなることができる。そのために、本発明の第３例に係る薄膜トランジスタ基板において、識別子パターン２１３は、第１水平軸方向Ｘを基準として、前記ブリッジパターン２３１と重なるように第１電極２１０とゲート接続パターン２１１との間に配置される。すなわち、識別子パターン２１３は、第１電極２１０とゲート接続パターン２１１との間に配置され、ブリッジパターン２３１と重なるように第２水平軸方向Ｙにシフトされて配置される。これによって、識別子パターン２１３の一部はブリッジパターン２３１と重なって第１電極２１０とゲート接続パターン２１１との間に配置されることによって、前述したバリアパターン２１２の役割を果たすことになる。例えば、識別子パターン２１３が四桁の数を有する数からなる場合、１の位の数または１０００の位の数は、ブリッジパターン２３１と重なって第１電極２１０とゲート接続パターン２１１との間に配置されて、バリアパターン２１２の役割を果たす。
したがって、本発明の第３例に係る薄膜トランジスタ基板において、バリアパターン２１２は、位置移動した識別子パターン２１３の一部からなることによって、数字形状、文字形状、または記号形状を有することができる。
このような本発明の第４例に係る薄膜トランジスタ基板は、識別子パターン２１３の一部からなるバリアパターン２１２を介して、ブリッジパターン２３１と重なる領域で発生する第１電極２１０と第２電極２３０との短絡または第１電極２１０とブリッジパターン２３１との短絡を防止したり、根本的に防止することができる。
さらに、本発明の第４例に係る薄膜トランジスタ基板は、図５に示された静電気誘導パターンをさらに含んで構成されてもよく、この場合、第１電極２１０と第２電極２３０との短絡または第１電極２１０とブリッジパターン２３１との短絡をより容易に防止することができる。
図１０は、本発明の薄膜トランジスタ基板のゲート接続パターンと接続される回路部を概略的に示した回路図であり、図１１は、図１０に示されたゲート接続パターンと接続されるトランジスタを示した平面図である。
図１０及び図１１を参照すると、本発明の薄膜トランジスタ基板のゲート接続パターンと接続される回路部１２０は、ゲート接続パターン２１１に接続されるゲートラインＧＬにゲートハイ電圧またはゲートロー電圧（又は基底電圧）を供給するための複数のステージを有するシフトレジスタであってもよい。このとき、図１０は、複数のステージのいずれか１つのステージを概略的に示すものである。
一例に係る複数のステージのそれぞれは、ノード制御部ＮＣＰ、プルアップトランジスタＴｕ、プルダウントランジスタＴｄ、及びテールトランジスタＴｔａを含む。
ノード制御部ＮＣＰは、入力されるスタート信号Ｖｓｔに応答して第１ノードＱ及び第２ノードＱＢの電圧を制御する。より具体的に、ノード制御部ＮＣＰは、スタート信号Ｖｓｔ、順方向信号ＦＷＤ、逆方向信号ＢＷＤ、フレーム終了信号ＶＥＮＤ、第１駆動電圧ＶＤＤ１、及び第２駆動電圧ＶＤＤ２を受信する。ノード制御部ＮＣＰは、スタート信号Ｖｓｔに応答して順方向信号ＦＷＤを第１ノードＱに供給すると同時に、第１ノードＱの電圧に応じて基底電圧ＶＳＳを第２ノードＱＢに供給する。また、ノード制御部ＮＣＰは、第１駆動電圧ＶＤＤ１を第２ノードＱＢに供給すると同時に、第２ノードＱＢの電圧に応じて基底電圧ＶＳＳを第１ノードＱに供給する。さらに、第１ノードＱ及び第２ノードＱＢをリセットするために、ノード制御部ＮＣＰは、フレーム終了信号ＶＥＮＤに応じて逆方向信号ＢＷＤを第１ノードＱに供給すると同時に、第２駆動電圧ＶＤＤ２に応じて基底電圧ＶＳＳを第２ノードＱＢに供給する。
プルアップトランジスタＴｕは、第１ノードＱの電圧に応じてゲートハイ電圧レベルを有するクロック信号ＣＬＫを出力端子に出力する。ここで、クロック信号ＣＬＫは、出力端子及びブリッジパターン２３１を介してゲート接続パターン２１１に供給されることによって、ゲートラインＧＬに接続された画素の薄膜トランジスタをターンオンさせる。一例に係るプルアップトランジスタＴｕは、第１ノードＱに接続されたゲート電極、クロック信号ラインに接続されたソース電極、及び出力端子Ｖｏｕｔに接続されたドレイン電極を含むことができる。ここで、プルアップトランジスタＴｕのソース電極及びドレイン電極は、電流の方向に応じてその位置が変更され得る。
プルダウントランジスタＴｄは、第２ノードＱＢの電圧に応じてゲートオフ電圧レベルを有する基底電圧ＶＳＳを出力端子Ｖｏｕｔに出力する。ここで、基底電圧ＶＳＳは、出力端子及びブリッジパターン２３１を介してゲート接続パターン２１１に供給されることによって、ゲートラインＧＬに接続された画素の薄膜トランジスタをターンオフさせる。一例に係るプルダウントランジスタＴｄは、第２ノードＱに接続されたゲート電極、出力端子Ｖｏｕｔに接続されたソース電極、及び基底電圧ラインに接続されたドレイン電極を含むことができる。ここで、プルダウントランジスタＴｄのソース電極及びドレイン電極は、電流の方向に応じてその位置が変更され得る。
テールトランジスタＴｔａは、スイッチング信号Ｖｓｗｔに応答して出力端子Ｖｏｕｔに基底電圧ＶＳＳを供給する。ここで、基底電圧ＶＳＳは、出力端子及びブリッジパターン２３１を介してゲート接続パターン２１１に供給されることによって、ゲートラインＧＬが電気的にフローティングされることを防止する役割を果たす。一例に係るテールトランジスタＴｔａは、スイッチング信号Ｖｓｗｔを受信するゲート電極２１０ｇ、基底電圧ラインに接続されたソース電極２３０ｓ、及び出力端子Ｖｏｕｔに接続されたドレイン電極２３０ｄを含むことができる。ここで、テールトランジスタＴｔａのソース電極２３０ｓ及びドレイン電極２３０ｄは、電流の方向に応じてその位置が変更され得る。
テールトランジスタＴｔａのゲート電極２１０ｇは、図１乃至図９に示された第１電極２１０と対応し、テールトランジスタＴｔａのドレイン電極２３０ｄは、図１乃至図９に示された第２電極２３０と対応する。
さらに、本発明に係る表示装置がインセルタッチ構造のタッチ電極を有する表示領域ＡＡを含む場合、テールトランジスタＴｔａは、表示装置がディスプレイ区間の後にタッチ区間に進入するとき、ゲートラインＧＬがゲートロー電圧でフローティングされることを防止する役割を果たす。そのために、スイッチング信号Ｖｓｗｔは、表示装置のディスプレイ区間とタッチ区間との間の区間の間、テールトランジスタＴｔａをターンオンさせるためのゲートハイ電圧レベルを有する。ここで、インセルタッチ構造のタッチ電極を有する表示領域ＡＡは、米国登録特許公報ＵＳ９，０２４，９１３号又は米国公開特許公報ＵＳ２０１６／００１９８２７号に開示されたインセルタッチ構造のタッチ電極を含むことができ、これについての説明は省略する。
このようなテールトランジスタＴｔａは、ゲート接続パターン２１１に隣接するように配置され、これによって、テールトランジスタＴｔａのゲート電極２１０ｇ、すなわち、前述した第１電極２１０の一側端を覆う絶縁膜２２０がゲート接続パターン２１１から放電される静電気によって破壊される場合、テールトランジスタＴｔａのゲート電極２１０ｇは、絶縁膜２２０の損失領域を介して出力端子Ｖｏｕｔ、すなわち、前述した第２電極２３０と電気的に短絡されることによって、回路部１２０の誤動作を誘発させる。しかし、本発明に係るテールトランジスタＴｔａのゲート電極２１０ｇは、前述したように、ドレイン電極２３０ｄに比べてゲート接続パターン２１１側にさらに延長され、追加的に、静電気誘導パターンをさらに含むことによって、静電気によって絶縁膜２２０の一部が破壊されて失われても、出力端子Ｖｏｕｔと電気的に短絡（Ｓ）されず、これによって、本発明は、テールトランジスタＴｔａのゲート電極２１０ｇとドレイン電極（又は出力端子Ｖｏｕｔ）２１０ｄとの短絡（Ｓ）を防止することができ、これによって、静電気による回路部１２０の誤動作を防止することができる。
一方、図１０及び図１１では、前記テールトランジスタＴｔａのゲート電極２１０ｇとドレイン電極２１０ｄとの短絡（Ｓ）が発生する場合を説明したが、これに限定されず、前記テールトランジスタＴｔａを含んでいない回路部１２０では、プルアップトランジスタＴｕ及び／又はプルダウントランジスタＴｄがゲート接続パターン２１１に隣接するように配置されてもよい。この場合、プルアップトランジスタＴｕ及び／又はプルダウントランジスタＴｄのそれぞれのゲート電極２１０は、前述した第１電極２１０と同様に、ドレイン電極に比べてゲート接続パターン２１１側にさらに延長され、追加的に、静電気誘導パターンをさらに含むことができる。また、プルアップトランジスタＴｕ及び／又はプルダウントランジスタＴｄのそれぞれのゲート電極２１０とゲート接続パターン２１１との間に、島状に設けられた別途のバリアパターン２１２または識別子パターン２１３の一部をさらに含むことができる。
結果的に、図１乃至図９に示された第１電極２１０は、回路部１２０を構成し、ゲート接続パターン２１１と最も隣接するトランジスタのゲート電極であってもよい。
以上のような、本発明に係る薄膜トランジスタ基板及びそれを含む表示装置は、非表示領域に配置され、第１電極、第１電極上の絶縁膜及び絶縁膜上の第２電極を有する回路部を含み、第１電極の一側端が第２電極の一側端よりもさらに延長されることによって、静電気による絶縁膜の損失によって第１電極と第２電極との短絡を防止することができ、これによって、静電気による回路部、すなわち、ゲート駆動回路の損傷及び／又は誤動作を防止することができる。
以上、添付の図面を参照して本発明の実施例をより詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で様々に変形して実施可能である。したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。したがって、以上で記述した実施例は全ての面で例示的なものであり、限定的ではないものと理解しなければならない。本発明の保護範囲は、特許請求の範囲によって解釈されなければならず、それと同等な範囲内にある全ての技術思想は本発明の権利範囲に含まれるものと解釈されなければならない。
１１０ 表示パネル
１１１ 基板
１１２ 対向基板
１２０ 回路部
１３０ ソースドライブＩＣ
１４０ 軟性回路フィルム
１５０ 回路ボード
１６０ タイミングコントローラ
２１０ 第１電極
２１１ ゲート接続パターン
２１２ バリアパターン
２１３ 識別子パターン
２２０ 絶縁膜
２３０ 第２電極
２３１ ブリッジパターン

Claims (20)

  1. 画像を表示する表示領域及び前記表示領域の周辺に設けられた非表示領域を有する基板と、
    前記非表示領域に配置され、第１電極、前記第１電極上の絶縁膜及び前記絶縁膜上の第２電極を有する回路部とを含み、
    前記第１電極の一側端は前記第２電極の一側端よりも延長された、薄膜トランジスタ基板。
  2. 前記第１電極の一側端は前記表示領域側に延長された、請求項１に記載の薄膜トランジスタ基板。
  3. 前記回路部はトランジスタを含み、
    前記第１電極は前記トランジスタのゲート電極であり、
    前記第２電極は前記トランジスタのドレイン電極である、請求項１に記載の薄膜トランジスタ基板。
  4. 前記回路部は、前記第２電極の一側端から分岐したブリッジパターンをさらに含み、前記ブリッジパターンは前記表示領域の方向に分岐した、請求項１に記載の薄膜トランジスタ基板。
  5. 前記第１電極と離隔して配置されるゲート接続パターンをさらに含み、
    前記ゲート接続パターンは前記ブリッジパターンと電気的に接続された、請求項４に記載の薄膜トランジスタ基板。
  6. 前記第１電極と前記ゲート接続パターンとの間隔は、前記第２電極と前記ゲート接続パターンとの間隔よりも狭い、請求項５に記載の薄膜トランジスタ基板。
  7. 前記ゲート接続パターンは、前記第１電極と同じ層に配置された、請求項５に記載の薄膜トランジスタ基板。
  8. 前記ブリッジパターンは、前記第２電極の一側端よりも延長された前記第１電極の延長部分と一部が重なった、請求項４に記載の薄膜トランジスタ基板。
  9. 前記第１電極の一側端及び前記ゲート接続パターンの一側のうち少なくとも１つに設けられた静電気誘導パターンをさらに含む、請求項５に記載の薄膜トランジスタ基板。
  10. 前記静電気誘導パターンは、前記ブリッジパターンから離隔し、前記ゲート接続パターンの一側から前記第１電極側に突出した突出チップを含む、請求項９に記載の薄膜トランジスタ基板。
  11. 前記第１電極と前記ゲート接続パターンとの間に配置されたバリアパターンをさらに含む、請求項５に記載の薄膜トランジスタ基板。
  12. 前記バリアパターンは前記ブリッジパターンと重なった、請求項１１に記載の薄膜トランジスタ基板。
  13. 前記バリアパターンは、前記第１電極及び前記ゲート接続パターンと同じ層に分離配置された、請求項１１に記載の薄膜トランジスタ基板。
  14. 前記バリアパターンは金属材質からなる、請求項１１に記載の薄膜トランジスタ基板。
  15. 前記バリアパターンは電気的にフローティング（ｆｌｏａｔｉｎｇ）状態である、請求項１１に記載の薄膜トランジスタ基板。
  16. 前記バリアパターンは、数字形状、文字形状、または記号形状である、請求項１１に記載の薄膜トランジスタ基板。
  17. 前記バリアパターンは、前記回路部又は前記表示領域内に含まれた回路の特定の領域や部分を指称、指示、または説明するための識別子パターンを含み、
    前記識別子パターンは、数字、文字、及び記号のうち少なくとも１つからなる、請求項１１に記載の薄膜トランジスタ基板。
  18. 前記回路部はゲート駆動回路である、請求項１に記載の薄膜トランジスタ基板。
  19. 前記表示領域は、互いに交差するゲートライン及びデータラインを含み、
    前記ゲート接続パターンは前記ゲートラインと接続された、請求項５に記載の薄膜トランジスタ基板。
  20. 請求項１乃至１９のいずれか１項に記載の薄膜トランジスタ基板、及び前記薄膜トランジスタ基板上に配置された対向基板を有する、表示パネルと、
    前記薄膜トランジスタ基板に電気的に接続されたパネル駆動部とを含む、表示装置。
JP2016246447A 2016-09-13 2016-12-20 薄膜トランジスタ基板及びそれを含む表示装置 Active JP6472781B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0118180 2016-09-13
KR1020160118180A KR102073636B1 (ko) 2016-09-13 2016-09-13 박막 트랜지스터 기판 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
JP2018045219A true JP2018045219A (ja) 2018-03-22
JP6472781B2 JP6472781B2 (ja) 2019-02-20

Family

ID=61246845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016246447A Active JP6472781B2 (ja) 2016-09-13 2016-12-20 薄膜トランジスタ基板及びそれを含む表示装置

Country Status (6)

Country Link
US (1) US10134777B2 (ja)
JP (1) JP6472781B2 (ja)
KR (1) KR102073636B1 (ja)
CN (2) CN107817634B (ja)
DE (2) DE102016015917B3 (ja)
TW (1) TWI658310B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019244288A1 (ja) * 2018-06-20 2019-12-26 堺ディスプレイプロダクト株式会社 表示パネルおよび表示パネルの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102111045B1 (ko) * 2017-10-31 2020-05-14 엘지디스플레이 주식회사 표시장치
KR102480898B1 (ko) * 2018-01-05 2022-12-26 삼성디스플레이 주식회사 표시 장치
JP7406683B2 (ja) * 2018-09-05 2023-12-28 東京エレクトロン株式会社 ３ｄロジック及びメモリのための電力分配ネットワーク
KR20220006159A (ko) 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치
CN116413963A (zh) * 2021-12-30 2023-07-11 合肥鑫晟光电科技有限公司 显示基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080165110A1 (en) * 2007-01-05 2008-07-10 Samsung Electronics Co., Ltd. Gate driving circuit, liquid crystal display having the same, and manufacturing method for thin film transistor substrate
WO2010032386A1 (ja) * 2008-09-17 2010-03-25 シャープ株式会社 半導体装置
WO2011104945A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 表示装置
WO2014054483A1 (ja) * 2012-10-02 2014-04-10 シャープ株式会社 半導体装置及び表示装置
JP2015219358A (ja) * 2014-05-16 2015-12-07 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268522A (ja) * 1988-09-02 1990-03-08 Matsushita Electric Ind Co Ltd アクティブマトリックス基板
JP4497641B2 (ja) 2000-03-29 2010-07-07 シャープ株式会社 液晶表示装置及びその欠陥修復方法
JP4001712B2 (ja) 2000-03-29 2007-10-31 シャープ株式会社 液晶表示装置の欠陥修復方法
KR100443835B1 (ko) * 2002-04-17 2004-08-11 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
US6912082B1 (en) * 2004-03-11 2005-06-28 Palo Alto Research Center Incorporated Integrated driver electronics for MEMS device using high voltage thin film transistors
KR101275905B1 (ko) * 2006-03-07 2013-06-14 엘지디스플레이 주식회사 액정표시장치
CN102193259B (zh) * 2010-03-15 2015-07-22 上海天马微电子有限公司 液晶显示装置
US9024913B1 (en) 2014-04-28 2015-05-05 Lg Display Co., Ltd. Touch sensing device and driving method thereof
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
KR101736688B1 (ko) 2016-09-29 2017-05-29 엘지전자 주식회사 네트워크 시스템 및 그 제어방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080165110A1 (en) * 2007-01-05 2008-07-10 Samsung Electronics Co., Ltd. Gate driving circuit, liquid crystal display having the same, and manufacturing method for thin film transistor substrate
WO2010032386A1 (ja) * 2008-09-17 2010-03-25 シャープ株式会社 半導体装置
WO2011104945A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 表示装置
WO2014054483A1 (ja) * 2012-10-02 2014-04-10 シャープ株式会社 半導体装置及び表示装置
JP2015219358A (ja) * 2014-05-16 2015-12-07 株式会社ジャパンディスプレイ 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019244288A1 (ja) * 2018-06-20 2019-12-26 堺ディスプレイプロダクト株式会社 表示パネルおよび表示パネルの製造方法

Also Published As

Publication number Publication date
CN110224023B (zh) 2022-08-02
TWI658310B (zh) 2019-05-01
KR20180029721A (ko) 2018-03-21
CN110224023A (zh) 2019-09-10
KR102073636B1 (ko) 2020-02-05
DE102016015917B3 (de) 2021-01-21
DE102016124683B4 (de) 2021-01-21
CN107817634B (zh) 2020-11-24
DE102016124683A1 (de) 2018-03-15
JP6472781B2 (ja) 2019-02-20
TW201820006A (zh) 2018-06-01
US10134777B2 (en) 2018-11-20
US20180076233A1 (en) 2018-03-15
CN107817634A (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
JP6472781B2 (ja) 薄膜トランジスタ基板及びそれを含む表示装置
JP5505755B2 (ja) 表示基板及びそれを含む液晶表示装置
KR20160015479A (ko) 표시 패널 및 이를 포함하는 표시 장치
US10388674B2 (en) Apparatus and method for reducing the width of the frame in display device utilizing an inter-substrate connecting material
US20170212395A1 (en) Liquid crystal display device
KR20130032113A (ko) 액정 표시 장치
JP2010113498A (ja) 表示装置
KR20070072320A (ko) 액정표시장치
KR20170132954A (ko) 표시 장치, 그것의 제조 방법, 및 멀티 표시 장치
WO2014129272A1 (ja) 表示装置
EP3021166B1 (en) Display device and method for fabricating the same
KR20110062170A (ko) 액정표시장치
US9164339B2 (en) Display apparatus
KR102496175B1 (ko) 표시 장치 및 그 구동방법
KR102282614B1 (ko) 표시 장치
KR102585766B1 (ko) 표시장치
JP2022101501A (ja) 表示装置
KR102009890B1 (ko) 표시장치
JP2021139937A (ja) 表示装置
KR101941441B1 (ko) 평판 표시장치
KR101024646B1 (ko) 액정표시장치의 구동장치
KR20070077989A (ko) 박막 트랜지스터 기판 및 이를 포함한 액정 표시 패널
JP4913991B2 (ja) 実装構造体、電気光学装置、および電子機器
KR20180036138A (ko) 제어 인쇄회로기판 및 이를 포함하는 표시 장치
TWI830776B (zh) 顯示裝置及其製造方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180226

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180605

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180612

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190123

R150 Certificate of patent or registration of utility model

Ref document number: 6472781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250