KR20170068881A - 어레이 기판과 이를 포함한 액정표시장치 - Google Patents

어레이 기판과 이를 포함한 액정표시장치 Download PDF

Info

Publication number
KR20170068881A
KR20170068881A KR1020150175884A KR20150175884A KR20170068881A KR 20170068881 A KR20170068881 A KR 20170068881A KR 1020150175884 A KR1020150175884 A KR 1020150175884A KR 20150175884 A KR20150175884 A KR 20150175884A KR 20170068881 A KR20170068881 A KR 20170068881A
Authority
KR
South Korea
Prior art keywords
electrode
ground
pads
voltage
jumping
Prior art date
Application number
KR1020150175884A
Other languages
English (en)
Other versions
KR102400333B1 (ko
Inventor
이성재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150175884A priority Critical patent/KR102400333B1/ko
Publication of KR20170068881A publication Critical patent/KR20170068881A/ko
Application granted granted Critical
Publication of KR102400333B1 publication Critical patent/KR102400333B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G02F2001/133334—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electromagnetism (AREA)

Abstract

본 발명은 비용 상승 없이 공통전압 공급라인의 공통전압이 검사 라인에 인가된 정전기에 의해 왜곡되는 것을 방지할 수 있는 어레이 기판과 이를 포함한 액정표시장치에 관한 것이다. 구체적으로, 본 발명은 서로 이격되는 제1 및 제2 그라운드 전극들과 제1 및 제2 그라운드 전극들을 전기적으로 연결하는 점핑 전극들, 및 점핑 전극들 각각에 전기적으로 연결된 방전 회로를 포함한다. 그 결과, 본 발명은 외부로부터의 정전기가 검사 라인들에 인가되거나, 검사 라인들에 유기(遺棄)된 정전기가 제1 및 제2 그라운드 전극들로 인가되는 경우, 점핑 전극들에 연결된 방전 회로들을 통해 정전기를 방전시킬 수 있다. 따라서, 본 발명은 제1 및 제2 그라운드 전극들 사이에 배치된 공통전압 공급라인의 공통전압이 정전기에 의해 왜곡되는 것을 방지할 수 있다.

Description

어레이 기판과 이를 포함한 액정표시장치{ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY INCLUDING THE SAME}
본 발명의 실시예는 어레이 기판과 이를 포함한 액정표시장치에 관한 것이다.
액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기, 옥내외 광고 표시장치 등으로 광범위하게 이용되고 있다. 액정표시장치는 액정층에 인가되는 전계를 제어하여 백라이트 유닛으로부터 입사되는 빛을 변조함으로써 화상을 표시한다.
액정표시장치는 화소들이 마련된 어레이 기판, 컬러필터들과 블랙 매트릭스가 마련된 컬러필터 기판, 및 어레이 기판과 컬러필터 기판 사이에 개재된 액정층을 포함한다. 액정표시장치의 화소들 각각은 화소전극에 공급되는 데이터전압과 공통전극에 공급되는 공통전압 간의 전계에 의해 액정층의 액정을 구동함으로써 백라이트 유닛으로부터 입사되는 빛을 변조한다.
액정표시장치의 제조방법은 다음과 같다. 어레이 모기판에 복수의 어레이 기판들이 형성되고 컬러필터 모기판에 복수의 컬러필터 기판들이 형성된다. 그리고 나서, 어레이 모기판과 컬러필터 모기판은 서로 합착되고, 어레이 모기판과 컬러필터 모기판 사이에 액정이 주입된다. 그리고 나서, 합착된 어레이 모기판과 컬러필터 모기판을 스크라이빙(scribing) 공정을 통해 절단(cutting)함으로써, 복수의 액정표시장치들이 마련된다.
어레이 모기판의 어레이 기판들 각각에 마련된 박막 트랜지스터들 또는 화소들의 불량 검사를 위해, 어레이 기판들 각각의 일 측에는 검사 라인들이 형성될 수 있다. 화소들의 불량 검사는 검사 라인들에 구동 신호들과 데이터 전압들을 공급함으로써 수행될 수 있다.
한편, 액정표시장치는 외관의 심미감을 높이기 위해 탑 케이스(top case)를 삭제하여 베젤(bezel)을 최소화한 보더리스(borderless) 방식으로 제조되고 있다. 베젤은 액정표시장치의 테두리 영역으로 화상이 표시되지 않는 비표시영역을 가리킨다. 보더리스 방식에서는 액정표시장치의 상부를 둘러싸는 탑 케이스가 존재하지 않기 때문에, 액정표시장치의 어레이 기판들 각각의 검사 라인들에 정전기가 인가될 확률이 높다. 검사 라인들에 정전기가 인가되는 경우, 검사 라인들(151~155)에 유기(遺棄)된 정전기가 검사 라인들에 인접하게 배치되는 공통전압 공급라인에 인가될 수 있다. 이로 인해, 공통전압 공급라인의 공통전압이 정전기에 의해 왜곡되는 문제가 발생할 수 있다. 공통전압 공급라인의 공통전압이 정전기에 의해 왜곡되는 경우, 액정표시장치가 표시하는 화상에 얼룩이 보여질 수 있다.
이를 해결하기 위해, 검사 라인들이 형성된 어레이 기판의 일 측에 도전 테이프를 부착하는 방법이 제안되었다. 하지만, 도전 테이프 부착 방법은 도전 테이프로 인해 비용이 증가되는 문제가 있다.
본 발명의 실시예는 비용 상승 없이 공통전압 공급라인의 공통전압이 검사 라인에 인가된 정전기에 의해 왜곡되는 것을 방지할 수 있는 어레이 기판과 이를 포함한 액정표시장치를 제공한다.
본 발명의 실시예에 따른 어레이 기판은 그라운드 전압이 인가되는 제1 그라운드 전극, 제1 그라운드 전극과 이격되게 배치되는 제2 그라운드 전극, 제1 및 제2 그라운드 전극들을 전기적으로 연결하는 점핑 전극, 제1 구동전압이 공급되는 제1 구동전압 라인, 및 점핑 전극과 제1 구동전압 라인 사이에 전기적으로 연결되며, 점핑 전극의 전압을 제1 구동전압 라인으로 방전하는 방전 회로를 구비한다.
본 발명의 실시예에 따른 액정표시장치는 화소들이 배치된 어레이 기판과 어레이 기판 상에 배치된 상부 기판을 포함하는 표시패널을 구비한다. 어레이 기판은 그라운드 전압이 인가되는 제1 그라운드 전극, 제1 그라운드 전극과 이격되게 배치되는 제2 그라운드 전극, 제1 및 제2 그라운드 전극들을 전기적으로 연결하는 점핑 전극, 제1 구동전압이 공급되는 제1 구동전압 라인, 및 점핑 전극과 제1 구동전압 라인 사이에 전기적으로 연결되며, 점핑 전극의 전압을 제1 구동전압 라인으로 방전하는 방전 회로를 포함한다.
본 발명의 실시예는 서로 이격되는 제1 및 제2 그라운드 전극들과 제1 및 제2 그라운드 전극들을 전기적으로 연결하는 점핑 전극들, 및 점핑 전극들 각각에 전기적으로 연결된 방전 회로를 포함한다. 그 결과, 본 발명의 실시예는 외부로부터의 정전기가 검사 라인들에 인가되거나, 검사 라인들에 유기(遺棄)된 정전기가 제1 및 제2 그라운드 전극들로 인가되는 경우, 점핑 전극들에 연결된 방전 회로들을 통해 정전기를 방전시킬 수 있다. 따라서, 본 발명의 실시예는 제1 및 제2 그라운드 전극들 사이에 배치된 공통전압 공급라인의 공통전압이 정전기에 의해 왜곡되는 것을 방지할 수 있다.
또한, 본 발명의 실시예는 검사 라인들을 어레이 기판들 각각의 일측 가장자리에 마련하고, 패드들을 어레이 기판들 각각의 일측의 반대측 가장자리에 마련한다. 그 결과, 본 발명의 실시예는 어레이 기판들 각각의 검사 라인들을 검사 패드들과 검사 라인들에 인접한 어레이 기판의 패드들에 연결할 수 있다. 따라서, 본 발명의 실시예는 검사 패드들에 지그들을 탐침하고 소정의 신호들을 인가함으로써, 검사 라인들에 인접한 어레이 기판의 패드들 각각에 신호 또는 전압을 인가할 수 있다. 그러므로, 본 발명의 실시예는 모기판에 형성되는 어레이 기판들의 개수를 늘리기 위해, 복수의 어레이 기판들 각각이 그에 인접한 어레이 기판들에 맞닿도록 형성되는 경우에도, 어레이 기판의 박막 트랜지스터들과 화소들의 불량을 검사할 수 있다.
나아가, 제1 그라운드 전극의 저항이 높아지는 것을 방지하기 위해, 공통전압 공급라인과 표시영역 사이에 제2 그라운드 전극을 배치하고, 제1 그라운드 전극과 제2 그라운드 전극을 점핑 전극들을 통해 전기적으로 연결시킨다. 그 결과, 본 발명의 실시예는 공통전압 공급라인으로 인해 제1 그라운드 전극의 면적이 줄어든 것을 제2 그라운드 전극의 면적으로 보충할 수 있다. 따라서, 본 발명의 실시예는 제1 그라운드 전극의 저항이 높아지는 것을 방지할 수 있다.
도 1은 복수의 어레이 기판들을 포함하는 어레이 모기판을 보여주는 일 예시도면이다.
도 2는 도 1의 서로 인접한 어레이 기판들을 상세히 보여주는 일 예시도면이다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판을 상세히 보여주는 일 예시도면이다.
도 4는 도 3의 화소를 보여주는 회로도이다.
도 5는 도 4의 방전 회로의 회로도이다.
도 6은 도 3의 A 영역을 상세히 보여주는 평면도이다.
도 7은 도 6의 I-I'의 단면도이다.
도 8은 도 5의 Ⅱ-Ⅱ'의 단면도이다.
도 9는 본 발명의 실시예에 따른 액정표시장치를 보여주는 평면도이다.
도 10은 도 9의 Ⅲ-Ⅲ'의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 복수의 어레이 기판들을 포함하는 어레이 모기판을 보여주는 일 예시도면이다. 도 1을 참조하면, 액정표시장치의 제조비용을 절감하기 위해, 어레이 모기판(10)에 복수의 어레이 기판(100)들이 형성될 수 있다.
모기판(10)에 형성되는 어레이 기판(100)들의 개수가 많을수록 액정표시장치의 제조비용을 더 절감할 수 있다. 모기판(10)에 형성되는 어레이 기판(100)들의 개수를 늘리기 위해, 복수의 어레이 기판(100)들 각각은 도 1과 같이 제1 방향으로 그에 인접한 어레이 기판(100)들에 맞닿도록 형성될 수 있다. 즉, 어느 한 어레이 기판(100)의 상하측은 또 다른 어레이 기판(100)들에 맞닿을 수 있다. 구체적으로, 어느 한 어레이 기판(100)의 상측은 y축 방향으로 인접한 또 다른 어레이 기판(100)의 하측과 맞닿으며, 어레이 기판(100)의 하측은 y축 방향으로 인접한 또 다른 어레이 기판(100)의 상측과 맞닿을 수 있다.
또한, 어레이 기판(100)들 각각은 도 1과 같이 제2 방향으로 그에 인접한 어레이 기판(100)들과 소정의 간격(s)만큼 떨어지도록 형성될 수 있다. 제2 방향은 제1 방향과 교차하는 방향으로, x축 방향일 수 있다. 즉, 어느 한 어레이 기판(100)의 좌우측은 또 다른 어레이 기판(100)들과 소정의 간격(s)만큼 떨어지도록 형성될 수 있다. 이 경우, 소정의 간격(s)에는 어레이 기판(100)들 각각의 박막 트랜지스터들과 화소들의 불량을 검사하기 위한 검사 패드들이 마련될 수 있다.
한편, 모기판(10)에 형성되는 어레이 기판(100)들의 개수를 늘리기 위해, 복수의 어레이 기판(100)들 각각이 도 1과 같이 제1 방향으로 그에 인접한 어레이 기판(100)들에 맞닿도록 형성되는 경우, 검사 패드들과 어레이 기판(100)들 각각의 패드들을 연결하는 검사 라인들이 어레이 기판(100)에 형성된다. 이하에서는, 도 2를 결부하여 검사 라인들에 대하여 상세히 설명한다.
도 2는 도 1의 서로 인접한 어레이 기판들을 상세히 보여주는 일 예시도면이다. 도 2에서는 설명의 편의를 위해 y축 방향으로 인접한 3 개의 어레이 기판들(100a, 100b, 100c)만을 도시하였다. 구체적으로, 도 2에서는 제1 어레이 기판(100a)의 상측에 맞닿은 어레이 기판을 제2 어레이 기판(100b)으로 예시하였으며, 제1 어레이 기판(100a)의 하측에 맞닿은 어레이 기판을 제3 어레이 기판(100c)으로 예시하였다.
어레이 기판들(100a, 100b, 100c) 각각은 표시영역(DA), 제1 및 제2 게이트 구동부들(110, 120), 공통전압 공급라인(130), 검사 라인들(151~155)을 포함한다. 또한, 어레이 기판들(100a, 100b, 100c) 각각은 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들을 포함한다. 도 2에서는 설명의 편의를 위해 5 개의 검사 라인들(151~155)만을 예시하였으나, 검사 라인들의 개수는 이에 한정되지 않음에 주의하여야 한다.
검사 라인들(151~155)은 어레이 기판들(100a, 100b, 100c) 각각의 일측 가장자리에 마련될 수 있다.데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들은 어레이 기판들(100a, 100b, 100c) 각각의 일측의 반대측 가장자리에 마련될 수 있다. 예를 들어, 도 2와 같이 어레이 기판들(100a, 100b, 100c) 각각의 상측 가장자리에는 검사 라인들(151~155)이 마련되고, 하측 가장자리에는 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들이 마련될 수 있다. 데이터 패드(DP)들은 데이터 라인(DL)들에 접속되고, 공통 패드(CP)들은 공통전압 공급라인(130)에 접속될 수 있다. 게이트 패드(GP)들은 게이트 제어 신호라인(GCL)들에 접속되며, 그라운드 패드(GNDP)들은 그라운드 라인(GNDL)들에 접속될 수 있다. 게이트 제어신호라인(GCL)들은 게이트 패드(GP)들과 게이트 구동부들(110, 120)을 연결하며, 그라운드 라인(GNDL)들은 그라운드 패드(GNDP)들과 제1 그라운드 전극(160)을 연결한다.
어레이 기판들(100a, 100b, 100c) 각각의 검사 라인들(151~155)은 검사 패드(IP)들과 검사 라인들(151~155)에 인접한 어레이 기판의 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들을 연결한다. 검사 패드(IP)들은 도 1과 같이 어레이 기판들(100a, 100b, 100c) 각각과 제2 방향으로 인접한 어레이 기판 사이의 소정의 간격(s)에 마련될 수 있다. 예를 들어, 제1 어레이 기판(100a)의 검사 라인들(151~155)은 검사 패드(IP)들과 제2 어레이 기판(100b)의 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들을 연결한다. 즉, 제1 어레이 기판(100a)의 검사 라인들(151~155) 각각의 일단(一端)은 검사 패드(IP)에 접속되고, 타단(他端)은 제2 어레이 기판(100b)의 데이터 패드(DP), 공통 패드(CP), 게이트 패드(GP) 또는 그라운드 패드(GNDP)에 접속된다. 구체적으로, 제1 어레이 기판(100a)의 검사 라인들(151~155)은 검사 패드(IP)들로부터 제2 어레이 기판(100b)의 바깥쪽, 제2 어레이 기판(100b)의 게이트 패드(GP)들에 인접한 영역, 제1 어레이 기판(100a)의 일측 가장자리를 경유하여 제2 어레이 기판(100b)의 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들에 접속될 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 실시예는 검사 라인들(151~155)을 어레이 기판들(100a, 100b, 100c) 각각의 일측 가장자리에 마련하고, 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들을 어레이 기판들(100a, 100b, 100c) 각각의 일측의 반대측 가장자리에 마련한다. 그 결과, 본 발명의 실시예는 어레이 기판들(100a, 100b, 100c) 각각의 검사 라인들(151~155)을 검사 패드(IP)들과 검사 라인들(151~155)에 인접한 어레이 기판의 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들에 연결할 수 있다. 따라서, 본 발명의 실시예는 검사 패드(IP)들에 지그(jig)들을 탐침하고 소정의 신호들을 인가함으로써, 검사 라인들(151~155)에 인접한 어레이 기판의 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들 각각에 전압 또는 신호를 공급할 수 있다. 그러므로, 본 발명의 실시예는 모기판(10)에 형성되는 어레이 기판(100)들의 개수를 늘리기 위해, 복수의 어레이 기판(100)들 각각이 도 1과 같이 제1 방향으로 그에 인접한 어레이 기판(100)들에 맞닿도록 형성되는 경우에도, 어레이 기판의 박막 트랜지스터들과 화소들의 불량을 검사할 수 있다.
도 3은 도 2의 제1 어레이 기판을 상세히 보여주는 일 예시도면이다. 도 3을 참조하면, 제1 어레이 기판(100a)은 표시영역(DA), 제1 및 제2 게이트 구동부들(110, 120), 공통전압 공급라인(130), 방전 회로(140)들, 검사 라인들(151~155), 제1 그라운드 전극(160), 제2 그라운드 전극(170), 및 점핑 전극(180)들을 포함한다. 또한, 제1 어레이 기판(100a)은 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들을 포함한다. 또한, 제1 어레이 기판(100a)은 데이터라인(DL)들, 게이트라인(GL)들, 공통라인(CL)들, 게이트 제어 신호라인(GCL)들, 및 그라운드 라인(GNDL)들을 포함한다.
표시영역(DA)에는 데이터라인(DL)들, 게이트라인(GL)들, 공통라인(CL)들, 및 화소(P)들이 마련된다. 데이터라인(DL)들은 게이트라인(GL)들 및 공통라인(CL)들과 교차된다. 데이터라인(DL)들은 y축 방향으로 배치될 수 있고, 게이트라인(GL)들과 공통라인(CL)들은 x축 방향으로 배치될 수 있다. 화소(P)들 각각은 데이터라인(DL), 게이트라인(GL), 및 공통라인(CL)에 접속될 수 있다.
화소(P)는 도 4와 같이 트랜지스터(T), 화소전극(11), 공통전극(12), 액정셀(13), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 트랜지스터(T)는 게이트라인(GL)의 게이트신호에 의해 턴-온되어 데이터라인(DL)의 데이터전압을 화소전극(11)에 공급한다. 공통전극(12)은 공통라인(CL)으로부터 공통전압을 공급받는다. 이로 인해, 화소(P)는 화소전극(11)에 공급된 데이터전압과 공통전극(12)에 공급된 공통전압의 전위차에 의해 발생되는 전계에 의해 액정셀(13)의 액정을 구동하여 백라이트 유닛으로부터 입사되는 빛의 투과량을 조정할 수 있다. 그 결과, 화소(P)들은 화상을 표시할 수 있다. 또한, 스토리지 커패시터(Cst)는 화소전극(11)과 공통전극(12) 사이에 마련되어 화소전극(11)과 공통전극(12) 간의 전압차를 일정하게 유지한다.
공통전극(12)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식에서 상부기판상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식에서 화소 전극과 함께 하부기판상에 형성된다. 표시패널(110)의 액정 모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.
제1 및 제2 게이트 구동부들(110, 120), 공통전압 공급라인(130), 검사 라인들(151~155), 제1 그라운드 전극(160), 제2 그라운드 전극(170), 게이트 제어 신호라인(GCL)들, 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들은 표시영역(DA)의 주변에 마련된 비표시영역(NDA)에 배치된다. 비표시영역(NDA)은 제1 어레이 기판(100a)에서 표시영역(DA)을 제외한 영역으로, 화상이 표시되지 않는 영역이다.
제1 및 제2 게이트 구동부들(110, 120)은 게이트라인(GL)들에 접속된다. 제1 및 제2 게이트 구동부들(110, 120)은 게이트 패드(GP)들에 접속된 게이트 제어 신호라인(GCL)들로부터 게이트 제어신호들을 공급받는다. 제1 및 제2 게이트 구동부들(110, 120) 각각은 게이트 제어신호들에 따라 게이트신호들을 미리 정해진 순서대로 게이트라인(GL)들에 출력한다. 미리 정해진 순서는 순차적인 순서일 수 있다. 또한, 제1 및 제2 게이트 구동부들(110, 120)은 게이트신호들을 동시에 게이트라인(GL)들에 출력한다.
제1 게이트 구동부(110)는 표시영역(DA)의 일측 바깥쪽에 배치되고, 제2 게이트 구동부(120)는 표시영역(DA)의 일측의 반대측 바깥쪽에 배치될 수 있다. 예를 들어, 도 3과 같이 표시영역(DA)의 좌측 바깥쪽에는 제1 게이트 구동부(110)가 배치되고, 표시영역(DA)의 우측 바깥쪽에는 제2 게이트 구동부(120)가 배치될 수 있다. 또한, 도 3에서는 제1 어레이 기판(110a)이 두 개의 게이트 구동부들을 포함하는 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 제1 어레이 기판(110a)은 하나의 게이트 구동부만을 포함할 수 있다.
도 3에서는 제1 및 제2 게이트 구동부들(110, 120)이 다수의 트랜지스터들을 포함하는 GIP(gate driver in panel) 방식으로 제1 어레이 기판(100a)에 직접 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 제1 및 제2 게이트 구동부들(110, 120) 각각이 구동 칩으로 구현되는 경우, 연성필름상에 실장될 수 있다. 이 경우, 구동 칩이 실장된 연성필름을 TAB(tape automated bonding) 방식에 의해 제1 어레이 기판(100a)에 부착함으로써, 제1 및 제2 게이트 구동부들(110, 120)은 게이트라인(GL)들에 접속될 수 있다.
공통전압 공급라인(130)은 공통 패드(CP)들에 접속되어 공통전압을 공급받는다. 공통전압 공급라인(130)은 공통라인(CL)들에 접속된다. 이로 인해, 공통 패드(CP)들에 인가되는 공통전압은 공통전압 공급라인(130)을 통해 공통라인(CL)들에 공급될 수 있다.
공통전압 공급라인(130)은 표시영역(DA)과 제1 게이트 구동부(110) 사이, 표시영역(DA)과 제2 게이트 구동부(120) 사이, 및 표시영역(DA)과 제1 그라운드 전극(160) 사이에 배치될 수 있다. 즉, 공통전압 공급라인(130)은 표시영역(DA)의 세 측 바깥쪽, 예를 들어 상측 바깥쪽, 좌측 바깥쪽, 및 우측 바깥쪽을 둘러싸도록 배치될 수 있다.
방전 회로(140)들은 제1 그라운드 전극(160)과 제1 및 제2 게이트 구동부들(110, 120) 각각의 제1 구동전압 라인 사이에 배치될 수 있다. 방전 회로(140)들각각은 제1 그라운드 전극(160)과 제2 그라운드 전극(170)을 전기적으로 연결하는 점핑 전극(180)과 제1 구동전압 라인에 연결되어 제1 그라운드 전극(160) 또는 제2 그라운드 전극(170)에 인가된 정전기를 제1 구동전압 라인으로 방전한다. 방전 회로(140)에 대한 자세한 설명은 도 5 및 도 6을 결부하여 후술한다.
검사 라인들(151~155)은 제1 어레이 기판(100a)의 일측 가장자리에 배치된다. 예를 들어, 도 3과 같이 검사 라인들(151~155)들은 제1 어레이 기판(100a)의 상측 가장자리에 마련될 수 있다.
제1 어레이 기판(100a)이 스크라이빙 공정에 의해 절단(cutting)되는 경우, 검사 라인들(151~155)은 검사 패드(IP)들과 제1 어레이 기판(100a)에 인접한 제2 어레이 기판(100b)의 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들과 접속되지 않는다. 즉, 도 2와 같이 제1 어레이 기판(100a)의 검사 라인들(151~155)은 검사 패드(IP)들로부터의 전압 또는 신호들을 제1 어레이 기판(100a)에 인접한 제2 어레이 기판(100b)의 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들에 인가하기 위한 라인들이므로, 제1 어레이 기판(100a)이 스크라이빙 공정에 의해 절단(cutting)되는 경우, 검사 라인들(151~155)에는 어떠한 전압도 인가되지 않는다. 즉, 제1 어레이 기판(100a)이 스크라이빙 공정에 의해 절단(cutting)되는 경우, 검사 라인들(151~155)은 플로팅된다.
제1 그라운드 전극(160)은 그라운드 라인(GNDL)들을 통해 그라운드 패드(GNDP)들에 접속되어 그라운드 전압을 공급받는다. 그라운드 전압은 0V 이하의 전압일 수 있다. 제1 그라운드 전극(160)은 검사 라인들(151~155)과 공통전압 공급라인(130) 사이에 배치된다.
제2 그라운드 전극(170)은 제1 그라운드 전극(160)과 이격되며, 공통전압 공급라인(130)과 표시영역(DA) 사이에 배치된다. 제1 그라운드 전극(160)과 제2 그라운드 전극(170)은 점핑 전극(180)들을 통해 전기적으로 연결된다. 구체적으로, 제1 및 제2 그라운드 전극들(160, 170)과 공통전압 공급라인(130)은 모두 제1 금속 패턴으로 형성되므로, 제1 및 제2 그라운드 전극들(160, 170)을 전기적으로 연결하기 위해서는 제1 금속 패턴과 다른 층에 형성되는 점핑 전극(180)들이 필요하다.
구체적으로, 공통전압 공급라인(130)이 표시영역(DA)과 검사 라인들(151~155) 사이에 배치되므로, 표시영역(DA)과 검사 라인들(151~155) 사이에서 제1 그라운드 전극(160)의 두께는 얇아진다. 이로 인해, 제1 그라운드 전극(160)의 저항이 높아지는 문제가 있다. 본 발명의 실시예는 제1 그라운드 전극(160)의 저항이 높아지는 것을 방지하기 위해, 공통전압 공급라인(130)과 표시영역(DA) 사이에 제2 그라운드 전극(170)을 배치하고, 제1 그라운드 전극(160)과 제2 그라운드 전극(170)을 점핑 전극(180)들을 통해 전기적으로 연결시킨다. 그 결과, 본 발명의 실시예는 공통전압 공급라인(130)으로 인해 제1 그라운드 전극(160)의 면적이 줄어든 것을 제2 그라운드 전극(170)의 면적으로 보충할 수 있다. 따라서, 본 발명의 실시예는 제1 그라운드 전극(160)의 저항이 높아지는 것을 방지할 수 있다.
데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들은 제1 어레이 기판(100a)의 일측의 반대측 가장자리에 마련될 수 있다. 이때, 제1 어레이 기판(100a)의 일측에는 검사 라인들(151~155)이 마련된다. 예를 들어, 도 3과 같이 제1 어레이 기판(100a)의 상측 가장자리에 검사 라인들(151~155)이 마련되는 경우, 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들은 1 어레이 기판(100a)의 하측 가장자리에 마련될 수 있다. 데이터 패드(DP)들은 데이터 라인(DL)들에 접속되고, 공통 패드(CP)들은 공통전압 공급라인(130)에 접속되며, 게이트 패드(GP)들은 게이트 제어 신호라인(GCL)들에 접속되며, 그라운드 패드(GNDP)들은 그라운드 라인(GNDL)들에 접속될 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 실시예는 공통전압 공급라인(130)과 검사 라인들(151~155) 사이에 제1 그라운드 전극(160)을 배치하고, 표시영역(DA)과 공통전압 공급라인(130) 사이에 제2 그라운드 전극(170)을 배치하며, 점핑 전극(180)들을 이용하여 제1 및 제2 그라운드 전극들(160, 170)을 전기적으로 연결하고, 방전 회로(140)들 각각을 점핑 전극(180)들 각각에 전기적으로 연결한다. 그 결과, 본 발명의 실시예는 외부로부터의 정전기가 검사 라인들(151~155)에 인가되고, 검사 라인들(151~155)에 유기(遺棄)된 정전기가 제1 및 제2 그라운드 전극들(160, 170)로 인가되는 경우, 점핑 전극(180)들에 연결된 방전 회로(140)들을 통해 정전기를 방전시킬 수 있다. 따라서, 본 발명의 실시예는 제1 및 제2 그라운드 전극들(160, 170) 사이에 배치된 공통전압 공급라인(130)의 공통전압이 정전기에 의해 왜곡되는 것을 방지할 수 있다.
도 5는 도 4의 방전 회로의 회로도이다. 도 5를 참조하면, 본 발명의 실시예에 따른 방전 회로(140)는 방전 소자와 저항(R)을 포함한다.
방전 소자는 제1 구동전압 라인(DVL1)의 제1 구동전압과 점핑 전극(180)의 그라운드 전압 간의 전압 차가 문턱전압보다 큰 경우 점핑 전극(180)의 전압을 제1 구동전압 라인(DVL1)으로 방전한다. 이하에서는 설명의 편의를 위해, 방전 소자가 트랜지스터(TR)인 것을 중심으로 설명한다. 하지만, 방전 소자는 트랜지스터(TR)인 것에 한정되지 않으며, 다이오드(diode)일 수도 있다.
트랜지스터(TR)은 제1 구동전압 라인(DVL1)에 전기적으로 연결된 게이트 전극과 소스 전극, 및 점핑 전극(180)에 전기적으로 연결된 드레인 전극을 포함한다. 트랜지스터(TR)은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 저항(R)은 트랜지스터(TR)의 게이트 전극과 드레인 전극 사이에 배치된다.
정전기가 인가되지 않는 경우, 트랜지스터(TR)의 게이트 전극과 소스 전극이 제1 구동전압 라인(DVL1)에 접속되므로, 게이트-소스 간 전압 차(Vgs)는 트랜지스터(TR)의 문턱전압(Vth)보다 작다. (Vgs<Vth) 이로 인해, 트랜지스터(TR)는 턴-오프 상태이므로, 드레인 전극으로부터 소스 전극으로 전류가 흐르지 않는다.
하지만, 정전기(10kV)가 인가되는 경우, 트랜지스터(TR)의 드레인 전극이 점핑 전극(180)에 접속되므로, 드레인 전극의 전위가 크게 상승한다. 이 경우, 트랜지스터(TR)의 드레인-소스간 전압 차(Vds)는 게이트-소스 간 전압 차(Vgs)로부터 문턱전압(Vth)을 감산한 전압(Vgs-Vth)보다 크기 때문에(Vds>Vgs-Vth), 트랜지스터(TR)는 턴-온된다. 이로 인해, 점핑 전극(180)에 인가된 정전기(10kV)는 제1 구동전압 라인(DVL1)으로 방전될 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 실시예는 방전 회로(140)를 이용하여 제1 및 제2 그라운드 전극들(160, 170)에 정전기가 인가되는 경우, 제1 및 제2 그라운드 전극들(160, 170)을 전기적으로 연결하는 점핑 전극(180)들에 연결된 방전 회로(140)들을 통해 정전기를 방전시킬 수 있다. 따라서, 본 발명의 실시예는 제1 및 제2 그라운드 전극들(160, 170) 사이에 배치된 공통전압 공급라인(130)의 공통전압이 정전기에 의해 왜곡되는 것을 방지할 수 있다.
도 6은 도 3의 A 영역을 상세히 보여주는 평면도이다. 도 6에서는 설명의 편의를 위해 공통전압 공급회로(130), 방전 회로(140), 제1 그라운드 전극(160), 제2 그라운드 전극(170), 점핑 전극(180), 및 제1 구동전압 라인(DVL1)만을 도시하였다.
도 6을 참조하면, 방전 회로(140)는 트랜지스터(TR)와 저항(R)을 포함한다. 트랜지스터(TR)는 제1 콘택홀(CNT1)을 통해 제1 구동전압 라인(DVL1)에 접속된 게이트 전극(GE), 제1 구동전압 라인(DVL1)으로부터 연장된 소스 전극(SE), 및 제2 콘택홀(CNT2)을 통해 점핑 전극(180)에 접속된 드레인 전극(DE)을 포함한다. 저항(R)은 점핑 전극(180)으로부터 연장되며, 제3 콘택홀(CNT3)을 통해 트랜지스터(TR)의 게이트 전극(GE)에 접속된다. 저항(R)의 크기는 배선의 두께와 길이에 따라 설정될 수 있다.
점핑 전극(180)은 공통전압 공급라인(130)을 가로질러 제1 및 제2 그라운드 전극들(160, 170)을 전기적으로 연결시킨다. 점핑 전극(180)은 제4 콘택홀(CNT4)을 통해 제2 그라운드 전극(170)과 접속되며, 제5 콘택홀(CNT5)을 통해 제1 그라운드 전극(180)과 접속된다.
게이트 구동부들(110, 120)에는 게이트 로우 전압에 해당하는 제1 구동전압과 게이트 하이 전압에 해당하는 제2 구동전압이 공급되며, 제1 구동전압 라인(DVL1)은 게이트 구동부들(110, 120) 각각에 제1 구동전압을 공급하기 위한 라인이다. 게이트 로우 전압은 표시영역(DA)과 게이트 구동부들(110, 120)의 트랜지스터들을 턴-오프시킬 수 있는 전압으로 0V 이하의 전압일 수 있다. 게이트 하이 전압은 표시영역(DA)과 게이트 구동부들(110, 120)의 트랜지스터들을 턴-온시킬 수 있는 전압으로 10V 이상의 전압일 수 있다.
도 7은 도 6의 I-I'의 단면도이다. 도 8은 도 5의 Ⅱ-Ⅱ'의 단면도이다. 이하에서는, 도 6 내지 도 8을 결부하여 방전 회로(140)의 트랜지스터(TR)와 저항(R), 및 제1 및 제2 그라운드 전극들(160, 170)을 전기적으로 연결하는 점핑 전극(180)에 대하여 상세히 설명한다.
도 6 내지 도 8을 참조하면, 제1 어레이 기판(100a) 상에는 트랜지스터(TR)의 게이트 전극(GE), 공통전압 공급라인(130), 제1 그라운드 전극(160), 및 제2 그라운드 전극(170)이 제1 금속 패턴으로 형성될 수 있다. 제1 금속 패턴은 게이트 금속 패턴으로, 예를 들어 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al) 또는 구리(Cu)를 재료로 이용하여 단일층(single layer) 또는 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al) 또는 구리(Cu)의 재료 중 적어도 2개의 금속을 포함한 복층(multi layer) 구조로 형성될 수도 있다.
제1 금속 패턴 상에는 게이트 절연막(GI)이 형성된다. 게이트 절연막(GI)은 실리콘 질화물(SiNx)와 실리콘 산화물(SiOx)와 같은 무기막일 수 있다.
게이트 절연막(GI) 상에는 액티브층(ACT)이 형성된다. 게이트 절연막(GI) 상에는 트랜지스터(TR)의 소스 전극(SE)과 드레인 전극(DE), 및 제1 구동전압 라인(DVL1)이 제2 금속 패턴으로 형성될 수 있다. 제2 금속 패턴은 소스 드레인 금속 패턴으로 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al) 또는 구리(Cu)를 재료로 이용하여 단일층(single layer) 또는 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al) 또는 구리(Cu)의 재료 중 적어도 2개의 금속을 포함한 복층(multi layer) 구조로 형성될 수도 있다.
트랜지스터(TR)의 소스 전극(SE)과 드레인 전극(DE)은 액티브층(ACT)의 일부와 중첩되게 형성될 수 있다. 이로 인해, 트랜지스터(TR)의 소스 전극(SE)과 드레인 전극(DE) 각각은 액티브층(ACT) 상에서 액티브층(ACT)과 접속될 수 있다. 제1 구동전압 라인(DLV1)이 제2 금속 패턴으로 형성되는 반면에 트랜지스터(TR)의 게이트 전극(GE)은 제1 금속 패턴으로 형성되므로, 트랜지스터(TR)의 게이트 전극(GE)과 제1 구동전압 라인(DVL1)은 게이트 절연막(GI)을 관통하는 제1 콘택홀(CNT1)을 통해 서로 접속될 수 있다.
액티브층(ACT)과 제2 금속 패턴 상에는 보호막(PAS)이 형성된다. 보호막(PAS)은 포토 아크릴(PAC)과 같은 유기막일 수 있다.
보호막(PAS) 상에는 점핑 전극(180)이 제3 금속 패턴으로 형성될 수 있다. 제3 금속 패턴은 투명전극 패턴으로, 예를 들어 ITO(Induim Tin Oxide) 및 IZO(Induim Zinc Oxide)와 같은 TCO(Transparent Conducting Oxide)로 형성될 수 있다.
트랜지스터(TR)의 드레인 전극(DE)과 점핑 전극(180)은 보호막(PAS)을 관통하는 제2 콘택홀(CNT2)을 통해 서로 접속될 수 있다. 또한, 트랜지스터(TR)의 게이트 전극(GE)과 점핑 전극(180)으로부터 연장된 저항(R)은 게이트 절연막(GI)과 보호막(PAS)을 관통하는 제3 콘택홀(CNT3)을 통해 서로 접속될 수 있다. 또한, 제2 그라운드 전극(170)과 점핑 전극(180)은 게이트 절연막(GI)과 보호막(PAS)을 관통하는 제4 콘택홀(CNT4)을 통해 서로 접속될 수 있다. 나아가, 제1 그라운드 전극(160)과 점핑 전극(180)은 게이트 절연막(GI)과 보호막(PAS)을 관통하는 제5 콘택홀(CNT5)을 통해 서로 접속될 수 있다.
도 9는 본 발명의 실시예에 따른 액정표시장치를 보여주는 평면도이다. 도 9를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 표시패널(1000), 연성필름(1300), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(1400), 및 회로보드(1500)를 포함한다.
표시패널(1000)은 제1 기판(1100), 제2 기판(1200), 제1 기판(1100)과 제2 기판(1200) 사이에 개재된 액정층을 포함한다. 제1 기판(1100)은 화소들이 마련되는 어레이 기판일 수 있다. 제1 기판(1100)에 대하여는 도 3을 결부하여 이미 앞에서 상세히 설명하였으므로, 이에 대한 자세한 설명은 생략한다.
제2 기판(1200)은 컬러필터와 블랙 매트릭스가 마련되는 컬러필터 기판일 수 있다. 하지만, 표시패널(1000)이 COT(colorfilter on TFT array) 방식으로 형성되는 경우에 컬러필터는 어레이 기판에 형성될 수 있다.
제1 기판(1100)에 형성된 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들 상에는 연성필름(1400)에 부착되어야 한다. 따라서, 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들을 노출시키기 위해, 제2 기판(1200)의 크기는 제1 기판(1100)의 크기보다 작을 수 있다.
도 10과 같이 제1 기판(1100)에는 제1 편광판(1110)이 부착되고 제2 기판(1200)에는 제2 편광판(1210)이 부착될 수 있다. 또한, 제1 기판(1100)과 제2 기판(1200) 각각에는 액정층과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성될 수 있다.
소스 드라이브 IC(1400)가 구동 칩으로 구현되는 경우, 도 9와 같이 COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(1300)상에 실장된다. 연성필름(1300)에는 도 3의 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들에 접속되는 다수의 패드들이 마련될 수 있다. 또한, 연성필름(1300)에는 데이터 패드(DP)들과 소스 드라이브 IC(1400)를 연결하는 배선들, 회로보드(1500)의 배선들과 연결되는 배선들이 마련될 수 있다. 연성필름(1300)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들 상에 부착되며, 이로 인해 데이터 패드(DP)들, 공통 패드(CP)들, 게이트 패드(GP)들, 및 그라운드 패드(GNDP)들과 연성필름(1300)의 패드들은 연결될 수 있다.
소스 드라이브 IC(1400)는 데이터라인들(D1~Dm)에 데이터전압들을 공급한다. 구체적으로, 소스 드라이브 IC(1400)는 연성필름(1300)의 배선들과 패드들, 데이터 패드(DP)들을 통해 데이터라인들(DL)에 데이터전압들을 공급할 수 있다.
회로보드(1500)는 연성필름(1300)에 부착될 수 있다. 회로보드(1500)에는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(1500)에는 구동 칩들로 구현된 공통전압 공급회로와 타이밍 제어회로 등이 실장될 수 있다. 또한, 회로보드(1500)에는 외부로부터 입력되는 신호들이 공급되는 신호 케이블과 접속되는 커넥터가 마련될 수 있다. 회로보드(1500)에는 구동 칩들과 커넥터에 접속되는 다수의 배선들이 마련될 수 있으며, 회로보드(1500)의 배선들은 연성필름(1300)의 배선들에 연결될 수 있다.
액정표시장치는 백라이트 유닛을 더 포함한다. 백라이트 유닛은 표시패널(1000)에 빛을 조사하기 위해 표시패널(1000)의 아래에 배치될 수 있다. 백라이트 유닛은 직하형(direct type) 또는 에지형(edge type)으로 구현될 수 있다.
도 10은 도 9의 Ⅲ-Ⅲ'의 단면도이다. 도 10을 참조하면, 제1 기판(1100)은 어레이 기판이고, 제2 기판(1200)은 컬러필터 기판인 것을 중심으로 설명하였다. 도 10에서는 설명의 편의를 위해 백라이트 유닛은 도시하지 않았으며, 제1 기판(1100)의 표시영역(DA), 공통전압 공급라인(130), 제1 및 제2 그라운드 전극들(160, 170), 및 검사 라인들(1700)만을 도시하였다.
제2 기판(1200)의 상면에는 정전기 방지를 위한 투명 정전기보호층(1220)이 배치되고, 투명 정전기 보호층(1220)의 상면에는 제2 편광판(1210)이 배치될 수 있다. 이때, 액정표시장치가 외관의 심미감을 높이기 위해 보더리스(borderless)로 구현되는 경우, 탑 케이스(top case)가 삭제되고, 제2 편광판(1210)은 제2 기판(1200) 및 투명 정전기 보호층(1220)보다 길게 연장된 연장부(1211)를 포함하며, 제2 편광판(1210)의 연장부(1211)와 표시패널(1000)의 측면에 접착제(1600)가 도포된다.
보더리스로 구현된 액정표시장치는 정전기 방지를 위한 투명 정전기 보호층(1220)이 제2 편광판(1210)에 의해 덮히게 되어 외부로 노출되지 않으므로, 외부의 정전기가 제1 기판(1100)에 마련된 검사 라인들(1700)로 공급되기 쉽다. 하지만, 본 발명의 실시예는 검사 라인들(1700)과 공통전압 공급 라인(130) 사이에 제1 그라운드 전극(160)을 배치하고, 표시영역(DA)과 공통전압 공급 라인(130) 사이에 제2 그라운드 전극(170)을 배치하며, 도 3과 같이 점핑 전극(180)들을 이용하여 제1 및 제2 그라운드 전극들(160, 170)을 전기적으로 연결시키며, 방전 회로(140)들 각각을 점핑 전극(180)에 전기적으로 연결시킨다. 그 결과, 본 발명의 실시예는 외부로부터의 정전기가 검사 라인들(1700)에 인가되고, 검사 라인들(1700)에 유기된 정전기가 제1 및 제2 그라운드 라인들(160, 170)에 인가되는 경우, 방전 회로(140)들을 통해 방전될 수 있다. 따라서, 본 발명의 실시예는 공통전압 공급라인(130)의 공통전압이 정전기에 의해 왜곡되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 모기판 100: 어레이 기판
100a: 제1 어레이 기판 100b: 제2 어레이 기판
100c: 제3 어레이 기판 110: 제1 게이트 구동부
120: 제2 게이트 구동부 130: 공통전압 공급라인
140: 방전 회로 151~155, 1700: 검사 라인들
160: 제1 그라운드 전극 170: 제2 그라운드 전극
180: 점핑 던극 1000: 표시패널
1100: 제1 기판 1110: 제1 편광판
1200: 제2 기판 1210: 제2 편광판
1220: 투명 정전기 보호층 1300: 연성필름
1400: 소스 드라이브 IC 1500: 회로보드
1600: 접착제

Claims (14)

  1. 그라운드 전압이 인가되는 제1 그라운드 전극;
    상기 제1 그라운드 전극과 이격되게 배치되는 제2 그라운드 전극;
    상기 제1 및 제2 그라운드 전극들을 전기적으로 연결하는 점핑 전극; 및
    제1 구동전압이 공급되는 제1 구동전압 라인; 및
    상기 점핑 전극과 상기 제1 구동전압 라인 사이에 전기적으로 연결되며, 상기 점핑 전극의 전압을 상기 제1 구동전압 라인으로 방전하는 방전 회로를 구비하는 어레이 기판.
  2. 제 1 항에 있어서,
    상기 방전 회로는,
    상기 제1 구동전압과 상기 그라운드 전압 간의 전압 차가 문턱 전압보다 큰 경우 상기 점핑 전극의 전압을 상기 제1 구동전압 라인으로 방전하는 방전 소자를 포함하는 어레이 기판.
  3. 제 2 항에 있어서,
    상기 방전 소자는 게이트 전극과 소스 전극이 제1 구동전압이 공급되는 제1 구동전압 라인에 접속되고, 드레인 전극이 상기 점핑 전극에 접속되는 트랜지스터인 어레이 기판.
  4. 제 2 항에 있어서,
    상기 방전 회로는,
    상기 게이트 전극과 상기 점핑 전극 사이에 접속된 저항을 더 포함하는 어레이 기판.
  5. 제 3 항에 있어서,
    상기 제1 그라운드 전극과 상기 제2 그라운드 전극 사이에 배치되며, 공통전압이 인가되는 공통전압 공급 라인; 및
    상기 제1 그라운드 전극보다 바깥쪽에 배치되는 검사 라인들을 더 구비하며,
    상기 검사 라인들, 상기 공통전압 공급 라인, 상기 제1 그라운드 전극, 및 상기 제2 그라운드 전극은 상기 트랜지스터의 상기 게이트 전극과 동일한 층에 배치되는 어레이 기판.
  6. 제 3 항에 있어서,
    상기 제1 구동전압 라인은 상기 트랜지스터의 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 배치되는 어레이 기판.
  7. 제 3 항에 있어서,
    상기 점핑 전극은 상기 소스 전극 및 드레인 전극 상에 배치되는 투명 전극층에 배치되는 어레이 기판.
  8. 제 1 항에 있어서,
    상기 검사 라인들은 일측 가장자리에 배치되는 어레이 기판.
  9. 제 8 항에 있어서,
    서로 교차하는 데이터 라인들과 게이트 라인들;
    상기 데이터라인들에 연결되는 데이터 패드들;
    상기 공통전압 공급라인에 연결되는 공통 패드들; 및
    상기 제1 그라운드 전극에 연결되는 그라운드 패드들을 더 구비하고,
    상기 데이터 패드들, 상기 공통 패드들, 및 상기 그라운드 패드들은 상기 일측의 반대측 가장자리에 배치되는 어레이 기판.
  10. 제 1 항에 있어서,
    상기 검사 라인들은 어떠한 전압도 인가되지 않는 플로팅 라인들인 어레이 기판.
  11. 화소들이 배치된 어레이 기판과 상기 어레이 기판 상에 배치된 상부 기판을 포함하는 표시패널을 구비하고,
    상기 어레이 기판은,
    그라운드 전압이 인가되는 제1 그라운드 전극;
    상기 제1 그라운드 전극과 이격되게 배치되는 제2 그라운드 전극;
    상기 제1 및 제2 그라운드 전극들을 전기적으로 연결하는 점핑 전극; 및
    제1 구동전압이 공급되는 제1 구동전압 라인; 및
    상기 점핑 전극과 상기 제1 구동전압 라인 사이에 전기적으로 연결되며, 상기 제1 그라운드 전극의 전압을 상기 제1 구동전압 라인으로 방전하는 방전 회로를 포함하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 상부 기판의 상면에 배치된 편광판을 더 구비하며,
    상기 편광판은 상기 상부 기판의 일 측보다 길게 연장된 연장부를 포함하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 편광판의 연장부와 상기 표시패널의 측면에 도포되는 접착제를 더 구비하는 액정표시장치.
  14. 제 12 항에 있어서,
    상기 어레이 기판은 상기 상부 기판의 일 측에 대응되는 상기 어레이 기판의 일 측에 배치된 검사 라인들을 더 포함하는 액정표시장치.
KR1020150175884A 2015-12-10 2015-12-10 어레이 기판과 이를 포함한 액정표시장치 KR102400333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150175884A KR102400333B1 (ko) 2015-12-10 2015-12-10 어레이 기판과 이를 포함한 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150175884A KR102400333B1 (ko) 2015-12-10 2015-12-10 어레이 기판과 이를 포함한 액정표시장치

Publications (2)

Publication Number Publication Date
KR20170068881A true KR20170068881A (ko) 2017-06-20
KR102400333B1 KR102400333B1 (ko) 2022-05-19

Family

ID=59281193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150175884A KR102400333B1 (ko) 2015-12-10 2015-12-10 어레이 기판과 이를 포함한 액정표시장치

Country Status (1)

Country Link
KR (1) KR102400333B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023124279A1 (zh) * 2021-12-30 2023-07-06 京东方科技集团股份有限公司 显示基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140141165A (ko) * 2013-05-31 2014-12-10 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
JP2015076563A (ja) * 2013-10-11 2015-04-20 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
KR20150106304A (ko) * 2014-03-10 2015-09-21 엘지디스플레이 주식회사 정전기 방전 회로와 이를 포함하는 액정 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140141165A (ko) * 2013-05-31 2014-12-10 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
JP2015076563A (ja) * 2013-10-11 2015-04-20 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
KR20150106304A (ko) * 2014-03-10 2015-09-21 엘지디스플레이 주식회사 정전기 방전 회로와 이를 포함하는 액정 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023124279A1 (zh) * 2021-12-30 2023-07-06 京东方科技集团股份有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
KR102400333B1 (ko) 2022-05-19

Similar Documents

Publication Publication Date Title
KR101319347B1 (ko) 터치 패널 일체형 액정 표시 장치
US7911552B2 (en) Display substrate, liquid crystal display device including the same, and method of repairing the same
US8643796B2 (en) Liquid crystal display device
US10168591B2 (en) Liquid crystal display device
US10455693B2 (en) Display device comprising remaining portion of inspection line with cut edge
US10134777B2 (en) Thin film transistor substrate and display device including the same
US10216050B2 (en) Liquid crystal display device
US20200019031A1 (en) Display device and substrate of display device
KR20120066542A (ko) 터치방식 영상 표시장치 및 그 제조 방법
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
KR102296073B1 (ko) 액정 표시 장치
KR102166953B1 (ko) 어레이 기판과 이를 포함한 액정표시장치
KR102400333B1 (ko) 어레이 기판과 이를 포함한 액정표시장치
KR102468141B1 (ko) 표시 장치
US11415826B2 (en) Touch panel display device
KR102381908B1 (ko) 표시패널과 그 정전기 방전 방법
KR102282614B1 (ko) 표시 장치
KR102304367B1 (ko) 표시 장치
KR102245514B1 (ko) 표시 장치 및 그 제조 방법
KR102075355B1 (ko) 액정표시장치
KR20180036138A (ko) 제어 인쇄회로기판 및 이를 포함하는 표시 장치
KR20150078766A (ko) 디스플레이 패널
KR20180024284A (ko) 베젤이 감소한 표시장치
KR20050008337A (ko) Ｃｏｇ 방식 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant