CN101868757A - 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法 - Google Patents
有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法 Download PDFInfo
- Publication number
- CN101868757A CN101868757A CN200880117216A CN200880117216A CN101868757A CN 101868757 A CN101868757 A CN 101868757A CN 200880117216 A CN200880117216 A CN 200880117216A CN 200880117216 A CN200880117216 A CN 200880117216A CN 101868757 A CN101868757 A CN 101868757A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- insulating film
- film
- interlayer insulating
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 106
- 239000011159 matrix material Substances 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 70
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims abstract description 153
- 238000000034 method Methods 0.000 claims abstract description 107
- 239000002184 metal Substances 0.000 claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000011229 interlayer Substances 0.000 claims abstract description 67
- 238000005530 etching Methods 0.000 claims abstract description 46
- 238000009826 distribution Methods 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 44
- 238000000059 patterning Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 230000007261 regionalization Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000002161 passivation Methods 0.000 abstract 2
- 238000000206 photolithography Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000001259 photo etching Methods 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003292 diminished effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明的制造方法是利用光刻法来制造有源矩阵基板的方法。该方法包括如下工序:在非显示区域(周边区域)的形成端子部的区域中,在使源极金属膜(第2金属膜)成膜之前,除去层叠在栅极金属膜(第1金属膜)上的栅极绝缘膜GI(第1层间绝缘层)的至少一部分(工序(2));以及在源极配线(信号配线)上使钝化膜Pas(第2层间绝缘层)成膜之后进行蚀刻,使得在显示区域中,除了TFT的漏极电极(16a)的一部分以外,钝化膜Pas和半导体层(i层)成为相同的图案(工序(4))。
Description
技术领域
本发明涉及有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法。
背景技术
近几年,液晶显示装置与CRT(Cathode-Ray-Tube:阴极射线管)相比,功耗低、易于小型化,因此正快速地普及。在这种液晶显示装置中,广泛地使用响应速度快、容易多灰度级显示的有源矩阵型的液晶显示装置。
有源矩阵型的液晶显示装置具有以下构造:具备多个像素被排列成矩阵状的有源矩阵基板,和配置成与其对置的对置基板,而且在这两个基板之间夹持作为显示介质的液晶层。
作为制造构成有源矩阵型的液晶显示装置的有源矩阵基板的方法,例如如下所述,可以列举出使用6个光掩摸进行6次光刻工序(图案化工序)的方法。
(1)图案化栅极、辅助电容电极以及辅助电容配线等的工序;(2)形成半导体层图案的工序;(3)图案化作为第1层间绝缘层的栅极绝缘膜的工序;(4)形成像素电极的工序;(5)形成源极、漏极电极的工序;(6)图案化作为第2层间绝缘层的钝化膜的工序。
如此,在以往的制造方法中,光刻工序的次数多达6次,由此工序的次数增加了,因此会带来成本的增加和成品率的降低。
作为用于解决该问题的方法,在专利文献1中提案有能够将光刻工序减少到5次,由此提高成品率的液晶显示装置的制造方法。
专利文献1:日本公开专利公报“特开平9-120083号公报(公开日:1997年5月6日)”
发明内容
发明要解决的问题
然而,对于近几年的液晶显示装置,在显示面板的显示区域内要求更高开口率化。
但是,在利用上述专利文献1所记载的制造方法制造有源矩阵基板的情况下,在像素电极与形成在栅极金属膜上的辅助电容电极之间形成有栅极绝缘层和钝化膜这2层的层间绝缘膜。因此,各电极间的距离变大了,单位面积的电容效率降低了。因此,发生了当为了确保必要的电容而加大辅助电容电极部分的面积时,像素电极的开口率降低的问题。
这样,为了实现液晶显示装置的更高的高开口率化,专利文献1所记载的制造方法不合适。
另外,为了使液晶显示装置小型化,要求设置在显示区域周边的非显示区域(边框区域)的面积尽可能地小。但是,在非显示区域形成用于电连接源极配线和栅极配线的端子,利用这些配线作为备用配线(冗余配线)等,在这种情况下,在由上述专利文献1所记载的制造方法所得到的有源矩阵基板中,由于制造工序的制约,不能直接连接源极配线和栅极配线,其间必须连接有像素电极材料等导电材料。由此,产生边框区域的面积变大的问题。
本发明是鉴于上述问题而完成的,目的在于:在利用5次以下的光刻工序来制造有源矩阵基板的情况下,实现具备该有源矩阵基板的液晶显示装置的高开口率化和窄边框化。
为了解决上述问题,本发明的有源矩阵基板的制造方法是利用光刻工序进行图案形成来制造显示装置的有源矩阵基板的方法,其特征在于:上述有源矩阵基板具备由第1金属膜形成的多个扫描配线、由第2金属膜形成的与该扫描配线交叉配置的多个信号配线、设置在这些各配线的各交叉部附近的TFT、与该TFT连接的像素电极、由上述第1金属膜形成的用于在与上述像素电极之间形成辅助电容的辅助电容电极以及在设置在上述显示装置的显示区域周边的周边区域中所形成的端子部,该制造方法包括如下工序:在形成有上述端子部的区域中,在使上述第2金属膜成膜之前,除去层叠在上述第1金属膜上的第1层间绝缘层的至少一部分;以及在上述信号配线上使第2层间绝缘层成膜之后进行蚀刻,使得在上述显示区域中,除了上述TFT的漏极部的一部分以外,上述第2层间绝缘层和构成上述TFT的半导体层成为相同的图案。
根据上述方法,在使第2金属膜成膜的时刻,层叠在第1金属膜上的第1层间绝缘层的至少一部分被除去,第1金属膜露出表面。由此,能够使第1金属膜和第2金属膜直接接触来进行电连接。因此,根据本发明的制造方法,在以多次的光刻工序制造有源矩阵基板的情况下,与不得不在其间通过像素电极材料等导电材料的方法进行电连接的以往的结构相比,能够缩小第1金属膜和第2金属膜的接触尺寸。
另外,根据上述方法进行蚀刻,在上述显示区域中,除了上述TFT的漏极部的一部分以外,上述第2层间绝缘层和构成上述TFT的半导体层成为相同的图案。由此,由上述第1金属膜形成的辅助电容电极与像素电极之间仅存在第1层间绝缘层。由此,能够使辅助电容电极与像素电极的距离变窄,因此能够提高单位面积的电容效率。因此,能够与以往的结构相比缩小辅助电容电极的面积,能够抑制像素电极的开口率的降低。
本发明的有源矩阵基板的制造方法也可以包括如下工序:在绝缘基板上使上述第1金属膜成膜,进行上述扫描配线的图案化;在上述扫描配线上进行第1层间绝缘层和半导体层的成膜之后,对形成在上述周边区域的端子部区域进行已成膜的第1层间绝缘层和半导体层的蚀刻来进行该端子部的图案化;在上述半导体层上进行第2金属膜的成膜之后,进行该第2金属膜和上述半导体层的蚀刻,由此形成信号配线;在上述信号配线上使第2层间绝缘层成膜之后,将该第2层间绝缘层和上述半导体层图案化成规定形状;以及在上述第2层间绝缘层和上述半导体层的图案化之后,使透明导电材料成膜,对该透明导电材料进行蚀刻,由此形成像素电极。
如果使用由上述的制造方法所得到的有源矩阵基板,就能够实现液晶显示装置的高开口率化和窄边框化。
此外,如图14的(a)、图14的(b)所示,在上述专利文献1的制造方法中,进行如下的图案化:在有源矩阵基板的显示区域内使半导体层(n+层和i层)残留以覆盖栅极电极的一部分,在其它的区域中除去全部半导体层。
与此相对,在本发明的有源矩阵基板的制造方法中,也可以是:在进行上述端子部的图案化的工序中,在进行第1层间绝缘层和半导体层的成膜之后,对于上述显示区域,不蚀刻已成膜的上述第1层间绝缘层和上述半导体层而使已成膜的上述第1层间绝缘层和上述半导体层保留,另一方面,对于形成在上述周边区域的端子部,在上述第1层间绝缘层和上述半导体层中进行蚀刻来进行图案形成。
另外,为了解决上述问题,本发明的有源矩阵基板具备于显示装置中,具备由第1金属膜形成的多个扫描配线、由第2金属膜形成的与该扫描配线交叉配置的多个信号配线、设置在这些各配线的各交叉部附近的TFT、与该TFT连接的像素电极以及形成于设置在上述显示装置的显示区域周边的周边区域的端子部,其特征在于:在形成有上述TFT的区域中,在栅极电极上按照顺序层叠有第1层间绝缘层和半导体层,在该半导体层上形成有源极电极和漏极电极,进而在上述源极电极和漏极电极上层形成有第2层间绝缘层,并且上述半导体层由未掺杂杂质的i层和掺杂了杂质的n+层构成,上述第2层间绝缘层和上述i层被形成为除了上述TFT的漏极部的一部分以外成为相同的图案,在上述端子部,在上述第1层间绝缘层和上述半导体层中形成有形状相互相同的接触孔,在该接触孔中,上述第1金属膜和上述第2金属膜通过直接接触从而电连接。
在上述结构中,构成半导体层的i层被形成为除了上述TFT的漏极部的一部分以外,与该第2层间绝缘层相同的图案。
另外,根据上述的结构,没有必要通过如以往所示的像素电极(ITO)等使源极配线和栅极配线接触,能够使源极配线和栅极配线直接接触。由此能够缩小接触尺寸,使边框区域的面积变小。
在本发明的有源矩阵基板中,也可以是:用于在与上述像素电极之间形成辅助电容的辅助电容电极由第1金属膜形成,并且在上述像素电极与上述辅助电容电极之间仅设有上述第1层间绝缘层,由此,在上述像素电极与上述辅助电容电极之间形成有电容。
根据上述的结构,与在像素电极与辅助电容电极之间具有钝化膜和栅极绝缘膜的2层构造的层间绝缘膜的以往的结构相比,能够提高单位面积的电容效率。由此,能够使辅助电容电极的面积变小并实现高开口率化。
另外,本发明的液晶显示装置的特征在于:具备上述任一有源矩阵基板和对置基板,在这些各基板之间具备液晶层。
本发明的液晶显示装置具备上述任一有源矩阵基板和对置基板,因此能够实现高开口率化和窄边框化。
通过下面所示出的记载能够充分明确本发明的其他的目的、特征、以及优点。另外,通过下面参照说明书附图的说明可以明确本发明的优点。
附图说明
图1是表示本发明的一个实施方式的有源矩阵基板的制造工序的示意图。
图2是表示本实施方式的液晶显示装置所具备的有源矩阵基板的一部分的俯视图。
图3是以工序的顺序表示图2所示出的有源矩阵基板的制造工序的俯视图。
图4是以工序的顺序表示图2所示出的有源矩阵基板的制造工序的截面图。此外,本图是表示图2的A-A’线部分的截面结构。
图5是以工序的顺序表示图2所示出的有源矩阵基板的制造工序的截面图。此外,本图是表示图2的B-B’线部分的截面结构。
图6是以工序的顺序表示图2所示出的有源矩阵基板的制造工序的截面图和俯视图。此外,本图表示有源矩阵基板的截面结构和俯视结构。
图7表示图2所示出的有源矩阵基板的A-A’线部分的截面结构。
图8表示图2所示出的有源矩阵基板的B-B’线部分的截面结构。
图9的(a)是表示设置在本实施方式的液晶显示装置所具备的有源矩阵基板的周边区域(边框区域)的端子部分的结构的截面图,(b)是表示该端子部分的结构的俯视图。
图10的(a)是表示设置在本实施方式的液晶显示装置所具备的有源矩阵基板的周边区域(边框区域)的配线连接部的结构的截面图,(b)是表示该配线连接部的结构的俯视图。
图11是表示以往的有源矩阵基板的制造工序的示意图。
图12是表示由图11所示出的制造工序所制造的有源矩阵基板的辅助电容部分的结构的截面图。
图13是表示由图11所示出的制造工序所制造的有源矩阵基板的源极配线(源极金属膜)与栅极配线(栅极金属膜)的接触构造的截面图。
图14的(a)是表示在图11所示出的制造工序中,通过由(2)示出的光刻工序图案化了的基板的部分结构的俯视图。(b)是表示(a)的A-A’线部分的结构的截面图。
图15是表示在图11所示出的制造工序中,通过由(2)示出的光刻工序图案化了的基板的端子部分的结构的俯视图。
附图标记说明:
10:有源矩阵基板;11:栅极配线(扫描配线);11a:栅极电极;12:源极配线(信号配线);12a:源极电极;13:辅助电容配线;13a:辅助电容电极;14:像素电极;15:TFT;16a:漏极电极;19:端子部;19a:接触孔、开口部;21:栅极绝缘膜(第1层间绝缘层);22:半导体层;23:钝化膜(第2层间绝缘层);25:配线连接部;25a:接触孔;50:抗蚀剂。
具体实施方式
根据图1~图10如下说明本发明的一个实施方式。此外,本发明不限于此。
在本实施方式中,说明有源矩阵型的液晶显示装置。图2表示本实施方式的液晶显示装置所具备的有源矩阵基板10的一部分。
在有源矩阵基板10上,多个栅极配线(扫描配线)11与多个源极配线(信号配线)12交叉配置,在该交叉部附近形成具有TFT(开关元件)15的像素部。
具体地,如图2所示,在有源矩阵基板10上,形成有被设置成在图中的横向方向相互平行地延伸的多个栅极配线11和在图中的纵向方向被设置成与各栅极配线11交叉的多个源极配线12。并且,在两个栅极配线11、11之间,配置有与栅极配线平行的辅助电容配线13。
在各栅极配线11与各源极配线12的各交叉部附近设有TFT 15,作为与栅极配线11和源极配线12电连接的开关元件。像素电极14与各TFT 15对应而设置。TFT 15在由栅极配线11输入的扫描信号指示导通的情况下,连接对应的源极配线12和像素电极14,向像素电极14输入由源极配线12发送的数据信号。
图7表示形成在有源矩阵基板10上的TFT 15的周边(图2的A-A’线部分)的截面构造。另外,图8表示形成在有源矩阵基板10上的源极配线12和辅助电容电极13a周边(图2的B-B’线部分)的截面构造。此外,图2没有示出,但是在有源矩阵基板10中,像素电极被配置成矩阵状,分为显示观察者看到的图像的显示区域(例如图2所示出的区域)和设置在显示区域的外侧(外周部)、观察者看不到图像的非显示区域(也称为周边区域、边框区域)。图9表示形成在有源矩阵基板10的非显示区域的端子部19的截面结构和俯视结构。另外,图10表示形成在有源矩阵基板10的非显示区域的配线连接部25的截面结构和俯视结构。
如图2和图7所示,TFT 15是在作为基底的绝缘基板(未图示)上层叠栅极电极11a、栅极绝缘膜(第1层间绝缘层)21、半导体层22、源极电极12a以及漏极电极(漏极部)16a而构成的。栅极电极11a由与栅极配线11相同的材料(栅极金属膜)构成。另外,源极电极12a和漏极电极16a由与源极配线12相同的材料(源极金属膜)构成。另外,半导体层22由未掺杂杂质的非晶硅膜(i层)和掺杂有杂质的n+非晶硅膜(n+)构成。并且,栅极电极11a与栅极配线11连接,源极电极12a与源极配线12连接。
在TFT 15的上层,层叠有钝化膜(第2层间绝缘层)23。另外,在钝化膜23的更上层,层叠有透明导电膜(IZO或者ITO)以局部地覆盖漏极电极16a,其构成像素电极14。
在本实施方式中,能够使用Ti/Al/Ti等作为上述栅极金属膜的材料。另外,能够使用Al、Ti等作为上述源极金属膜的材料。在图7所示出的例子中,源极金属膜是层叠Ti膜和Al膜而形成的。栅极绝缘膜21和钝化膜23是由氮化硅膜等材料形成的。但是,在本发明中,不限于如上所述的材料,能够使用以往就广泛使用的材料作为有源矩阵基板的材料。
另外,如图2和图8所示,在形成有源极配线12的区域中,在作为基底的绝缘基板(未图示)上层叠有栅极绝缘膜21和半导体层22,在其上层,形成有包括源极金属膜的源极配线12。源极配线12被钝化膜23覆盖而得以保护。
另外,图8的C所示的区域是形成辅助电容的区域。辅助电容形成在辅助电容配线13伸出而形成的辅助电容电极13a与中间隔着栅极绝缘膜21配置的像素电极14之间。
另外,图9的(a)、(b)所示出的端子部19被用作与液晶驱动电路连接的端子。图10的(a)、(b)所示出的配线连接部25被用作周边区域的配线等的连接部。
图9的(a)表示端子部19的截面构造。如该图所示,端子部19部分是在绝缘基板(未图示)上层叠栅极金属膜、栅极绝缘膜、半导体层22、源极金属膜(在此仅Ti膜)、透明导电膜而构成的。并且,在形成有栅极金属膜的区域,局部地形成接触孔19a,由此,栅极金属膜和源极金属膜被电连接。此外,上述接触孔19a是通过对栅极绝缘膜和半导体层(i层和n+层)22形成相同形状的孔而得到的。
图10的(a)表示配线连接部25的截面构造。如该图所示,配线连接部25的截面构造与端子部19的截面构造类似,栅极金属膜26和源极金属膜27通过连接孔25a电连接。
本实施方式的液晶显示装置是如下结构:将具有如上所述的结构的有源矩阵基板和设有滤色器层和对置电极等的对置基板重叠配置,在它们之间形成液晶层。
然后,说明具有如上所述的结构的有源矩阵基板10的制造方法。
图1按照工序的顺序表示有源矩阵基板10的制造方法。在该图中,按光刻工序分开表示为(1)~(5)。另外,为了比较,图11表示由5次光刻工序制造有源矩阵基板的以往的制造方法的各工序。此外,图11所示出的制造方法以专利文献1所记载的制造方法为准。
另外,图3表示在图1所示出的(1)~(5)的各光刻工序结束的时刻的有源矩阵基板10的一部分的俯视结构。图4表示在图1所示出的(1)~(5)的各光刻工序结束的时刻的有源矩阵基板10的TFT15附近(图2的A~A’线部分)的截面构造。图5表示在图1所示出的(1)~(5)的各光刻工序结束的时刻的有源矩阵基板10的源极配线12和辅助电容电极13a周边(图2的B~B’线部分)的截面构造。图6表示在图1所示出的(1)~(5)的各光刻工序结束的时刻的有源矩阵基板10的端子部19周边的截面构造和俯视构造。
在此,按照工序的顺序参照图1说明本发明的制造方法。
(1)第1次光刻工序
首先,在图1的(1)所示出的第1次光刻工序中,在绝缘基板(未图示)上形成栅极金属膜(GT)(deposition:沉积)之后,使用第1个光掩模(栅极光掩模)形成抗蚀剂图案。其后,在进行干蚀刻,形成如图3的(1)所示的各配线的图案之后,剥离抗蚀剂。图4的(1)、图5的(1)以及图6的(1)分别表示此时的图2的A~A’线、B~B’线以及端子19部分的截面结构。
(2)第2次光刻工序
在图1的(2)所示出的第2次光刻工序中,首先使半导体层(i层和n+层)和栅极绝缘膜(GI)连续地成膜。其后,使用第2个光掩模(n+层光掩模)进行用于形成端子部19的图案的光刻。
在该工序中使用光掩模,所述光掩模在显示区域内在整个面上形成抗蚀剂50(参照图4的(2)和图5的(2)),仅在端子部19部分在抗蚀剂中上局部形成开口(图6的(2))。
在蚀刻工序中,进行干蚀刻除去全部之前成膜的半导体层(i层和n+层)和栅极绝缘膜(GI),由此在抗蚀剂的开口部19a露出栅极金属膜(GT)的表面(参照图6的(2))。
此外,在图4、图5、图6中,用宽斜线示出蚀刻除去的部分。
(3)第3次光刻工序
在图1的(3)所示出的第3次光刻工序中,首先,使源极金属膜(Ti层和Al层的层叠膜)成膜。并且,使用第3个光掩模(源极光掩模)进行用于主要形成金属膜的图案的光刻。
在该工序中,形成用于分离TFT 15的漏极电极16a与源极电极12a的抗蚀剂的图案(参照图4的(3))。另外,在有源矩阵基板10的B~B’线的部分形成抗蚀剂的图案,使得在形成有源极配线的部分以外不形成抗蚀剂(参照图5的(3))。对于端子部19,在端子部形成区域上形成抗蚀剂(参照图6的(3))。
然后,对于形成抗蚀剂以外的区域,在通过第1次蚀刻来蚀刻源极金属膜中的Al层之后,通过第2次蚀刻对所残留的Ti层和半导体层(n+层)进行干蚀刻来除去各层。其后,剥离抗蚀剂。
由此,在TFT 15的沟道区域中形成大概的图案。此外,在此时,在显示区域的透射区域(形成有像素电极等的区域)中,半导体层(仅i层)残留在大致全部表面上。
(4)第4次光刻工序
在图1的(4)所示出的第4次光刻工序中,首先,使钝化膜(Pas)成膜。然后,使用第4个光掩模(Pas/i光掩模)进行光刻以将钝化膜图案化成规定的形状。钝化膜发挥TFT 15、源极配线12等的保护膜的作用。
在该工序中,使抗蚀剂图案化使得在TFT 15上残留钝化膜(参照图4的(4))。其中,对源极金属膜(Ti层)的一部分(图2、图7等所示出的区域16b)进行图案化以除去钝化膜。另外,在源极配线12上进行图案化以形成抗蚀剂(参照图5的(4))。在端子部19上不形成抗蚀剂(参照图6的(4))。
并且,作为第1次蚀刻,除去钝化膜(Pas)和半导体层(i层)(Pas和i层的连续干蚀刻)。并且,作为第2次蚀刻,进行除去源极金属膜(仅Al层)的蚀刻。由此,除去在端子部19部分残留的Al层,并且除去区域16b的Al层。
如上所述,在第4次光刻工序中,在源极配线12上使钝化膜成膜之后进行光刻,使得在形成有TFT 15的区域中,除了TFT 15的漏极电极16a的一部分(具体地说是形成在钝化膜上的区域16b部分)以外,钝化膜和半导体层(i层)(上述第2层间绝缘层和构成上述TFT的半导体层)成为相同的图案。
(5)第5次光刻工序
在图1的(5)所示出的第5次光刻工序中,首先,使作为用于形成像素电极14的膜的ITO(或者IZO)等透明电极材料成膜。然后,使用第5个光掩模(ITO光掩模)进行光刻,以将透明导电材料图案化成规定的形状。
在形成有像素区域14的区域和端子部19的形成区域形成抗蚀剂。此外,像素电极14被形成为与漏极电极16a部分重叠,通过区域16b与漏极电极16a电连接。
其后,进行透明导电材料的蚀刻,由此除去形成抗蚀剂区域以外的透明导电材料。由此,如图4的(5)和图5的(5)所示,形成像素电极14。此外,如图5的(5)所示,在辅助电容电极13a与其间隔着栅极绝缘膜21配置的像素电极14之间形成辅助电容。另外,如图6的(5)所示,在端子部19中,在最上层形成作为保护膜的ITO(IZO)膜。
利用如上所述的工序制造有源矩阵基板10。该制造方法包括如下工序:在有源矩阵基板10的非显示区域(周边区域)内的形成端子部19的区域,在使源极金属膜(第2金属膜)成膜之前,除去层叠在栅极金属膜(第1金属膜)上的栅极绝缘膜GI(第1层间绝缘层)的至少一部分(工序(2));以及在源极配线(信号配线)上使钝化膜Pas(第2层间绝缘层)成膜之后进行蚀刻,使得在显示区域中除了构成TFT 15的漏极电极16a的一部分(即,区域16b的部分)以外,钝化膜Pas和半导体层(i层)成为相同的图案(工序(4))。由此,在由本方法制造的有源矩阵基板10中,在显示区域中除了区域16b的部分以外,钝化膜Pas和半导体层(i层)成为相同的图案。
通过上述的工序(2),能够使栅极金属膜和源极金属膜直接接触来进行电连接。因此,根据本发明的制造方法,特别是利用5次以下的光刻工序制造有源矩阵基板的情况下,与不得不在其间连接像素电极材料等导电材料的方法进行电连接的以往的结构相比,能够缩小栅极金属膜和源极金属膜的接触尺寸。
另外,利用上述的工序(4),成为在由栅极金属膜形成的辅助电容电极13a和像素电极14之间仅存在栅极绝缘膜GI的结构。由此,能够使辅助电容电极与像素电极的距离变窄,因此能够提高单位面积的电容效率。因此,与以往的结构相比,能够缩小辅助电容电极的面积,能够抑制像素电极的开口率的降低。
然后,比较图1所示出的本发明的有源矩阵基板10的制造方法和图11所示出的以往的有源矩阵基板110的制造方法,说明两者之间的不同点。
从图1和图11的比较可知,本发明的制造方法和以往的制造方法在(2)的光刻工序和(4)的光刻工序中被蚀刻的层不同。
即,在本发明的制造方法中,在以(2)的光刻工序所进行的蚀刻中,除去半导体层(n+层和i层)和栅极绝缘膜(GI)。与此相对,在以往的制造方法中,以(2)的光刻工序所进行的蚀刻仅除去半导体层(n+层和i层)。
另外,在本发明与以往技术之间,上述的(2)的光刻工序中的图案形成是不同的。如图4的(2)、图5的(2)以及图6的(2)所示,在本发明的制造方法中,使用在显示区域内对整个面形成抗蚀剂50、仅在端子部19部分局部地在抗蚀剂中形成开口的光掩模,仅在形成有开口的端子部19的一部分除去半导体层(n+层和i层)和栅极绝缘膜(GI)。由此,在有源矩阵基板10的显示区域内,半导体层(n+层和i层)成为残留在整个面上的状态。
另一方面,如图14的(a)和图14的(b)所示,在以往的制造方法中,在有源矩阵基板110的显示区域内进行如下图案化:残留半导体层(n+层和i层)122以覆盖栅极电极110a的一部分,在其它的区域全部除去半导体层。另外,如图15所示,使用在有源矩阵基板110的边框区域对端子部19部分局部地在抗蚀剂中形成开口的光掩模,在形成有开口的端子部119的一部分中除去半导体层(n+层和i层)。
此外,图14的(a)是表示由以往的制造方法制造的有源矩阵110被(2)所示出的光刻工序图案化的状态下的部分结构的俯视图,图14的(b)是表示图14的(a)的A-A’线部分的结构的截面图。如图14的(a)所示,在(2)所示的光刻工序结束时,以栅极金属膜(GT)为材料,形成栅极配线111、栅极电极111a、辅助电容配线113以及辅助电容电极113a,并且形成半导体层(n+层和i层)112以覆盖栅极电极111a的一部分。
另外,图15是表示由以往的制造方法所制造的有源矩阵110在被(2)所示出的光刻工序图案化了的状态下的端子的部分的结构的截面图。
并且,在本发明的制造方法中,在以(4)的光刻工序进行的第1次蚀刻中,除去钝化膜(Pas)和半导体层(仅i层)之后,在第2次蚀刻中进行除去源极金属膜(仅Al层)的蚀刻。由此,除去残留在端子部19部分的Al层,并且除去区域16b的Al层。这样,以第1次的蚀刻进行钝化膜(Pas)和半导体层(仅i层)的图案化,并且以第2次蚀刻对用于使像素电极和漏极电极电连接的接触孔和端子部19图案化。其中,作为源极金属膜的材料,例如也能够通过选择Cr等来省略上述第2次蚀刻。
与此相对,在以往的制造方法中,在以(4)的光刻工序进行的第1次蚀刻中,除去钝化膜(Pas)和端子部119部分的栅极绝缘膜(GI)之后,在第2次蚀刻中进行除去源极金属膜(仅Al层)的蚀刻。由此,除去残留在端子部119部分的Al层,并且,除去在TFT中形成接触孔(未图示)的区域的Al层。
在以往的制造方法中,上述第1次蚀刻不除去半导体层(i层),是因为在(2)的光刻工序中的蚀刻中已经进行了i层的蚀刻。
在此,说明由本发明的制造方法和以往的制造方法制造的各有源矩阵基板在构造上的第1不同点。
在以往的有源矩阵基板110中,如图12所示,在形成有辅助电容的辅助电容电极113a与像素电极114之间设有2层绝缘层(即栅极绝缘层(GI)和钝化膜(Pas))。此外,在图12中,用D表示的区域是由辅助电容电极113a和像素电极114形成有辅助电容的区域。这样,在以往的制造方法中,在第4次光刻工序中同时除去钝化膜(Pas)和栅极绝缘膜(GI),因此在形成有辅助电容的区域中不得不将钝化膜(Pas)和栅极绝缘膜(GI)都保留而不一起除掉。
另一方面,在本发明的有源矩阵基板10中,以图8的C示出的区域是形成辅助电容的区域。如图8所示,辅助电容形成在辅助电容配线13伸出形成的辅助电容电极13a与中间隔着栅极绝缘膜21而对置配置的像素电极14之间。
这是因为本发明的制造方法能够以与栅极绝缘膜的图案不同的图案来形成钝化膜。
由此,在形成有辅助电容的两电极之间仅配置有一种绝缘膜(即,栅极绝缘膜)。因此,与以往的结构相比能够缩小各电极间的距离,能够提高单位面积的电容效率。由此,能够使用于确保电容所需的辅助电容电极部分的面积比较小,能够抑制像素电极的开口率的降低。
然后,说明由本发明的制造方法和以往的制造方法所制造的各有源矩阵基板在构造上的第2不同点。
如图9的(a)所示,在使形成在本发明的有源矩阵基板10的边框区域的栅极金属膜和源极金属膜电连接的端子部19中,使栅极金属膜和源极金属膜直接接触而电连接。
另一方面,如图13所示,在以往的有源矩阵基板110中,其构造如下:为了与上述相同的目的而形成的端子部119(具体地说是源极金属膜(Al、Ti)和栅极金属膜(GT)的连接部)通过作为像素电极的材料的透明电极材料(ITO或者IZO)来进行电连接。
由图10和图13的比较可知,本发明的有源矩阵10与以往的结构相比能够缩小接触尺寸。因此,根据本发明,能够缩小显示面板的周边区域(也称为边框区域)的面积,能够实现使装置小型化的有利的结构。
本发明的有源矩阵基板的制造方法是进行5次光刻来制造上述有源矩阵基板的方法,也可以在第2次光刻的工序中进行第1层间绝缘层和半导体层的成膜之后,对于上述显示区域,不对成膜的上述第1层间绝缘层和上述半导体层进行蚀刻而使其保留,另一方面,对于形成在上述周边区域的端子部,在上述第1层间绝缘层和上述半导体层中进行蚀刻来进行图案形成,并且在第4光刻工序中,在上述信号配线上使第2层间绝缘层成膜之后进行光刻,使得在形成有TFT的区域中,除了形成在上述第2层间绝缘层上的接触孔部分以外,第2层间绝缘层和上述半导体层成为相同的图案。
在专利文献1所记载的以往的制造方法中,对栅极绝缘膜不进行蚀刻而仅蚀刻半导体层来进行图案形成。因此,在端子部不能使第1金属膜和第2金属膜直接接触。
另一方面,在上述的本发明的制造方法中,在第2次光刻工序中,不对显示区域内的第1层间绝缘层(例如栅极绝缘膜)和半导体层(例如,n+层和i层)进行蚀刻而使其保留。另一方面,对于形成在周边区域上的端子部,对第1层间绝缘层和半导体层(例如,n+层和i层)进行蚀刻来进行图案形成。
由此,能够使第1金属膜和第2金属膜直接接触来进行电连接,能够缩小接触尺寸。
另外,专利文献1所记载的以往的制造方法是在第4次光刻工序中对钝化膜和栅极绝缘膜进行蚀刻。
另一方面,在上述的本发明的制造方法中,在第4次光刻工序中,在形成有TFT的区域进行光刻,以使第2层间绝缘层(例如,钝化膜)和半导体层是大致相同的图案。
如上所述,本发明的有源矩阵基板的制造方法包括如下工序:在形成有端子部的区域中,在使第2金属膜成膜之前,除去层叠在第1金属膜上的第1层间绝缘层的至少一部分;以及在上述信号配线上使第2层间绝缘层成膜之后进行蚀刻,使得在上述显示区域中,除了上述TFT的漏极部的一部分以外,上述第2层间绝缘层和构成上述TFT的半导体层成为相同的图案。
另外,如上所述,本发明的有源矩阵基板是:在形成有上述TFT的区域中,在栅极电极上按照顺序层叠有第1层间绝缘层和半导体层,在上述半导体层上形成源极电极和漏极电极,并且在其上层形成有第2层间绝缘层,并且上述半导体层由未掺杂杂质的i层和掺杂了杂质的n+层构成,上述第2层间绝缘层和上述i层被形成为除了上述TFT的漏极部的一部分以外成为相同的图案,在上述端子部,在上述第1层间绝缘层和上述半导体层中形成有形状相互相同的接触孔,在该接触孔中,上述第1金属膜和上述第2金属膜直接接触从而进行电连接。
然而,根据本发明,在利用多次(特别是5次以下)的光刻工序制造有源矩阵基板的情况下,能够发挥实现具备该有源矩阵基板的液晶显示装置的高开口率化和窄边框化的效果。
用于说明发明的详细内容的具体实施方式或者实施例归根到底是用于说明本发明的技术内容的,不应该被限定于这种具体例来狭义地解释,在本发明的精神和所记载的权利要求的范围内,能够进行各种变更实施。
工业实用性
根据本发明,在制造有源矩阵基板的情况下能够实现具备了该有源矩阵基板的液晶显示装置的高开口率化和窄边框化。因此,能够合适地利用于不提高制造成本而期望制造高品质的液晶显示装置的情况。
Claims (6)
1.一种有源矩阵基板的制造方法,是利用光刻工序进行图案形成来制造显示装置的有源矩阵基板的方法,其特征在于:
上述有源矩阵基板具备由第1金属膜形成的多个扫描配线、由第2金属膜形成的与该扫描配线交叉配置的多个信号配线、设置在这些各配线的各交叉部附近的TFT、与该TFT连接的像素电极、由上述第1金属膜形成的用于在与上述像素电极之间形成辅助电容的辅助电容电极以及在设置在上述显示装置的显示区域周边的周边区域中所形成的端子部,
该制造方法包括如下工序:
在形成有上述端子部的区域中,在使上述第2金属膜成膜之前,除去层叠在上述第1金属膜上的第1层间绝缘层的至少一部分;以及
在上述信号配线上使第2层间绝缘层成膜之后进行蚀刻,使得在上述显示区域中,除了上述TFT的漏极部的一部分以外,上述第2层间绝缘层和构成上述TFT的半导体层成为相同的图案。
2.根据权利要求1所述的制造方法,其特征在于:
包括如下工序:
在绝缘基板上使上述第1金属膜成膜,进行上述扫描配线的图案化;
在上述扫描配线上进行第1层间绝缘层和半导体层的成膜之后,对形成在上述周边区域的端子部区域进行已成膜的第1层间绝缘层和半导体层的蚀刻来进行该端子部的图案化;
在上述半导体层上进行第2金属膜的成膜之后,进行该第2金属膜和上述半导体层的蚀刻,由此形成信号配线;
在上述信号配线上使第2层间绝缘层成膜之后,将该第2层间绝缘层和上述半导体层图案化成规定形状;以及
在上述第2层间绝缘层和上述半导体层的图案化之后,使透明导电材料成膜,对该透明导电材料进行蚀刻,由此形成像素电极。
3.根据权利要求2所述的制造方法,其特征在于:
在进行上述端子部的图案化的工序中,
在进行第1层间绝缘层和半导体层的成膜之后,对于上述显示区域,不蚀刻已成膜的上述第1层间绝缘层和上述半导体层而使已成膜的上述第1层间绝缘层和上述半导体层保留,另一方面,对于形成在上述周边区域的端子部,在上述第1层间绝缘层和上述半导体层中进行蚀刻来进行图案形成。
4.一种有源矩阵基板,具备于显示装置中,具备由第1金属膜形成的多个扫描配线、由第2金属膜形成的与该扫描配线交叉配置的多个信号配线、设置在这些各配线的各交叉部附近的TFT、与该TFT连接的像素电极以及在设置在上述显示装置的显示区域周边的周边区域中所形成的端子部,其特征在于:
在形成有上述TFT的区域中,在栅极电极上按照顺序层叠有第1层间绝缘层和半导体层,在该半导体层上形成有源极电极和漏极电极,进而在上述源极电极和漏极电极上层形成有第2层间绝缘层,并且
上述半导体层由未掺杂杂质的i层和掺杂了杂质的n+层构成,上述第2层间绝缘层和上述i层被形成为除了上述TFT的漏极部的一部分以外成为相同的图案,
在上述端子部,在上述第1层间绝缘层和上述半导体层中形成有形状相互相同的接触孔,在该接触孔中,上述第1金属膜和上述第2金属膜直接接触从而被电连接。
5.根据权利要求4所述的有源矩阵基板,其特征在于:
用于在与上述像素电极之间形成辅助电容的辅助电容电极由上述第1金属膜形成,并且
在上述像素电极与上述辅助电容电极之间仅设有上述第1层间绝缘层,
由此,在上述像素电极与上述辅助电容电极之间形成有电容。
6.一种液晶显示装置,其特征在于:
具备权利要求4或5所述的有源矩阵基板和对置基板,在这些各基板之间具备液晶层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328942 | 2007-12-20 | ||
JP2007-328942 | 2007-12-20 | ||
PCT/JP2008/066665 WO2009081633A1 (ja) | 2007-12-20 | 2008-09-16 | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101868757A true CN101868757A (zh) | 2010-10-20 |
Family
ID=40800949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880117216A Pending CN101868757A (zh) | 2007-12-20 | 2008-09-16 | 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100271564A1 (zh) |
CN (1) | CN101868757A (zh) |
WO (1) | WO2009081633A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104704547A (zh) * | 2012-10-02 | 2015-06-10 | 夏普株式会社 | 半导体装置和显示装置 |
CN109599362A (zh) * | 2017-09-29 | 2019-04-09 | 夏普株式会社 | 薄膜晶体管基板的制造方法和薄膜晶体管基板 |
CN111033782A (zh) * | 2017-08-09 | 2020-04-17 | 夏普株式会社 | 显示设备、显示设备的制造方法、显示设备的制造装置 |
CN112005290A (zh) * | 2018-04-27 | 2020-11-27 | 株式会社日本显示器 | 显示装置 |
CN112056005A (zh) * | 2018-05-10 | 2020-12-08 | 夏普株式会社 | 显示装置 |
CN112136169A (zh) * | 2018-05-22 | 2020-12-25 | 夏普株式会社 | 显示装置 |
CN112655038A (zh) * | 2018-09-06 | 2021-04-13 | 夏普株式会社 | 有源矩阵基板的制造方法及有源矩阵基板 |
CN113474830A (zh) * | 2019-02-27 | 2021-10-01 | 夏普株式会社 | 显示装置及其制造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5848918B2 (ja) | 2010-09-03 | 2016-01-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9048256B2 (en) * | 2012-11-16 | 2015-06-02 | Apple Inc. | Gate insulator uniformity |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163356A (en) * | 1997-04-03 | 2000-12-19 | Lg Electronics | Liquid crystal display with enhanced gate pad protection and method of manufacturing the same |
US20010045995A1 (en) * | 1996-11-13 | 2001-11-29 | Yoshinori Numano | Liquid crystal display and manufacturing method therfor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3098345B2 (ja) * | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
CN100414411C (zh) * | 1995-10-03 | 2008-08-27 | 精工爱普生株式会社 | 有源矩阵基板的制造方法和薄膜元件的制造方法 |
US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
-
2008
- 2008-09-16 US US12/738,992 patent/US20100271564A1/en not_active Abandoned
- 2008-09-16 WO PCT/JP2008/066665 patent/WO2009081633A1/ja active Application Filing
- 2008-09-16 CN CN200880117216A patent/CN101868757A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010045995A1 (en) * | 1996-11-13 | 2001-11-29 | Yoshinori Numano | Liquid crystal display and manufacturing method therfor |
US6163356A (en) * | 1997-04-03 | 2000-12-19 | Lg Electronics | Liquid crystal display with enhanced gate pad protection and method of manufacturing the same |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104704547A (zh) * | 2012-10-02 | 2015-06-10 | 夏普株式会社 | 半导体装置和显示装置 |
CN111033782B (zh) * | 2017-08-09 | 2022-08-09 | 夏普株式会社 | 显示设备、显示设备的制造方法、显示设备的制造装置 |
CN111033782A (zh) * | 2017-08-09 | 2020-04-17 | 夏普株式会社 | 显示设备、显示设备的制造方法、显示设备的制造装置 |
CN109599362A (zh) * | 2017-09-29 | 2019-04-09 | 夏普株式会社 | 薄膜晶体管基板的制造方法和薄膜晶体管基板 |
CN112005290A (zh) * | 2018-04-27 | 2020-11-27 | 株式会社日本显示器 | 显示装置 |
CN112005290B (zh) * | 2018-04-27 | 2022-08-12 | 株式会社日本显示器 | 显示装置 |
CN112056005A (zh) * | 2018-05-10 | 2020-12-08 | 夏普株式会社 | 显示装置 |
CN112056005B (zh) * | 2018-05-10 | 2024-04-30 | 夏普株式会社 | 显示装置 |
CN112136169A (zh) * | 2018-05-22 | 2020-12-25 | 夏普株式会社 | 显示装置 |
CN112136169B (zh) * | 2018-05-22 | 2022-04-29 | 夏普株式会社 | 显示装置 |
CN112655038A (zh) * | 2018-09-06 | 2021-04-13 | 夏普株式会社 | 有源矩阵基板的制造方法及有源矩阵基板 |
CN112655038B (zh) * | 2018-09-06 | 2022-08-09 | 夏普株式会社 | 有源矩阵基板的制造方法及有源矩阵基板 |
CN113474830A (zh) * | 2019-02-27 | 2021-10-01 | 夏普株式会社 | 显示装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009081633A1 (ja) | 2009-07-02 |
US20100271564A1 (en) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101868757A (zh) | 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法 | |
KR100255592B1 (ko) | 액정 표시 장치 구조 및 그 제조 방법 | |
CN100465715C (zh) | 形成焊盘电极及液晶显示器件的方法 | |
US8023088B2 (en) | Liquid crystal display device and manufacturing method of the liquid crystal display device | |
US5677745A (en) | LCD with electrostatic discharge projections | |
US20050077524A1 (en) | Liquid crystal display panel and fabricating method thereof | |
JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
US6636279B2 (en) | Display device and method of manufacturing the same | |
KR20040024666A (ko) | 액정 표시 장치 및 이의 제조방법 | |
CN105097832B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN101000441A (zh) | 薄膜晶体管基板及其制造方法和具有该基板的液晶显示器 | |
CN101566769A (zh) | 液晶显示装置 | |
CN102200665A (zh) | 高透光度平面内转换液晶显示器及其制造方法 | |
US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
CN102569185A (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN110196521A (zh) | 阵列基板及其制作方法、显示装置 | |
CN101436569B (zh) | 薄膜晶体管阵列基板的制造方法及显示装置 | |
CN100354736C (zh) | 液晶显示面板器件及其制造方法 | |
KR100947538B1 (ko) | 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
US20070236624A1 (en) | Contact pad for thin film transistor substrate and liquid crystal display | |
US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
WO2000014600A1 (fr) | Dispositif a cristaux liquides et matrice active et procede de production associe | |
US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
US6940565B2 (en) | Liquid crystal display device and fabricating method thereof | |
CN101162337A (zh) | 半穿透反射式液晶显示阵列基板的像素结构及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20101020 |