CN113474830A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN113474830A
CN113474830A CN201980092859.0A CN201980092859A CN113474830A CN 113474830 A CN113474830 A CN 113474830A CN 201980092859 A CN201980092859 A CN 201980092859A CN 113474830 A CN113474830 A CN 113474830A
Authority
CN
China
Prior art keywords
layer
metal layer
gate
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980092859.0A
Other languages
English (en)
Other versions
CN113474830B (zh
Inventor
冈部达
家根田刚士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN113474830A publication Critical patent/CN113474830A/zh
Application granted granted Critical
Publication of CN113474830B publication Critical patent/CN113474830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

在TFT层形成工序中，首先，在通过进行半导体层形成工序来形成树脂基板(10)上的半导体层之后，通过进行栅极绝缘膜形成工序来形成栅极绝缘膜(13)以覆盖半导体层，接着，通过进行第一金属膜成膜工序、第一光刻工序以及第一蚀刻工序来形成第一金属层(14a)，进而，通过进行第二金属膜成膜工序、第二光刻工序以及第二蚀刻工序来形成第二金属层(15a)，从而形成层叠有第一金属层(14a)及第二金属层(15a)的栅极层(16a)。

Description

显示装置及其制造方法
技术领域
本发明涉及显示装置及其制造方法。
背景技术
近年来，作为代替液晶显示装置的显示装置，使用有机电致发光(electroluminescence，以下也称为EL)元件的自发光型的有机EL显示装置备受关注。在该有机EL显示装置中，提出了在具有可弯曲性的树脂基板上层叠了有机EL元件和各种薄膜等的柔性有机EL显示装置。
例如，在专利文献1中公开了一种柔性显示器，该柔性显示器具备由相位相互错开约180度的一对正弦波形的金属配线构成的冗余设计。
现有技术文献
专利文献
专利文献1：特表2016-503515号公报
发明内容
发明所要解决的课题
另外，在柔性显示装置中，在配线通过钼、钛等的耐火金属被形成的情况下，例如，在栅极绝缘膜上成膜由耐火金属构成的金属膜时，由于该金属膜内产生的高应力，有可能在栅极绝缘膜上产生裂纹。这样一来，将由耐火金属构成的金属膜图案化而形成的配线会断线，或者水分经由形成于栅极绝缘膜的裂纹而侵入，因此制造成品率降低，显示装置的可靠性降低。另一方面，耐火金属由于电阻比较高，为了降低配线电阻，需要加厚膜厚。但是，如果加厚由耐火金属构成的金属膜的膜厚，则金属膜内产生的应力变高，因此上述栅极绝缘膜的裂纹变得容易发生。因此，降低使用了耐火金属的配线的配线电阻和抑制栅极绝缘膜的裂纹的产生存在权衡的关系。
本发明是鉴于这一点而完成的，其目的在于抑制栅极绝缘膜中的裂纹的产生，从而降低配线电阻。
用于解决课题的方案
为了达到上述目的，本发明所涉及的显示装置的制造方法具备：薄膜晶体管层形成工序，其在树脂基板上形成对应每个子像素设置有薄膜晶体管的薄膜晶体管层；发光元件层形成工序，其在上述薄膜晶体管层上形成对应每个上述子像素设置有发光元件的发光元件层，其特征在于，上述所述薄膜晶体管层形成工序包括：半导体层形成工序，其在上述树脂基板上成膜半导体膜后，对该半导体膜进行图案化从而形成半导体层；栅极绝缘膜形成工序，其以覆盖上述半导体层的方式形成栅极绝缘膜；第一金属膜成膜工序，其以覆盖上述栅极绝缘膜的方式形成第一金属膜；第一光刻工序，其在上述第一金属膜上涂布抗蚀剂后，通过第一掩膜使该抗蚀剂曝光，形成第一抗蚀剂图案；第一蚀刻工序，其对从上述第一抗蚀剂图案露出的上述第一金属膜进行蚀刻，形成第一金属层；第一剥离工序，其对上述第一蚀刻工序中使用的第一抗蚀剂图案进行剥离；第二金属膜成膜工序，其以覆盖剥离上述第一抗蚀剂图案而露出的上述第一金属层的方式形成第二金属膜；第二光刻工序，其在上述第二金属膜上涂布抗蚀剂后，通过第二掩模使该抗蚀剂曝光，形成第二抗蚀剂图案；第二蚀刻工序，对从上述第二抗蚀剂图案露出的上述第二金属膜进行蚀刻，形成第二金属层，形成层叠了所述第一金属层及上述第二金属层的栅极层；第二剥离工序，其对上述第二蚀刻工序中使用的上述第二抗蚀剂图案进行剥离。
另外，本发明所涉及的显示装置具备：树脂基板；薄膜晶体管层，其设置在上述树脂基板上，对应每个子像素配置有薄膜晶体管；发光元件层，其设置于上述薄膜晶体管层上，对应每个上述子像素配置有发光元件，在上述树脂基板上作为上述薄膜晶体管层依次设置有半导体层、栅极绝缘膜以及栅极层，其特征在于，上述栅极层具有设置在上述栅极绝缘膜上的第一金属层和设置在该第一金属层上的第二金属层，上述半导体层具有以与上述栅极层重叠的方式而设置的本征区域和以夹着该本征区域的方式而设置的一对导体区域，在上述本征区域的上述一对导体区域侧，以与上述第一金属层以及上述第二金属层不重叠的方式设置有偏移区域，在上述半导体层的沟道长度的方向上，上述第二金属层的长度为上述第一金属层的长度以下。
另外，本发明所涉及的显示装置具备：树脂基板；薄膜晶体管层，其设置在上述树脂基板上，对应每个子像素配置有薄膜晶体管；发光元件层，其设置于上述薄膜晶体管层上，对应每个上述子像素配置有发光元件，在上述树脂基板上作为上述薄膜晶体管层依次设置有由低温多晶硅构成的半导体层、栅极绝缘膜以及栅极层，其特征在于，上述栅极层具有设置在上述栅极绝缘膜上的第一金属层和设置在该第一金属层上的第二金属层，上述半导体层具有以与上述第一金属层重叠的方式而设置的本征区域和以夹着该本征区域的方式而设置的一对导体区域，上述一对导体区域与上述本征区域的边界以与上述第一金属层的端部对齐的方式而设置，在与上述本征区域重叠的栅极层中，上述第二金属层设置为在上述半导体层的沟道长度的方向上从上述第一金属层的两端部突出并覆盖该第一金属层，不与上述半导体层重叠的栅极层在该栅极层上具有上述第二金属层的宽度在上述第一金属层的宽度以下的部分。
另外，本发明所涉及的显示装置具备：树脂基板；薄膜晶体管层，其设置在上述树脂基板上，对应每个子像素配置有薄膜晶体管；发光元件层，其设置于上述薄膜晶体管层上，对应每个上述子像素配置有发光元件，在上述树脂基板上作为上述薄膜晶体管层依次设置有半导体层、栅极绝缘膜以及栅极层，其特征在于，上述薄膜晶体管具备第一薄膜晶体管和第二薄膜晶体管，上述半导体层具备以与上述第一薄膜晶体管和上述第二薄膜晶体管对应的方式而设置的第一半导体层和第二半导体层，上述栅极层包括以与上述第一薄膜晶体管和上述第二薄膜晶体管对应的方式而设置的第一栅极层和第二栅极层，上述第一栅极层和上述第二栅极层分别具备设置在上述栅极绝缘膜上的第一金属层和设置在该第一金属层上的第二金属层，上述第一半导体层具有以与上述第一栅极层重叠的方式而设置的第一本征区域和以夹着该第一本征区域的方式而设置的一对第一导体区域，在上述第一本征区域的上述一对第一导体区域侧，以与对应的上述第一金属层及上述第二金属层不重叠的方式设置有偏移区域，上述一对第一导体区域与上述第一本征区域的边界设置成与在上述栅极绝缘膜的表面形成的阶梯差一致，在上述第一半导体层的沟道长度的方向上，对应的上述第二金属层的长度在对应的上述第一金属层的长度以下，上述第二半导体层具有以与对应的上述第一金属层重叠的方式而设置的第二本征区域和以夹着该第二本征区域的方式而设置的一对第二导体区域，上述一对第二导体区域与上述第二本征区域的边界设置为与对应的上述第一金属层的端部对齐，在与上述第二本征区域重叠的第二栅极层中，对应的上述第二金属层设置为在上述第二半导体层的沟道长度的方向上从对应的上述第一金属层的两端部突出并覆盖该第一金属层，不与上述第二半导体层重叠的第二栅极层在该第二栅极层中具有对应的上述第二金属层的宽度在对应的上述第一金属层的宽度以下的部分。
有益效果
根据本发明，在栅极绝缘膜上层叠由第一金属膜成膜工序、第一光刻工序以及第一蚀刻工序形成的第一金属层和由第二金属膜成膜工序、第二光刻工序以及第二蚀刻工序形成的第二金属层，从而形成薄膜晶体管层的栅极层，所以可以抑制栅极绝缘膜中的裂纹的产生，从而降低栅极层的配线电阻。
附图简要说明
图1是表示本发明第一实施方式所涉及的有机EL显示装置的概略结构的俯视图。
图2是表示本发明第一实施方式所涉及的有机EL显示装置的显示区域的概略结构的俯视图。
图3是表示本发明第一实施方式所涉及的有机EL显示装置的显示区域的详细结构的截面图。
图4是表示本发明第一实施方式所涉及的有机EL显示装置的像素电路的等效电路图。
图5是构成本发明第一实施方式所涉及的有机EL显示装置的TFT层的俯视图。
图6是沿图5中的VI-VI线的TFT层的截面图。
图7是沿图5中的VII-VII线的TFT层的截面图。
图8是表示构成本发明第一实施方式所涉及的有机EL显示装置的有机EL层的截面图。
图9是表示本发明第一实施方式所涉及的有机EL显示装置的制造方法中的半导体层形成工序的截面图，是与图7对应的图。
图10是表示本发明第一实施方式所涉及的有机EL显示装置的制造方法中的第一金属膜成膜工序的截面图，是与图6对应的图。
图11是表示本发明第一实施方式所涉及的有机EL显示装置的制造方法中的第一光刻工序的截面图，是与图6对应的图。
图12是表示本发明第一实施方式所涉及的有机EL显示装置的制造方法中的第一蚀刻工序的截面图，是与图6对应的图。
图13是表示本发明第一实施方式所涉及的有机EL显示装置的制造方法中的第二金属膜成膜工序的截面图，是与图6对应的图。
图14是表示本发明第一实施方式所涉及的有机EL显示装置的制造方法中的第二光刻工序的截面图，是与图6对应的图。
图15是表示本发明第一实施方式所涉及的有机EL显示装置的制造方法中的第二蚀刻工序的截面图，是与图6对应的图。
图16是表示本发明第一实施方式所涉及的有机EL显示装置的制造方法中的导体化工序的截面图，是与图6对应的图。
图17是构成本发明第一实施方式所涉及的有机EL显示装置的变形例的TFT层的截面图，是与图6对应的图。
图18是构成本发明第一实施方式所涉及的有机EL显示装置的变形例的TFT层的截面图，是与图7对应的图。
图19是表示本发明第一实施方式所涉及的有机EL显示装置的变形例的制造方法中的第二光刻工序的截面图，是与图17对应的图。
图20是表示本发明第一实施方式所涉及的有机EL显示装置的变形例的制造方法中的第二蚀刻工序的截面图，是与图17对应的图。
图21是表示本发明第一实施方式所涉及的有机EL显示装置的变形例的制造方法中的导体化工序的截面图，是与图17对应的图。
图22是构成本发明第二实施方式所涉及的有机EL显示装置的TFT层的俯视图。
图23是沿图22中的XXIII-XXIII线的TFT层的截面图。
图24是表示本发明第二实施方式所涉及的有机EL显示装置的制造方法中的导体化工序的截面图，是与图23对应的图。
图25是表示本发明第二实施方式所涉及的有机EL显示装置的制造方法中的第二金属膜成膜工序的截面图，是与图23对应的图。
图26是表示本发明第二实施方式所涉及的有机EL显示装置的制造方法中的第二光刻工序的截面图，是与图23对应的图。
图27是表示本发明第二实施方式所涉及的有机EL显示装置的制造方法中的第二蚀刻工序的截面图，是与图23对应的图。
图28是构成本发明第二实施方式所涉及的有机EL显示装置的变形例的TFT层的截面图，是与图23对应的图。
图29是构成本发明第三实施方式所涉及的有机EL显示装置的TFT层的俯视图。
图30是沿图29中的XXX-XXX线的TFT层的截面图。
图31是表示本发明第三实施方式所涉及的有机EL显示装置的制造方法中的第二光刻工序的截面图，是与图30对应的图。
图32是表示本发明第三实施方式所涉及的有机EL显示装置的制造方法中的第二蚀刻工序的截面图，是与图30对应的图。
图33是构成本发明第四实施方式所涉及的有机EL显示装置的TFT层的俯视图。
具体实施方式
以下，根据附图详细说明本发明的实施方式。另外，本发明不限于以下的各实施方式。
《第一实施方式》
图1～图21表示本发明所涉及的显示装置及其制造方法的第一实施方式。另外，在以下的各实施方式中，作为具有发光元件的显示装置，示例出具有有机EL元件的有机EL显示装置。在此，图1是表示本实施方式的有机EL显示装置50的概略结构的俯视图。另外，图2是表示有机EL显示装置50的显示区域D的概略结构的俯视图。另外，图3是表示有机EL显示装置50的显示区域D的详细构成的截面图。另外，图4是表示有机EL显示装置50的像素电路45的等效电路图。另外，图5是构成有机EL显示装置50的TFT层30a的俯视图。另外，图6和图7是沿图5中的VI-VI线及VII-VII线的TFT层30a的截面图。另外，图8是表示构成有机EL显示装置50的有机EL层33的截面图。
如图1所示，有机EL显示装置50例如具有进行设置为矩形的图像显示的显示区域D和设置在显示区域D的周围的边框区域F。另外，在本实施方式中，虽然示出了矩形的显示区域D，但是该矩形也包括例如，边沿呈圆弧状的形状、角部呈圆弧状的形状、边沿的一部分具有切口的形状等的大致矩形形状。
在显示区域D中，如图2所示，以矩阵形式排列有多个子像素P。此外，如图2所示，在显示区域D中，例如，具有用于进行红色显示的红色发光区域Er的子像素P、具有用于进行绿色显示的绿色发光区域Eg的子像素P、以及具有用于进行蓝色显示的蓝色发光区域Eb的子像素P以相互相邻的方式而设置。此外，在显示区域D中，例如，通过具有红色发光区域Er、绿色发光区域Eg以及蓝色发光区域Eb的相邻的三个子像素P构成一个像素。
在边框区域F的图1中的右端部设置有端子部T。另外，在边框区域F中，如图1所示，在显示区域D和端子部T之间，以图中的纵向方向作为弯折的轴可弯折180°(U字状)的弯折部B设置成在一个方向(图中的纵向方向)上延伸。
如图3所示，有机EL显示装置50具有作为树脂基板而设置的树脂基板层10、设置在树脂基板层10上的薄膜晶体管(thin film transitor，以下也称为TFT)层30a、在TFT层30a上作为发光元件层而设置的有机EL元件层40。
树脂基板层10例如由聚酰亚胺树脂等构成。
如图3所示，TFT层30a具有设置在树脂基板层10上的基底膜11、在基底膜11上对应每个子像素P作为像素电路45(参照图4)而设置的第一初始化TFT9a、阈值电压补偿TFT9b、写入控制TFT9c、驱动TFT9d、电源供给TFT9e、发光控制TFT9f、第二初始化TFT9g以及电容器9h、以及设置在各TFT9a～9g及电容器9h上的平坦化膜21。在此，在TFT层30a中，对应多个子像素P，以矩阵状排列多个像素电路45。另外，在本实施方式中，例示了图4所示构成的像素电路45，但是本发明并不限定于该像素电路45的构成。另外，如图2所示，在TFT层30a中，多条栅极线16g以在图中横向方向上相互平行地延伸的方式，作为栅极层而设置。另外，如图2所示，在TFT层30a中，多条发光控制线16e以在图中横方向上相互平行地延伸的方式，作为栅极层而设置。另外，如图2所示，在TFT层30a中，多条初始化电源线18i以在图中横方向上相互平行地延伸的方式，作为中间金属层而设置。另外，如图2所示，各发光控制线16e被设置为与各栅极线16g及各初始化电源线18i在俯视时相邻。另外，如图2所示，在TFT层30a中，多条源极线20f以在图中的纵向方向上相互平行地延伸的方式，作为源极层而设置。另外，如图2所示，在TFT层30a中，多条电源线20g以在图中的纵向方向上相互平行地延伸的方式，作为源极层而设置。另外，如图2所示，各电源线20g以与各源极线20f在俯视时相邻的方式而设置。
在此，第一初始化TFT9a～第二初始化TFT9g分别具有：配置为相互隔开的第一端子(参照图4中的圆形数字1)及第二端子(参照图4中的圆形数字2)；用于控制第一端子及第二端子之间的导通的控制端子。此外，第一端子和第二端子的定义如图4所记载的那样，在所有的TFT9a～TFT9g上是通用的。
如图4所示，第一初始化TFT9a在各子像素P中，其控制端子电连接到对应的栅极线16g，其第一端子电连接到后述的电容器9h的栅极电极16a，其第二端子电连接到对应的初始化电源线18i。在此，第一初始化TFT9a构成为通过向电容器9h施加初始化电源线18i的电压，初始化施加在驱动TFT9d的控制端子上的电压。另外，第一初始化TFT9a的控制端子与栅极线16g电连接，该栅极线16g在与阈值电压补偿TFT9b、写入控制TFT9c以及第二初始化TFT9g的各控制端子电连接的栅极线16g之前被扫描。
如图4所示，阈值电压补偿TFT9b在各子像素P中，其控制端子电连接到对应的栅极线16g，其第一端子电连接到驱动TFT9d的第二端子，其第二端子电连接到驱动TFT9d的控制端子。在此，阈值电压补偿TFT9b被配置为响应于栅极线16g的选择而使驱动TFT9d处于二极管连接状态，以补偿驱动TFT9d的阈值电压。
如图4所示，写入控制TFT9c在各子像素P中，其控制端子电连接到对应的栅极线16g，其第一端子电连接到对应的源极线20f，其第二端子电连接到驱动TFT9d的第一端子。在此，写入控制TFT9c被配置为响应于栅极线16g的选择，而将源极线20f的电压施加到驱动TFT9d的第一端子。
如图4所示，驱动TFT9d在各子像素P中，其控制端子电连接到第一初始化TFT9a的第一端子及阈值电压补偿TFT9b的第二端子，其第一端子电连接到写入控制TFT9c及电源供给TFT9e的每个第二端子，其第二端子电连接到阈值电压补偿TFT9b及发光控制TFT9f的每个第一端子。在此，驱动TFT9d被配置为将与施加在其控制端子与其第一端子之间的电压对应的驱动电流施加于发光控制TFT9f的第一端子，从而控制有机EL元件35的电流量。
具体地，如图3和图6所示，驱动TFT9d具有依次设置在基底膜11上的半导体层12ad、栅极绝缘膜13、栅极电极(控制端子)16a、第一层间绝缘膜17、第二层间绝缘膜19以及第一端子20a、第二端子20b。在此，如图5和图6所示，半导体层12ad在基底膜11上设置为大致H字形。另外，如图5和图6所示，半导体层12ad具有俯视时与栅极电极16a重叠而设置的本征区域12ac和夹着本征区域12ac而设置的一对导体区域12aa及12ab(图5中的点部)。此外，如图5所示，本征区域12ac的中间部分在设置为俯视时大致呈V字形。另外，如图3、图6及图7所示，栅极绝缘膜13以覆盖半导体层12ad的方式而设置。此外，如图6所示，在从栅极电极16a露出的栅极绝缘膜13的表面，沿着栅极电极16a的周端，存在通过后述的第一蚀刻工序和第二蚀刻工序所形成的两级的阶梯差S。另外，如图3、图5以及图6所示，栅极电极16a以在栅极绝缘膜13上与半导体层12ad的本征区域12ac重叠的方式设置为在俯视下呈矩形的岛状。另外，如图5及图6所示，栅极电极16a具有设置在栅极绝缘膜13上的第一金属层14a和设置在第一金属层14a上的第二金属层15a。另外，如图5～图7所示，在半导体层12a的本征区域12ac的沟道长度的方向L(图5中横方向)及与其正交的方向(图5中纵向方向)上，第二金属层15a的长度成为第一金属层14a的长度以下。另外，第一金属层14a及第二金属层15a例如由钨、钽、钼、铌、钛、氮化钼等的彼此相同的耐火金属构成。并且，如图6所示，半导体层12ad的本征区域12ac设置为与第一金属层14a匹配。在本说明书中，“匹配”不仅包含作为对象的两层的侧面在垂直方向上位于同一面的情况，还包含该两层的侧面连续形成锥形形状等的倾斜面的情况，并非严格地限定于侧面一致的情况，包含由蚀刻速率等的不同引起的2μm～3μm左右的侧面偏移。另外，如图3、图6及图7所示，第一层间绝缘膜17以覆盖栅极电极16a、发光控制线16e以及栅极线16g的方式而设置。另外，如图3、图6及图7所示，第二层间绝缘膜19经由后述的电容电极18c设置在第一层间绝缘膜17上。此外，如图3所示，第一端子20a以及第二端子20b以相互隔开的方式设置于第二层间绝缘膜19上。另外，如图3所示，第一端子20a和第二端子20b经由形成于栅极绝缘膜13、第一层间绝缘膜17以及第二层间绝缘膜19的层叠膜的各接触孔，分别与半导体层12ad的导体区域12aa和导体区域12ab电连接。此外，如图7所示，层叠有第一金属层14g及第二金属层15g的栅极线16g、以及层叠有第一金属层14e及第二金属层15e的发光控制线16e具有与上述栅极电极16a的层叠构造相同的层叠构造。
如图4所示，电源供给TFT9e在各子像素P中，其控制端子电连接到对应的发光控制线16e，其第一端子电连接到对应的电源线20g，其第二端子电连接到驱动TFT9d的第一端子。在此，电源供给TFT9e被配置为响应于发光控制线16e的选择将电源线20g的电压施加到驱动TFT9d的第一端子。
如图4所示，发光控制TFT9f在各子像素P中，其控制端子电连接到相应的发光控制线16e，其第一端子电连接到驱动TFT9d的第二端子，其第二端子电连接到后述的有机EL元件35的第一电极31。在此，发光控制TFT9f被配置为响应于发光控制线16e的选择将上述驱动电流施加到有机EL元件35。
具体地，如图3所示，发光控制TFT9f具有依次设置在基底膜11上的半导体层12ae、栅极绝缘膜13、栅极电极(控制端子)16b、第一层间绝缘膜17、第二层间绝缘膜19、以及第一端子20c和第二端子20d。在此，半导体层12ae与上述半导体层12ad同样地，在基底膜11上呈岛状地设置，具有本征区域和夹着本征区域而设置的一对导体区域。另外，如图3所示，栅极绝缘膜13被设置为覆盖半导体层12ae。另外，如图3所示，栅极电极16b以与半导体层12ae的本征区域重叠方式设置在栅极绝缘膜13上。另外，如图3所示，第一层间绝缘膜17和第二层间绝缘膜19以覆盖栅极电极16b的方式依次设置。另外，如图3所示，第一端子20c和第二端子20d以相互隔开的方式被设置在第二层间绝缘膜19上。另外，如图3所示，第一端子20c和第二端子20d通过形成在栅极绝缘膜13、第一层间绝缘膜17以及第二层间绝缘膜19的层叠膜上的各接触孔，分别电连接到半导体层12ae的一对导体区域。另外，第一初始化TFT9a、阈值电压补偿TFT9b、写入控制TFT9c、电源供给TFT9e以及第二初始化TFT9g与上述发光控制TFT9f的构成基本相同。
如图4所示，第二初始化TFT9g在各子像素P中，其控制端子电连接到对应的栅极线16g，其第一端子电连接到有机EL元件35，其第二端子电连接到对应的初始化电源线18i。在此，第二初始化TFT9g被配置为响应于栅极线16g的选择，复位在有机EL元件35的第一电极31中累积的电荷。
如图5和图7所示，电容器9h具有作为下侧电极而设置的栅极电极16a、作为第一无机绝缘膜而设置在栅极电极16a上的第一层间绝缘膜17、以在第一层间绝缘膜17上在俯视时与栅极电极16a重叠的方式作为上侧电极和中间金属层而设置的电容电极18c。另外，如图4所示，电容器9h在各子像素P中，通过其栅极电极14a与驱动TFT9d的栅极电极14a—体形成而与驱动TFT9d的栅极电极14a电连接，同时与第一初始化TFT9a的第一端子及阈值电压补偿TFT9b的第二端子电连接，其电容电极18c与对应的电源线20g电连接。在此，电容器9h构成为在对应的栅极线16g为选择状态时用对应的源极线20f的电压蓄电，通过保持蓄电的电压，当对应的栅极线16g处于非选择状态时维持施加于驱动TFT9d的栅极电极16a的电压。另外，如图5所示，电容电极18c遍及栅极电极16a的周端的全周设置到栅极电极16a的周端的外侧。另外，如图5及图7所示，在电容电极18c设有使第一层间绝缘膜17露出的开口部18m。另外，如图6以及图7所示，在电容电极18c上，以覆盖电容电极18c的方式设置有第二层间绝缘膜19，以作为第二无机绝缘膜。此外，在第二层间绝缘膜19上设有连接配线20e，该连接配线20e经由从电容电极18c的开口部18m露出的第一层间绝缘膜17及第二层间绝缘膜19上形成的接触孔与栅极电极16a电连接。
在此，如图5所示，在各子像素P中，栅极线16g及栅极电极(下侧电极)16a(的图中下边部)以相互排列的方式设置。并且，相互排列的栅极线16g的第一金属层14g和栅极电极(下侧电极)16a的第一金属层14a的距离Wa如图7所示，比相互排列的栅极线16g的第二金属层15g和栅极电极(下侧电极)16a的第二金属层15a的距离Wb短。此外，如图5和图7所示，电容电极(上侧电极)18c的栅极线16g侧的端部在俯视时，配置在相互排列的栅极线16g的第一金属层14g和栅极电极(下侧电极)16a的第一金属层14a之间。
另外，在各子像素中，发光控制线16e和栅极电极(下侧电极)16a(的图中上边部)如图5所示那样相互排列地设置。并且，相互排列的发光控制线16e的第一金属层14e和栅极电极(下侧电极)16a的第一金属层14a的距离Wc如图7所示，比相互排列的发光控制线16e的第二金属层15e和栅极电极(下侧电极)16a的第二金属层15a的距离Wb短。此外，如图5和图7所示，电容电极(上侧电极)18c的发光控制线16e侧的端部在俯视时，配置在相互排列的发光控制线16e的第一金属层14e和栅极电极(下侧电极)16a的第一金属层14a之间。
如图3所示，有机EL元件层40对应于多个像素电路45，具有以在平坦化膜21上排列为矩阵状的方式作为多个发光元件而设置的多个有机EL元件35、以及以覆盖各有机EL元件35的方式而设置的密封膜39。
如图3所示，有机EL元件35具有设置在平坦化膜21上的第一电极31、设置在第一电极31上的有机EL层33、以在显示区域D的整体上通用的方式设置在有机EL层33上的第二电极34。
如图3所示，第一电极31经由形成在平坦化膜21上的接触孔电连接到各子像素P的发光控制TFT9f的第二端子20d。另外，第一电极31具有向有机EL层33注入孔(空穴)的功能。另外，为了提高针对有机EL层33的空穴注入效率，第一电极31优选由功函数较大的材料形成。在此，作为构成第一电极31的材料，例如可以列举银(Ag)、铝(Al)、钒(V)、钴(Co)、镍(Ni)、钨(W)、金(Au)、钛(Ti)、钌(Ru)、锰(Mn)、铟(In)、铱(Yb)、氟化锂(LiF)、铂(Pt)、钯(Pd)、钼(Mo)、铱(Ir)、锡(Sn)等的金属材料。另外，构成第一电极31的材料也可以是例如石棉(At)/氧化石棉(AtO2)等的合金。此外，构成第一电极31的材料例如可以是诸如氧化锡(SnO)、氧化锌(ZnO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等的导电性氧化物。另外，第一电极31也可以层叠多个由上述材料构成的层而形成。另外，作为功函数较大的化合物材料，例如可以列举铟锡氧化物(ITO)、铟锌氧化物(IZO)等。
第一电极31的周端部被在整个显示区域D上设置成格子状的边缘盖32所覆盖。在此，作为构成边缘盖32的材料，例如可以列举聚酰亚胺树脂、丙烯酸树脂、聚硅氧烷树脂、酚醛清漆树脂等的正型感光性树脂。
如图8所示，有机EL层33具有依次设置在第一电极31上的空穴注入层1、空穴输送层2、发光层3、电子输送层4以及电子注入层5。
空穴注入层1也称为阳极缓冲层，具有使第一电极31和有机EL层33的能级接近、改善从第一电极31向有机EL层33的空穴注入效率的功能。在此，作为构成空穴注入层1的材料，例如，可以列举三唑衍生物、噁二唑衍生物、咪唑衍生物、聚芳基链烷烃衍生物、吡唑啉衍生物、苯二胺衍生物、噁唑衍生物、苯乙烯基蒽衍生物、芴酮衍生物、腙衍生物、芪衍生物等。
空穴输送层2具有提高从第一电极31向有机EL层33的空穴的输送效率的功能。在此，作为构成空穴输送层2的材料，例如可以列举卟啉衍生物、芳香族叔胺化合物、苯乙烯基胺衍生物、聚乙烯基咔唑、聚对亚苯基亚乙烯基、聚硅烷、三唑衍生物、噁二唑衍生物、咪唑衍生物、聚芳基链烷烃衍生物、吡唑啉衍生物、吡唑啉酮衍生物、苯二胺衍生物、芳基胺衍生物、胺取代查耳酮衍生物、噁唑衍生物、苯乙烯基蒽衍生物、芴酮衍生物、腙衍生物、芪衍生物、氢化非晶硅、氢化非晶硅、硫化锌、硒化锌等。
发光层3是在第一电极31和第二电极34施加电压时，分别从第一电极31和第二电极34注入空穴和电子，同时空穴和电子再次结合的区域。在此，发光层3由发光效率高的材料形成。并且，作为构成发光层3的材料，例如，可以列举金属氧化物类化合物[8-羟基喹啉金属络合物]、萘衍生物、蒽衍生物、二苯基乙烯衍生物、乙烯基丙酮衍生物、三苯胺衍生物、丁二烯衍生物、香豆素衍生物、苯并噁唑衍生物、噁二唑衍生物、噁唑衍生物、苯并咪唑衍生物、噻二唑衍生物、苯并噻唑衍生物、苯乙烯基衍生物、苯乙烯基胺衍生物、双苯乙烯基苯衍生物、三苯乙烯基苯衍生物、苝衍生物、紫环烯衍生物、氨基芘衍生物、吡啶衍生物、罗丹明衍生物、吖啶衍生物、吩噁嗪酮、喹吖啶酮衍生物、聚对二亚乙烯基亚苯基、聚硅烷等。
电子输送层4具有将电子有效地移动到发光层3的功能。在此，作为构成电子输送层4的材料，例如，作为有机化合物，可以列举噁二唑衍生物、三唑衍生物、苯醌衍生物、萘醌衍生物、蒽醌衍生物、四氰基蒽醌二甲烷衍生物、二苯醌衍生物、芴酮衍生物、硅衍生物、金属氧类化合物等。
电子注入层5具有使第二电极34和有机EL层33的能级接近、提高从第二电极34向有机EL层33注入电子的效率的功能，通过该功能，能够降低有机EL元件35的驱动电压。另外，电子注入层5也称为阴极缓冲层。在此，作为构成电子注入层5的材料，例如，可以列举诸如氟化锂(LiF)、氟化镁(MgF2)、氟化钙(CaF2)、氟化锶(SrF2)、氟化钡(BaF2)这样的无机碱化合物、氧化铝(Al2O3)、氧化锶(SrO)等。
如图3所示，第二电极34被设置为覆盖各子像素P的有机EL层33以及所有子像素P通用的边缘盖32。另外，第二电极34具有向有机EL层33注入电子的功能。另外，第二电极34为了提高向有机EL层33的电子注入效率，更优选由功函数小的材料构成。在此，作为构成第二电极34的材料，例如可以列举银(Ag)、铝(Al)、钒(V)、钴(Co)、镍(Ni)、钨(W)、金(Au)、钙(Ca)、钛(Ti)、钇(Y)、钠(Na)、钌(Ru)、锰(Mn)、铟(In)、镁(Mg)、锂(Li)、镱(Yb)、氟化锂(LiF)等。另外，第二电极34例如也可以由镁(Mg)/铜(Cu)、镁(Mg)/银(Ag)、钠(Na)/钾(K)、石棉(At)/氧化石棉(AtO2)、锂(Li)/铝(Al)、锂(Al)/钙(Ca)/铝(Al)、氟化锂(LiF)/钙(Ca)/铝(Al)等的合金形成。另外，第二电极34例如也可以由氧化锡(SnO)、氧化锌(ZnO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等的导电性氧化物形成。另外，第二电极34也可以层叠多个由上述材料构成的层而形成。另外，作为功函数小的材料，例如可以列举镁(Mg)、锂(Li)、氟化锂(LiF)、镁(Mg)/铜(Cu)、镁(Mg)/银(Ag)、钠(Na)/钾(K)、锂(Li)/铝(Al)、锂(Li)/钙(Ca)/铝(Al)、氟化锂(LiF)/钙(Ca)/铝(Al)等。
如图3所示，密封膜39包括以覆盖第二电极34的方式而设置的第一密封无机绝缘膜36、设置在第一密封无机绝缘膜36上的密封有机膜37、以覆盖密封有机膜37的方式而设置的第二密封无机绝缘膜38，并具有隔绝水分或氧气等以保护有机EL层33的功能。在此，第一密封无机绝缘膜36和第二密封无机绝缘膜38例如由诸如氧化硅(SiO2)、氧化铝(Al2O3)、四氮化三硅(Si3N4)等的氮化硅(SiNx(x为正数))、碳氮化硅(SiCN)等的无机材料而构成。另外，密封有机膜37例如由丙烯酸树脂、聚脲树脂、聚对二甲苯树脂、聚酰亚胺树脂、聚酰胺树脂等的有机材料构成。
在上述构成的有机EL显示装置50中，在各子像素P中，首先如果对应的发光控制线16e被选择而成为非活性状态，则有机EL元件35处于非发光状态。在该非发光状态下，通过选择对应的栅极线16g(电连接到第一初始化TFT9a)，栅极信号经由其栅极线16g被输入到第一初始化TFT9a，使得第一初始化TFT9a处于导通状态，对应的初始化电源线18i的电压被施加到电容器9h，同时驱动TFT9d成为导通状态。由此，电容器9h的电荷被放电，施加于驱动TFT9d的控制端子(栅极电极)16a的电压被初始化。接着，通过对应的栅极线16g(电连接于阈值电压补偿TFT9b、写入控制TFT9c以及第二初始化TFT9g)被选择而成为活性状态，阈值电压补偿TFT9b以及写入控制TFT9c成为导通状态，经由对应的源极线20f传递的源极信号所对应的规定的电压经由二极管连接状态的驱动TFT9d被写入电容器9h，同时第二初始化TFT9g成为导通状态，经由对应的初始化电源线18i将初始化信号施加到有机EL元件35的第一电极31，而使积蓄在第一电极31中的电荷复位。之后，对应的发光控制线16e被选择，电源供给TFT9e及发光控制TFT9f成为导通状态，与施加于驱动TFT9d的控制端子(栅极电极)16a的电压相应的驱动电流从对应的电源线20g被供给至有机EL元件35。这样，在有机EL显示装置50中，在各子像素P中，有机EL元件35以与驱动电流对应的亮度发光，进行图像显示。
接着，对本实施方式的有机EL显示装置50的制造方法进行说明。另外，本实施方式的有机EL显示装置50的制造方法包括：依次进行半导体层形成工序、栅极绝缘膜形成工序、第一金属膜成膜工序、第一光刻工序、第一蚀刻工序、第一剥离工序、第二金属膜成膜工序、第二光刻工序、第二蚀刻工序、第二剥离工序以及导体化工序的TFT层形成工序和有机EL元件层形成工序。在此，图9是表示有机EL显示装置50的制造方法中的半导体层形成工序的截面图，是与图7对应的图。另外，图10、图11、图12、图13、图14、图15以及图16是分别表示有机EL显示装置50的制造方法中的第一金属膜成膜工序、第一光刻工序、第一蚀刻工序、第二金属膜成膜工序、第二光刻工序、第二蚀刻工序以及导体化工序的截面图，是与图6对应的图。
＜TFT层形成工序＞
首先，例如，在玻璃基板上形成的树脂基板层10上，例如通过等离子体CVD(Chemical Vapor Deposition)法形成氧化硅膜等的无机绝缘膜(厚度为1000nm左右)，形成基底膜11。
接着，在形成了基底膜11的整个基板上，通过等离子体CVD法，例如形成非晶硅膜(厚度50nm左右)，通过激光退火等使非晶硅膜结晶化，形成多晶硅膜12(参考图9中的两点划线)之后，对该多晶硅膜12进行图案化，如图9所示，形成半导体层12a等(半导体层形成工序)。
之后，在形成了半导体层12a等的基板整体上，例如，通过等离子体CVD法，形成氧化硅膜等的无机绝缘膜(100nm左右)，以覆盖半导体层12a的方式形成栅极绝缘膜13(栅极绝缘膜形成工序)。
进而，在形成了栅极绝缘膜13的整个基板上，例如，通过溅射法形成钼膜(厚度125nm左右)，如图10所示，以覆盖栅极绝缘膜13的方式形成第一金属膜14(第一金属膜成膜工序)。
接着，在第一金属膜14上涂抹了抗蚀剂R之后，如图11所示，通过第一掩模M对抗蚀剂R(图11中的两点划线)进行曝光，形成第一抗蚀剂图案Ra(第一光刻工序)。
进而，对从第一抗蚀剂图案Ra露出的第一金属膜14进行蚀刻，如图12所示，形成第一金属层14a、14e以及14g等(第一蚀刻工序)。在此，在第一蚀刻工序中，由于第一金属膜14的基底的栅极绝缘膜13的表层也被蚀刻，因此如图12所示，在栅极绝缘膜13的表面上形成一级的阶梯差。
之后，对在上述第一蚀刻工序中所使用的第一抗蚀剂图案Ra进行剥离(第一剥离工序)。
此外，以覆盖剥离第一抗蚀剂图案Ra而露出的第一金属层14a、14e及14g等的方式，例如通过溅射法，形成钼膜(厚度125nm左右)，如图13所示，成膜第二金属膜15(第二金属膜成膜工序)。
接着，在第二金属膜15上涂布了抗蚀剂R之后，如图14所示，通过第二掩模M对抗蚀剂R进行曝光，形成第二抗蚀剂图案Rb(第二光刻工序)。在此，通过使第二光刻工序中的曝光量比第一光刻工序中的曝光量多，第二掩模M能够使用与第一掩模M通用的掩模。
此外，对从第二抗蚀剂图案Rb露出的第二金属膜15进行蚀刻，如图15所示，形成第二金属层15a、15e及15g等，形成包含分别层叠有第一金属层14a、14e及14g、以及第二金属层15a、15e及15g的栅极电极16a、发光控制线16e及栅极线16g的栅极层(第二蚀刻工序)。在此，在第二蚀刻工序中，由于第二金属膜14的基底的栅极绝缘膜13的表层也再次被蚀刻，因此如图15所示，在栅极绝缘膜13的表面上形成两级的阶梯差S。另外，通过在该栅极绝缘膜13的表面所形成的两级的阶梯差S，可以得知包括栅极电极16a、发光控制线16e以及栅极线16g的栅极层是两次重复金属膜的成膜及图案化而形成的。
之后，对在上述第二蚀刻工序中所使用的第二抗蚀剂图案Rb进行剥离(第二剥离工序)。
接下来，通过将栅极电极16a、发光控制线16e和栅极线16g作为掩模，将杂质离子掺杂到半导体层12a等中，如图16所示，将半导体层12a等的一部分导体化，形成具有导体区域12aa、导体区域12ab以及本征区域12ac的半导体层12ad、12ae等(导体化工序)。另外，在本实施方式中，例示了在第二剥离工序之后进行导体化工序的制造方法，但是导体化工序也可以在第二剥离工序之前进行。
之后，例如通过等离子体CVD法在形成了半导体层12ad、12ae等的基板整体上形成氧化硅膜等的无机绝缘膜(厚度100nm左右)，从而形成第一层间绝缘膜17。
接着，在形成了第一层间绝缘膜17的整个基板上，例如，通过溅射法形成钼膜(厚度250nm左右)等的金属膜之后，对该金属膜进行图案化，形成电容电极18c、初始化电源线18i等的中间金属层。另外，中间金属层例如也可以作为从端子部T的端子向显示区域D的数据信号线引绕时的引绕配线，与栅极层一起使用。在该情况下，为了调整引绕配线的配线电阻，优选栅极层和中间金属层为相同的金属材料且相同的膜厚。因此，优选中间金属层也通过与栅极层同样的工序形成第一金属层及第二金属层的金属层叠膜。
进而，在形成了电容电极18c等的基板整体上，例如通过等离子体CVD法，形成氧化硅膜等的无机绝缘膜(厚度500nm左右)，从而在形成了第二层间绝缘膜19之后，对栅极绝缘膜13、第一层间绝缘膜17以及第二层间绝缘膜19的层叠膜进行图案化，形成接触孔。
之后，例如通过溅射法在形成了接触孔的整个基板上依次形成钛膜(厚度30nm左右)、铝膜(厚度300nm左右)以及钛膜(厚度50nm左右)等，形成了源极金属膜之后，对该源极金属膜进行图案化，形成连接配线20e、源极线20f、电源线20g等。
最后，在形成了连接配线20e等的整个基板上，例如，通过旋涂法或狭缝涂布法，在涂布了聚酰亚胺类的感光性树脂膜(厚度2μm左右)之后，通过对该涂布膜进行预烘烤、曝光、显影以及后烘烤从而形成平坦化膜21。
如上所述，可以形成TFT层30a。
＜有机EL元件层形成工序＞
在TFT层30a的平坦化膜21上，使用已知方法形成第一电极31、边缘盖32、有机EL层33(空穴注入层1、空穴输送层2、发光层3、电子输送层4、电子注入层5)以及第二电极34之后，通过形成密封膜39(第一密封无机绝缘膜36、密封有机膜37、第二密封无机绝缘膜38)，从而形成有机EL元件层40。
之后，在形成了密封膜39的基板表面上粘贴了保护片(未图示)之后，通过从树脂基板层10的玻璃基板侧照射激光，使玻璃基板从树脂基板层10的下面剥离，进而在剥离了玻璃基板的树脂基板层10的下表面粘贴保护片(未图示)。
如上所述，可以制造本实施方式的有机EL显示装置50。
另外，在本实施方式中，例示了包括TFT层30a的有机EL显示装置50及其制造方法，但是也可以是代替TFT层30a而包括TFT层30b的有机EL显示装置及其制造方法。在此，图17和图18是构成本实施方式的有机EL显示装置50的变形例的TFT层30b的截面图，是与图6和图7对应的图。
在本实施方式的TFT层30a中，通过低温多晶硅形成半导体层12ad等，但是在变形例的TFT层30b中，半导体层12bd等通过氧化物半导体形成。因此，在TFT层30b中，各TFT9a～9g的半导体层12bd的基底的栅极绝缘膜13b的截面形状，随之仅第一层间绝缘膜17b、电容电极18cb以及第二层间绝缘膜19b的截面形状与TFT层30a不同，除此以外的结构与TFT层30a实质上为相同的结构。
如图17所示，当以驱动TFT9d为代表进行说明时，驱动TFT9d包括依次设置在基底膜11上的半导体层12bd、栅极绝缘膜13b、栅极电极16b、第一层间绝缘膜17b、第二层间绝缘膜19b以及第一端子20a(参见图3)和第二端子20b(参见图3)。在此，半导体层12bd与半导体层12ad相同，在基底膜11上设置为大致H字形。另外，半导体层12bd与半导体层12ad相同，包括设置成俯视时与栅极电极16b重叠的本征区域12bc和夹着本征区域12bc而设置的一对导体区域12ba及12bb。另外，本征区域12bc与本征区域12ac同样地，其中间部分设置为俯视时大致呈V字形。另外，如图17及图18所示，栅极绝缘膜13b以与栅极电极16b、发光控制线16e及栅极线16g匹配的方式设置为岛状。另外，如图17所示，栅极电极16b在栅极绝缘膜13b上以与半导体层12bd的本征区域12bc重叠的方式设置为在俯视下呈矩形的岛状。另外，如图17所示，栅极电极16b具备设置在栅极绝缘膜13b上的第一金属层14b和设置在第一金属层14b上的第二金属层15b。另外，第一金属层14b和第二金属层15b例如由钨、钽、钼、铌、钛、氮化钼等的彼此相同的耐火金属构成。另外，半导体层12bd的本征区域12bc以与栅极电极16b的第一金属层14b匹配的方式设置。另外，如图17及图18所示，第一层间绝缘膜17b设置成覆盖栅极电极16b、发光控制线16e以及栅极线16g。另外，如图17及图18所示，第二层间绝缘膜19b经由电容电极18cb设置在第一层间绝缘膜17b上。
具备TFT层30b的有机EL显示装置可以如下制造。在此，图19、图20以及图21是分别表示本实施方式的有机EL显示装置的变形例的制造方法中的第二光刻工序、第二蚀刻工序以及导体化工序的截面图，是与图17对应的图。
首先，在上述有机EL显示装置50的制造方法的半导体层形成工序中，通过溅射法在形成了基底膜11的整个基板上形成例如InGaZO4等的氧化物半导体膜(厚度30nm～100nm左右)之后，通过对该氧化物半导体膜进行光刻处理、蚀刻处理以及抗蚀剂的剥离处理，从而形成半导体层12b(参见图19)。
之后，如图19所示，在依次进行了上述有机EL显示装置50的制造方法的栅极绝缘膜形成工序、第一金属膜成膜工序、第一光刻工序、第一蚀刻工序、第一剥离工序以及第二金属膜成膜工序之后，接着，在第二金属膜15上涂布了抗蚀剂R之后，通过第二掩模M对抗蚀剂R进行曝光，形成第二抗蚀剂图案Rbb(第二光刻工序)。
进而，对从第二抗蚀剂图案Rbb露出的第二金属膜15、在上述第一蚀刻工序中形成的第一金属层14a以及栅极绝缘膜13进行蚀刻，如图20所示，形成栅极层和栅极绝缘膜13b(第二蚀刻工序)，该栅极层包含层叠有第一金属层14b和第二金属层15b的栅极电极16b等。
之后，对在上述第二蚀刻工序中使用的第二抗蚀剂图案Rbb进行剥离(第二剥离工序)。
接着，通过将栅极电极16b等作为掩模、在半导体层中进行氢等离子体处理、氦等离子体处理等的等离子体处理，如图21所示，将半导体层的一部分导体化，形成具有导体区域12ba、导体区域12bb以及本征区域12bc的半导体层12bd等(导体化工序)。另外，在本变形例中，例示了在第二剥离工序之后进行导体化工序的制造方法，但也可以在第二剥离工序之前进行导体化工序。
之后，与上述有机EL显示装置50的制造方法相同，形成第一层间绝缘膜17b、电容电极18cb、初始化电源线18i、连接配线20e、源极线20f、电源线20g、平坦化膜21等从而形成TFT层30b，通过进行上述有机发光元件层形成工序，能够制造具备TFT层30b的有机EL显示装置。
如上所述，根据本实施方式的有机EL显示装置50及其制造方法，在栅极绝缘膜13上层叠通过第一金属膜成膜工序、第一光刻工序以及第一蚀刻工序形成的第一金属层14a、14e及14g和通过第二金属膜成膜工序、第二光刻工序以及第二蚀刻工序形成的第二金属层15a、15e及15g，形成包含TFT层30a的栅极电极16a、发光控制线16e以及栅极线16g的栅极层。
另外，根据本实施方式的有机EL显示装置50及其制造方法，在第二蚀刻工序中，由于能够除去在第一蚀刻工序中残留的第一金属膜14的残渣，因此例如可以抑制间隔窄的栅极电极16a和栅极线16g及发光控制线16e之间的配线间泄露。
《第二实施方式》
图22～图28示出本发明所涉及的显示装置及其制造方法的第二实施方式。在此，图22是构成本实施方式所涉及的有机EL显示装置的TFT层30c的俯视图。另外，图23是沿图22中的XXIII-XXIII线的TFT层30c的截面图。另外，在以下的各实施方式中，对于与图1～图21相同的部分赋予相同的标号，省略其详细说明。
在上述第一实施方式中，例示了在第二蚀刻工序之后进行导体化工序的有机EL显示装置50及其制造方法，但是在本实施方式中，例示了在第二金属膜成膜工序之前进行导体化工序的有机EL显示装置及其制造方法。
与上述第一实施方式的有机EL显示装置50相同，本实施方式的有机EL显示装置具备显示区域D和设置在显示区域D的周围的边框区域F。另外，与上述第一实施方式的有机EL显示装置50相同，本实施方式的有机EL显示装置具备树脂基板层10、设置在树脂基板层10上的TFT层30c以及设置在TFT层30c上的有机EL元件层40。
TFT层30c与上述第一实施方式的有机EL显示装置50的TFT层30a相同，包括：设置在树脂基板层10上的基底膜11、对应每个子像素P设置在基底膜11上的第一初始化TFT9a、阈值电压补偿TFT9b、写入控制TFT9c、驱动TFT9d、电源供给TFT9e、发光控制TFT9f、第二初始化TFT9g以及电容器9h；设置在各TFT9a～9g以及电容器9h上的平坦化膜21。
如图23所示，驱动TFT9d具备依次设置在基底膜11上的半导体层12cd、栅极绝缘膜13、栅极电极16c、第一层间绝缘膜17、第二层间绝缘膜19、以及第一端子20a(参见图3)和第二端子20b(参见图3)。在此，半导体层12cd由低温多晶硅形成，如图22和图23所示，在基底膜11上设置为大致H字形。另外，如图23所示，半导体层12cd具备俯视时以与栅极电极16c重叠的方式而设置的本征区域12cc和夹着本征区域12cc而设置的一对导体区域12ca和12cb。另外，如图22所示，本征区域12cc的中间部分设置为俯视时大致呈V字形。另外，如图22和图23所示，在本征区域12cc的一对导体区域12ca和12cb侧，以不与后述的第一金属层14c和第二金属层15c重叠的方式设置偏移区域Y。另外，如图23所示，栅极绝缘膜13被设置为覆盖半导体层12cd。另外，在从栅极电极16a露出的栅极绝缘膜13的表面上，沿着栅极电极16c的周端，存在由第一蚀刻工序和第二蚀刻工序形成的两级阶梯差S。并且，一对导体区域12ca、12cb和本征区域12cc的边界被设置为与形成在栅极绝缘膜13的表面的阶梯差S对齐。另外，如图22和图23所示，栅极电极16c在栅极绝缘膜13上以与半导体层12cd的本征区域12cc重叠的方式设置为在俯视下呈矩形的岛状。另外，如图23所示，栅极电极16c包括设置在栅极绝缘膜13上的第一金属层14c和设置在第一金属层14c上的第二金属层15c。另外，如图22和图23所示，在半导体层12cd的本征区域12cc的沟道长度的方向L(图22中的横向方向)以及与之正交的方向(图22中的纵向方向)上，第二金属层15c的长度在第一金属层14c的长度以下。另外，第一金属层14c和第二金属层15c例如由钨、钽、钼、铌、钛、氮化钼等的彼此相同的耐火金属构成。并且，半导体层12cd的本征区域12cc被设置为与成为第一金属层14c的第一金属层14a匹配。另外，如图23所示，第一层间绝缘膜17被设置为覆盖栅极电极16c、发光控制线16e以及栅极线16g。另外，如图23所示，第二层间绝缘膜19经由电容电极18c设置在第一层间绝缘膜17上。另外，第一端子20a和第二端子20b经由形成在栅极绝缘膜13、第一层间绝缘膜17以及第二层间绝缘膜19的层叠膜上的各接触孔，分别电连接到半导体层12cd的一对导体区域12ca和12cb。
另外，第一初始化TFT9a、阈值电压补偿TFT9b、写入控制TFT9c、电源供给TFT9e、发光控制TFT9f以及第二初始化TFT9g除了没有电容电极18c介入这点之外，具有与上述驱动TFT9d同样的构成。
与上述第一实施方式的有机EL显示装置50相同，具有上述结构的TFT层30c的有机EL显示装置具有可弯曲性，在各子像素P中，构成为：通过经由第一初始化TFT9a、阈值电压补偿TFT9b、写入控制TFT9c、驱动TFT9d、电源供给TFT9e、发光控制TFT9f以及第二初始化TFT9g，使有机EL层33的发光层3适当地发光，从而进行图像显示。
接着，对具有本实施方式的TFT层30c的有机EL显示装置的制造方法进行说明。另外，本实施方式的有机EL显示装置的制造方法包括：依次进行半导体层形成工序、栅极绝缘膜形成工序、第一金属膜成膜工序、第一光刻工序、第一蚀刻工序、第一剥离工序、导体化工序、第二金属膜成膜工序、第二光刻工序、第二蚀刻工序以及第二剥离工序的TFT层形成工序；有机EL元件层形成工序。在此，图24、图25、图26以及图27是分别表示本实施方式的有机EL显示装置的制造方法中的导体化工序、第二金属膜成膜工序、第二光刻工序以及第二蚀刻工序的截面图，是与图23对应的图。
首先，在进行到上述第一实施方式所说明的有机EL显示装置50的制造方法的第一剥离工序之后，通过将第一金属层14a作为掩模，向半导体层12a等中掺杂杂质离子，如图24所示，将半导体层12a等的一部分导体化，形成具有导体区域12ca、导体区域12cb以及本征区域12cc的半导体层12cd等(导体化工序)。另外，在本实施方式中，例示了在第一剥离工序之后进行导体化工序的制造方法，但也可以在第一剥离工序之前进行导体化工序。
接着，例如，通过溅射法形成钼膜(厚度125nm左右)，以覆盖第一金属层14a等，如图25所示，形成第二金属膜15(第二金属膜成膜工序)。
之后，在第二金属膜15上涂布了抗蚀剂R之后，如图26所示，通过第二掩模M对抗蚀剂R(图26中的两点划线)进行曝光，形成第二抗蚀剂图案Rbc(第二光刻工序)。在此，通过使第二光刻工序中的曝光量比第一光刻工序中的曝光量多，第二掩模M能够使用与第一掩模M通用的掩模。另外，在半导体层12cd的沟道长度的方向L上，第二抗蚀剂图案Rbc的长度比第一抗蚀剂图案Ra的长度短。
进而，对从第二抗蚀剂图案Rbc露出的第二金属膜15进行蚀刻，如图27所示，形成第二金属层15c等，形成包括层叠了第一金属层14c和第二金属层15c的栅极电极16c等的栅极层(第二蚀刻工序)。在此，在第二蚀刻工序中，由于第二金属膜14的基底的栅极绝缘膜13的表层也再次被蚀刻，因此如图27所示，在栅极绝缘膜13的表面上形成两级的阶梯差S。
之后，在剥离了上述第二蚀刻工序中使用的第二抗蚀剂图案Rbc后(第二剥离工序)，与上述第一实施方式同样，形成第一层间绝缘膜17、电容电极18c、初始化电源线18i、连接配线20e、源极线20f、电源线20g、平坦化膜21等，形成TFT层30c，接着，通过进行有机EL元件层形成工序，能够制造具备TFT层30c的有机EL显示装置。
另外，在本实施方式中，例示了具有TFT层30c的有机EL显示装置及其制造方法，但是也可以是代替TFT层30c而具有TFT层30d的有机EL显示装置及其制造方法。在此，图28是构成本实施方式的有机EL显示装置的变形例的TFT层30d的截面图，是与图23对应的图。
在本实施方式的TFT层30c中，半导体层12cd等由低温多晶硅形成，但是在变形例的TFT层30d中，半导体层12dd等由氧化物半导体形成。因此，在TFT层30d中，各TFT9a～9g的半导体层12dd的基底的栅极绝缘膜13d的截面形状，随之仅第一层间绝缘膜17b、电容电极18cb以及第二层间绝缘膜19b的截面形状与TFT层30c不同，除此之外的结构与TFT层30c实质上相同。
如图28所示，当以驱动TFT9d为代表进行说明时，驱动TFT9d包括依次设置在基底膜11上的半导体层12bd、栅极绝缘膜13b、栅极电极16b、第一层间绝缘膜17b、第二层间绝缘膜19b以及第一端子20a(参见图3)和第二端子20b(参见图3)。在此，半导体层12dd与半导体层12cd相同，在基底膜11上设置为大致H字形。另外，如图28所示，半导体层12dd与半导体层12cd相同，包括设置成俯视时与栅极电极16b重叠的本征区域12dc和夹着本征区域12dc而设置的一对导体区域12da及12db。另外，本征区域12dc与本征区域12cc同样地，其中间部分设置为俯视时大致呈V字形。另外，如图28所示，在本征区域12dc的一对导体区域12da以及12db侧，以不与后述的第一金属层14d及第二金属层15d重叠的方式设置有偏置区域Y。另外，如图28所示，栅极绝缘膜13d以与栅极电极16d、发光控制线16e以及栅极线16g匹配的方式设置成岛状。而且，一对导体区域12da、12db与本征区域12dc的边界以与栅极绝缘膜13d的端部对齐的方式设置。另外，如图28所示，栅极电极16d以在栅极绝缘膜13上与半导体层12dd的本征区域12dc重叠的方式设置为在俯视下呈矩形的岛状。另外，如图28所示，栅极电极16d具备设置在栅极绝缘膜13d上的第一金属层14d和设置在第一金属层14d上的第二金属层15d。另外，第一金属层14d和第二金属层15d例如由钨、钽、钼、铌、钛、氮化钼等的彼此相同的耐火金属构成。另外，如图28所示，第一层间绝缘膜17b设置成覆盖栅极电极16d、发光控制线16e以及栅极线16g。另外，如图28所示，第二层间绝缘膜19b经由电容电极18cb设置在第一层间绝缘膜17b上。
具备上述TFT层30d的有机EL显示装置可以通过组合本实施方式的制造方法和上述第一实施方式的变形例的制造方法来制造。
如上所述，根据本实施方式的有机EL显示装置及其制造方法，将由第一金属膜成膜工序、第一光刻工序以及第一蚀刻工序形成的第一金属层14a和由第二金属膜成膜工序、第二光刻工序以及第二蚀刻工序形成的第二金属层15a层叠在栅极绝缘膜13上，形成包括TFT层30c的栅极电极16c的栅极层。在此，在第一金属膜成膜工序中成膜的第一金属膜14的膜厚是第一金属膜14和第二金属膜15的总膜厚的一半，所以与将第一金属膜14和第二金属膜15一起成膜的情况相比，能够缓和第一金属膜14内产生的应力。进而，在第二金属膜成膜工序中成膜的第二金属膜15的膜厚是第一金属膜14和第二金属膜15的总膜厚的一半，因此与将第一金属膜14和第二金属膜15一起成膜的情况相比，能够缓和第二金属膜15内产生的应力。由此，为了降低包含栅极电极16c的栅极层的配线电阻，即使使第一金属膜14和第二金属膜15的总膜厚变厚，由于在第一金属膜14和第二金属膜15内产生的应力被缓和，因此可以抑制其基底的栅极绝缘膜13中的裂纹的产生。因此，能够抑制栅极绝缘膜13中的裂纹的产生，降低包含栅极电极16c的栅极层的配线电阻。
另外，根据本实施方式的有机EL显示装置及其制造方法，由于在第二蚀刻工序中能够除去在第一蚀刻工序中残留的第一金属膜14的残渣，所以例如可以抑制间隔窄的栅极电极16c和栅极线16g、发光控制线16e之间的配线间泄漏。
另外，根据本实施方式的有机EL显示装置及其制造方法，由于具备具有偏移区域Y的TFT9a～9g，所以可以增大TFT9a～9g的S值(阈下区域的上升系数)或者减少泄漏电流。
《第三实施方式》
图29～图32示出本发明所涉及的显示装置及其制造方法的第三实施方式。在此，图29是构成本发明的第三实施方式所涉及的有机EL显示装置的TFT层30e的俯视图。另外，图30是沿图29中的XXX-XXX线的TFT层30e的截面图。
在上述第一和第二实施方式中，例示了在TFT的栅极电极中，具备以第二金属层的侧面与第一金属层的侧面对齐的方式而设置的TFT层30a～30d的有机EL显示装置，但是在本实施方式中，例示了在TFT的栅极电极中，具备第二金属层15ae的一部分设置成从第一金属层14ae的端部突出的TFT层30e的有机EL显示装置。
与上述第一实施方式的有机EL显示装置50相同，本实施方式的有机EL显示装置具备显示区域D和设置在显示区域D的周围的边框区域F。另外，与上述第一实施方式的有机EL显示装置50相同，本实施方式的有机EL显示装置具备树脂基板层10、设置在树脂基板层10上的TFT层30e、设置在TFT层30e上的有机EL元件层40。
与上述第一实施方式的有机EL显示装置50的TFT层30a相同，TFT层30e包括设置在树脂基板层10上的基底膜11、对应每个子像素P设置在基底膜11上的第一初始化TFT9a、阈值电压补偿TFT9b、写入控制TFT9c、驱动TFT9d、电源供给TFT9e、发光控制TFT9f、第二初始化TFT9g以及电容器9h、和设置在各TFT9a～9g及电容器9h上的平坦化膜21。
如图30所示，驱动TFT9d具备依次设置在基底膜11上的半导体层12cd、栅极绝缘膜13、栅极电极16ae、第一层间绝缘膜17e、第二层间绝缘膜19e、以及第一端子20a(参见图3)和第二端子20b(参见图3)。在此，半导体层12cd由低温多晶硅形成，如图29和图30所示，在基底膜11上设置为大致H字形。另外，如图30所示，半导体层12cd具备俯视时以与栅极电极16c重叠的方式而设置的本征区域12cc和夹着本征区域12cc而设置的一对导体区域12ca和12cb。另外，如图29所示，本征区域12cc的中间部分设置为俯视时大致呈V字形。另外，如图30所示，栅极绝缘膜13被设置为覆盖半导体层12cd。另外，如图30所示，一对导体区域12ca、12cb和本征区域12cc的边界被设置为与栅极电极16ae的第一金属层14ae的端部对齐。另外，如图29和图31所示，栅极电极16ae在栅极绝缘膜13上以与半导体层12cd的本征区域12cc重叠的方式设置为在俯视下呈矩形的岛状。另外，如图30所示，栅极电极16ae包括设置在栅极绝缘膜13上的第一金属层14ae和设置在第一金属层14ae上的第二金属层15ae。另外，如图29和图30所示，在与本征区域12cc重叠的栅极电极16ae的部分中，第二金属层15ae在半导体层12cd的沟道长度的方向L上，设置为从第一金属层14ae的两端部突出并覆盖第一金属层14ae。另外，如图29所示，不与半导体层12cd重叠的栅极电极16ae的部分A设置为第二金属层15ae的宽度在第一金属层14a的宽度以下。另外，如图29所示，不与半导体层12cd重叠的发光控制线16ee的部分A设置为第二金属层15ee的宽度在第一金属层14e的宽度以下。另外，如图29所示，不与半导体层12cd重叠的栅极线16ge的部分A设置为第二金属层15ge的宽度在第一金属层14g的宽度以下。另外，第一金属层14ae和第二金属层15ae例如由钨、钽、钼、铌、钛、氮化钼等的彼此相同的耐火金属构成。并且，半导体层12cd的本征区域12cc被设置为与第一金属层14ae匹配。另外，如图30所示，第一层间绝缘膜17被设置为覆盖栅极电极16ae、发光控制线16ee以及栅极线16ge。另外，如图30所示，第二层间绝缘膜19e经由电容电极18c设置在第一层间绝缘膜17e上。另外，第一端子20a和第二端子20b经由形成在栅极绝缘膜13、第一层间绝缘膜17e以及第二层间绝缘膜19e的层叠膜上的各接触孔，分别电连接到半导体层12cd的一对导体区域12ca和12cb。
另外，第一初始化TFT9a、阈值电压补偿TFT9b、写入控制TFT9c、电源供给TFT9e、发光控制TFT9f以及第二初始化TFT9g除了没有电容电极18c介入这点之外，具有与上述驱动TFT9d相同的结构。
与上述第一实施方式的有机EL显示装置50相同，具有上述结构的TFT层30e的有机EL显示装置具有可弯曲性，在各子像素P中，构成为通过经由第一初始化TFT9a、阈值电压补偿TFT9b、写入控制TFT9c、驱动TFT9d、电源供给TFT9e、发光控制TFT9f以及第二初始化TFT9g，使有机EL层33的发光层3适当地发光，从而来进行图像显示。
接着，对具有本实施方式的TFT层30e的有机EL显示装置的制造方法进行说明。另外，本实施方式的有机EL显示装置的制造方法包括：依次进行半导体层形成工序、栅极绝缘膜形成工序、第一金属膜成膜工序、第一光刻工序、第一蚀刻工序、第一剥离工序、导体化工序、第二金属膜成膜工序、第二光刻工序、第二蚀刻工序以及第二剥离工序的TFT层形成工序和有机EL元件层形成工序。在此，图31和图32是分别表示本实施方式的有机EL显示装置的制造方法中的第二光刻工序和第二蚀刻过程的截面图，是与图30对应的图。
首先，在进行到上述第一实施方式中说明的有机EL显示装置50的制造方法的第一剥离工序之后，通过将第一金属层14a作为掩模，向半导体层12a等中掺杂杂质离子，如图24所示，将半导体层12a等的一部分导体化，形成具有导体区域12ca、导体区域12cb以及本征区域12cc的半导体层12cd等(导体化工序)。另外，在本实施方式中，例示了在第一剥离工序之后进行导体化工序的制造方法，但也可以在第一剥离工序之前进行导体化工序。
接着，例如，通过溅射法形成钼膜(厚度125nm左右)，以覆盖第一金属层14a等，如图25所示，形成第二金属膜15(第二金属膜成膜工序)。
之后，在第二金属膜15上涂布了抗蚀剂R(图31中的两点划线)之后，如图31所示，通过第二掩模M对抗蚀剂R进行曝光，形成第二抗蚀剂图案Rbe(第二光刻工序)。在此，在第二光刻工序中，在半导体层12cd的沟道长度的方向L上，以从第一金属层14a的两端部突出的方式形成第二抗蚀剂图案Rbe。
进而，对从第二抗蚀剂图案Rbe露出的第二金属膜15进行蚀刻，如图32所示，形成第二金属层15ae、15ee及15gef等，形成包含分别层叠有第一金属层14a、14e及14g、以及第二金属层15ae、15ee及15ge的栅极电极16ae、发光控制线16ee以及栅极线16ge的栅极层(第二蚀刻工序)。在此，在第二蚀刻工序中，在半导体层12cd的沟道长度的方向L上，以覆盖第一金属层14ae的两端部及其两端部之间的方式形成第二金属层15ae。另外，在第二蚀刻工序中，由于第二金属膜14的基底的栅极绝缘膜13的表层也被再次蚀刻，因此如图32所示，在栅极绝缘膜13的表面形成两级的阶梯差S。
之后，与上述第一实施方式相同，在剥离了上述第二蚀刻工序中所使用的第二抗蚀剂图案Rbe后(第二剥离工序)，形成第一层间绝缘膜17、电容电极18c、初始化电源线18i、连接配线20e、源极线20f、电源线20g、平坦化膜21等从而形成TFT层30e，接着，通过进行有机EL元件层形成工序，能够制造具备TFT层30e的有机EL显示装置。
如上所述，根据本实施方式的有机EL显示装置及其制造方法，将由第一金属膜成膜工序、第一光刻序以及第一蚀刻工序形成的第一金属层14ae和由第二金属膜成膜工序、第二光刻工序以及第二蚀刻工序形成的第二金属层15ae层叠在栅极绝缘膜13上，形成包括TFT层30e的栅极电极16ae的栅极层。在此，在第一金属膜成膜工序中成膜的第一金属膜14的膜厚是第一金属膜14和第二金属膜15的总膜厚的一半，因此与将第一金属膜14和第二金属膜15一起成膜的情况相比，能够缓和在第一金属膜14内产生的应力。进而，在第二金属膜成膜工序中成膜的第二金属膜15的膜厚是第一金属膜14和第二金属膜15的总膜厚的一半，因此与将第一金属膜14和第二金属膜15一起成膜的情况相比，能够缓和在第二金属膜15内产生的应力。由此，为了降低包含栅极电极16ae的栅极层的配线电阻，即使使第一金属膜14和第二金属膜15的总膜厚变厚，由于在第一金属膜14和第二金属膜15内产生的应力被缓和，因此可以抑制其基底的栅极绝缘膜13中的裂纹的产生。因此，能够抑制栅极绝缘膜13中的裂纹的产生，降低包含栅极电极16ae的栅极层的配线电阻。
另外，根据本实施方式的有机EL显示装置及其制造方法，在第二蚀刻工序中，由于能够除去在第一蚀刻工序中残留的第一金属膜14的残渣，因此例如可以抑制间隔窄的栅极电极16ae和栅极线16ge及发光控制线16ee之间的配线间泄漏。
另外，根据本实施方式的有机EL显示装置及其制造方法，一对导体区域12ca、12cb与本征区域12cc的边界被设置为与栅极电极16ae的第一金属层14a的端部对齐，栅极电极16ae的第二金属层15ae在半导体层12cd的沟道长度的方向L上，设置成从第一金属层14a的两端部突出并覆盖第一金属层14a，因此可以形成没有偏移区域Y的TFT9a～9g。
另外，在本实施方式中，例示了半导体层由低温多晶硅形成的结构，但是本发明也可以应用于半导体层由氧化物半导体层形成的情况。在这种情况下，栅极绝缘膜与栅极电极的端部没有对齐，如半导体层由低温多晶硅形成的情况那样，除去接触孔等、设置在基底层、半导体层上的整个面。在此，导体化处理经由栅极绝缘膜进行。并且，在栅极绝缘膜上形成的阶梯差、半导体层的本征区域以及导体区域的形状与半导体层通过低温多晶硅形成的情况相同。
《第四实施方式》
图33示出了本发明所涉及的显示装置及其制造方法的第四实施方式。在此，图33是构成本实施方式的有机EL显示装置的TFT层30f的俯视图。
在上述第二实施方式中，例示了具有TFT层30c的有机EL显示装置，该TFT层30c设置了有偏移区域Y的TFT9a～9g；在上述第三实施方式中，例示了具有TFT层30e的有机EL显示装置，该TFT层30e设置了没有偏移区域Y的TFT9a～9g，但是在本实施方式中，例示了具有将有偏移区域Y的TFT9a、9b及9d和没有偏移区域Y的TFT9c、9e、9f及9g组合后的TFT层30f的有机EL显示装置。
具体而言，如果将有偏移区域Y的TFT作为第一TFT，将没有偏移区域Y的TFT作为第二TFT，则如图33所示，也可以是具备作为第一TFT，设置了第一初始化TFT9a(未图示)、阈值电压补偿TFT9b以及驱动TFT9d，作为第二TFT，设置了写入控制TFT9c、电源供给TFT9e、发光控制TFT9f以及第二初始化TFT9g(未图示)的TFT层30f的有机EL显示装置。
在此，在具有第一本征区域和一对第一导体区域的第一半导体层、以及具有第一栅极层的第一TFT(9a、9b和9d)中，如图23所示，在第一本征区域12cc的一对的第一导体区域12ca和12cb侧，以不与第一金属层14a和第二金属层15a重叠的方式设置偏移区域Y，以与形成在栅极绝缘膜13的表面的阶梯差S对齐的方式设置一对第一导体区域12ca、12cb和第一本征区域12cc的边界，在第一半导体层12cd的沟道长度的方向L上，第二金属层15a的长度在第一金属层14a的长度以下。
另外，在包括具有第二本征区域和一对第二导体区域的第二半导体层以及第二栅极层的第二TFT(9c、9e、9f以及9g)中，如图33(参见图30)所示，以与第一金属层14e、14g的端部对齐的方式设置一对第二导体区域12ca、12cb和第二本征区域12cc的边界，在与第二本征区域12cc重叠的第二栅极层(发光控制线16ee以及栅极线16gf)上，第二金属层15ee和15gf在第二半导体层12cd的沟道长度的方向L上设置为从第一金属层14e及14g的两端部突出并覆盖第一金属层14e及14g。另外，如图33所示，不与第二本征区域12cc重叠的第二栅极层(发光控制线16ee及栅极线16gf)的部分设置为第二金属层15ee及15gf的宽度为第一金属层14e及14g的宽度以下。
另外，在本实施方式中，例示了半导体层由低温多晶硅形成的结构，但是半导体层也可以由氧化物半导体层形成。
《其他实施方式》
在上述各实施方式中，例示了具有空穴注入层、空穴输送层、发光层、电子输送层以及电子注入层这5层层叠结构的有机EL层，但是有机EL层例如也可以是空穴注入层兼空穴输送层、发光层以及电子输送层兼电子注入层的3层层叠结构。
另外，在上述各实施方式中，例示了将第一电极设为阳极、将第二电极设为阴极的有机EL显示装置，但是本发明也可以应用于使有机EL层的层叠结构反转、将第一电极设为阴极、将第二电极设为阳极的有机EL显示装置。
另外，在上述各实施方式中，例示了具备顶部栅极型的TFT的有机EL显示装置，但是本发明也可以应用于具备底部栅极型的TFT的有机EL显示装置。
另外，在上述各实施方式中，例示了具备在第一密封无机绝缘膜36和第二密封无机绝缘膜38之间设置了密封有机膜37的密封膜39的有机EL显示装置50，但是本发明在第一密封无机绝缘膜36和第二密封无机绝缘膜38之间形成了有机蒸镀膜之后，对该有机蒸镀膜进行灰化，通过有机蒸镀膜覆盖异物的有机EL显示装置。根据这样的密封膜的结构，即使在显示区域上存在异物，也能够利用第二密封无机绝缘膜确保密封性能，能够提高可靠性。
另外，在上述各实施方式中，作为显示装置，举例说明了有机EL显示装置，但本发明不限于有机EL显示装置，只要是柔性显示装置即可应用。例如，可以应用于具有QLED等的柔性显示装置，该QLED是使用了量子点含有层的发光元件。
产业上的可利用性
如上所述，本发明对于柔性显示装置是有用的。
附图标记说明
M 第一掩模、第二掩模
P 子像素
R 抗蚀剂
Ra 第一抗蚀剂图案
Rb，Rbb，Rbc，Rbe 第二抗蚀剂图案
S 阶梯差
Y 偏移区域
9a 第一初始化TFT(第一TFT)
9b 阈值电压补偿TFT(第一TFT)
9c 写入控制TFT(第二TFT)
9d 驱动TFT(第一TFT)
9e 电源供给TFT(第二TFT)
9f 发光控制TFT(第二TFT)
9g 第二初始化TFT(第二TFT)
9h 电容器
10 树脂基板层
12 多晶硅膜(半导体膜)
12a，12ad，12b，12bd，12cd，12dd 半导体层
12aa，12ba，12ca，12da (一个)导体区域
12ab，12bb，12cb，12db (另一个)导体区域
12ac，12bc，12cc，12dc 本征区域
13、13b 栅极绝缘膜
14 第一金属膜
14a，14ae，14b，14d，14e，14g 第一金属层
15 第二金属膜
15a，15ae，15b，15d，15ee，15ge，15gf 第二金属层
16a，16ae，16b，16d 栅极电极(栅极层、下侧电极、控制端子)
16g，16ge，16gf 栅极线(栅极层)
16e，16ee 发光控制线(栅极层)
17，17b，17e 第一层间绝缘膜(第一无机绝缘膜)
18c，18cb 电容电极(中间金属层、上侧电极)
18i 初始化电源线(中间金属层)
19，19b，19e 第二层间绝缘膜(第二无机绝缘膜)
20f 源极线(源极层)
20g 电源线(源极层)
30a～30e TFT层
35 有机EL元件(发光元件)
40 有机EL元件层(发光元件层)
50 有机EL显示装置

Claims (26)

1.一种显示装置的制造方法，其具备：
薄膜晶体管层形成工序，其在树脂基板上形成针对每个子像素设置有薄膜晶体管的薄膜晶体管层；
发光元件层形成工序，其在上述薄膜晶体管层上形成针对每个上述子像素设置有发光元件的发光元件层，其特征在于，上述所述薄膜晶体管层形成工序包括：
半导体层形成工序，其在上述树脂基板上成膜半导体膜后，对该半导体膜进行图案化从而形成半导体层；
栅极绝缘膜形成工序，其以覆盖上述半导体层的方式形成栅极绝缘膜；
第一金属膜成膜工序，其以覆盖上述栅极绝缘膜的方式形成第一金属膜；
第一光刻工序，其在上述第一金属膜上涂布抗蚀剂后，通过第一掩膜使该抗蚀剂曝光，形成第一抗蚀剂图案；
第一蚀刻工序，其对从上述第一抗蚀剂图案露出的上述第一金属膜进行蚀刻，形成第一金属层；
第一剥离工序，其对上述第一蚀刻工序中使用的第一抗蚀剂图案进行剥离；
第二金属膜成膜工序，其以覆盖剥离上述第一抗蚀剂图案而露出的上述第一金属层的方式形成第二金属膜；
第二光刻工序，其在上述第二金属膜上涂布抗蚀剂后，通过第二掩模使该抗蚀剂曝光，形成第二抗蚀剂图案；
第二蚀刻工序，对从上述第二抗蚀剂图案露出的上述第二金属膜进行蚀刻，形成第二金属层，形成层叠了所述第一金属层及上述第二金属层的栅极层；
第二剥离工序，其对上述第二蚀刻工序中使用的上述第二抗蚀剂图案进行剥离。
2.根据权利要求1所述的显示装置的制造方法，其特征在于，上述第一掩模和上述第二掩模是共用的掩模，
上述第一光刻工序中的曝光量比上述第二光刻工序中的曝光量少。
3.根据权利要求2所述的显示装置的制造方法，其特征在于，在第二蚀刻工序之后，具备以上述第二金属层为掩模而将上述半导体层的一部分导体化的导体化工序。
4.根据权利要求3所述的显示装置的制造方法，其特征在于，上述半导体膜由氧化物半导体形成，
上述第二蚀刻工序包括以上述第二抗蚀剂图案作为掩模而对上述栅极绝缘膜的一部分进行蚀刻的工序。
5.根据权利要求1所述的显示装置的制造方法，其特征在于，在上述第二金属膜成膜工序之前，具备以上述第一金属层为掩模而将上述半导体层的一部分导体化的导体化工序。
6.根据权利要求5所述的显示装置的制造方法，其特征在于，在上述半导体层的沟道长度的方向上，上述第二抗蚀剂图案的长度比上述第一抗蚀剂图案的长度短。
7.根据权利要求6所述的显示装置的制造方法，其特征在于，上述半导体膜由氧化物半导体形成，
上述第一蚀刻工序包含将上述第一抗蚀剂图案作为掩模来对上述栅极绝缘膜的一部分进行蚀刻的工序。
8.根据权利要求6所述的显示装置的制造方法，其特征在于，上述半导体膜由氧化物半导体形成，
上述第二蚀刻工序包括以上述第二抗蚀剂图案作为掩模来对上述栅极绝缘膜的一部分进行蚀刻的工序。
9.根据权利要求5所述的显示装置的制造方法，其特征在于，上述半导体膜由低温多晶硅形成，
在上述第二光刻工序中，在上述半导体层的沟道长度的方向上，以从上述第一金属层的两端部突出的方式形成上述第二抗蚀图形。
10.根据权利要求9所述的显示装置的制造方法，其特征在于，在上述第二蚀刻工序中，在上述半导体层的沟道长度的方向上，以覆盖上述第一金属层的两端部及该两端部之间的方式形成上述第二金属层。
11.根据权利要求1～10的任意一项所述的显示装置的制造方法，其特征在于，上述发光元件是有机电致发光元件。
12.一种显示装置，具备：
树脂基板；
薄膜晶体管层，其设置在上述树脂基板上，对应每个子像素配置有薄膜晶体管；
发光元件层，其设置于上述薄膜晶体管层上，对应每个上述子像素配置有发光元件，
在上述树脂基板上作为上述薄膜晶体管层依次设置有半导体层、栅极绝缘膜以及栅极层，其特征在于，
上述栅极层具有设置在上述栅极绝缘膜上的第一金属层和设置在该第一金属层上的第二金属层，
上述半导体层具有以与上述栅极层重叠的方式而设置的本征区域和以夹着该本征区域的方式而设置的一对导体区域，
在上述本征区域的上述一对导体区域侧，以与上述第一金属层以及上述第二金属层不重叠的方式设置有偏移区域，
在上述半导体层的沟道长度的方向上，上述第二金属层的长度为上述第一金属层的长度以下。
13.根据权利要求12所述的显示装置，其特征在于，上述半导体层由低温多晶硅形成，
上述一对导体区域与上述本征区域的边界设置成与在上述栅极绝缘膜的表面形成的阶梯差一致。
14.根据权利要求12所述的显示装置，其特征在于，上述半导体层由氧化物半导体形成，
上述一对导体区域与上述本征区域的边界设置为与上述栅极绝缘膜的端部对齐。
15.一种显示装置，具备：
树脂基板；
薄膜晶体管层，其设置在上述树脂基板上，对应每个子像素配置有薄膜晶体管；
发光元件层，其设置于上述薄膜晶体管层上，对应每个上述子像素配置有发光元件，
在上述树脂基板上作为上述薄膜晶体管层依次设置有由低温多晶硅构成的半导体层、栅极绝缘膜以及栅极层，其特征在于，
上述栅极层具有设置在上述栅极绝缘膜上的第一金属层和设置在该第一金属层上的第二金属层，
上述半导体层具有以与上述第一金属层重叠的方式而设置的本征区域和以夹着该本征区域的方式而设置的一对导体区域，
上述一对导体区域与上述本征区域的边界以与上述第一金属层的端部对齐的方式而设置，
在与上述本征区域重叠的栅极层中，上述第二金属层设置为在上述半导体层的沟道长度的方向上从上述第一金属层的两端部突出并覆盖该第一金属层，
不与上述半导体层重叠的栅极层在该栅极层上具有上述第二金属层的宽度在上述第一金属层的宽度以下的部分。
16.一种显示装置，具备：
树脂基板；
薄膜晶体管层，其设置在上述树脂基板上，对应每个子像素配置有薄膜晶体管；
发光元件层，其设置于上述薄膜晶体管层上，对应每个上述子像素配置有发光元件，
在上述树脂基板上作为上述薄膜晶体管层依次设置有半导体层、栅极绝缘膜以及栅极层，其特征在于，
上述薄膜晶体管具备第一薄膜晶体管和第二薄膜晶体管，
上述半导体层具备以与上述第一薄膜晶体管和上述第二薄膜晶体管对应的方式而设置的第一半导体层和第二半导体层，
上述栅极层包括以与上述第一薄膜晶体管和上述第二薄膜晶体管对应的方式而设置的第一栅极层和第二栅极层，
上述第一栅极层和上述第二栅极层分别具备设置在上述栅极绝缘膜上的第一金属层和设置在该第一金属层上的第二金属层，
上述第一半导体层具有以与上述第一栅极层重叠的方式而设置的第一本征区域和以夹着该第一本征区域的方式而设置的一对第一导体区域，
在上述第一本征区域的上述一对第一导体区域侧，以与对应的上述第一金属层及上述第二金属层不重叠的方式设置有偏移区域，
上述一对第一导体区域与上述第一本征区域的边界设置成与在上述栅极绝缘膜的表面形成的阶梯差一致，
在上述第一半导体层的沟道长度的方向上，对应的上述第二金属层的长度在对应的上述第一金属层的长度以下，
上述第二半导体层具有以与对应的上述第一金属层重叠的方式而设置的第二本征区域和以夹着该第二本征区域的方式而设置的一对第二导体区域，
上述一对第二导体区域与上述第二本征区域的边界设置为与对应的上述第一金属层的端部对齐，
在与上述第二本征区域重叠的第二栅极层中，对应的上述第二金属层设置为在上述第二半导体层的沟道长度的方向上从对应的上述第一金属层的两端部突出并覆盖该第一金属层，
不与上述第二半导体层重叠的第二栅极层在该第二栅极层中具有对应的上述第二金属层的宽度在对应的上述第一金属层的宽度以下的部分。
17.根据权利要求16所述的显示装置，其特征在于，
上述薄膜晶体管层具备：设置在上述栅极层上的第一无机绝缘膜；设置在该第一无机绝缘膜上的中间金属层；设置在上述中间金属层上的第二无机绝缘膜；以及设置在该第二无机绝缘膜上的源极层，
上述栅极层具有栅极线和发光控制线，
上述源极层具有源极线和电源线，
在上述子像素中设置有分别具有第一端子、第二端子以及控制端子的驱动薄膜晶体管、写入控制薄膜晶体管、阈值电压补偿薄膜晶体管以及发光控制薄膜晶体管；以及具有下侧电极及上侧电极的电容器，
上述驱动薄膜晶体管被设置为控制上述发光元件的电流量，
在上述写入控制薄膜晶体管中，上述控制端子与上述栅极线电连接，上述第一端子与上述源极线电连接，上述第二端子与上述驱动薄膜晶体管的上述第一端子电连接，
在上述阈值电压补偿薄膜晶体管中，上述控制端子与上述栅极线电连接，上述第一端子与上述驱动薄膜晶体管的上述第二端子电连接，上述第二端子与上述驱动薄膜晶体管的上述控制端子电连接，
在上述发光控制薄膜晶体管中，上述控制端子与上述发光控制线电连接，上述第一端子与上述驱动薄膜晶体管的上述第二端子电连接，上述第二端子与上述发光元件电连接，
在上述电容器中，作为上述栅极层而设置的上述下侧电极与上述驱动薄膜晶体管的控制端子电连接，作为上述中间金属层而设置的上述上侧电极与上述电源线电连接。
18.根据权利要求17所述的显示装置，其特征在于，上述第一薄膜晶体管是上述驱动薄膜晶体管。
19.根据权利要求17或18所述的显示装置，其特征在于，上述第一薄膜晶体管是上述阈值电压补偿薄膜晶体管。
20.根据权利要求17～19的任意一项所述的显示装置，其特征在于，上述第二薄膜晶体管是上述写入控制薄膜晶体管。
21.根据权利要求17～20的任意一项所述的显示装置，其特征在于，在上述各子像素中，上述栅极线和上述下侧电极以相互并排的方式设置，上述相互并排的栅极线的上述第一金属层与下侧电极的上述第一金属层之间的距离比上述相互并排的栅极线的上述第二金属层与下侧电极的上述第二金属层之间的距离短。
22.根据权利要求21所述的显示装置，其特征在于，上述上侧电极的上述栅极线侧的端部在俯视时配置在上述相互排列的栅极线的上述第一金属层与下侧电极的上述第一金属层之间。
23.根据权利要求17～22的任意一项所述的显示装置，其特征在于，在上述各子像素中，上述发光控制线和上述下侧电极以相互并排的方式设置，上述相互并排的发光控制线的上述第一金属层与下侧电极的上述第一金属层之间的距离比上述相互并排的发光控制线的上述第二金属层与下侧电极的上述第二金属层之间的距离短。
24.根据权利要求23所述的显示装置，其特征在于，上述上侧电极的上述发光控制线侧的端部在俯视时配置在上述相互并列的发光控制线的上述第一金属层与下侧电极的上述第一金属层之间。
25.根据权利要求12～24的任意一项所述的显示装置，其特征在于，上述第一金属层及上述第二金属层由彼此相同的耐火金属形成。
26.根据权利要求12～25的任意一项所述的显示装置，其特征在于，上述发光元件是有机电致发光元件。
CN201980092859.0A 2019-02-27 2019-02-27 显示装置及其制造方法 Active CN113474830B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/007544 WO2020174605A1 (ja) 2019-02-27 2019-02-27 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN113474830A true CN113474830A (zh) 2021-10-01
CN113474830B CN113474830B (zh) 2023-04-18

Family

ID=72239559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980092859.0A Active CN113474830B (zh) 2019-02-27 2019-02-27 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US20220344423A1 (zh)
CN (1) CN113474830B (zh)
WO (1) WO2020174605A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054117A1 (ja) * 2020-09-08 2022-03-17 シャープ株式会社 表示装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216396A (ja) * 1998-11-09 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007072452A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 露光マスクおよびそれを用いた半導体装置の作製方法
CN101868757A (zh) * 2007-12-20 2010-10-20 夏普株式会社 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法
JP2011238835A (ja) * 2010-05-12 2011-11-24 Mitsubishi Electric Corp 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置
CN103222037A (zh) * 2010-11-17 2013-07-24 夏普株式会社 薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法
CN103280447A (zh) * 2013-04-25 2013-09-04 京东方科技集团股份有限公司 电路板、其制作方法以及显示装置
JP2015179822A (ja) * 2014-02-05 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を用いた表示装置、該表示装置を用いた表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを用いた電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3540262B2 (ja) * 1999-09-16 2004-07-07 松下電器産業株式会社 薄膜トランジスタの製造方法及びそれを用いた表示装置の製造方法
KR101130938B1 (ko) * 2004-12-23 2012-03-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5646162B2 (ja) * 2009-01-23 2014-12-24 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
JP5950638B2 (ja) * 2012-03-12 2016-07-13 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP6278633B2 (ja) * 2013-07-26 2018-02-14 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法
CN103928406B (zh) * 2014-04-01 2016-08-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置
US20210257427A1 (en) * 2018-08-24 2021-08-19 Sharp Kabushiki Kaisha Method for manufacturing display device, and display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216396A (ja) * 1998-11-09 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007072452A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 露光マスクおよびそれを用いた半導体装置の作製方法
CN101868757A (zh) * 2007-12-20 2010-10-20 夏普株式会社 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法
JP2011238835A (ja) * 2010-05-12 2011-11-24 Mitsubishi Electric Corp 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置
CN103222037A (zh) * 2010-11-17 2013-07-24 夏普株式会社 薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法
CN103280447A (zh) * 2013-04-25 2013-09-04 京东方科技集团股份有限公司 电路板、其制作方法以及显示装置
JP2015179822A (ja) * 2014-02-05 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を用いた表示装置、該表示装置を用いた表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを用いた電子機器

Also Published As

Publication number Publication date
CN113474830B (zh) 2023-04-18
US20220344423A1 (en) 2022-10-27
WO2020174605A1 (ja) 2020-09-03

Similar Documents

Publication Publication Date Title
US11957015B2 (en) Display device
CN113508641A (zh) 显示装置
CN111819614B (zh) 显示装置
WO2019163045A1 (ja) 表示装置
CN115777125A (zh) 显示装置
CN113474830B (zh) 显示装置及其制造方法
WO2020148852A1 (ja) 表示装置
WO2019187121A1 (ja) 表示装置
WO2019186702A1 (ja) 表示装置
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2019186812A1 (ja) 表示装置及びその製造方法
WO2022113333A1 (ja) 表示装置
CN115176299B (zh) 显示装置
CN112449711B (zh) 显示装置
CN113169231A (zh) 显示装置及其制造方法
WO2023162094A1 (ja) 表示装置
CN112740309B (zh) 显示装置
US20230329038A1 (en) Display device and method for manufacturing same
US20240164151A1 (en) Display device
WO2023073781A1 (ja) 表示装置
WO2021131022A1 (ja) 表示装置
WO2023007582A1 (ja) 表示装置
WO2023007549A1 (ja) 表示装置の製造方法
WO2021171422A1 (ja) 表示装置及びその製造方法
WO2023218637A1 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant