WO2021131022A1

WO2021131022A1 - 表示装置

Info

Publication number: WO2021131022A1
Application number: PCT/JP2019/051448
Authority: WO
Inventors: 達岡部; 貴翁斉藤; 庸輔神崎; 市川　伸治; 遼佑郡司; 信介齋田; 誠二金子
Original assignee: シャープ株式会社
Priority date: 2019-12-27
Filing date: 2019-12-27
Publication date: 2021-07-01
Also published as: CN114846907A; US20220415999A1

Abstract

第２平坦化膜（２２）に形成された第１スルーホール（Ｈｉ）を介して第１電極（３１）に電気的に接続された第１接続配線（２１ｂ）と、第１平坦化膜（１９）に形成された第２スルーホール（Ｈｊ）を介して第１接続配線（２１ｂ）に電気的に接続された第２接続配線（１８ｉ）とを備え、第２層間絶縁膜（２０ａ）には、第２層間絶縁膜（２０ａ）を貫通して、第１接続配線（２１ｂ）と重なると共に、平面視で周縁が第１スルーホール（Ｈｉ）及び第２スルーホール（Ｈｊ）を囲むようにコンタクト開口部（Ｍ）が設けられている。

Description

表示装置

　本発明は、表示装置に関するものである。

　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置は、例えば、ベース基板と、ベース基板上に設けられた薄膜トランジスタ（thin film transistor、以下、「ＴＦＴ」とも称する）層と、ＴＦＴ層上に設けられた有機ＥＬ素子層と、有機ＥＬ素子層を覆うように設けられた封止膜とを備えている。ここで、ＴＦＴ層は、例えば、ベース基板上に設けられた複数のＴＦＴと、各ＴＦＴを覆うように設けられた平坦化膜とを備えている。また、有機ＥＬ素子層は、例えば、平坦化膜上に設けられ、各々、ＴＦＴ層の対応するＴＦＴに電気的に接続された複数の第１電極と、各第１電極上に設けられた有機ＥＬ層と、各有機ＥＬ層を覆うように設けられた第２電極とを備えている。

　例えば、特許文献１には、ベース基板として設けられた樹脂層と、樹脂層上に設けられたＴＦＴ層と、ＴＦＴ層上に有機ＥＬ素子層として設けられた自発光素子層とを備えた表示装置が開示されている。

特開２０１７－４４９２１号公報

　ところで、ＴＦＴ層の平坦化膜を下層側の第１平坦化膜と上層側の第２平坦化膜とにより構成し、第１平坦化膜及び第２平坦化膜の間に接続配線を設け、ＴＦＴと第１電極とを接続配線を介して電気的に接続する構造が提案されている。この場合、第１平坦化膜上に接続配線を形成するために、第１平坦化膜上に成膜した金属膜をドライエッチングによりパターニングすると、第１平坦化膜の表面もエッチングされるので、ドライエッチング装置のチャンバー内が汚染するおそれがある。そのため、第１平坦化膜上に無機絶縁膜からなる層間絶縁膜を設け、その層間絶縁膜上に接続配線を設けて、第１平坦化膜の表面の露出を抑制する構造が提案されている。ここで、第１平坦化膜には、ＴＦＴの被接続配線に到達するようにスルーホールが設けられている。また、層間絶縁膜には、スルーホールから露出する被接続配線が露出するようにコンタクトホールが設けられている。しかしながら、平面視でコンタクトホールをスルーホールの外側に配置させる場合には、コンタクトホールを形成する際のドライエッチングによりスルーホールがサイドエッチングされるので、スルーホールの側面が逆テーパー状に傾斜して形成されてしまう。そうなると、接続配線がスルーホール内で段差により断線し易いので、接続配線の導通不良が発生してしまう。また、平面視でコンタクトホールをスルーホールの内側に配置させる場合には、樹脂製の第１平坦化膜が比較的に厚いので、コンタクトホールを形成する際のレジストパターンが所定形状に形成されなくなってしまう。そうなると、コンタクトホールが被接続配線に到達しないおそれがあるので、接続配線の導通不良が発生してしまう。

　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、被接続配線、平坦化膜、層間絶縁膜及び接続配線が順に設けられた積層構造において、被接続配線と接続配線との導通不良の発生を抑制することにある。

　上記目的を達成するために、本発明に係る表示装置は、ベース基板と、半導体層、第１配線層、並びに該半導体層及び該第１配線層の間に配置するゲート絶縁膜を有し、上記ベース基板上に設けられ、上記第１配線層、第１層間絶縁膜、第２配線層、第１平坦化膜、第２層間絶縁膜、第３配線層及び第２平坦化膜が順に積層された薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられ、行列状に配置して表示領域を構成する複数のサブ画素に対応して複数の第１電極、複数の発光層、及び共通の第２電極が順に積層された発光素子層と、上記表示領域において、行方向に互いに平行に延びるように上記第１配線層として設けられた複数のゲート線と、上記表示領域において、列方向に互いに平行に延びるように上記第２配線層として設けられた複数のソース線と、上記表示領域に上記第３配線層として設けられ、上記第２平坦化膜に形成された第１スルーホールを介して上記各サブ画素の上記第１電極に電気的に接続された第１接続配線と、上記表示領域に上記第２配線層として設けられ、上記各サブ画素において上記第１平坦化膜に形成された第２スルーホールを介して上記第１接続配線に電気的に接続された第２接続配線とを備えた表示装置であって、上記第２層間絶縁膜には、該第２層間絶縁膜を貫通して、上記第１接続配線と重なると共に、平面視で周縁が上記第１スルーホール及び上記第２スルーホールを囲むようにコンタクト開口部が設けられていることを特徴とする。

　本発明によれば、第２層間絶縁膜には、第１接続配線と重なると共に、平面視で周縁が第１スルーホール及び第２スルーホールを囲むようにコンタクト開口部が設けられているので、被接続配線、平坦化膜、層間絶縁膜及び接続配線が順に設けられた積層構造において、被接続配線と接続配線との導通不良の発生を抑制することができる。

図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域に配置する第１配線層の平面図である。図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域に配置する第４配線層の平面図である。図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域に配置する第２配線層の平面図である。図６は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域に配置する第３配線層の平面図である。図７は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の平面図である。図８は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の等価回路図である。図９は、図７中のIX－IX線に沿った有機ＥＬ表示装置の断面図である。図１０は、図７中の領域Ｒｄを拡大し、有機ＥＬ表示装置を構成する有機ＥＬ素子層の第１電極も示した平面図である。図１１は、図１０中のXI－XI線に沿ったＴＦＴ層の断面図である。図１２は、図１０中のXII－XII線に沿ったＴＦＴ層の断面図である。図１３は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層の断面図である。図１４は、図１中の領域Ｒｘを拡大した平面図である。図１５は、図１中の領域Ｒｙを拡大した平面図である。図１６は、図１５中のXVI－XVI線に沿ったＴＦＴ層３０ａの断面図である。図１７は、本発明の第１の実施形態に係る有機ＥＬ表示装置の変形例の図１３に相当する図である。

　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。

　《第１の実施形態》
　図１～図１７は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機ＥＬ素子を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図である。また、図３、図４、図５及び図６は、有機ＥＬ表示装置５０ａの表示領域Ｄに配置する第１配線層１４、第４配線層１６、第２配線層１８及び第３配線層２１の平面図である。また、図７は、有機ＥＬ表示装置５０ａを構成するＴＦＴ層３０ａの平面図である。また、図８は、ＴＦＴ層３０ａの等価回路図である。また、図９は、図７中のIX－IX線に沿った有機ＥＬ表示装置５０ａの断面図である。また、図１０は、図７中の領域Ｒｄを拡大し、有機ＥＬ表示装置５０ａを構成する有機ＥＬ素子層４０の第１電極３１も示した平面図である。また、図１１及び図１２は、図１０中のXI－XI線及びXII－XII線に沿ったＴＦＴ層３０ａの断面図である。図１３は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層３３の断面図である。また、図１４及び図１５は、図１中の領域Ｒｘ及び領域Ｒｙを拡大した平面図である。また、図１６は、図１５中のXVI－XVI線に沿ったＴＦＴ層３０ａの断面図である。また、図１７は、有機ＥＬ表示装置５０ａの変形例の図１４に相当する図である。

　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に枠状に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれている。

　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状（行列状）に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｅｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｅｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｅｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｅｒ、緑色発光領域Ｅｇ及び青色発光領域Ｅｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。

　額縁領域Ｆの図１中下端部には、端子部Ｔが一方向（図中のＸ方向）に延びるように設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中のＸ方向を折り曲げの軸として、例えば、１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中のＸ方向）に延びるように設けられている。また、額縁領域Ｆにおいて、後述する第１平坦化膜１９ａ及び第２平坦化膜２２ａには、図１に示すように、平面視で略Ｃ状のトレンチＧが第１平坦化膜１９及び第２平坦化膜２２を貫通するように設けられている。ここで、トレンチＧは、図１に示すように、平面視で端子部Ｔ側が開口するように略Ｃ字状に設けられている。

　有機ＥＬ表示装置５０ａは、図９に示すように、ベース基板として設けられた樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０ａと、ＴＦＴ層３０ａ上に発光素子層として設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０上に設けられた封止膜４５とを備えている。

　樹脂基板層１０は、例えば、ポリイミド樹脂等により構成されている。

　ＴＦＴ層３０ａは、図９に示すように、樹脂基板層１０上に順に積層されたベースコート膜１１、半導体層１２ａ、ゲート絶縁膜１３、第１配線層１４、下層側第１層間絶縁膜１５、第４配線層１６、上層側第１層間絶縁膜１７、第２配線層１８、第１平坦化膜１９、第２層間絶縁膜２０ａ、第３配線層２１及び第２平坦化膜２２を備えている。また、ＴＦＴ層３０ａは、図７及び図８に示すように、ベースコート膜１１上にサブ画素Ｐ毎に設けられた第１初期化ＴＦＴ９ａ、閾値電圧補償ＴＦＴ９ｂ、書込制御ＴＦＴ９ｃ、駆動ＴＦＴ９ｄ、電源供給ＴＦＴ９ｅ、発光制御ＴＦＴ９ｆ、第２初期化ＴＦＴ９ｇ及びキャパシタ９ｈを備えている。また、ＴＦＴ層３０ａは、図２及び図３に示すように、表示領域Ｄにおいて、行方向（図中のＸ方向）に互いに平行に延びるように第１配線層１４としてゲート絶縁膜１３上に設けられた複数のゲート線１４ｇを備えている。さらに、ＴＦＴ層３０ａは、図２及び図３に示すように、表示領域Ｄにおいて、行方向（図中のＸ方向）に互いに平行に延びるように第１配線層１４としてゲート絶縁膜１３上に設けられた複数の発光制御線１４ｅを備えている。なお、各発光制御線１４ｅは、図２及び図３に示すように、各ゲート線１４ｇと隣り合うように設けられている。また、ＴＦＴ層３０ａは、図２及び図４に示すように、表示領域Ｄにおいて、行方向（図中のＸ方向）に互いに平行に延びるように第４配線層１６として下層側第１層間絶縁膜１５上に設けられた複数の初期化電源線１６ｉを備えている。さらに、ＴＦＴ層３０ａは、図２及び図４に示すように、表示領域Ｄにおいて、行方向（図中のＸ方向）に互いに平行に延びるように第４配線層１６として下層側第１層間絶縁膜１５上に設けられた複数の第３電源線１６ｃを備えている。なお、各第３電源線１６ｃは、図４に示すように、各初期化電源線１６ｉと隣り合うように設けられている。また、ＴＦＴ層３０ａは、図２及び図５に示すように、表示領域Ｄにおいて、列方向（図中のＹ方向）に互いに平行に延びるように第２配線層１８として上層側第１層間絶縁膜１７上に設けられた複数のソース線１８ｆを備えている。さらに、ＴＦＴ層３０ａは、図２及び図５に示すように、表示領域Ｄにおいて、列方向（図中のＹ方向）に互いに平行に延びるように第２配線層１８として上層側第１層間絶縁膜１７上に設けられた複数の第２電源線１８ｇを備えている。なお、各第２電源線１８ｇは、図２及び図５に示すように、各ソース線１８ｆと隣り合うように設けられている。さらに、複数の第２電源線１８ｇと複数の第３電源線１６ｃとは、図１６に示すように、各サブ画素Ｐにおいて、上層側第１層間絶縁膜１７に形成された第８コンタクトホールＨｈを介して電気的に接続されている。また、ＴＦＴ層３０ａは、図６に示すように、列方向（図中のＹ方向）に互いに平行に延びるように第３配線層２１として第２層間絶縁膜２０ａ上に設けられた複数の第１電源線２１ａａを備えている。なお、複数の第１電源線２１ａａと複数の第２電源線１８ｇとは、図１０及び図１２に示すように、各サブ画素Ｐにおいて、第１平坦化膜１９に形成された第３スルーホールＨｋを介して電気的に接続されている。さらに、ＴＦＴ層３０ａは、図６に示すように、行方向（図中のＸ方向）に互いに平行に延びるように第３配線層２１として第２層間絶縁膜２０ａ上に設けられた複数の他の第１電源線２１ａｂを備えている。なお、複数の第１電源線２１ａａ及び複数の他の第１電源線２１ａｂは、図６に示すように、格子状に一体に設けられている。ここで、第１配線層１４、第４配線層１６、第２配線層１８及び第３配線層２１は、例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）等の金属単層膜、又はＭｏ（上層）／Ａｌ（中層）／Ｍｏ（下層）、Ｔｉ／Ａｌ／Ｔｉ、Ａｌ（上層）／Ｔｉ（下層）、Ｃｕ／Ｍｏ、Ｃｕ／Ｔｉ等の金属積層膜により形成されている。また、第１配線層１４及び第４配線層１６は、互いに同じ材料に形成されていることが好ましい。また、第２配線層１８及び第３配線層２１は、互いに同じ材料に形成されていることが好ましい。なお、ベースコート膜１１、ゲート絶縁膜１３、下層側第１層間絶縁膜１５、上層側第１層間絶縁膜１７及び第２層間絶縁膜２０ａは、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。また、半導体層１２ａは、例えば、低温ポリシリコン膜やＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体膜等により構成されている。また、第１平坦化膜１９、第２平坦化膜２２及び後述するエッジカバーは、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。なお、本実施形態では、下層側第１層間絶縁膜１５及び上層側第１層間絶縁膜１７の間に第４配線層１６が設けられた構成を例示したが、第４配線層１６（及び上層側第１層間絶縁膜１７）は、省略されていてもよい。

　第１初期化ＴＦＴ９ａ、閾値電圧補償ＴＦＴ９ｂ、書込制御ＴＦＴ９ｃ、駆動ＴＦＴ９ｄ、電源供給ＴＦＴ９ｅ、発光制御ＴＦＴ９ｆ及び第２初期化ＴＦＴ９ｇは、互いに離間するように配置された第１端子（図８中のＮａ参照）及び第２端子（図８中のＮｂ参照）と、第１端子及び第２端子の間の導通を制御するための制御端子とをそれぞれ備えている。なお、各ＴＦＴ９ａ～９ｇの第１端子及び第２端子は、半導体層１２ａの導体領域である。

　第１初期化ＴＦＴ９ａは、図８に示すように、各サブ画素Ｐにおいて、その制御端子が対応するゲート線１４ｇに電気的に接続され、その第１端子が後述するキャパシタ９ｈのゲート電極１４ａに電気的に接続され、その第２端子が対応する初期化電源線１６ｉに電気的に接続されている。なお、第１初期化ＴＦＴ９ａの制御端子は、図７に示すように、ゲート線１４ｇの半導体層１２ａと重なる２つの部分である。また、第１初期化ＴＦＴ９ａの第１端子は、図７及び図９に示すように、ゲート絶縁膜１３、下層側第１層間絶縁膜１５及び上層側第１層間絶縁膜１７に形成された第３コンタクトホールＨｃ、第３接続配線１８ｅ、並びに下層側第１層間絶縁膜１５及び上層側第１層間絶縁膜１７に形成された第１コンタクトホールＨａを介して、キャパシタ９ｈのゲート電極１４ａに電気的に接続されている。また、第１初期化ＴＦＴ９ａの第２端子は、図７に示すように、ゲート絶縁膜１３、下層側第１層間絶縁膜１５及び上層側第１層間絶縁膜１７に形成された第４コンタクトホールＨｄ、第４接続配線１８ｋ、並びに上層側第１層間絶縁膜１７に形成された第５コンタクトホールＨｅを介して、初期化電源線１６ｉに電気的に接続されている。ここで、第１初期化ＴＦＴ９ａは、初期化電源線１６ｉの電圧をキャパシタ９ｈに印加することにより、駆動ＴＦＴ９ｄの制御端子にかかる電圧を初期化するように構成されている。なお、第１初期化ＴＦＴ９ａは、閾値電圧補償ＴＦＴ９ｂ及び書込制御ＴＦＴ９ｃの制御端子の各制御端子に電気的に接続されたゲート線１４ｇ（ｎ）よりも１つ前に走査されるゲート線１４ｇ（ｎ－１）に電気的に接続されている。

　閾値電圧補償ＴＦＴ９ｂは、図８に示すように、各サブ画素Ｐにおいて、その制御端子が対応するゲート線１４ｇに電気的に接続され、その第１端子が駆動ＴＦＴ９ｄの第２端子に電気的に接続され、その第２端子が駆動ＴＦＴ９ｄの制御端子に電気的に接続されている。なお、閾値電圧補償ＴＦＴ９ｂの制御端子は、図７に示すように、ゲート線１４ｇの半導体層１２ａと重なる２つの部分である。また、閾値電圧補償ＴＦＴ９ｂの第１端子は、図７に示すように、駆動ＴＦＴ９ｄの第２端子と一体に形成されて、駆動ＴＦＴ９ｄの第２端子に電気的に接続されている。また、閾値電圧補償ＴＦＴ９ｂの第２端子は、図７に示すように、第３コンタクトホールＨｃ、第３接続配線１８ｅ及び第１コンタクトホールＨａを介して、駆動ＴＦＴ９ｄのゲート電極１４ａに電気的に接続されている。ここで、閾値電圧補償ＴＦＴ９ｂは、ゲート線１４ｇの選択に応じて駆動ＴＦＴ９ｄをダイオード接続状態にして、駆動ＴＦＴ９ｄの閾値電圧を補償するように構成されている。

　書込制御ＴＦＴ９ｃは、図８に示すように、各サブ画素Ｐにおいて、その制御端子が対応するゲート線１４ｇに電気的に接続され、その第１端子が対応するソース線１８ｆに電気的に接続され、その第２端子が駆動ＴＦＴ９ｄの第１端子に電気的に接続されている。なお、書込制御ＴＦＴ９ｃの制御端子は、図７に示すように、ゲート線１４ｇの半導体層１２ａと重なる部分である。また、書込制御ＴＦＴ９ｃの第１端子は、図７に示すように、ゲート絶縁膜１３、下層側第１層間絶縁膜１５及び上層側第１層間絶縁膜１７に形成された第６コンタクトホールＨｆを介して、ソース線１８ｆに電気的に接続されている。また、書込制御ＴＦＴ９ｃの第２端子は、図７に示すように、駆動ＴＦＴ９ｄの第１端子と一体に形成されて、駆動ＴＦＴ９ｄの第１端子に電気的に接続されている。ここで、書込制御ＴＦＴ９ｃは、ゲート線１４ｇの選択に応じてソース線１８ｆの電圧を駆動ＴＦＴ９ｄの第１端子に印加するように構成されている。

　駆動ＴＦＴ９ｄは、図８に示すように、各サブ画素Ｐにおいて、その制御端子が第１初期化ＴＦＴ９ａの第１端子及び閾値電圧補償ＴＦＴ９ｂの第２端子に電気的に接続され、その第１端子が書込制御ＴＦＴ９ｃ及び電源供給ＴＦＴ９ｅの各第２端子に電気的に接続され、その第２端子が閾値電圧補償ＴＦＴ９ｂ及び発光制御ＴＦＴ９ｆの各第１端子に電気的に接続されている。ここで、駆動ＴＦＴ９ｄは、その制御端子とその第１端子との間に印加される電圧に応じた駆動電流を発光制御ＴＦＴ９ｆの第１端子に印加して、有機ＥＬ素子３５の電流量を制御するように構成されている。

　より具体的に駆動ＴＦＴ９ｄは、図７及び図９に示すように、ベースコート膜１１上に順に設けられた半導体層１２ａ、ゲート絶縁膜１３、ゲート電極（制御端子）１４ａ、下層側第１層間絶縁膜１５及び上層側第１層間絶縁膜１７を備えている。ここで、半導体層１２ａは、図７及び図９に示すように、ベースコート膜１１上に屈曲した形状に設けられている。また、半導体層１２ａは、ゲート電極１４ａに平面視で重なるように設けられた真性領域と、その真性領域を挟むように設けられた一対の導体領域とを備えている。なお、上記真性領域は、図７に示すように、その中間部分が平面視で略Ｖ字形状に設けられている。また、半導体層１２ａの一方の導体領域は、第１端子として設けられ、図７に示すように、書込制御ＴＦＴ９ｃ及び電源供給ＴＦＴ９ｅの各第２端子と一体に形成されて、書込制御ＴＦＴ９ｃ及び電源供給ＴＦＴ９ｅの各第２端子に電気的に接続されている。また、半導体層１２ａの他方の導体領域は、第２端子として設けられ、図７に示すように、閾値電圧補償ＴＦＴ９ｂ及び発光制御ＴＦＴ９ｆの各第１端子と一体に形成されて、閾値電圧補償ＴＦＴ９ｂ及び発光制御ＴＦＴ９ｆの各第１端子に電気的に接続されている。また、ゲート絶縁膜１３は、図９に示すように、半導体層１２ａを覆うように設けられている。また、ゲート電極１４ａは、図７及び図９に示すように、ゲート絶縁膜１３上に半導体層１２ａの真性領域と重なるように平面視で矩形の島状に第１配線層１４として設けられている。また、下層側第１層間絶縁膜１５は、図９に示すように、ゲート電極１４ａを覆うように設けられている。また、上層側第１層間絶縁膜１７は、図９に示すように、第３電源線１６ｃを介して、下層側第１層間絶縁膜１５上に設けられている。

　電源供給ＴＦＴ９ｅは、図８に示すように、各サブ画素Ｐにおいて、その制御端子が対応する発光制御線１４ｅに電気的に接続され、その第１端子が対応する第２電源線１８ｇに電気的に接続され、その第２端子が駆動ＴＦＴ９ｄの第１端子に電気的に接続されている。なお、電源供給ＴＦＴ９ｅの制御端子は、図７に示すように、発光制御線１４ｅの半導体層１２ａと重なる部分である。また、電源供給ＴＦＴ９ｅの第１端子は、図７に示すように、ゲート絶縁膜１３、下層側第１層間絶縁膜及び上層側第１層間絶縁膜１７に形成された第２コンタクトホールＨｂを介して、第２電源線１８ｇに電気的に接続されている。また、電源供給ＴＦＴ９ｅの第２端子は、図７に示すように、駆動ＴＦＴ９ｄの第１端子と一体に形成されて、駆動ＴＦＴ９ｄの第１端子に電気的に接続されている。ここで、電源供給ＴＦＴ９ｅは、発光制御線１４ｅの選択に応じて第２電源線１８ｇの電圧を駆動ＴＦＴ９ｄの第１端子に印加するように構成されている。

　発光制御ＴＦＴ９ｆは、図８に示すように、各サブ画素Ｐにおいて、その制御端子が対応する発光制御線１４ｅに電気的に接続され、その第１端子が駆動ＴＦＴ９ｄの第２端子に電気的に接続され、その第２端子が後述する有機ＥＬ素子３５の第１電極３１に電気的に接続されている。なお、発光制御ＴＦＴ９ｆの制御端子は、図７に示すように、発光制御線１４ｅの半導体層１２ａと重なる部分である。また、発光制御ＴＦＴ９ｆの第１端子は、図７に示すように、駆動ＴＦＴ９ｄの第２端子と一体に形成されて、駆動ＴＦＴ９ｄの第２端子に電気的に接続されている。また、発光制御ＴＦＴ９ｆの第２端子は、図７に示すように、ゲート絶縁膜１３、下層側第１層間絶縁膜１５及び上層側第１層間絶縁膜１７に形成された第７コンタクトホールＨｇ、並びに第２配線層１８として設けられた第２接続配線１８ｊを介して、有機ＥＬ素子３５の第１電極３１に電気的に接続されている。ここで、発光制御ＴＦＴ９ｆは、発光制御線１４ｅの選択に応じて上記駆動電流を有機ＥＬ素子３５に印加するように構成されている。

　第２初期化ＴＦＴ９ｇは、図８に示すように、各画素Ｐにおいて、その制御端子が対応するゲート線１４ｇに電気的に接続され、その第１端子が有機ＥＬ素子３５の第１電極３１に電気的に接続され、その第２端子が対応する初期化電源線１６ｉに電気的に接続されている。なお、第２初期化ＴＦＴ９ｇの制御端子は、図７に示すように、ゲート線１４ｇの半導体層１２ａと重なる部分である。また、第２初期化ＴＦＴ９ｇの第１端子は、図７に示すように、発光制御ＴＦＴ９ｆの第２端子と一体に形成されて、有機ＥＬ素子３５の第１電極３１に電気的に接続されている。また、第２初期化ＴＦＴ９ｇの第２端子は、図７に示すように、第４コンタクトホールＨｄ、第４接続配線１８ｋ及び第５コンタクトホールＨｅを介して、初期化電源線１６ｉに電気的に接続されている。ここで、第２初期化ＴＦＴ９ｇは、ゲート線１４ｇの選択に応じて有機ＥＬ素子３５の第１電極３１に蓄積した電荷をリセットするように構成されている。

　なお、本実施形態では、トップゲート型のＴＦＴ９ａ～９ｇを例示したが、ＴＦＴ９ａ～９ｇは、ボトムゲート型のＴＦＴであってもよい。

　キャパシタ９ｈは、図７及び図９に示すように、ゲート電極１４ａと、ゲート電極１４ａ上に設けられた下層側第１層間絶縁膜１５と、下層側第１層間絶縁膜１５上にゲート電極１４ａに平面視で重なるように設けられた第３電源線１６ｃとを備えている。また、キャパシタ９ｈは、図７及び図８に示すように、各サブ画素Ｐにおいて、そのゲート電極１４ａが駆動ＴＦＴ９ｄのゲート電極１４ａと一体に形成されて、第１初期化ＴＦＴ９ａの第１端子及び閾値電圧補償ＴＦＴ９ｂの第２端子に電気的に接続され、第３電源線１６ｃが上層側第１層間絶縁膜１７に形成された第８コンタクトホールＨｈを介して対応する第２電源線１８ｇに電気的に接続されている。ここで、キャパシタ９ｈは、対応するゲート線１４ｇが選択状態のときに対応するソース線１８ｆの電圧で蓄電し、蓄電した電圧を保持することにより、対応するゲート線１４ｇが非選択状態のときに駆動ＴＦＴ９ｄのゲート電極１４ａにかかる電圧を維持するように構成されている。また、第３電源線１６ｃは、図７に示すように、ゲート電極１４ａの周端の全周にわたりゲート電極１４ａの周端の外側まで設けられている。また、第３電源線１６ｃには、図７及び図９に示すように、平面視でゲート電極１４ａと重なると共に第３電源線１６ｃを貫通するように貫通孔Ａが設けられている。また、第３電源線１６ｃ上には、図９に示すように、第３電源線１６ｃを覆うように上層側第１層間絶縁膜１７が設けられている。また、ゲート電極１４ａは、図７及び図９に示すように、第１コンタクトホールＨａを介して、第２配線層１８として設けられた第３接続配線１８ｅに電気的に接続されている。

　有機ＥＬ素子層４０は、マトリクス状に配列された複数の有機ＥＬ素子３５により構成され、図９に示すように、ＴＦＴ層３０ａ上に順に積層するように設けられた複数の第１電極３１、複数の有機ＥＬ層３３及び第２電極３４を備えている。

　複数の第１電極３１は、図９及び図１０に示すように、複数のサブ画素Ｐに対応するように、第２平坦化膜２２上にマトリクス状に設けられている。ここで、第１電極３１は、図１１に示すように、各サブ画素Ｐにおいて、第２平坦化膜２２に形成された第１スルーホールＨｉ、第３配線層２１として設けられた第１接続配線２１ｂ、及び第１平坦化膜１９に形成された第２スルーホールＨｊを介して、第２接続配線１８ｊに電気的に接続されている。なお、第２層間絶縁膜２０ａには、図１０及び図１１に示すように、第２層間絶縁膜２０ａを貫通して、第１接続配線２１ｂと重なると共に、平面視で周縁が第１スルーホールＨｉ及び第２スルーホールＨｊを囲むようにコンタクト開口部Ｍが設けられている。また、第２層間絶縁膜２０ａには、図１０及び図１２に示すように、第２層間絶縁膜２０ａを貫通して、表示領域Ｄの一方端から他方端に亘って各第１電源線２１ａａと重なるように列スリットＳｙが設けられている。また、第２層間絶縁膜２０ａには、図１０及び図１１に示すように、第２層間絶縁膜２０ａを貫通して、表示領域Ｄの一方端から他方端に亘って各他の第１電源線２１ａｂと重なるように行スリットＳｘが設けられている。さらに、第１電極３１は、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１は、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ_２）等の合金であっても構わない。さらに、第１電極３１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。また、第１電極３１の周端部は、複数のサブ画素Ｐに共通するように格子状に設けられたエッジカバーで覆われている。

　複数の有機ＥＬ層３３は、図９に示すように、各第１電極３１上に配置され、複数のサブ画素Ｐに対応するように、マトリクス状に発光層として設けられている。ここで、各有機ＥＬ層３３は、図１３に示すように、第１電極３１上に順に設けられた正孔注入層１、正孔輸送層２、有機発光層３、電子輸送層４及び電子注入層５を備えている。

　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１と有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１から有機ＥＬ層３３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。

　正孔輸送層２は、第１電極３１から有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。

　有機発光層３は、第１電極３１及び第２電極３４による電圧印加の際に、第１電極３１及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、有機発光層３は、発光効率が高い材料により形成されている。そして、有機発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。

　電子輸送層４は、電子を有機発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。

　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ_２）、フッ化カルシウム（ＣａＦ_２）、フッ化ストロンチウム（ＳｒＦ_２）、フッ化バリウム（ＢａＦ_２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。

　第２電極３４は、図９に示すように、複数のサブ画素Ｐに共通するように、各有機ＥＬ層３３及びエッジカバーを覆うように設けられている。また、第２電極３４は、各有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ_２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。

　封止膜４５は、図９に示すように、第２電極３４を覆うように設けられ、第２電極３４上に順に積層された第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３を備え、各有機ＥＬ素子３５の有機ＥＬ層３３を水分や酸素から保護する機能を有している。ここで、第１無機封止膜４１及び第２無機封止膜４３は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。また、有機封止膜４２は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。

　また、有機ＥＬ表示装置５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの外側に枠状に設けられた第１堰き止め壁Ｗａと、第１堰き止め壁Ｗａの周囲に枠状に設けられた第２堰き止め壁Ｗｂとを備えている。

　第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂは、例えば、第１平坦化膜１９と同一材料により同一層に形成された樹脂層と、第２平坦化膜２２と同一材料により同一層に形成された樹脂層とを積層するように、複数の樹脂層を積層することにより構成されている。なお、第１堰き止め壁Ｗａは、封止膜４５の有機封止膜４２の周端部に重なるように設けられ、有機封止膜４２となるインクの拡がりを抑制するように構成されている。

　また、有機ＥＬ表示装置５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの内側に第２配線層１８として枠状に設けられ、トレンチＧの開口した部分の両端部が端子部Ｔに延びる第１額縁配線１８ｍを備えている。ここで、第１額縁配線１８ｍは、端子部Ｔで高電源電圧（ＥＬＶＤＤ）が入力されるように構成されている。また、第１額縁配線１８ｍは、図１に示すように、後述する第１幹配線２１ｍｘと重なるように設けられた第２幹配線１８ｍｘと、後述する他の第１幹配線２１ｍｙと重なるように設けられた他の第２幹配線１８ｍｙとを備えている。なお、第２幹配線１８ｍｘは、図１４に示すように、表示領域Ｄ側に複数に分岐して複数の第２電源線１８ｇを構成している。また、第１幹配線２１ｍｘは、額縁領域Ｆにおいて、行方向（図中のＸ方向）に延びるように第３配線層２１として設けられている。なお、第１幹配線２１ｍｘは、図１４に示すように、表示領域Ｄ側に複数に分岐して複数の第１電源線２１ａａを構成している。また、第２層間絶縁膜２０ａには、図１４に示すように、第１幹配線２１ｍｘと重なるように幹スリットＳｍｘが設けられている。さらに、第１幹配線２１ｍｘ及び第２幹配線１８ｍｘは、図１４に示すように、第１平坦化膜１９に形成された第４スルーホールＨｎを介して、互いに電気的に接続されている。また、他の第１幹配線２１ｍｙは、図１５に示すように、額縁領域Ｆにおいて、列方向（図中のＹ方向）に延びるように第３配線層２１として設けられている。なお、他の第１幹配線２１ｍｙは、図１５に示すように、表示領域Ｄ側に複数に分岐して複数の他の第１電源線２１ａｂを構成している。また、第２層間絶縁膜２０ａには、図１５及び図１６に示すように、他の第１幹配線２１ｍｙと重なるように幹スリットＳｍｙが設けられている。また、他の第１幹配線２１ｍｙ及び他の第２幹配線１８ｍｙは、図１５及び図１６に示すように、第１平坦化膜１９に形成された第５スルーホールＨоを介して、互いに電気的に接続されている。また、他の第２幹配線１８ｍｙは、図１５及び図１６に示すように、上層側第１層間絶縁膜１７に形成された第１０コンタクトホールＨｐを介して第３電源線１６ｃに電気的に接続されている。なお、本実施形態では、第４配線層１６による幹配線のない構成を例示したが、初期化電源線１６ｉを額縁領域Ｆに配置させず、額縁領域Ｆにおいて、他の第１幹配線２１ｍｙと重なるように第４配線層１６として第３幹配線１６ｍ（図１５中の２点鎖線参照）を設け、第３幹配線１６ｍが表示領域Ｄ側に複数に分岐して複数の第３電源線１６ｃを構成してもよい。また、本実施形態では、第１幹配線２１ｍｘ、第２幹配線１８ｍｘ、他の第１幹配線２１ｍｙ及び他の第２幹配線１８ｍｙが設けられた配線構成を例示したが、図１７に示すように、第１幹配線２１ｍｘ、第２幹配線１８ｍｘ（、他の第１幹配線２１ｍｙ、他の第２幹配線１８ｍｙ）は、省略されていてもよい。

　また、有機ＥＬ表示装置５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの外側に第２配線層１８として略Ｃ状に設けられ、両端部が端子部Ｔに延びる第２額縁配線１８ｉを備えている。ここで、第２額縁配線１８ｉは、例えば、トレンチＧに第３配線層２１として設けられた導電層を介して、第２電極３４に電気的に接続され、端子部Ｔで低電源電圧（ＥＬＶＳＳ）が入力されるように構成されている。

　上記構成の有機ＥＬ表示装置５０ａでは、各サブ画素Ｐにおいて、まず、対応する発光制御線１４ｅが選択されて非活性状態とされると、有機ＥＬ素子３５が非発光状態となる。その非発光状態で、（第１初期化ＴＦＴ９ａ及び第２初期化ＴＦＴ９ｇに電気的に接続された）対応するゲート線１４ｇが選択され、そのゲート線１４ｇを介してゲート信号が第１初期化ＴＦＴ９ａに入力されることにより、第１初期化ＴＦＴ９ａ及び第２初期化ＴＦＴ９ｇがオン状態となり、対応する初期化電源線１６ｉの電圧がキャパシタ９ｈに印加されると共に、駆動ＴＦＴ９ｄがオン状態となる。これにより、キャパシタ９ｈの電荷が放電されて、駆動ＴＦＴ９ｄの制御端子（第１ゲート電極）１４ａにかかる電圧が初期化される。次に、（閾値電圧補償ＴＦＴ９ｂ及び書込制御ＴＦＴ９ｃに電気的に接続された）対応するゲート線１４ｇが選択されて活性状態とされることにより、閾値電圧補償ＴＦＴ９ｂ及び書込制御ＴＦＴ９ｃがオン状態となり、対応するソース線１８ｆを介して伝達されるソース信号に対応する所定の電圧がダイオード接続状態の駆動ＴＦＴ９ｄを介してキャパシタ９ｈに書き込まれると共に、対応する初期化電源線１６ｉを介して初期化信号が有機ＥＬ素子３５の第１電極３１に印加されて第１電極３１に蓄積した電荷がリセットされる。その後、対応する発光制御線１４ｅが選択されて、電源供給ＴＦＴ９ｅ及び発光制御ＴＦＴ９ｆがオン状態となり、駆動ＴＦＴ９ｄの制御端子（ゲート電極）１６ａにかかる電圧に応じた駆動電流が対応する電源線１８ｇから有機ＥＬ素子３５に供給される。このようにして、有機ＥＬ表示装置５０ａでは、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。

　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。なお、本実施形態の有機ＥＬ表示装置５０ａの製造方法は、ＴＦＴ層形成工程と、有機ＥＬ素子層形成工程と、封止膜形成工程とを備える。

　＜ＴＦＴ層形成工程＞
　まず、例えば、ガラス基板上に形成した樹脂基板層１０上に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、酸化シリコン膜等の無機絶縁膜（厚さ１０００ｎｍ程度）を成膜することにより、ベースコート膜１１を形成する。

　続いて、ベースコート膜１１が形成された基板全体に、プラズマＣＶＤ法により、例えば、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜し、そのアモルファスシリコン膜をレーザーアニール等により結晶化してポリシリコン膜の半導体膜を形成した後に、その半導体膜をパターニングして、半導体層１２ａを形成する。

　その後、半導体層１２ａが形成された基板全体に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（１００ｎｍ程度）を成膜して、半導体層１２ａを覆うようにゲート絶縁膜１３を形成する。

　さらに、ゲート絶縁膜１３が形成された基板全体に、例えば、スパッタリング法により、アルミニウム膜（厚さ３５０ｎｍ程度）及び窒化モリブデン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、それらの金属積層膜をパターニングして、ゲート線１４ｇ等の第１配線層１４を形成する。

　続いて、第１配線層１４をマスクとして、不純物イオンをドーピングすることにより、半導体層１２ａに真性領域及び導体領域を形成する。

　その後、真性領域及び導体領域を有する半導体層１２ａが形成された基板全体に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（厚さ１００ｎｍ程度）を成膜することにより、下層側第１層間絶縁膜１５を形成する。

　続いて、下層側第１層間絶縁膜１５が形成された基板全体に、例えば、スパッタリング法により、アルミニウム膜（厚さ３５０ｎｍ程度）及び窒化モリブデン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、それらの金属積層膜をパターニングして、第３電源線１６ｃ等の第４配線層１６を形成する。

　さらに、第４配線層１６が形成された基板全体に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（厚さ５００ｎｍ程度）を成膜することにより、上層側第１層間絶縁膜１７を形成する。

　その後、上層側第１層間絶縁膜１７、下層側第１層間絶縁膜１５及びゲート絶縁膜１３をパターニングすることにより、コンタクトホールＨａ等を形成する。

　続いて、コンタクトホールＨａ等が形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ３００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、それらの金属積層膜をパターニングして、ソース線１８ｆ等の第２配線層１８を形成する。

　さらに、第２配線層１８が形成された基板全体に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、スルーホールＨｊ等を有する第１平坦化膜１９を形成する。

　その後、第１平坦化膜１９が形成された基板全体に、例えば、プラズマＣＶＤ法により、酸化シリコン膜等の無機絶縁膜（厚さ５００ｎｍ程度）を成膜した後に、その無機絶縁膜をパターニングすることにより、第２層間絶縁膜２０ａを形成する。

　続いて、第２層間絶縁膜２０ａが形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ３００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、それらの金属積層膜をパターニングして、第１電源線２１ａａ等の第３配線層２１を形成する。

　最後に、第３配線層２１が形成された基板全体に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、スルーホールＨｉ等を有する第２平坦化膜２２を形成する。

　以上のようにして、ＴＦＴ層３０ａを形成することができる。

　＜有機ＥＬ素子層形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層３０ａの第２平坦化膜２２上に、周知の方法を用いて、第１電極３１、エッジカバー、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、有機発光層３、電子輸送層４、電子注入層５）及び第２電極３４を形成して、有機ＥＬ素子層４０を形成する。

　＜封止膜形成工程＞
　上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層４０上に、周知の方法を用いて、封止膜４５（第１封止無機絶縁膜４１、封止有機膜４２、第２封止無機絶縁膜４３）を形成する。その後、封止膜４５が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板層１０のガラス基板側からレーザー光を照射することにより、樹脂基板層１０の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層１０の下面に保護シート（不図示）を貼付する。

　以上のようにして、本実施形態の有機ＥＬ表示装置５０ａを製造することができる。

　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａによれば、第２層間絶縁膜２０ａにおいて、第２層間絶縁膜２０ａを貫通して、第１接続配線２１ｂと重なると共に、平面視で周縁が第１スルーホールＨｉ及び第２スルーホールＨｊを囲むようにコンタクト開口部Ｍが設けられている。これにより、コンタクト開口部Ｍの周縁部で段差により第１接続配線２１ｂが仮に破断しても、第１スルーホールＨｉ及び第２スルーホールＨｊの間では、第１接続配線２１ｂが破断しないので、第１スルーホールＨｉ及び第２スルーホールＨｊの間の導通を確保することができる。また、コンタクト開口部Ｍは、平面視で第１スルーホールＨｉ及び第２スルーホールＨｊよりも大きいので、第１接続配線２１ｂを第２接続配線１８ｊに確実に接触させることができる。そのため、第２接続配線１８ｊ（被接続配線）、第１平坦化膜１９、第２層間絶縁膜２０ａ及び第１接続配線２１ｂ（接続配線）が順に設けられた積層構造において、第２接続配線１８ｊと第１接続配線２１ｂとの導通不良の発生を抑制することができる。

　また、本実施形態の有機ＥＬ表示装置５０ａによれば、第２層間絶縁膜２０ａに設けられたコンタクト開口部Ｍの周縁が第１スルーホールＨｉ及び第２スルーホールＨｊを囲んでいるので、製造工程中において、第１平坦化膜１９に含まれる水分等を容易に外部へ排出することができ、有機ＥＬ素子３５の信頼性を向上させることができる。

　《その他の実施形態》
　上記実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。

　また、上記実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。

　また、上記実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。

　以上説明したように、本発明は、フレキシブルな表示装置について有用である。

Ｄ　　　　　表示領域
Ｈｈ　　　　第８コンタクトホール
Ｈｉ　　　　第１スルーホール
Ｈｊ　　　　第２スルーホール
Ｈｋ　　　　第３スルーホール
Ｍ　　　　　コンタクト開口部
Ｐ　　　　　サブ画素
Ｓｍｘ　　　幹スリット
Ｓｍｙ　　　他の幹スリット
Ｓｘ　　　　行スリット
Ｓｙ　　　　列スリット
１０　　　　樹脂基板層（ベース基板）
１２ａ　　　半導体層
１３　　　　ゲート絶縁膜
１４　　　　第１配線層
１４ｇ　　　ゲート線
１５　　　　下層側第１層間絶縁膜
１６　　　　第４配線層
１６ｃ　　　第３電源線
１６ｍ　　　第３幹配線
１７　　　　上層側第１層間絶縁膜
１８　　　　第２配線層
１８ｆ　　　ソース線
１８ｇ　　　第２電源線
１８ｊ　　　第２接続配線
１８ｍｘ　　第２幹配線
１８ｍｙ　　他の第２幹配線
１９　　　　第１平坦化膜
２０ａ，２０ｂａ，２０ｂｂ，２０ｃａ，２０ｃｂ　　　　第２層間絶縁膜
２１　　　　第３配線層
２１ａａ　　第１電源線
２１ａｂ　　他の第１電源線
２１ｂ　　　第１接続配線
２１ｍｘ　　第１幹配線
２１ｍｙ　　他の第１幹配線
２２　　　　第２平坦化膜
３０ａ，３０ｂ，３０ｃ　　ＴＦＴ層
３１　　　　第１電極
３３　　　　有機ＥＬ層（発光層）
３４　　　　第２電極
４０　　　　有機ＥＬ素子層（発光素子層）
５０ａ　　　有機ＥＬ表示装置

Claims

　ベース基板と、
　半導体層、第１配線層、並びに該半導体層及び該第１配線層の間に配置するゲート絶縁膜を有し、上記ベース基板上に設けられ、上記第１配線層、第１層間絶縁膜、第２配線層、第１平坦化膜、第２層間絶縁膜、第３配線層及び第２平坦化膜が順に積層された薄膜トランジスタ層と、
　上記薄膜トランジスタ層上に設けられ、行列状に配置して表示領域を構成する複数のサブ画素に対応して複数の第１電極、複数の発光層、及び共通の第２電極が順に積層された発光素子層と、
　上記表示領域において、行方向に互いに平行に延びるように上記第１配線層として設けられた複数のゲート線と、
　上記表示領域において、列方向に互いに平行に延びるように上記第２配線層として設けられた複数のソース線と、
　上記表示領域に上記第３配線層として設けられ、上記第２平坦化膜に形成された第１スルーホールを介して上記各サブ画素の上記第１電極に電気的に接続された第１接続配線と、
　上記表示領域に上記第２配線層として設けられ、上記各サブ画素において上記第１平坦化膜に形成された第２スルーホールを介して上記第１接続配線に電気的に接続された第２接続配線とを備えた表示装置であって、
　上記第２層間絶縁膜には、該第２層間絶縁膜を貫通して、上記第１接続配線と重なると共に、平面視で周縁が上記第１スルーホール及び上記第２スルーホールを囲むようにコンタクト開口部が設けられていることを特徴とする表示装置。
　ベース基板と、
　半導体層、第１配線層、並びに該半導体層及び該第１配線層の間に配置するゲート絶縁膜を有し、上記ベース基板上に設けられ、上記第１配線層、第１層間絶縁膜、第２配線層、第１平坦化膜、第２層間絶縁膜、第３配線層及び第２平坦化膜が順に積層された薄膜トランジスタ層と、
　上記薄膜トランジスタ層上に設けられ、行列状に配置して表示領域を構成する複数のサブ画素に対応して複数の第１電極、複数の発光層、及び共通の第２電極が順に積層された発光素子層と、
　上記表示領域において、行方向に互いに平行に延びるように上記第１配線層として設けられた複数のゲート線と、
　上記表示領域において、列方向に互いに平行に延びるように上記第２配線層として設けられた複数のソース線と、
　上記表示領域において、列方向に互いに平行に延びるように上記第３配線層として設けられた複数の第１電源線とを備えた表示装置であって、
　上記第２層間絶縁膜には、該第２層間絶縁膜を貫通して、上記表示領域の一方端から他方端に亘って上記複数の第１電源線と重なるように列スリットが設けられていることを特徴とする表示装置。
　請求項２に記載された表示装置において、
　上記表示領域において、行方向に互いに平行に延びるように上記第３配線層として設けられた複数の他の第１電源線を備え、
　上記複数の第１電源線及び複数の他の第１電源線は、格子状に一体に設けられ、
　上記第２層間絶縁膜には、該第２層間絶縁膜を貫通して、上記表示領域の一方端から他方端に亘って上記複数の他の第１電源線と重なるように行スリットが設けられていることを特徴とする表示装置。
　請求項２に記載された表示装置において、
　上記表示領域において、列方向に互いに平行に延びるように上記第２配線層として設けられた複数の第２電源線を備え、
　上記複数の第１電源線と上記複数の第２電源線とは、上記第１平坦化膜に形成された第３スルーホールを介して電気的に接続されていることを特徴とする表示装置。
　請求項４に記載された表示装置において、
　上記第１層間絶縁膜は、下層側第１層間絶縁膜と、該下層側第１層間絶縁膜上に第４配線層を介して設けられた上層側第１層間絶縁膜とを備え、
　上記表示領域において、行方向に互いに平行に延びるように上記第４配線層として設けられた複数の第３電源線を備え、
　上記複数の第２電源線と上記複数の第３電源線とは、上記上層側第１層間絶縁膜に形成されたコンタクトホールを介して電気的に接続されていることを特徴とする表示装置。
　請求項４に記載された表示装置において、
　上記表示領域の周囲の額縁領域において、行方向に延びるように上記第３配線層として設けられた第１幹配線を備え、
　上記第１幹配線は、上記表示領域側に複数に分岐して上記複数の第１電源線を構成し、
　上記第２層間絶縁膜には、上記第１幹配線と重なるように幹スリットが設けられていることを特徴とする表示装置。
　請求項６に記載された表示装置において、
　上記額縁領域において、上記第１幹配線と重なるように上記第２配線層として設けられた第２幹配線を備え、
　上記第２幹配線は、上記表示領域側に複数に分岐して上記複数の第２電源線を構成していることを特徴とする表示装置。
　請求項３に記載された表示装置において、
　上記表示領域の周囲の額縁領域において、列方向に延びるように上記第３配線層として設けられた他の第１幹配線を備え、
　上記他の第１幹配線は、上記表示領域側に複数に分岐して上記複数の他の第１電源線を構成し、
　上記第２層間絶縁膜には、上記他の第１幹配線及び上記複数の他の第１電源線と重なるようにスリットが設けられていることを特徴とする表示装置。
　請求項８に記載された表示装置において、
　上記額縁領域において、上記他の第１幹配線と重なるように上記第２配線層として設けられた他の第２幹配線を備えていることを特徴とする表示装置。
　請求項９に記載された表示装置において、
　上記第１層間絶縁膜は、下層側第１層間絶縁膜と、該下層側第１層間絶縁膜上に第４配線層を介して設けられた上層側第１層間絶縁膜とを備え、
　上記表示領域において、行方向に互いに平行に延びるように上記第４配線層として設けられた複数の第３電源線と、
　上記額縁領域において、上記他の第１幹配線と重なるように上記第４配線層として設けられた第３幹配線とを備え、
　上記第３幹配線は、上記表示領域側に複数に分岐して上記複数の第３電源線を構成していることを特徴とする表示装置。
　請求項１～１０の何れか１つに記載された表示装置において、
　上記各発光層は、有機エレクトロルミネッセンス層であることを特徴とする表示装置。