WO2022018846A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2022018846A1
WO2022018846A1 PCT/JP2020/028396 JP2020028396W WO2022018846A1 WO 2022018846 A1 WO2022018846 A1 WO 2022018846A1 JP 2020028396 W JP2020028396 W JP 2020028396W WO 2022018846 A1 WO2022018846 A1 WO 2022018846A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display device
wall
film
organic
Prior art date
Application number
PCT/JP2020/028396
Other languages
English (en)
French (fr)
Inventor
貴翁 斉藤
庸輔 神崎
雅貴 山中
屹 孫
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN202080102992.2A priority Critical patent/CN115836588A/zh
Priority to US18/015,032 priority patent/US20230276667A1/en
Priority to PCT/JP2020/028396 priority patent/WO2022018846A1/ja
Publication of WO2022018846A1 publication Critical patent/WO2022018846A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Definitions

  • the present invention relates to a display device.
  • the organic EL element is, for example, an organic EL layer provided as a functional layer, a first electrode provided on one surface side of the organic EL layer, and a first electrode provided on the other surface side of the organic EL layer. It is equipped with two electrodes.
  • an island-shaped non-display area is provided inside a display area for displaying an image, for example, in order to install an electronic component such as a camera or a fingerprint sensor, and the non-display area is provided in the thickness direction.
  • a structure has been proposed in which a through hole is provided (see, for example, Patent Document 1).
  • An object of the present invention is to separate the display area side and the through hole side to form a common functional layer at low cost.
  • the display device is provided on the base substrate, the thin film transistor layer on which the flattening film and the inorganic insulating film are sequentially laminated, and the thin film transistor layer.
  • a light emitting element layer in which a plurality of first electrodes, a plurality of functional layers, and a common second electrode are sequentially laminated corresponding to a plurality of subpixels constituting the display area is provided, and the inside of the display area is provided.
  • the non-display area is provided in an island shape, a through hole penetrating in the thickness direction of the base substrate is formed in the non-display area, and a separation wall is formed in the non-display area so as to surround the through hole.
  • the separation wall is provided with a wall base portion provided in a frame shape in the same layer using the same material as the flattening film, and a hut shape so as to project from the display region side to the through hole side on the wall base portion. It is characterized in that it is provided in the above-mentioned inorganic insulating film and has a wall upper portion formed in the same layer by the same material.
  • a common functional layer can be formed at low cost by separating the display area side and the through hole side.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of a display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a display area of the organic EL display device along lines III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram of a TFT layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of an organic EL layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of the frame region of the organic EL display device along the VI-VI line in FIG. FIG.
  • FIG. 7 is a cross-sectional view of the frame region of the organic EL display device along the lines VII-VII in FIG.
  • FIG. 8 is a cross-sectional view of the frame region of the organic EL display device along the line VIII-VIII in FIG.
  • FIG. 9 is a plan view of a non-display area of the organic EL display device according to the first embodiment of the present invention and its surroundings.
  • FIG. 10 is a cross-sectional view of a non-display area of the organic EL display device along the X-ray line in FIG.
  • FIG. 11 is a cross-sectional view showing a part of a separation wall forming step of the method for manufacturing an organic EL display device according to the first embodiment of the present invention.
  • FIG. 12 is a cross-sectional view showing a part of a separation wall forming step of the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 13 is a cross-sectional view of a non-display region of the organic EL display device according to the second embodiment of the present invention, and is a diagram corresponding to FIG.
  • FIG. 14 is a cross-sectional view showing a part of a separation wall forming step of the method for manufacturing an organic EL display device according to a second embodiment of the present invention, and is a diagram corresponding to FIG. 11.
  • FIG. 11 is a cross-sectional view showing a part of a separation wall forming step of the method for manufacturing an organic EL display device according to the first embodiment of the present invention following FIG.
  • FIG. 13 is a cross-sectional view of a non-display region of the organic EL display device according to the second embodiment of the present invention, and is a diagram corresponding to FIG.
  • FIG. 14 is
  • FIG. 15 is a cross-sectional view showing a part of a separation wall forming step of the method for manufacturing an organic EL display device according to a second embodiment of the present invention following FIG. 14, and is a diagram corresponding to FIG. 12.
  • FIG. 16 is a cross-sectional view of a non-display region of the organic EL display device according to the third embodiment of the present invention, and is a diagram corresponding to FIG.
  • FIG. 17 is a cross-sectional view showing a part of a separation wall forming step of the method for manufacturing an organic EL display device according to a third embodiment of the present invention, and is a diagram corresponding to FIG. 11.
  • FIG. 18 is a cross-sectional view showing a part of a separation wall forming step of the method for manufacturing an organic EL display device according to a third embodiment of the present invention following FIG. 17, and is a diagram corresponding to FIG. 12.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of the present embodiment.
  • FIG. 2 is a plan view of the display area D of the organic EL display device 50a.
  • FIG. 3 is a cross-sectional view of a display area D of the organic EL display device 50a along the line III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram of the TFT layer 30 constituting the organic EL display device 50a.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of the present embodiment.
  • FIG. 2 is a plan view of the display area D of the organic EL display device 50a.
  • FIG. 3 is a cross-sectional view of a display area D of the organic EL display device 50a along the line III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram of the TFT layer 30 constituting the organic EL display device 50a.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL
  • FIG. 5 is a cross-sectional view of the organic EL layer 33 constituting the organic EL display device 50a.
  • 6A, 7 and 8 are cross-sectional views of the frame region F of the organic EL display device 50a along the VI-VI line, the VII-VII line and the VIII-VIII line in FIG.
  • FIG. 9 is a plan view of the non-display region N of the organic EL display device 50a and its surroundings.
  • FIG. 10 is a cross-sectional view of a non-display region N of the organic EL display device 50a along the X-rays in FIG.
  • the organic EL display device 50a includes, for example, a display area D provided in a rectangular shape for displaying an image, and a frame area F provided in a rectangular frame shape around the display area D. ing.
  • the rectangular display area D is illustrated, and the rectangular shape may include, for example, a shape having an arc-shaped side, a shape having an arc-shaped corner, or a part of the side.
  • a substantially rectangular shape such as a shape with a notch is also included.
  • a plurality of sub-pixels P are arranged in a matrix in the display area D. Further, in the display area D, as shown in FIG. 2, for example, a sub-pixel P having a red light emitting region Lr for displaying red, and a sub pixel P having a green light emitting region Lg for displaying green, And sub-pixels P having a blue light emitting region Lb for displaying blue are provided so as to be adjacent to each other. In the display area D, for example, one pixel is composed of three adjacent sub-pixels P having a red light emitting region Er, a green light emitting region Eg, and a blue light emitting region Eb. Further, as shown in FIG.
  • a non-display area N is provided in an island shape inside the display area D.
  • a through hole H penetrating in the thickness direction of the resin substrate layer 10 described later is H. Is provided. The detailed structure of the non-display area N will be described later with reference to FIGS. 9 and 10.
  • the terminal portion T is provided so as to extend in one direction (vertical direction in the figure). Further, in the frame area F, as shown in FIG. 1, between the display area D and the terminal portion T, the frame region F can be bent (in a U shape) at, for example, 180 ° with the vertical direction in the drawing as the bending axis. The bent portion B is provided so as to extend in one direction (vertical direction in the drawing). Further, in the terminal portion T, a plurality of terminals are arranged along the extending direction of the terminal portion T. Further, in the frame region F, as shown in FIGS.
  • the first flattening film 19a and the second flattening film 22a which will be described later, have a substantially C-shaped trench G as the first flattening film. It is provided so as to penetrate the 19a and the second flattening film 22a.
  • the trench G is provided in a substantially C shape so that the terminal portion T side opens in a plan view.
  • the organic EL display device 50a includes a resin substrate layer 10 provided as a base substrate and a thin film transistor (hereinafter, also referred to as TFT) layer 30 provided on the resin substrate layer 10.
  • the organic EL element layer 35 provided as a light emitting element layer on the TFT layer 30 and the sealing film 40 provided on the organic EL element layer 35 are provided.
  • the resin substrate layer 10 is made of an organic resin material such as a polyimide resin.
  • the TFT layer 30 includes a base coat film 11 provided on the resin substrate layer 10, a plurality of first TFTs 9a provided on the base coat film 11, and a plurality of second TFTs 9b (see FIG. 4).
  • the third TFT 9c of the above and a plurality of capacitors 9d are provided.
  • the TFT layer 30 includes a first flattening film 19a, a third interlayer insulating film 20a, and a third interlayer insulating film 20a, which are sequentially provided on each first TFT 9a, each second TFT 9b, each third TFT 9c, and each capacitor 9d. 2 It is provided with a flattening film 22a.
  • the semiconductor layers 12a and 12b, the gate insulating film 13, the gate electrodes 14a and 14b, the lower conductive layer 14c, and the first interlayer insulating film 15 are formed on the base coat film 11.
  • the 21b and the second flattening film 22a are laminated in this order.
  • a plurality of gate lines 14d are provided as wiring layers so as to extend in parallel with each other in the lateral direction in the drawing.
  • a plurality of light emission control lines 14e are provided as wiring layers so as to extend in parallel with each other in the lateral direction in the drawing.
  • the gate wire 14d and the light emission control line 14e are formed of the same material as the gate electrodes 14a and 14b and the lower conductive layer 14c. Further, as shown in FIG. 2, each light emission control line 14e is provided so as to be adjacent to each gate line 14d. Further, in the TFT layer 30, as shown in FIGS.
  • a plurality of source lines 18f are provided as wiring layers so as to extend in parallel with each other in the vertical direction in the drawing.
  • the source wire 18f is formed of the same material as the source electrodes 18a and 18c and the drain electrodes 18b and 18d in the same layer.
  • power lines 21a are provided in a grid pattern.
  • each sub-pixel P is provided with a first TFT 9a, a second TFT 9b, a third TFT 9c, and a capacitor 9d, respectively.
  • the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided as other inorganic insulating films, and are, for example, single-layer films such as silicon nitride, silicon oxide, and silicon oxynitride. It is composed of a laminated film.
  • the first TFT 9a is electrically connected to the corresponding gate line 14d, source line 18f, and second TFT 9b in each sub-pixel P.
  • the first TFT 9a includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, a first interlayer insulating film 15, a second interlayer insulating film 17, and the like, which are sequentially provided on the base coat film 11. It includes a source electrode 18a and a drain electrode 18b.
  • the semiconductor layer 12a is provided on the base coat film 11 as shown in FIG. 3, and has a channel region, a source region, and a drain region as described later.
  • the semiconductor layer 12a and the semiconductor layer 12b described later are formed of, for example, a low-temperature polysilicon film, an In—Ga—Zn—O-based oxide semiconductor film, or the like.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a.
  • the gate electrode 14a is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12a.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order so as to cover the gate electrode 14a as shown in FIG. Further, as shown in FIG.
  • the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG. 3, the source electrode 18a and the drain electrode 18b are provided through the contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17, respectively. It is electrically connected to the source region and the drain region of the semiconductor layer 12a, respectively.
  • the second TFT 9b is electrically connected to the corresponding first TFT 9a, power line 21a, and third TFT 9c in each sub-pixel P.
  • the second TFT 9b has substantially the same structure as the first TFT 9a and the third TFT 9c described later.
  • the third TFT 9c is electrically connected to the corresponding second TFT 9a, the power supply line 21a, and the light emission control line 14e in each sub-pixel P.
  • the third TFT 9c includes a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, a first interlayer insulating film 15, a second interlayer insulating film 17, and the like, which are sequentially provided on the base coat film 11. It includes a source electrode 18c and a drain electrode 18d.
  • the semiconductor layer 12b is provided on the base coat film 11 and has a channel region, a source region, and a drain region, similarly to the semiconductor layer 12a. Further, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12b. Further, as shown in FIG. 3, the gate electrode 14b is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12b. Further, the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order so as to cover the gate electrode 14b as shown in FIG. Further, as shown in FIG. 3, the source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG.
  • the source electrode 18c and the drain electrode 18d are provided through the contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17, respectively. It is electrically connected to the source region and the drain region of the semiconductor layer 12b, respectively. Further, as shown in FIG. 3, the drain electrode 18d is electrically connected to the relay electrode 21b via the contact holes formed in the first flattening film 19a and the third interlayer insulating film 20a.
  • the top gate type first TFT 9a, second TFT 9b and third TFT 9c are exemplified, but the first TFT 9a, second TFT 9b and third TFT 9c may be bottom gate type.
  • the capacitor 9d is electrically connected to the corresponding first TFT 9a and the power supply line 21a in each sub-pixel P.
  • the capacitor 9d has a lower conductive layer 14c, a first interlayer insulating film 15 provided so as to cover the lower conductive layer 14c, and a lower conductive layer on the first interlayer insulating film 15. It is provided with an upper conductive layer 16a provided so as to overlap with 14c.
  • the upper conductive layer 16a is electrically connected to the power supply line 21a via a contact hole (not shown) formed in the second interlayer insulating film 17, the first flattening film 19a, and the third interlayer insulating film 20a. ing.
  • the first flattening film 19a, the second flattening film 21a, and the edge cover 32a described later are made of an organic resin material such as a polyimide resin, an acrylic resin, or a novolak resin.
  • the third interlayer insulating film 20a is provided as an inorganic insulating film, and is composed of, for example, a single-layer film or a laminated film such as silicon nitride, silicon oxide, or silicon oxynitride.
  • the organic EL element layer 35 includes a plurality of first electrodes 31a, an edge cover 32a, a plurality of organic EL layers 33, and a second electrode 34 provided so as to be stacked on the TFT layer 30 in order. I have.
  • the plurality of first electrodes 31a are provided in a matrix on the second flattening film 22a so as to correspond to the plurality of sub-pixels P.
  • the first electrode 31a is formed in the contact hole formed in the first flattening film 19a and the third interlayer insulating film 20a, the relay electrode 21b, and the second flattening film 22a. It is electrically connected to the drain electrode 18d of each third TFT 9c via the contact hole.
  • the first electrode 31a has a function of injecting holes into the organic EL layer 33.
  • the first electrode 31a is more preferably formed of a material having a large work function in order to improve the hole injection efficiency into the organic EL layer 33.
  • examples of the material constituting the first electrode 31a include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au). , Titanium (Ti), Ruthenium (Ru), Manganese (Mn), Indium (In), Itterbium (Yb), Lithium Fluoride (LiF), Platinum (Pt), Palladium (Pd), Molybdenum (Mo), Iridium ( Examples thereof include metal materials such as Ir) and tin (Sn). Further, the material constituting the first electrode 31a may be, for example, an alloy such as astatine (At) / oxidized astatine (AtO 2).
  • the material constituting the first electrode 31a is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). There may be. Further, the first electrode 31a may be formed by laminating a plurality of layers made of the above materials. Examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 32a is provided in a grid pattern so as to cover the peripheral end of each first electrode 31a so as to be common to the plurality of sub-pixels P.
  • each organic EL layer 33 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4, and an electron injection, which are sequentially provided on the first electrode 31a. It has layer 5.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of bringing the energy levels of the first electrode 31a and the organic EL layer 33 closer to each other and improving the hole injection efficiency from the first electrode 31a to the organic EL layer 33. It has and is provided as a common functional layer common to a plurality of sub-pixels P.
  • the material constituting the hole injection layer 1 include a triazole derivative, an oxadiazole derivative, an imidazole derivative, a polyarylalkane derivative, a pyrazoline derivative, a phenylenediamine derivative, an oxazole derivative, a styrylanthracene derivative, and a fluorenone derivative. Examples thereof include hydrazone derivatives and stylben derivatives.
  • the hole transport layer 2 has a function of improving the hole transport efficiency from the first electrode 31a to the organic EL layer 33, and is provided as a common functional layer common to a plurality of sub-pixels P.
  • the material constituting the hole transport layer 2 include a porphyrin derivative, an aromatic tertiary amine compound, a styrylamine derivative, polyvinylcarbazole, a poly-p-phenylene vinylene, a polysilane, a triazole derivative, and an oxadiazole.
  • Derivatives imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted carcon derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stylben derivatives, hydride amorphous silicon, Examples thereof include hydrided amorphous silicon carbide, zinc sulfide, and zinc selenium.
  • the light emitting layer 3 is provided as an individual functional layer of each subpixel P, and when a voltage is applied by the first electrode 31a and the second electrode 34, holes and electrons are generated from the first electrode 31a and the second electrode 34, respectively. It is a region where holes and electrons are recombined as they are injected.
  • the light emitting layer 3 is made of a material having high luminous efficiency. Examples of the material constituting the light emitting layer 3 include a metal oxynoid compound [8-hydroxyquinoline metal complex], a naphthalene derivative, an anthracene derivative, a diphenylethylene derivative, a vinylacetone derivative, a triphenylamine derivative, a butadiene derivative, and a coumarin derivative.
  • the electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer 3, and is provided as a common functional layer common to a plurality of sub-pixels P.
  • the material constituting the electron transport layer 4 for example, as an organic compound, an oxadiazole derivative, a triazole derivative, a benzoquinone derivative, a naphthoquinone derivative, an anthraquinone derivative, a tetracyanoanthracinodimethane derivative, a diphenoquinone derivative, and a fluorenone derivative are used. , Cyrol derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of bringing the energy levels of the second electrode 34 and the organic EL layer 33 closer to each other and improving the efficiency of electron injection from the second electrode 34 to the organic EL layer 33.
  • the drive voltage of each organic EL element constituting the organic EL element layer 35 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer, and is provided as a common functional layer common to a plurality of sub-pixels P.
  • examples of the material constituting the electron injection layer 5 include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride.
  • Inorganic alkaline compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO) and the like can be mentioned.
  • the second electrode 34 is provided so as to cover each organic EL layer 33 and the edge cover 32a so as to be common to the plurality of sub-pixels P. Further, the second electrode 34 has a function of injecting electrons into the organic EL layer 33. Further, it is more preferable that the second electrode 34 is made of a material having a small work function in order to improve the electron injection efficiency into the organic EL layer 33.
  • the material constituting the second electrode 34 include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), yttrium (Y), and sodium (Na).
  • the second electrode 34 is, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), asstatin (At) / oxidized asstatin (AtO 2). ), Lithium (Li) / Aluminum (Al), Lithium (Li) / Calcium (Ca) / Aluminum (Al), Lithium Fluoride (LiF) / Calcium (Ca) / Aluminum (Al), etc. You may.
  • the second electrode 34 may be formed of, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). .. Further, the second electrode 34 may be formed by laminating a plurality of layers made of the above materials. Materials with a small work function include, for example, magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium.
  • the sealing film 40 is provided so as to cover the second electrode 34, and the first inorganic sealing film 36 is sequentially laminated on the second electrode 34.
  • the organic sealing film 37 and the second inorganic sealing film 38 are provided, and have a function of protecting each organic EL layer 33 of the organic EL element layer 35 from moisture and oxygen.
  • the first inorganic sealing film 36 and the second inorganic sealing film 38 are made of, for example, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film.
  • the organic sealing film 37 is made of an organic resin material such as an acrylic resin, an epoxy resin, a silicone resin, a polyurea resin, a parylene resin, a polyimide resin, and a polyamide resin.
  • the organic EL display device 50a includes a first outer damming wall Wa provided in a rectangular frame shape on the outer side of the trench G so as to surround the display area D in the frame area F. It is provided with a second outer damming wall Wb provided in a rectangular frame shape around the first outer damming wall Wa.
  • the first outer damming wall Wa is the same layer as the lower resin layer 22b formed of the same material as the second flattening film 22a and the same material as the edge cover 32a. It is provided with an upper resin layer 32b formed in. As shown in FIGS. 6 and 7, the first outer damming wall Wa is provided so as to overlap the outer peripheral end of the organic sealing film 37 of the sealing film 40, and the sealing film 40 is organically sealed. It is configured to suppress the spread of the ink that becomes the film 37.
  • the second outer damming wall Wb has the same material as the lower resin layer 19b formed in the same layer as the first flattening film 19a and the second flattening film 22a. It is provided with a middle layer resin layer 22c formed in the same layer by the above method and an upper layer resin layer 32c formed in the same layer by the same material as the edge cover 32a.
  • the organic EL display device 50a extends in a wide band shape at the opening portion of the trench G in the frame region F, and the display region D side extends linearly inside the trench G to form a display region. Both ends on the opposite side of D are provided with a first frame wiring 18h extending to the terminal portion T.
  • the first frame wiring 18h is electrically connected to the power supply line 21a on the display area D side of the frame area F, and is configured so that a high power supply voltage (EL VDD) is input at the terminal portion T.
  • EL VDD high power supply voltage
  • the first frame wiring 18h and the second frame wiring 18i described later are formed of the same material as the source electrodes 18a and 18c and the drain electrodes 18b and 18d in the same layer.
  • the organic EL display device 50a includes a second frame wiring 18i provided in a substantially C shape on the outside of the trench G in the frame region F, and both ends thereof extend to the terminal portion T. ..
  • the second frame wiring 18i is electrically connected to the second electrode 34 via the first conductive layer 31b formed in the trench G, and has a low power supply voltage at the terminal portion T. (ELVSS) is configured to be input.
  • the first conductive layer 31b is formed of the same material as the first electrode 31a, overlaps with the second frame wiring 18i and the second electrode 34 in the frame region F, and is the second.
  • the frame wiring 18i and the second electrode 34 are provided so as to be electrically connected.
  • the organic EL display device 50a is formed in the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17 in the bent portion B of the frame region F, as shown in FIG.
  • the filled resin layer 8a provided so as to fill the slit S, a plurality of routing wires 18j provided on the filling resin layer 8a and the second interlayer insulating film 17, and each routing wiring 18j are provided so as to cover each of the routing wires 18j. It is provided with a coating resin layer 19c. As shown in FIG.
  • the slit S penetrates the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 to expose the surface of the resin substrate layer 10.
  • Is provided in a groove shape that penetrates along the extending direction of the bent portion B.
  • the filled resin layer 8a is made of an organic resin material such as a polyimide resin.
  • the plurality of routing wires 18j are provided so as to extend in parallel with each other in a direction orthogonal to the extending direction of the bent portion B.
  • both ends of each routing wiring 18j are, as shown in FIG. 8, a first gate conductive layer via each contact hole formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17.
  • the routing wiring 18j is formed of the same material as the source electrodes 18a and 18c and the drain electrodes 18b and 18d in the same layer.
  • the first gate conductive layer 14f is provided between the gate insulating film 13 and the first interlayer insulating film 15, and the signal wiring (gate line 14d, source line 18f, etc.) extending to the display area D is provided. ) Is electrically connected.
  • the second gate conductive layer 14g is provided between the gate insulating film 13 and the first interlayer insulating film 15, and is electrically connected to, for example, the terminal of the terminal portion T.
  • the coating resin layer 19c is formed of the same material as the first flattening film 19a.
  • the organic EL display device 50a is provided in an island shape on the second flattening film 22a in the frame region F and the non-display region N so as to project upward in the drawing. It is provided with a plurality of peripheral photo spacers 32d.
  • each peripheral photo spacer 32d is formed in the same layer with the same material as the edge cover 32a.
  • the organic EL display device 50a includes a separation wall Ea provided in a circular frame shape so as to surround the through hole H in the non-display region N.
  • the separation wall Ea includes a wall base portion 19da provided in the same layer as the first flattening film 19a in a circular frame shape, and a third interlayer insulating film 20a on the wall base portion 19da. It is provided with a wall upper portion 20ba provided in a circular frame shape on the same layer using the same material.
  • the wall upper portion 20ba is provided in an eaves shape so as to project from the display region D side to the through hole H side with respect to the wall base portion 19da, for example, by about 2 ⁇ m.
  • the second electrode 34 (hole injection layer 1, hole transport layer 2, electron transport layer 4 and electron injection layer 5) has a through hole from the display region D as shown in FIG. It is provided on the wall upper portion 20ba so as to extend over H, and is separated from the portion on the through hole H side at the peripheral end portion of the wall upper portion 20ba on the through hole H side.
  • the hole injection layer 1, the hole transport layer 2, the electron transport layer 4, and the electron injection layer 5 are not shown in FIG. 10, the hole injection layer 1, the hole transport layer 2, and the electron transport layer 4 are not shown.
  • the second inorganic sealing film 38 of the sealing film 40 covers the separation wall Ea via the first inorganic sealing film 36 of the sealing film 40, as shown in FIG. It is provided as follows. Further, as shown in FIG. 10, the first inorganic sealing film 36 is provided so as to be in contact with the second interlayer insulating film 17 of the TFT layer 30 on the through hole H side of the separation wall Ea of the non-display region N. There is.
  • the organic EL display device 50a has a first inner damming wall Wc and a first inner dam wall Wc provided in a circular frame shape so as to surround the separation wall Ea in the non-display region N, respectively. 2 It is equipped with an inner damming wall Wd.
  • the first inner damming wall Wc is provided on the first resin layer 22e and the first resin layer 22e formed of the same material as the second flattening film 22a, and has an edge.
  • the cover 32a is provided with a second resin layer 32e formed of the same material as the cover 32a.
  • the first inner damming wall Wc overlaps the inner peripheral end portion of the organic insulating film 37 constituting the sealing film 40 on the display region D side of the non-display region N. It is provided.
  • the second inner damming wall Wd is provided on the first resin layer 22f and the first resin layer 22f formed of the same material as the second flattening film 22a, and has an edge.
  • the cover 32a and the second resin layer 32f formed in the same layer by the same material are provided.
  • the second inner damming wall Wd is provided between the first inner damming wall Wc and the separation wall Ea in the non-display region N.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are provided so as not to reach the end face of the through hole H, as shown in FIG.
  • a semiconductor layer 12c is provided as an etch stopper so as to be exposed from the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17. ing.
  • the semiconductor layer 12c is formed of the same material as the semiconductor layers 12a and 12b. Further, FIG.
  • the 10 illustrates a configuration in which the base coat film 11 and the semiconductor layer 12c remain as the inorganic film of the TFT layer 30 on the peripheral edge of the through hole H, but only the base coat film 11 remains.
  • the base coat film 11 and the semiconductor layer 12c may be provided so as not to reach the end face of the through hole H so that the resin substrate layer 10 is exposed.
  • the gate signal is input to the first TFT 9a via the gate line 14d, so that the first TFT 9a is turned on and the gate of the second TFT 9b is passed through the source line 18f.
  • a predetermined voltage corresponding to the source signal is written to the electrode 14b and the capacitor 9d and the light emission control signal is input to the third TFT 9c via the light emission control line 14e, the third TFT 9c is turned on and the gate voltage of the second TFT 9b is turned on.
  • the current corresponding to the above is supplied from the power supply line 21a to the organic EL layer 33, the light emitting layer 3 of the organic EL layer 33 emits light, and the image is displayed.
  • the gate voltage of the second TFT 9b is held by the capacitor 9d, so that the light emitting layer 3 emits light until the gate signal of the next frame is input. It is maintained in each sub-pixel P.
  • the method for manufacturing the organic EL display device 50a of the present embodiment includes a TFT layer forming step including a separation wall forming step, an organic EL element layer forming step, a sealing film forming step, and a through hole forming step.
  • 11 and 12 are cross-sectional views showing a part of the separation wall forming step of the manufacturing method of the organic EL display device 50a.
  • ⁇ TFT layer forming process> For example, on the surface of the resin substrate layer 10 formed on the glass substrate, a base coat film 11, a first TFT 9a, a second TFT 9b, a third TFT 9c, a capacitor 9d, a first flattening film 19a, and a third interlayer insulation are used on the surface of the resin substrate layer 10.
  • the TFT layer 30 is formed by forming the film 20a, the power supply line 21a, the second flattening film 22a, and the like.
  • the separation wall forming step of forming the separation wall Ea when the first flattening film 19a and the third interlayer insulating film 20a are formed in the TFT layer forming step will be described below.
  • a polyimide resin having photosensitivity is applied to the surface of the substrate on which the source electrodes 18a and 18c and the drain electrodes 18b and 18d are formed, for example, by a spin coating method to form a photosensitive resin film, and then the photosensitive resin film is formed.
  • the first flattening film 19a is formed in the display region D, and the lower resin layer 19b and the coating resin layer 19c are formed in the frame region F, and the photosensitive resin film is not formed.
  • a wall base forming layer 19dab (see FIG. 11) is formed in the display area N.
  • a silicon nitride film (thickness of about 10 nm to 500 nm) is formed on the surface of the substrate on which the first flattening film 19a or the like is formed by, for example, a plasma CVD (Chemical Vapor Deposition) method to provide inorganic insulation.
  • the inorganic insulating film is patterned to form the third interlayer insulating film 20a in the display region D, and the wall upper forming layer 20bab is formed in the non-display region N as shown in FIG. ..
  • the wall upper portion 20ba and the wall base portion 19da are formed.
  • a separation wall Ea having a wall base portion 19da and a wall upper portion 20ba provided in an eaves shape on the wall base portion 19da is formed.
  • a first electrode 31a, an edge cover 32a, and an organic EL layer 33 (hole injection layer 1, positive) are used by a well-known method.
  • the hole transport layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5), and the second electrode 34 are formed to form the organic EL element layer 35.
  • the organic EL layer 23 and the second electrode 34 are formed by the vapor deposition method, the hole injection layer 1, the hole transport layer 2, the electron transport layer 4, and the electron injection layer 5 constituting the organic EL layer 23 are formed.
  • the second electrode 34 is formed in the eaves-shaped portion of the wall upper portion 20ba of the separation wall Ea separately from the side where the through hole H is formed later.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon nitride film is used on the surface of the substrate on which the organic EL element layer 35 formed in the organic EL element layer forming step is formed. Is formed into a film by the plasma CVD method to form the first inorganic sealing film 36.
  • an organic resin material such as an acrylic resin is formed on the surface of the substrate on which the first inorganic sealing film 36 is formed by, for example, an inkjet method to form the organic sealing film 37.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the substrate on which the organic sealing film 37 is formed by a plasma CVD method using a mask.
  • the sealing film 40 is formed.
  • a protective sheet (not shown) is attached to the surface of the substrate on which the sealing film 40 is formed in the sealing film forming step, and then the resin substrate is irradiated with laser light from the glass substrate side of the resin substrate layer 10.
  • the glass substrate is peeled off from the lower surface of the layer 10, and a protective sheet (not shown) is attached to the lower surface of the resin substrate layer 10 from which the glass substrate has been peeled off.
  • a through hole H is formed by irradiating the region overlapping the semiconductor layer 12c inside the separation wall Ea provided on the resin substrate layer 10 to which the protective sheet is attached, for example, while scanning the laser beam in an annular shape. do.
  • an electronic component 60 such as a camera or a fingerprint sensor is arranged on the back surface side of the through hole H.
  • the electronic component 60 is installed.
  • the organic EL display device 50a of the present embodiment can be manufactured.
  • the island-shaped non-display region N in which the through hole H inside the display region D is formed is located along the peripheral edge of the through hole H.
  • the separation wall Ea is provided in a circular frame shape.
  • the separation wall Ea protrudes from the display region D side to the through hole H side on the wall base portion 19da provided in the same layer in the same layer as the first flattening film 19a in a frame shape. It is provided in the shape of an eave, and has a third interlayer insulating film 20a and a wall upper portion 20ba formed in the same layer by the same material.
  • the common functional layer (hole injection layer 1, hole transport layer 2, electron transport layer 4, electron injection layer 5) and the second electrode 34 are displayed in the eaves-like protruding portion of the separation wall Ea. It is formed separately on the region D side and the through hole H side, respectively. Then, in order to form the separation wall Ea, it is not necessary to repeat the step of forming the resist pattern and the step of performing dry etching using the resist pattern a plurality of times, so that the display region D side and the through hole H side
  • the common functional layer (hole injection layer 1, hole transport layer 2, electron transport layer 4, electron injection layer 5) and the second electrode 34 can be formed at low cost.
  • the second inorganic sealing film 38 is provided in the non-display region N so as to cover the separation wall Ea via the first inorganic sealing film 36.
  • the first inorganic sealing film 36 is provided so as to be in contact with the second interlayer insulating film 17 of the TFT layer 30 in the non-display region N.
  • FIG. 13 is a cross-sectional view of a non-display region N of the organic EL display device 50b of the present embodiment, and is a diagram corresponding to FIG. 14 and 15 are cross-sectional views showing a part of the separation wall forming step of the manufacturing method of the organic EL display device 50b, and are views corresponding to FIGS. 11 and 12.
  • the same parts as those in FIGS. 1 to 12 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the organic EL display device 50a in which the upper surface of the wall base 19da of the separation wall Ea is formed in parallel with the upper surface of the resin substrate layer 10 is exemplified, but in the present embodiment, the wall of the separation wall Eb is illustrated.
  • An example is an organic EL display device 50b in which the upper surface of the base portion 19db is formed so as to be inclined with respect to the upper surface of the resin substrate layer 10.
  • the organic EL display device 50b is provided in a display area D in which an island-shaped non-display area N is provided inside and around the display area D. It is provided with a frame area F.
  • the organic EL display device 50b is provided on the resin substrate layer 10, the TFT layer 30 provided on the resin substrate layer 10, and the TFT layer 30 in the same manner as the organic EL display device 50a of the first embodiment.
  • the organic EL element layer 35 and the sealing film 40 provided on the organic EL element layer 35 are provided.
  • the configuration of the display area D and the frame area F in the organic EL display device 50b is substantially the same as the configuration of the display area D and the frame area F in the organic EL display device 50a of the first embodiment.
  • the organic EL display device 50b is provided in a non-display region N in a circular frame shape so as to surround the through hole H, as shown in FIG. It is equipped with a separation wall Eb.
  • the separation wall Eb includes a wall base portion 19db provided in the same layer as the first flattening film 19a in a circular frame shape, and a third interlayer insulating film 20a on the wall base portion 19db. It is provided with a wall upper portion 20bb provided in a circular frame shape on the same layer using the same material.
  • the upper surface of the wall base portion 19db is formed of the resin substrate layer 10 so that the through hole H side (right side in the figure) is higher than the display area D side (left side in the figure). It is formed so as to be inclined by, for example, 30 ° with respect to the upper surface. Further, as shown in FIG.
  • the wall upper portion 20bb is inclined with respect to the wall base portion 19db from the display area D side to the through hole H side at an inclination angle (for example, 30 °) of the upper surface of the wall base portion 19db.
  • an inclination angle for example, 30 °
  • it is provided in the shape of an eave so as to protrude by about 2 ⁇ m.
  • the second electrode 34 (hole injection layer 1, hole transport layer 2, electron transport layer 4 and electron injection layer 5) has a through hole from the display region D as shown in FIG. It is provided on the wall upper portion 20bb so as to extend over H, and is separated from the portion on the through hole H side at the peripheral end portion of the wall upper portion 20bb on the through hole H side.
  • the hole injection layer 1, the hole transport layer 2, the electron transport layer 4, and the electron injection layer 5 are not shown in FIG. 13, the hole injection layer 1, the hole transport layer 2, and the electron transport layer 4 are not shown.
  • the common functional layer including the electron injection layer 5 and the electron injection layer 5 is separated from the portion on the through hole H side at the peripheral end portion of the wall upper portion 20bb on the through hole H side, similarly to the second electrode 34.
  • the second inorganic sealing film 38 of the sealing film 40 covers the separation wall Eb via the first inorganic sealing film 36 of the sealing film 40, as shown in FIG. It is provided as follows. Further, as shown in FIG. 13, the first inorganic sealing film 36 is provided so as to be in contact with the second interlayer insulating film 17 of the TFT layer 30 on the through hole H side of the separation wall Eb of the non-display region N. There is.
  • the organic EL display device 50b is provided in a non-display region N in a circular frame shape so as to surround the separation wall Eb, as shown in FIG.
  • the first inner damming wall Wc and the second inner damming wall Wd are provided.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are provided so as not to reach the end face of the through hole H as shown in FIG.
  • a semiconductor layer 12c is provided as an etch stopper so as to be exposed from the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17. ing.
  • the organic EL display device 50b described above has flexibility like the organic EL display device 50a of the first embodiment, and is organic in each sub-pixel P via the first TFT 9a, the second TFT 9b, and the third TFT 9c.
  • the light emitting layer 3 of the EL layer 33 is configured to emit light as appropriate to display an image.
  • the organic EL display device 50b of the present embodiment changes the shape of the wall base forming layer 19dab to the shape of the wall base forming layer 19dbb in the TFT layer forming step of the manufacturing method of the organic EL display device 50a of the first embodiment. Then, it can be manufactured by forming a separation wall Eb (see FIGS. 14 and 15).
  • a polyimide resin having photosensitivity is applied to the surface of the substrate on which the source electrodes 18a and 18c and the drain electrodes 18b and 18d are formed, for example, by a spin coating method to form a photosensitive resin film.
  • the photosensitive resin film is exposed, developed, and fired to form the first flattening film 19a in the display region D, and the lower resin layer 19b and the coating resin layer 19c are formed in the frame region F.
  • a wall base forming layer 19dbb (see FIG. 14) is formed in the non-display region N.
  • a halftone mask, a gray tone mask, or the like is used to half-expose the portion to be the wall base forming layer 19db, so that the wall base forming layer 19dbb having a chevron cross section is formed. Can be formed.
  • a silicon oxynitride film (thickness of about 10 nm to 500 nm) is formed on the surface of the substrate on which the first flattening film 19a or the like is formed by, for example, a plasma CVD method to form an inorganic insulating film.
  • the third interlayer insulating film 20a is formed in the display region D, and the wall upper forming layer 20bbb is formed in the non-display region N as shown in FIG.
  • the end portions of the wall upper cambium 20bb and the wall base forming layer 19dbb exposed from the resist pattern R by, for example, dry etching.
  • the wall upper portion 20bb and the wall base portion 19db are formed.
  • a separation wall Eb having a wall base portion 19db and a wall upper portion 20bb provided in an eaves shape on the wall base portion 19db is formed.
  • the island-shaped non-display region N in which the through hole H inside the display region D is formed is located along the peripheral edge of the through hole H.
  • the separation wall Eb is provided in a circular frame shape.
  • the separation wall Eb protrudes from the display region D side to the through hole H side on the wall base portion 19db provided in the same layer in the same layer as the first flattening film 19a in a frame shape.
  • the third interlayer insulating film 20a and the wall upper portion 20bb formed in the same layer by the same material are provided in the eaves shape.
  • the common functional layer (hole injection layer 1, hole transport layer 2, electron transport layer 4, electron injection layer 5) and the second electrode 34 are displayed in the eaves-like protruding portion of the separation wall Eb. It is formed separately on the region D side and the through hole H side, respectively. Then, in order to form the separation wall Eb, it is not necessary to repeat the step of forming the resist pattern and the step of performing dry etching using the resist pattern a plurality of times, so that the display region D side and the through hole H side
  • the common functional layer (hole injection layer 1, hole transport layer 2, electron transport layer 4, electron injection layer 5) and the second electrode 34 can be formed at low cost.
  • the second inorganic sealing film 38 is provided in the non-display region N so as to cover the separation wall Eb via the first inorganic sealing film 36.
  • the first inorganic sealing film 36 is provided in the non-display region N so as to be in contact with the second interlayer insulating film 17 of the TFT layer 30.
  • the upper surface of the wall base 19db is formed so as to be inclined so that the through hole H side is higher than the display area D side, and the wall upper portion 20bb is formed by the wall base 19db. Since it is provided so as to be inclined and protruded at the inclination angle of the upper surface of the wall base, the amount of side shift when the wall base forming layer 19dbb is dry-etched can be reduced.
  • a side shift of 2 ⁇ m is required in order to project the wall upper portion 20ba by 2 ⁇ m, but in the organic EL display device 50b of the present embodiment, the side shift is required.
  • a side shift of 1.7 ⁇ m is sufficient to project the wall base 19db by 2 ⁇ m.
  • FIG. 16 is a cross-sectional view of a non-display region N of the organic EL display device 50c of the present embodiment, and is a diagram corresponding to FIG. 17 and 18 are cross-sectional views showing a part of the separation wall forming step of the manufacturing method of the organic EL display device 50c, and are views corresponding to FIGS. 11 and 12.
  • the organic EL display device 50b having a separation wall Eb having a wall base 19db formed on the second interlayer insulating film 17 is exemplified, but in the present embodiment, the second interlayer insulating film 17 is illustrated.
  • An example is an organic EL display device 50c provided with a separation wall Ec having a wall base 19dc formed on the metal layer 18k.
  • the organic EL display device 50c is provided in a display area D in which an island-shaped non-display area N is provided inside and around the display area D. It is provided with a frame area F.
  • the organic EL display device 50c is provided on the resin substrate layer 10, the TFT layer 30 provided on the resin substrate layer 10, and the TFT layer 30 in the same manner as the organic EL display device 50a of the first embodiment.
  • the organic EL element layer 35 and the sealing film 40 provided on the organic EL element layer 35 are provided.
  • the configuration of the display area D and the frame area F in the organic EL display device 50c is substantially the same as the configuration of the display area D and the frame area F in the organic EL display device 50a of the first embodiment.
  • the organic EL display device 50c is provided in a non-display region N in a circular frame shape so as to surround the through hole H, as shown in FIG. It is equipped with a separation wall Ec.
  • the separation wall Ec includes a wall base portion 19 dc provided in the same layer as the first flattening film 19a in a circular frame shape, and a third interlayer insulating film 20a on the wall base portion 19 dc. It is provided with a wall upper portion 20 bc provided in a circular frame shape on the same layer using the same material.
  • the upper surface of the wall base portion 19dc is formed of the resin substrate layer 10 so that the through hole H side (right side in the figure) is higher than the display area D side (left side in the figure). It is formed so as to be inclined by, for example, 30 ° with respect to the upper surface. Further, as shown in FIG.
  • the wall upper portion 20bc is inclined with respect to the wall base portion 19dc from the display area D side to the through hole H side at an inclination angle (for example, 30 °) of the upper surface of the wall base portion 19dc.
  • it is provided in the shape of an eave so as to protrude by about 2 ⁇ m.
  • a metal layer 18k is provided in a circular frame shape so as to surround the through hole H. ing.
  • the through hole H side of the metal layer 18k is exposed from the wall base portion 19dc.
  • the metal layer 18k is provided so as to overlap the end portion of the wall upper portion 20bc on the through hole H side.
  • the metal layer 18k is formed of, for example, a metal laminated film in which a titanium film (thickness of about 10 nm to 200 nm), an aluminum film (thickness of about 100 nm to 1000 nm), and a titanium film (thickness of about 10 nm to 200 nm) are laminated in this order. It is configured and is formed in the same layer as the wiring layer such as the source electrodes 18a and 18c and the drain electrodes 18b and 18d.
  • the second electrode 34 (hole injection layer 1, hole transport layer 2, electron transport layer 4 and electron injection layer 5) has a through hole from the display region D as shown in FIG. It is provided on the wall upper portion 20 bc so as to extend over H, and is separated from the portion on the through hole H side at the peripheral end portion of the wall upper portion 20 bc on the through hole H side.
  • the hole injection layer 1, the hole transport layer 2, the electron transport layer 4, and the electron injection layer 5 are not shown in FIG. 16, the hole injection layer 1, the hole transport layer 2, and the electron transport layer 4 are not shown.
  • the common functional layer including the electron injection layer 5 and the electron injection layer 5 is separated from the portion on the through hole H side at the peripheral end portion of the wall upper portion 20 bc on the through hole H side, similarly to the second electrode 34.
  • the second inorganic sealing film 38 of the sealing film 40 covers the separation wall Ec via the first inorganic sealing film 36 of the sealing film 40, as shown in FIG. It is provided as follows. Further, as shown in FIG. 16, the first inorganic sealing film 36 is provided so as to be in contact with the second interlayer insulating film 17 of the TFT layer 30 on the through hole H side of the separation wall Ec of the non-display region N. There is.
  • the organic EL display device 50c is provided in a non-display region N in a circular frame shape so as to surround the separation wall Ec, as shown in FIG.
  • the first inner damming wall Wc and the second inner damming wall Wd are provided.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are provided so as not to reach the end face of the through hole H, as shown in FIG.
  • a semiconductor layer 12c is provided as an etch stopper so as to be exposed from the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17. ing.
  • the organic EL display device 50c described above has flexibility like the organic EL display device 50a of the first embodiment, and is organic in each sub-pixel P via the first TFT 9a, the second TFT 9b, and the third TFT 9c.
  • the light emitting layer 3 of the EL layer 33 is configured to emit light as appropriate to display an image.
  • the organic EL display device 50c of the present embodiment is used when forming the source electrodes 18a and 18c and the drain electrodes 18b and 18d in the TFT layer forming step of the method for manufacturing the organic EL display device 50a of the first embodiment.
  • the metal layer 18k is formed, and the shape of the wall base forming layer 19db is changed to the shape of the wall base forming layer 19dcb to form a separation wall Ec (see FIGS. 17 and 18). ).
  • the metal layer 18k is formed in the non-display region N.
  • a polyimide resin having photosensitivity is applied to the surface of the substrate on which the source electrodes 18a and 18c and the drain electrodes 18b and 18d are formed, for example, by a spin coating method to form a photosensitive resin film, and then the photosensitive resin film is formed.
  • the photosensitive resin film is exposed, developed, and fired to form a first flattening film 19a in the display region D, and a lower resin layer 19b and a coating resin layer 19c are formed in the frame region F.
  • a wall base forming layer 19dcb (see FIG. 17) is formed in the non-display region N.
  • a halftone mask, a gray tone mask, or the like is used to half-expose the portion to be the wall base forming layer 19dcb, so that the wall base forming layer 19dcb having a chevron cross section is formed. Can be formed.
  • a silicon oxynitride film (thickness of about 10 nm to 500 nm) is formed on the surface of the substrate on which the first flattening film 19a or the like is formed by, for example, a plasma CVD method to form an inorganic insulating film.
  • a third interlayer insulating film 20a is formed in the display region D, and a wall upper forming layer 20bcb is formed in the non-display region N as shown in FIG.
  • the wall upper part 20bc and the wall base 19dc are formed as shown in FIG.
  • a separation wall Ec having a wall base portion 19 dc and a wall upper portion 20 bc provided in an eaves shape on the wall base portion 19 dc is formed.
  • the island-shaped non-display region N in which the through hole H inside the display region D is formed is located along the peripheral edge of the through hole H.
  • the separation wall Ec is provided in a circular frame shape.
  • the separation wall Ec protrudes from the display region D side to the through hole H side on the wall base portion 19dc provided in the same layer in the same layer as the first flattening film 19a in a frame shape. It is provided in the shape of an eave, and is provided with a third interlayer insulating film 20a and a wall upper portion 20bc formed in the same layer by the same material.
  • the common functional layer (hole injection layer 1, hole transport layer 2, electron transport layer 4, electron injection layer 5) and the second electrode 34 are displayed in the eave-shaped protruding portion of the separation wall Ec. It is formed separately on the region D side and the through hole H side, respectively. Then, in order to form the separation wall Ec, it is not necessary to repeat the step of forming the resist pattern and the step of performing dry etching using the resist pattern a plurality of times, so that the display region D side and the through hole H side
  • the common functional layer (hole injection layer 1, hole transport layer 2, electron transport layer 4, electron injection layer 5) and the second electrode 34 can be formed at low cost.
  • the second inorganic sealing film 38 is provided in the non-display region N so as to cover the separation wall Ec via the first inorganic sealing film 36.
  • the first inorganic sealing film 36 is provided in the non-display region N so as to be in contact with the second interlayer insulating film 17 of the TFT layer 30.
  • the upper surface of the wall base 19dc is formed so as to be inclined so that the through hole H side is higher than the display area D side, and the wall upper portion 20bc is formed by the wall base 19dc. Since it is provided so as to be inclined and protruded at the inclination angle of the upper surface of the wall base, the amount of side shift when the wall base forming layer 19dcb is dry-etched can be reduced.
  • a metal layer 18k is provided in a circular frame shape on the resin substrate layer 10 side on the through hole H side of the wall base 19dc so as to surround the through hole H. Therefore, the wall base forming layer 19dcb having a chevron-shaped cross section can be formed more easily than the organic EL display device 50b of the second embodiment.
  • an organic EL layer having a five-layer laminated structure of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer has been exemplified. It may have a three-layer laminated structure of a layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer.
  • an organic EL display device in which the first electrode is used as an anode and the second electrode is used as a cathode is exemplified, but in the present invention, the laminated structure of the organic EL layer is inverted and the first electrode is used as a cathode. It can also be applied to an organic EL display device using the second electrode as an anode.
  • the organic EL display device in which the electrode of the TFT connected to the first electrode is used as the drain electrode is exemplified, but in the present invention, the electrode of the TFT connected to the first electrode is used as the source electrode. It can also be applied to an organic EL display device to be called.
  • the organic EL display device has been described as an example as the display device, but the present invention can be applied to a display device including a plurality of light emitting elements driven by an electric current.
  • the present invention can be applied to a display device provided with a QLED (Quantum-dot light emission diode) which is a light emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot light emission diode
  • the present invention is useful for flexible display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示領域の内部には、非表示領域（Ｎ）が島状に設けられ、非表示領域（Ｎ）には、ベース基板（１０）の厚さ方向に貫通する貫通孔（Ｈ）が形成された表示装置（５０ａ）であって、非表示領域（Ｎ）には、貫通孔（Ｈ）を囲むように分離壁（Ｅａ）が設けられ、分離壁（Ｅａ）は、平坦化膜（１９ａ）と同一材料により同一層に枠状に設けられた壁基部（１９ｄａ）と、壁基部（１９ｄａ）上に表示領域側から貫通孔（Ｈ）側に突出するように庇状に設けられ、無機絶縁膜（２０ａ）と同一材料により同一層に形成された壁上部（２０ｂａ）とを備えている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下、ＥＬとも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。ここで、有機ＥＬ素子は、例えば、機能層として設けられた有機ＥＬ層と、その有機ＥＬ層の一方の表面側に第１電極と、その有機ＥＬ層の他方の表面側に設けられた第２電極とを備えている。この有機ＥＬ表示装置では、画像表示を行う表示領域の内部に、例えば、カメラや指紋センサー等の電子部品を設置するために、島状の非表示領域を設け、その非表示領域に厚さ方向に貫通する貫通孔を設ける構造が提案されている（例えば、特許文献１参照）。
特開２０１９－３５９５０号公報
　本発明の目的とするところは、表示領域側と貫通孔側とに分離して共通の機能層を低コストで形成することにある。
　上記目的を達成するために、本発明に係る表示装置は、ベース基板と、上記ベース基板上に設けられ、平坦化膜及び無機絶縁膜が順に積層された薄膜トランジスタ層と、上記薄膜トランジスタ層に設けられ、表示領域を構成する複数のサブ画素に対応して複数の第１電極、複数の機能層及び共通の第２電極が順に積層された発光素子層とを備え、上記表示領域の内部には、非表示領域が島状に設けられ、上記非表示領域には、上記ベース基板の厚さ方向に貫通する貫通孔が形成され、上記非表示領域には、上記貫通孔を囲むように分離壁が設けられ、上記分離壁は、上記平坦化膜と同一材料により同一層に枠状に設けられた壁基部と、該壁基部上に上記表示領域側から上記貫通孔側に突出するように庇状に設けられ、上記無機絶縁膜と同一材料により同一層に形成された壁上部とを備えていることを特徴とする。
　本発明によれば、表示領域側と貫通孔側とに分離して共通の機能層を低コストで形成することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、図１中のIII－III線に沿った有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層の断面図である。 図６は、図１中のVI－VI線に沿った有機ＥＬ表示装置の額縁領域の断面図である。 図７は、図１中のVII－VII線に沿った有機ＥＬ表示装置の額縁領域の断面図である。 図８は、図１中のVIII－VIII線に沿った有機ＥＬ表示装置の額縁領域の断面図である。 図９は、本発明の第１の実施形態に係る有機ＥＬ表示装置の非表示領域及びその周囲の平面図である。 図１０は、図９中のX－X線に沿った有機ＥＬ表示装置の非表示領域の断面図である。 図１１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法の分離壁形成工程の一部を示す断面図である。 図１２は、図１１に続く本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法の分離壁形成工程の一部を示す断面図である。 図１３は、本発明の第２の実施形態に係る有機ＥＬ表示装置の非表示領域の断面図であり、図１０に相当する図である。 図１４は、本発明の第２の実施形態に係る有機ＥＬ表示装置の製造方法の分離壁形成工程の一部を示す断面図であり、図１１に相当する図である。 図１５は、図１４に続く本発明の第２の実施形態に係る有機ＥＬ表示装置の製造方法の分離壁形成工程の一部を示す断面図であり、図１２に相当する図である。 図１６は、本発明の第３の実施形態に係る有機ＥＬ表示装置の非表示領域の断面図であり、図１０に相当する図である。 図１７は、本発明の第３の実施形態に係る有機ＥＬ表示装置の製造方法の分離壁形成工程の一部を示す断面図であり、図１１に相当する図である。 図１８は、図１７に続く本発明の第３の実施形態に係る有機ＥＬ表示装置の製造方法の分離壁形成工程の一部を示す断面図であり、図１２に相当する図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１２は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機ＥＬ素子を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図である。また、図３は、図１中のIII－III線に沿った有機ＥＬ表示装置５０ａの表示領域Ｄの断面図である。また、図４は、有機ＥＬ表示装置５０ａを構成するＴＦＴ層３０の等価回路図である。また、図５は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層３３の断面図である。また、図６、図７及び図８は、図１中のVI－VI線、VII－VII線及びVIII－VIII線に沿った有機ＥＬ表示装置５０ａの額縁領域Ｆの断面図である。また、図９は、有機ＥＬ表示装置５０ａの非表示領域Ｎ及びその周囲の平面図である。また、図１０は、図９中のX－X線に沿った有機ＥＬ表示装置５０ａの非表示領域Ｎの断面図である。
　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に矩形枠状に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｅｒ、緑色発光領域Ｅｇ及び青色発光領域Ｅｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。また、表示領域Ｄの内部には、図１に示すように、非表示領域Ｎが島状に設けられている。ここで、非表示領域Ｎには、図１に示すように、例えば、カメラや指紋センサー等の電子部品６０を配置させるために、後述する樹脂基板層１０の厚さ方向に貫通する貫通孔Ｈが設けられている。なお、非表示領域Ｎの詳細な構造等については、図９及び図１０を用いて、後述する。
　額縁領域Ｆの図１中の右端部には、端子部Ｔが一方向（図中の縦方向）に延びるように設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中の縦方向を折り曲げの軸として、例えば、１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中の縦方向）に延びるように設けられている。また、端子部Ｔには、端子部Ｔの延びる方向に沿って複数の端子が配列されている。また、額縁領域Ｆにおいて、後述する第１平坦化膜１９ａ及び第２平坦化膜２２ａには、図１及び図６に示すように、平面視で略Ｃ状のトレンチＧが第１平坦化膜１９ａ及び第２平坦化膜２２ａを貫通するように設けられている。ここで、トレンチＧは、図１に示すように、平面視で端子部Ｔ側が開口するように略Ｃ字状に設けられている。
　有機ＥＬ表示装置５０ａは、図３に示すように、ベース基板として設けられた樹脂基板層１０と、樹脂基板層１０上に設けられた薄膜トランジスタ（thin film transistor、以下、ＴＦＴとも称する）層３０と、ＴＦＴ層３０上に発光素子層として設けられた有機ＥＬ素子層３５と、有機ＥＬ素子層３５上に設けられた封止膜４０とを備えている。
　樹脂基板層１０は、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
　ＴＦＴ層３０は、図３に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ（図４参照）、複数の第３ＴＦＴ９ｃ及び複数のキャパシタ９ｄとを備えている。また、ＴＦＴ層３０は、図３に示すように、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ、各第３ＴＦＴ９ｃ及び各キャパシタ９ｄ上に順に設けられた第１平坦化膜１９ａ、第３層間絶縁膜２０ａ及び第２平坦化膜２２ａとを備えている。
　ＴＦＴ層３０では、図３に示すように、ベースコート膜１１上に、半導体層１２ａ及び１２ｂと、ゲート絶縁膜１３と、ゲート電極１４ａ及び１４ｂ並びに下部導電層１４ｃと、第１層間絶縁膜１５と、上部導電層１６ａと、第２層間絶縁膜１７と、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄと、第１平坦化膜１９ａと、第３層間絶縁膜２０ａと、電源線２１ａ及び中継電極２１ｂと、第２平坦化膜２２ａとが順に積層されている。
　ＴＦＴ層３０では、表示領域Ｄにおいて、図２及び図４に示すように、図中の横方向に互いに平行に延びるように複数のゲート線１４ｄが配線層として設けられている。また、ＴＦＴ層３０では、表示領域Ｄにおいて、図２及び図４に示すように、図中の横方向に互いに平行に延びるように複数の発光制御線１４ｅが配線層として設けられている。なお、ゲート線１４ｄ及び発光制御線１４ｅは、ゲート電極１４ａ及び１４ｂ並びに下部導電層１４ｃと同一材料により同一層に形成されている。また、各発光制御線１４ｅは、図２に示すように、各ゲート線１４ｄと隣り合うように設けられている。また、ＴＦＴ層３０では、表示領域Ｄにおいて、図２及び図４に示すように、図中の縦方向に互いに平行に延びるように複数のソース線１８ｆが配線層として設けられている。なお、ソース線１８ｆは、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄと同一材料により同一層に形成されている。また、ＴＦＴ層３０では、表示領域Ｄにおいて、図１に示すように、電源線２１ａが格子状に設けられている。また、ＴＦＴ層３０では、図４に示すように、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ及びキャパシタ９ｄがそれぞれ設けられている。
　ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、他の無機絶縁膜として設けられ、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の単層膜又は積層膜により構成されている。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１４ｄ、ソース線１８ｆ及び第２ＴＦＴ９ｂに電気的に接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ａ、ゲート絶縁膜１３、ゲート電極１４ａ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ａ及びドレイン電極１８ｂを備えている。ここで、半導体層１２ａは、図３に示すように、ベースコート膜１１上に設けられ、後述するように、チャネル領域、ソース領域及びドレイン領域を有している。また、半導体層１２ａ及び後述する半導体層１２ｂは、例えば、低温ポリシリコン膜やＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体膜等により形成されている。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ａを覆うように設けられている。また、ゲート電極１４ａは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ａのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ａを覆うように順に設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ａのソース領域及びドレイン領域にそれぞれ電気的に接続されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ、電源線２１ａ及び第３ＴＦＴ９ｃに電気的に接続されている。なお、第２ＴＦＴ９ｂは、第１ＴＦＴ９ａ及び後述する第３ＴＦＴ９ｃと実質的に同じ構造を有している。
　第３ＴＦＴ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第２ＴＦＴ９ａ、電源線２１ａ及び発光制御線１４ｅに電気的に接続されている。また、第３ＴＦＴ９ｃは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ｂ、ゲート絶縁膜１３、ゲート電極１４ｂ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ｃ及びドレイン電極１８ｄを備えている。ここで、半導体層１２ｂは、図３に示すように、ベースコート膜１１上に設けられ、半導体層１２ａと同様に、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ｂを覆うように設けられている。また、ゲート電極１４ｂは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ｂのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ｂを覆うように順に設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ｂのソース領域及びドレイン領域にそれぞれ電気的に接続されている。また、ドレイン電極１８ｄは、図３に示すように、第１平坦化膜１９ａ及び第３層間絶縁膜２０ａに形成されたコンタクトホールを介して、中継電極２１ｂに電気的に接続されている。
　なお、本実施形態では、トップゲート型の第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを例示したが、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃは、ボトムゲート型であってもよい。
　キャパシタ９ｄは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線２１ａに電気的に接続されている。ここで、キャパシタ９ｄは、図３に示すように、下部導電層１４ｃと、下部導電層１４ｃを覆うように設けられた第１層間絶縁膜１５と、第１層間絶縁膜１５上に下部導電層１４ｃと重なるように設けられた上部導電層１６ａとを備えている。なお、上部導電層１６ａは、第２層間絶縁膜１７、第１平坦化膜１９ａ及び第３層間絶縁膜２０ａに形成されたコンタクトホール（不図示）を介して電源線２１ａに電気的に接続されている。
　第１平坦化膜１９ａ、第２平坦化膜２１ａ及び後述するエッジカバー３２ａは、例えば、ポリイミド樹脂、アクリル樹脂、ノボラック樹脂等の有機樹脂材料により構成されている。
　第３層間絶縁膜２０ａは、無機絶縁膜として設けられ、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の単層膜又は積層膜により構成されている。
　有機ＥＬ素子層３５は、図３に示すように、ＴＦＴ層３０上に順に積層するように設けられた複数の第１電極３１ａ、エッジカバー３２ａ、複数の有機ＥＬ層３３及び第２電極３４を備えている。
　複数の第１電極３１ａは、図３に示すように、複数のサブ画素Ｐに対応するように、第２平坦化膜２２ａ上にマトリクス状に設けられている。ここで、第１電極３１ａは、図３に示すように、第１平坦化膜１９ａ及び第３層間絶縁膜２０ａに形成されたコンタクトホール、中継電極２１ｂ、及び第２平坦化膜２２ａに形成されたコンタクトホールを介して、各第３ＴＦＴ９ｃのドレイン電極１８ｄに電気的に接続されている。また、第１電極３１ａは、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１ａは、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１ａを構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１ａを構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１ａを構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１ａは、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー３２ａは、図３に示すように、複数のサブ画素Ｐに共通するように、各第１電極３１ａの周端部を覆うように格子状に設けられている。
　複数の有機ＥＬ層３３は、図３に示すように、複数の第１電極３１ａ上に配置され、複数のサブ画素Ｐに対応するように、マトリクス状に設けられている。ここで、各有機ＥＬ層３３は、図５に示すように、第１電極３１ａ上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１ａと有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１ａから有機ＥＬ層３３への正孔注入効率を改善する機能を有し、複数のサブ画素Ｐに共通する共通の機能層として設けられている。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１ａから有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有し、複数のサブ画素Ｐに共通する共通の機能層として設けられている。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、各サブ画素Ｐの個別の機能層として設けられ、第１電極３１ａ及び第２電極３４による電圧印加の際に、第１電極３１ａ及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有し、複数のサブ画素Ｐに共通する共通の機能層として設けられている。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子層３５を構成する各有機ＥＬ素子の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれ、複数のサブ画素Ｐに共通する共通の機能層として設けられている。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、図３に示すように、複数のサブ画素Ｐに共通するように、各有機ＥＬ層３３及びエッジカバー３２ａを覆うように設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜４０は、図３、図６、図７及び図１０に示すように、第２電極３４を覆うように設けられ、第２電極３４上に順に積層された第１無機封止膜３６、有機封止膜３７及び第２無機封止膜３８を備え、有機ＥＬ素子層３５の各有機ＥＬ層３３を水分や酸素から保護する機能を有している。ここで、第１無機封止膜３６及び第２無機封止膜３８は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。また、有機封止膜３７は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
　また、有機ＥＬ表示装置５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの外側に表示領域Ｄを囲むように矩形の枠状に設けられた第１外側堰き止め壁Ｗａと、第１外側堰き止め壁Ｗａの周囲に矩形の枠状に設けられた第２外側堰き止め壁Ｗｂとを備えている。
　第１外側堰き止め壁Ｗａは、図６及び図７に示すように、第２平坦化膜２２ａと同一材料により同一層に形成された下層樹脂層２２ｂと、エッジカバー３２ａと同一材料により同一層に形成された上層樹脂層３２ｂとを備えている。なお、第１外側堰き止め壁Ｗａは、図６及び図７に示すように、封止膜４０の有機封止膜３７の外周端部に重なるように設けられ、封止膜４０の有機封止膜３７となるインクの拡がりを抑制するように構成されている。
　第２外側堰き止め壁Ｗｂは、図６及び図７に示すように、第１平坦化膜１９ａと同一材料により同一層に形成された下層樹脂層１９ｂと、第２平坦化膜２２ａと同一材料により同一層に形成された中層樹脂層２２ｃと、エッジカバー３２ａと同一材料により同一層に形成された上層樹脂層３２ｃとを備えている。
　また、有機ＥＬ表示装置５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの開口した部分で幅広に帯状に延び、表示領域Ｄ側がトレンチＧの内側に線状に延び、表示領域Ｄの反対側の両端部が端子部Ｔに延びる第１額縁配線１８ｈを備えている。ここで、第１額縁配線１８ｈは、額縁領域Ｆの表示領域Ｄ側で電源線２１ａに電気的に接続され、端子部Ｔで高電源電圧（ＥＬＶＤＤ）が入力されるように構成されている。なお、第１額縁配線１８ｈ及び後述する第２額縁配線１８ｉは、図６及び図７に示すように、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄと同一材料により同一層に形成されている。
　また、有機ＥＬ表示装置５０ａは、図１に示すように、額縁領域Ｆにおいて、トレンチＧの外側に略Ｃ状に設けられ、両端部が端子部Ｔに延びる第２額縁配線１８ｉを備えている。ここで、第２額縁配線１８ｉは、図６に示すように、トレンチＧに形成された第１導電層３１ｂを介して、第２電極３４に電気的に接続され、端子部Ｔで低電源電圧（ＥＬＶＳＳ）が入力されるように構成されている。なお、第１導電層３１ｂは、図６に示すように、第１電極３１ａと同一材料により同一層に形成され、額縁領域Ｆにおいて、第２額縁配線１８ｉ及び第２電極３４と重なり、第２額縁配線１８ｉ及び第２電極３４を電気的に接続するように設けられている。
　また、有機ＥＬ表示装置５０ａは、図８に示すように、額縁領域Ｆの折り曲げ部Ｂにおいて、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７に形成されたスリットＳを埋めるように設けられた充填樹脂層８ａと、充填樹脂層８ａ及び第２層間絶縁膜１７上に設けられた複数の引き回し配線１８ｊと、各引き回し配線１８ｊを覆うように設けられた被覆樹脂層１９ｃとを備えている。なお、スリットＳは、図８に示すように、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７を貫通して、樹脂基板層１０の表面を露出させるように、折り曲げ部Ｂの延びる方向に沿って突き抜ける溝状に設けられている。また、充填樹脂層８ａは、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。また、複数の引き回し配線１８ｊは、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びるように設けられている。ここで、各引き回し配線１８ｊの両端部は、図８に示すように、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して第１ゲート導電層１４ｆ及び第２ゲート導電層１４ｇにそれぞれ電気的に接続されている。なお、引き回し配線１８ｊは、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄと同一材料により同一層に形成されている。また、第１ゲート導電層１４ｆは、図８に示すように、ゲート絶縁膜１３及び第１層間絶縁膜１５の間に設けられ、表示領域Ｄに延びる信号配線（ゲート線１４ｄ、ソース線１８ｆ等）に電気的に接続されている。また、第２ゲート導電層１４ｇは、図８に示すように、ゲート絶縁膜１３及び第１層間絶縁膜１５の間に設けられ、例えば、端子部Ｔの端子に電気的に接続されている。また、被覆樹脂層１９ｃは、第１平坦化膜１９ａと同一材料により同一層に形成されている。
　また、有機ＥＬ表示装置５０ａは、図１０に示すように、額縁領域Ｆ及び非表示領域Ｎにおいて、第２平坦化膜２２ａ上に、図中の上方に突出するように、島状に設けられた複数の周辺フォトスペーサ３２ｄを備えている。ここで、各周辺フォトスペーサ３２ｄは、エッジカバー３２ａと同一材料により同一層に形成されている。
　また、有機ＥＬ表示装置５０ａは、図９及び図１０に示すように、非表示領域Ｎにおいて、貫通孔Ｈを囲むように円形の枠状に設けられた分離壁Ｅａを備えている。
　分離壁Ｅａは、図１０に示すように、第１平坦化膜１９ａと同一材料により同一層に円形の枠状に設けられた壁基部１９ｄａと、壁基部１９ｄａ上に第３層間絶縁膜２０ａと同一材料により同一層に円形の枠状に設けられた壁上部２０ｂａとを備えている。ここで、壁上部２０ｂａは、図１０に示すように、壁基部１９ｄａに対して、表示領域Ｄ側から貫通孔Ｈ側に、例えば、２μｍ程度、突出するように庇状に設けられている。
　上述した分離壁Ｅａにより、第２電極３４、（正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５）は、図１０に示すように、表示領域Ｄから貫通孔Ｈにわたるように壁上部２０ｂａ上に設けられ、壁上部２０ｂａの貫通孔Ｈ側の周端部で貫通孔Ｈ側の部分と切り離されている。なお、図１０では、正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５が図示されていないが、正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５を含む共通の機能層は、第２電極３４と同様に、壁上部２０ｂａの貫通孔Ｈ側の周端部で貫通孔Ｈ側の部分と切り離されている。ここで、非表示領域Ｎにおいて、封止膜４０の第２無機封止膜３８は、図１０に示すように、封止膜４０の第１無機封止膜３６を介して分離壁Ｅａを覆うように設けられている。また、第１無機封止膜３６は、図１０に示すように、非表示領域Ｎの分離壁Ｅａの貫通孔Ｈ側において、ＴＦＴ層３０の第２層間絶縁膜１７と接するように設けられている。
　また、有機ＥＬ表示装置５０ａは、図９及び図１０に示すように、非表示領域Ｎにおいて、分離壁Ｅａを囲むように円形の枠状にそれぞれ設けられた第１内側堰き止め壁Ｗｃ及び第２内側堰き止め壁Ｗｄを備えている。
　第１内側堰き止め壁Ｗｃは、図１０に示すように、第２平坦化膜２２ａと同一材料により同一層に形成された第１樹脂層２２ｅと、第１樹脂層２２ｅ上に設けられ、エッジカバー３２ａと同一材料により同一層に形成された第２樹脂層３２ｅとを備えている。ここで、第１内側堰き止め壁Ｗｃは、図１０に示すように、非表示領域Ｎの表示領域Ｄ側において、封止膜４０を構成する有機絶縁膜３７の内周端部と重なるように設けられている。
　第２内側堰き止め壁Ｗｄは、図１０に示すように、第２平坦化膜２２ａと同一材料により同一層に形成された第１樹脂層２２ｆと、第１樹脂層２２ｆ上に設けられ、エッジカバー３２ａと同一材料により同一層に形成された第２樹脂層３２ｆとを備えている。ここで、第２内側堰き止め壁Ｗｄは、図９及び図１０に示すように、非表示領域Ｎにおいて、第１内側堰き止め壁Ｗｃと分離壁Ｅａとの間に設けられている。
　非表示領域Ｎにおいて、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図１０に示すように、貫通孔Ｈの端面まで達しないように設けられている。ここで、貫通孔Ｈの周縁部では、図１０に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７から露出するように半導体層１２ｃがエッチストッパーとして設けられている。なお、半導体層１２ｃは、半導体層１２ａ及び１２ｂと同一材料により同一層に形成されている。また、図１０では、貫通孔Ｈの周縁部にＴＦＴ層３０の無機膜として、ベースコート膜１１及び半導体層１２ｃが残存して設けられた構成を例示したが、ベースコート膜１１だけが残存していてもよく、また、ベースコート膜１１及び半導体層１２ｃが貫通孔Ｈの端面まで達しないように設けられ、樹脂基板層１０が露出するような構成であってもよい。ここで、貫通孔Ｈの周縁部では、無機膜に伝播するクラックを抑制するために、無機膜を薄く形成する方がよい。
　上述した有機ＥＬ表示装置５０ａでは、各サブ画素Ｐにおいて、ゲート線１４ｄを介して第１ＴＦＴ９ａにゲート信号が入力されることにより、第１ＴＦＴ９ａがオン状態となり、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極１４ｂ及びキャパシタ９ｄにソース信号に対応する所定の電圧が書き込まれて、発光制御線１４ｅを介して第３ＴＦＴ９ｃに発光制御信号が入力されたときに第３ＴＦＴ９ｃがオン状態となり、第２ＴＦＴ９ｂのゲート電圧に応じた電流が電源線２１ａから有機ＥＬ層３３に供給されることにより、有機ＥＬ層３３の発光層３が発光して、画像表示が行われる。なお、有機ＥＬ表示装置５０ａでは、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｄによって保持されるので、次のフレームのゲート信号が入力されるまで発光層３による発光が各サブ画素Ｐで維持される。
　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。ここで、本実施形態の有機ＥＬ表示装置５０ａの製造方法は、分離壁形成工程を含むＴＦＴ層形成工程、有機ＥＬ素子層形成工程、封止膜形成工程及び貫通孔形成工程を備える。なお、図１１及び図１２は、有機ＥＬ表示装置５０ａの製造方法の分離壁形成工程の一部を示す断面図である。
　＜ＴＦＴ層形成工程＞
　例えば、ガラス基板上に形成した樹脂基板層１０の表面に、周知の方法を用いて、ベースコート膜１１、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ、キャパシタ９ｄ、第１平坦化膜１９ａ、第３層間絶縁膜２０ａ、電源線２１ａ及び第２平坦化膜２２ａ等を形成することにより、ＴＦＴ層３０を形成する。
　以下に、ＴＦＴ層形成工程において、第１平坦化膜１９ａ及び第３層間絶縁膜２０ａを形成する際に、分離壁Ｅａを形成する分離壁形成工程について説明する。
　まず、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄ等が形成された基板表面に、例えば、スピンコート法により、感光性を有するポリイミド樹脂を塗布して、感光性樹脂膜を形成した後に、その感光性樹脂膜に対して、露光、現像及び焼成を行うことにより、表示領域Ｄに第１平坦化膜１９ａを形成し、額縁領域Ｆに下層樹脂層１９ｂ及び被覆樹脂層１９ｃを形成し、非表示領域Ｎに壁基部形成層１９ｄａｂ（図１１参照）を形成する。
　続いて、第１平坦化膜１９ａ等が形成された基板表面に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、酸窒化シリコン膜（厚さ１０ｎｍ～５００ｎｍ程度）を成膜して、無機絶縁膜を形成した後に、その無機絶縁膜をパターニングすることにより、表示領域Ｄに第３層間絶縁膜２０ａを形成し、図１１に示すように、非表示領域Ｎに壁上部形成層２０ｂａｂを形成する。
　さらに、図１１に示すように、壁上部形成層２０ｂａｂ上にレジストパターンＲを形成した後に、例えば、ドライエッチングにより、レジストパターンＲから露出する壁上部形成層２０ｂａｂ及び壁基部形成層１９ｄａｂの端部を除去することにより、図１２に示すように、壁上部２０ｂａ及び壁基部１９ｄａを形成する。これにより、壁基部１９ｄａ、及び壁基部１９ｄａ上に庇状に設けられた壁上部２０ｂａを備えた分離壁Ｅａが形成される。
　＜有機ＥＬ素子層形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層３０の第２平坦化膜２２ａ上に、周知の方法を用いて、第１電極３１ａ、エッジカバー３２ａ、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）、第２電極３４を形成して、有機ＥＬ素子層３５を形成する。ここで、有機ＥＬ層２３及び第２電極３４を蒸着法により形成する際には、有機ＥＬ層２３を構成する正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５、並びに第２電極３４は、分離壁Ｅａの壁上部２０ｂａの庇状の部分において、後に貫通孔Ｈが形成される側と切り離されて形成される。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層３５が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第１無機封止膜３６を形成する。
　続いて、第１無機封止膜３６が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜３７を形成する。
　その後、有機封止膜３７が形成された基板に対して、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜３８を形成することにより、封止膜４０を形成する。
　＜貫通孔形成工程＞
　まず、上記封止膜形成工程で封止膜４０が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板層１０のガラス基板側からレーザー光を照射することにより、樹脂基板層１０の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層１０の下面に保護シート（不図示）を貼付する。
　続いて、保護シートを貼付した樹脂基板層１０に設けられた分離壁Ｅａの内側の半導体層１２ｃに重なる領域に、例えば、レーザー光を環状に走査しながら照射することにより、貫通孔Ｈを形成する。
　その後、貫通孔Ｈが形成された有機ＥＬ表示装置５０ａを、例えば、筐体の内部に固定する際に、貫通孔Ｈの裏面側にカメラや指紋センサー等の電子部品６０が配置するように、電子部品６０を設置する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０ａを製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａによれば、表示領域Ｄの内部の貫通孔Ｈが形成された島状の非表示領域Ｎには、貫通孔Ｈの周縁に沿って分離壁Ｅａが円形の枠状に設けられている。ここで、分離壁Ｅａは、第１平坦化膜１９ａと同一材料により同一層に枠状に設けられた壁基部１９ｄａと、壁基部１９ｄａ上に表示領域Ｄ側から貫通孔Ｈ側に突出するように庇状に設けられ、第３層間絶縁膜２０ａと同一材料により同一層に形成された壁上部２０ｂａとを備えている。これにより、共通の機能層（正孔注入層１、正孔輸送層２、電子輸送層４、電子注入層５）及び第２電極３４は、分離壁Ｅａの庇状に突出した部分において、表示領域Ｄ側と貫通孔Ｈ側とにそれぞれ分離して切り離されて形成される。そして、分離壁Ｅａを形成するには、レジストパターンを形成する工程と、そのレジストパターンを用いてドライエッチングを行う工程とを複数回繰り返す必要がないので、表示領域Ｄ側と貫通孔Ｈ側とに分離して、共通の機能層（正孔注入層１、正孔輸送層２、電子輸送層４、電子注入層５）及び第２電極３４を低コストで形成することができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、第２無機封止膜３８は、非表示領域Ｎにおいて、第１無機封止膜３６を介して分離壁Ｅａを覆うように設けられている。また、第１無機封止膜３６は、非表示領域Ｎにおいて、ＴＦＴ層３０の第２層間絶縁膜１７と接するように設けられている。これにより、非表示領域Ｎにおいても、封止膜４０による封止性能を確保することができるので、有機ＥＬ層３３の劣化が抑制され、有機ＥＬ表示装置５０ａの信頼性を向上させることができる。
　《第２の実施形態》
　図１３～図１５は、本発明に係る表示装置の第２の実施形態を示している。ここで、図１３は、本実施形態の有機ＥＬ表示装置５０ｂの非表示領域Ｎの断面図であり、図１０に相当する図である。また、図１４及び図１５は、有機ＥＬ表示装置５０ｂの製造方法の分離壁形成工程の一部を示す断面図であり、図１１及び図１２に相当する図である。なお、以下の各実施形態において、図１～図１２と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、分離壁Ｅａの壁基部１９ｄａの上面が樹脂基板層１０の上面と平行に形成された有機ＥＬ表示装置５０ａを例示したが、本実施形態では、分離壁Ｅｂの壁基部１９ｄｂの上面が樹脂基板層１０の上面に対して傾斜して形成された有機ＥＬ表示装置５０ｂを例示する。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、島状の非表示領域Ｎが内部に設けられた表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０と、ＴＦＴ層３０上に設けられた有機ＥＬ素子層３５と、有機ＥＬ素子層３５上に設けられた封止膜４０とを備えている。
　有機ＥＬ表示装置５０ｂにおける表示領域Ｄ及び額縁領域Ｆの構成は、上記第１の実施形態の有機ＥＬ表示装置５０ａにおける表示領域Ｄ及び額縁領域Ｆの構成と実質的に同じである。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、図１３に示すように、非表示領域Ｎにおいて、貫通孔Ｈを囲むように円形の枠状に設けられた分離壁Ｅｂを備えている。
　分離壁Ｅｂは、図１３に示すように、第１平坦化膜１９ａと同一材料により同一層に円形の枠状に設けられた壁基部１９ｄｂと、壁基部１９ｄｂ上に第３層間絶縁膜２０ａと同一材料により同一層に円形の枠状に設けられた壁上部２０ｂｂを備えている。ここで、壁基部１９ｄｂの上面は、図１３に示すように、貫通孔Ｈ側（図中の右側）が表示領域Ｄ側（図中の左側）よりも高くなるように、樹脂基板層１０の上面に対して、例えば、３０°傾斜して形成されている。また、壁上部２０ｂｂは、図１３に示すように、壁基部１９ｄｂに対して、表示領域Ｄ側から貫通孔Ｈ側に、壁基部１９ｄｂの上面の傾斜角度（例えば、３０°）で傾斜して、例えば、２μｍ程度、突出するように庇状に設けられている。
　上述した分離壁Ｅｂにより、第２電極３４、（正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５）は、図１３に示すように、表示領域Ｄから貫通孔Ｈにわたるように壁上部２０ｂｂ上に設けられ、壁上部２０ｂｂの貫通孔Ｈ側の周端部で貫通孔Ｈ側の部分と切り離されている。なお、図１３では、正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５が図示されていないが、正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５を含む共通の機能層は、第２電極３４と同様に、壁上部２０ｂｂの貫通孔Ｈ側の周端部で貫通孔Ｈ側の部分と切り離されている。ここで、非表示領域Ｎにおいて、封止膜４０の第２無機封止膜３８は、図１３に示すように、封止膜４０の第１無機封止膜３６を介して分離壁Ｅｂを覆うように設けられている。また、第１無機封止膜３６は、図１３に示すように、非表示領域Ｎの分離壁Ｅｂの貫通孔Ｈ側において、ＴＦＴ層３０の第２層間絶縁膜１７と接するように設けられている。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、図１３に示すように、非表示領域Ｎにおいて、分離壁Ｅｂを囲むように円形の枠状にそれぞれ設けられた第１内側堰き止め壁Ｗｃ及び第２内側堰き止め壁Ｗｄを備えている。
　非表示領域Ｎにおいて、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図１３に示すように、貫通孔Ｈの端面まで達しないように設けられている。ここで、貫通孔Ｈの周縁部では、図１３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７から露出するように半導体層１２ｃがエッチストッパーとして設けられている。
　上述した有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを介して有機ＥＬ層３３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａの製造方法のＴＦＴ層形成工程において、壁基部形成層１９ｄａｂの形状を壁基部形成層１９ｄｂｂの形状に変更して、分離壁Ｅｂを形成することにより、製造することができる（図１４及び図１５参照）。
　具体的には、まず、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄ等が形成された基板表面に、例えば、スピンコート法により、感光性を有するポリイミド樹脂を塗布して、感光性樹脂膜を形成した後に、その感光性樹脂膜に対して、露光、現像及び焼成を行うことにより、表示領域Ｄに第１平坦化膜１９ａを形成し、額縁領域Ｆに下層樹脂層１９ｂ及び被覆樹脂層１９ｃを形成し、非表示領域Ｎに壁基部形成層１９ｄｂｂ（図１４参照）を形成する。なお、上記感光性樹脂膜を露光する際には、ハーフトーンマスクやグレートーンマスク等を用いて壁基部形成層１９ｄｂｂとなる部分をハーフ露光することにより、横断面が山形の壁基部形成層１９ｄｂｂを形成することができる。
　続いて、第１平坦化膜１９ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸窒化シリコン膜（厚さ１０ｎｍ～５００ｎｍ程度）を成膜して、無機絶縁膜を形成した後に、その無機絶縁膜をパターニングすることにより、表示領域Ｄに第３層間絶縁膜２０ａを形成し、図１４に示すように、非表示領域Ｎに壁上部形成層２０ｂｂｂを形成する。
　さらに、図１４に示すように、壁上部形成層２０ｂｂｂ上にレジストパターンＲを形成した後に、例えば、ドライエッチングにより、レジストパターンＲから露出する壁上部形成層２０ｂｂｂ及び壁基部形成層１９ｄｂｂの端部を除去することにより、図１５に示すように、壁上部２０ｂｂ及び壁基部１９ｄｂを形成する。これにより、壁基部１９ｄｂ、及び壁基部１９ｄｂ上に庇状に設けられた壁上部２０ｂｂを備えた分離壁Ｅｂが形成される。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｂによれば、表示領域Ｄの内部の貫通孔Ｈが形成された島状の非表示領域Ｎには、貫通孔Ｈの周縁に沿って分離壁Ｅｂが円形の枠状に設けられている。ここで、分離壁Ｅｂは、第１平坦化膜１９ａと同一材料により同一層に枠状に設けられた壁基部１９ｄｂと、壁基部１９ｄｂ上に表示領域Ｄ側から貫通孔Ｈ側に突出するように庇状に設けられ、第３層間絶縁膜２０ａと同一材料により同一層に形成された壁上部２０ｂｂとを備えている。これにより、共通の機能層（正孔注入層１、正孔輸送層２、電子輸送層４、電子注入層５）及び第２電極３４は、分離壁Ｅｂの庇状に突出した部分において、表示領域Ｄ側と貫通孔Ｈ側とにそれぞれ分離して切り離されて形成される。そして、分離壁Ｅｂを形成するには、レジストパターンを形成する工程と、そのレジストパターンを用いてドライエッチングを行う工程とを複数回繰り返す必要がないので、表示領域Ｄ側と貫通孔Ｈ側とに分離して、共通の機能層（正孔注入層１、正孔輸送層２、電子輸送層４、電子注入層５）及び第２電極３４を低コストで形成することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｂによれば、第２無機封止膜３８は、非表示領域Ｎにおいて、第１無機封止膜３６を介して分離壁Ｅｂを覆うように設けられている。また、第１無機封止膜３６は、非表示領域Ｎにおいて、ＴＦＴ層３０の第２層間絶縁膜１７と接するように設けられている。これにより、非表示領域Ｎにおいても、封止膜４０による封止性能を確保することができるので、有機ＥＬ層３３の劣化が抑制され、有機ＥＬ表示装置５０ｂの信頼性を向上させることができる。
　また、本実施形態の有機ＥＬ表示装置５０ｂによれば、壁基部１９ｄｂの上面は、貫通孔Ｈ側が表示領域Ｄ側よりも高くなるように傾斜して形成され、壁上部２０ｂｂは、壁基部１９ｄｂの上面の傾斜角度で傾斜して突出するように設けられているので、壁基部形成層１９ｄｂｂをドライエッチングする際のサイドシフトの量を減らすことができる。ここで、上記第１の実施形態の有機ＥＬ表示装置５０ａでは、例えば、壁上部２０ｂａを２μｍ突出させるために、２μｍのサイドシフトが必要であるが、本実施形態の有機ＥＬ表示装置５０ｂでは、壁基部１９ｄｂを２μｍ突出させるために、１．７μｍのサイドシフトで済ますことができる。
　《第３の実施形態》
　図１６～図１８は、本発明に係る表示装置の第３の実施形態を示している。ここで、図１６は、本実施形態の有機ＥＬ表示装置５０ｃの非表示領域Ｎの断面図であり、図１０に相当する図である。また、図１７及び図１８は、有機ＥＬ表示装置５０ｃの製造方法の分離壁形成工程の一部を示す断面図であり、図１１及び図１２に相当する図である。
　上記第２の実施形態では、第２層間絶縁膜１７上に壁基部１９ｄｂが形成された分離壁Ｅｂを備えた有機ＥＬ表示装置５０ｂを例示したが、本実施形態では、第２層間絶縁膜１７上に金属層１８ｋを介して壁基部１９ｄｃが形成された分離壁Ｅｃを備えた有機ＥＬ表示装置５０ｃを例示する。
　有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、島状の非表示領域Ｎが内部に設けられた表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層３０と、ＴＦＴ層３０上に設けられた有機ＥＬ素子層３５と、有機ＥＬ素子層３５上に設けられた封止膜４０とを備えている。
　有機ＥＬ表示装置５０ｃにおける表示領域Ｄ及び額縁領域Ｆの構成は、上記第１の実施形態の有機ＥＬ表示装置５０ａにおける表示領域Ｄ及び額縁領域Ｆの構成と実質的に同じである。
　有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、図１６に示すように、非表示領域Ｎにおいて、貫通孔Ｈを囲むように円形の枠状に設けられた分離壁Ｅｃを備えている。
　分離壁Ｅｃは、図１６に示すように、第１平坦化膜１９ａと同一材料により同一層に円形の枠状に設けられた壁基部１９ｄｃと、壁基部１９ｄｃ上に第３層間絶縁膜２０ａと同一材料により同一層に円形の枠状に設けられた壁上部２０ｂｃを備えている。ここで、壁基部１９ｄｃの上面は、図１６に示すように、貫通孔Ｈ側（図中の右側）が表示領域Ｄ側（図中の左側）よりも高くなるように、樹脂基板層１０の上面に対して、例えば、３０°傾斜して形成されている。また、壁上部２０ｂｃは、図１６に示すように、壁基部１９ｄｃに対して、表示領域Ｄ側から貫通孔Ｈ側に、壁基部１９ｄｃの上面の傾斜角度（例えば、３０°）で傾斜して、例えば、２μｍ程度、突出するように庇状に設けられている。また、分離壁Ｅｃにおいて、壁基部１９ｄｃの貫通孔Ｈ側における樹脂基板層１０側には、図１６に示すように、貫通孔Ｈを囲むように、金属層１８ｋが円形の枠状に設けられている。また、金属層１８ｋの貫通孔Ｈ側は、図１６に示すように、壁基部１９ｄｃから露出している。また、金属層１８ｋは、壁上部２０ｂｃの貫通孔Ｈ側の端部と重なるように設けられている。なお、金属層１８ｋは、例えば、チタン膜（厚さ１０ｎｍ～２００ｎｍ程度）、アルミニウム膜（厚さ１００ｎｍ～１０００ｎｍ程度）及びチタン膜（厚さ１０ｎｍ～２００ｎｍ程度）が順に積層された金属積層膜により構成され、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄ等の配線層と同一材料により同一層に形成されている。
　上述した分離壁Ｅｃにより、第２電極３４、（正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５）は、図１６に示すように、表示領域Ｄから貫通孔Ｈにわたるように壁上部２０ｂｃ上に設けられ、壁上部２０ｂｃの貫通孔Ｈ側の周端部で貫通孔Ｈ側の部分と切り離されている。なお、図１６では、正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５が図示されていないが、正孔注入層１、正孔輸送層２、電子輸送層４及び電子注入層５を含む共通の機能層は、第２電極３４と同様に、壁上部２０ｂｃの貫通孔Ｈ側の周端部で貫通孔Ｈ側の部分と切り離されている。ここで、非表示領域Ｎにおいて、封止膜４０の第２無機封止膜３８は、図１６に示すように、封止膜４０の第１無機封止膜３６を介して分離壁Ｅｃを覆うように設けられている。また、第１無機封止膜３６は、図１６に示すように、非表示領域Ｎの分離壁Ｅｃの貫通孔Ｈ側において、ＴＦＴ層３０の第２層間絶縁膜１７と接するように設けられている。
　有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、図１６に示すように、非表示領域Ｎにおいて、分離壁Ｅｃを囲むように円形の枠状にそれぞれ設けられた第１内側堰き止め壁Ｗｃ及び第２内側堰き止め壁Ｗｄを備えている。
　非表示領域Ｎにおいて、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図１６に示すように、貫通孔Ｈの端面まで達しないように設けられている。ここで、貫通孔Ｈの周縁部では、図１６に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７から露出するように半導体層１２ｃがエッチストッパーとして設けられている。
　上述した有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを介して有機ＥＬ層３３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａの製造方法のＴＦＴ層形成工程において、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄ等を形成する際に、金属層１８ｋを形成する共に、壁基部形成層１９ｄａｂの形状を壁基部形成層１９ｄｃｂの形状に変更して、分離壁Ｅｃを形成することにより、製造することができる（図１７及び図１８参照）。
　具体的には、まず、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄ等を形成する際に、非表示領域Ｎにおいて、金属層１８ｋを形成する。
　続いて、ソース電極１８ａ及び１８ｃ並びにドレイン電極１８ｂ及び１８ｄ等が形成された基板表面に、例えば、スピンコート法により、感光性を有するポリイミド樹脂を塗布して、感光性樹脂膜を形成した後に、その感光性樹脂膜に対して、露光、現像及び焼成を行うことにより、表示領域Ｄに第１平坦化膜１９ａを形成し、額縁領域Ｆに下層樹脂層１９ｂ及び被覆樹脂層１９ｃを形成し、非表示領域Ｎに壁基部形成層１９ｄｃｂ（図１７参照）を形成する。なお、上記感光性樹脂膜を露光する際には、ハーフトーンマスクやグレートーンマスク等を用いて壁基部形成層１９ｄｃｂとなる部分をハーフ露光することにより、横断面が山形の壁基部形成層１９ｄｃｂを形成することができる。
　続いて、第１平坦化膜１９ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸窒化シリコン膜（厚さ１０ｎｍ～５００ｎｍ程度）を成膜して、無機絶縁膜を形成した後に、その無機絶縁膜をパターニングすることにより、表示領域Ｄに第３層間絶縁膜２０ａを形成し、図１７に示すように、非表示領域Ｎに壁上部形成層２０ｂｃｂを形成する。
　さらに、図１７に示すように、壁上部形成層２０ｂｃｂ上にレジストパターンＲを形成した後に、例えば、ドライエッチングにより、レジストパターンＲから露出する壁上部形成層２０ｂｃｂ及び壁基部形成層１９ｄｃｂの端部を除去することにより、図１８に示すように、壁上部２０ｂｃ及び壁基部１９ｄｃを形成する。これにより、壁基部１９ｄｃ、及び壁基部１９ｄｃ上に庇状に設けられた壁上部２０ｂｃを備えた分離壁Ｅｃが形成される。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｃによれば、表示領域Ｄの内部の貫通孔Ｈが形成された島状の非表示領域Ｎには、貫通孔Ｈの周縁に沿って分離壁Ｅｃが円形の枠状に設けられている。ここで、分離壁Ｅｃは、第１平坦化膜１９ａと同一材料により同一層に枠状に設けられた壁基部１９ｄｃと、壁基部１９ｄｃ上に表示領域Ｄ側から貫通孔Ｈ側に突出するように庇状に設けられ、第３層間絶縁膜２０ａと同一材料により同一層に形成された壁上部２０ｂｃとを備えている。これにより、共通の機能層（正孔注入層１、正孔輸送層２、電子輸送層４、電子注入層５）及び第２電極３４は、分離壁Ｅｃの庇状に突出した部分において、表示領域Ｄ側と貫通孔Ｈ側とにそれぞれ分離して切り離されて形成される。そして、分離壁Ｅｃを形成するには、レジストパターンを形成する工程と、そのレジストパターンを用いてドライエッチングを行う工程とを複数回繰り返す必要がないので、表示領域Ｄ側と貫通孔Ｈ側とに分離して、共通の機能層（正孔注入層１、正孔輸送層２、電子輸送層４、電子注入層５）及び第２電極３４を低コストで形成することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｃによれば、第２無機封止膜３８は、非表示領域Ｎにおいて、第１無機封止膜３６を介して分離壁Ｅｃを覆うように設けられている。また、第１無機封止膜３６は、非表示領域Ｎにおいて、ＴＦＴ層３０の第２層間絶縁膜１７と接するように設けられている。これにより、非表示領域Ｎにおいても、封止膜４０による封止性能を確保することができるので、有機ＥＬ層３３の劣化が抑制され、有機ＥＬ表示装置５０ｃの信頼性を向上させることができる。
　また、本実施形態の有機ＥＬ表示装置５０ｃによれば、壁基部１９ｄｃの上面は、貫通孔Ｈ側が表示領域Ｄ側よりも高くなるように傾斜して形成され、壁上部２０ｂｃは、壁基部１９ｄｃの上面の傾斜角度で傾斜して突出するように設けられているので、壁基部形成層１９ｄｃｂをドライエッチングする際のサイドシフトの量を減らすことができる。
　また、本実施形態の有機ＥＬ表示装置５０ｃによれば、壁基部１９ｄｃの貫通孔Ｈ側における樹脂基板層１０側には、貫通孔Ｈを囲むように、金属層１８ｋが円形の枠状に設けられているので、上記第２の実施形態の有機ＥＬ表示装置５０ｂよりも容易に横断面が山形の壁基部形成層１９ｄｃｂを形成することができる。
　《その他の実施形態》
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｄ　　　　表示領域
Ｅａ，Ｅｂ，Ｅｃ　　分離壁
Ｈ　　　　貫通孔
Ｎ　　　　非表示領域
Ｐ　　　　サブ画素
Ｗａ　　　第１外側堰き止め壁
Ｗｂ　　　第２外側堰き止め壁
Ｗｃ　　　第１内側堰き止め壁
Ｗｄ　　　第２内側堰き止め壁
１　　　　正孔注入層（共通の機能層）
２　　　　正孔輸送層（共通の機能層）
４　　　　電子輸送層（共通の機能層）
５　　　　電子注入層（共通の機能層）
１０　　　樹脂基板層（ベース基板）
１１　　　ベースコート膜（他の無機絶縁膜）
１３　　　ゲート絶縁膜（他の無機絶縁膜）
１５　　　第１層間絶縁膜（他の無機絶縁膜）
１７　　　第２層間絶膜膜（他の無機絶縁膜）
１８ｆ　　ソース線（配線層）
１８ｋ　　金属層
１９ａ　　第１平坦化膜
１９ｄａ，１９ｄｂ，１９ｄｃ　　壁基部
２０ａ　　第３層間絶縁膜（無機絶縁膜）
２０ｂａ，２０ｂｂ，２０ｂｃ　　壁上部
３０　　　ＴＦＴ層（薄膜トランジスタ層）
３１ａ　　第１電極
３３　　　有機ＥＬ層（有機エレクトロルミネッセンス層、機能層）
３４　　　第２電極
３５　　　有機ＥＬ素子層（発光素子層）
３６　　　第１無機封止膜
３７　　　有機封止膜
３８　　　第２無機封止膜
４０　　　封止膜
５０ａ，５０ｂ，５０ｃ　　有機ＥＬ表示装置
６０　　　電子部品

Claims (15)

  1. 　ベース基板と、
    　上記ベース基板上に設けられ、平坦化膜及び無機絶縁膜が順に積層された薄膜トランジスタ層と、
    　上記薄膜トランジスタ層に設けられ、表示領域を構成する複数のサブ画素に対応して複数の第１電極、複数の機能層及び共通の第２電極が順に積層された発光素子層とを備え、
    　上記表示領域の内部には、非表示領域が島状に設けられ、
    　上記非表示領域には、上記ベース基板の厚さ方向に貫通する貫通孔が形成され、
    　上記非表示領域には、上記貫通孔を囲むように分離壁が設けられ、
    　上記分離壁は、上記平坦化膜と同一材料により同一層に枠状に設けられた壁基部と、該壁基部上に上記表示領域側から上記貫通孔側に突出するように庇状に設けられ、上記無機絶縁膜と同一材料により同一層に形成された壁上部とを備えていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記壁基部の上面は、上記貫通孔側が上記表示領域側よりも高くなるように傾斜して形成され、
    　上記壁上部は、上記壁基部の上面の傾斜角度で傾斜して突出するように設けられていることを特徴とする表示装置。
  3. 　請求項１又は２に記載された表示装置において、
    　上記複数の機能層は、上記複数のサブ画素に共通して設けられた共通の機能層を含み、
    　上記共通の機能層及び上記第２電極は、上記表示領域から上記非表示領域にわたるように上記分離壁上に設けられ、上記壁上部の上記貫通孔側の端部で上記貫通孔側の部分と切り離されていることを特徴とする表示装置。
  4. 　請求項１～３の何れか１つに記載された表示装置において、
    　上記発光素子層上には、第１無機封止膜、有機封止膜及び第２無機封止膜が順に積層された封止膜が設けられ、
    　上記第２無機封止膜は、上記非表示領域において、上記第１無機封止膜を介して上記分離壁を覆うように設けられていることを特徴とする表示装置。
  5. 　請求項４に記載された表示装置において、
    　上記薄膜トランジスタ層は、上記平坦化膜の上記ベース基板側に設けられた他の無機絶縁膜を備え、
    　上記第１無機封止膜は、上記非表示領域において、上記他の無機絶縁膜と接するように設けられていることを特徴とする表示装置。
  6. 　請求項４又は５に記載された表示装置において、
    　上記非表示領域には、上記分離壁を囲むと共に、上記有機封止膜の内周端部と重なるように内側堰き止め壁が枠状に設けられていることを特徴とする表示装置。
  7. 　請求項４～６の何れか１つに記載された表示装置において、
    　上記表示領域の周囲には、額縁領域が設けられ、
    　上記額縁領域には、上記表示領域を囲むと共に、上記有機封止膜の外周端部と重なるように外側堰き止め壁が枠状に設けられていることを特徴とする表示装置。
  8. 　請求項２に記載された表示装置において、
    　上記薄膜トランジスタ層は、上記平坦化膜の上記ベース基板側に設けられた配線層を備え、
    　上記分離壁において、上記壁基部の上記貫通孔側における上記ベース基板側には、上記配線層と同一材料により同一層に形成された金属層が設けられていることを特徴とする表示装置。
  9. 　請求項８に記載された表示装置において、
    　上記金属層の上記貫通孔側は、上記壁基部から露出していることを特徴とする表示装置。
  10. 　請求項８又は９に記載された表示装置において、
    　上記金属層は、上記壁上部の上記貫通孔側の端部と重なるように設けられていることを特徴とする表示装置。
  11. 　請求項８～１０の何れか１つに記載された表示装置において、
    　上記金属層は、上記貫通孔を囲むように枠状に設けられていることを特徴とする表示装置。
  12. 　請求項８～１１の何れか１つに記載された表示装置において、
    　上記金属層は、複数の金属膜が積層された金属積層膜により形成されていることを特徴とする表示装置。
  13. 　請求項１～１２の何れか１つに記載された表示装置において、
    　上記貫通孔には、電子部品が設置されていることを特徴とする表示装置。
  14. 　請求項１３に記載された表示装置において、
    　上記電子部品は、カメラ又は指紋センサーであることを特徴とする表示装置。
  15. 　請求項１～１４の何れか１つに記載された表示装置において、
    　上記各機能層は、有機エレクトロルミネッセンス層であることを特徴とする表示装置。
PCT/JP2020/028396 2020-07-22 2020-07-22 表示装置 WO2022018846A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080102992.2A CN115836588A (zh) 2020-07-22 2020-07-22 显示装置
US18/015,032 US20230276667A1 (en) 2020-07-22 2020-07-22 Display device
PCT/JP2020/028396 WO2022018846A1 (ja) 2020-07-22 2020-07-22 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/028396 WO2022018846A1 (ja) 2020-07-22 2020-07-22 表示装置

Publications (1)

Publication Number Publication Date
WO2022018846A1 true WO2022018846A1 (ja) 2022-01-27

Family

ID=79729119

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/028396 WO2022018846A1 (ja) 2020-07-22 2020-07-22 表示装置

Country Status (3)

Country Link
US (1) US20230276667A1 (ja)
CN (1) CN115836588A (ja)
WO (1) WO2022018846A1 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148856A1 (en) * 2015-11-20 2017-05-25 Samsung Display Co., Ltd Organic light-emitting display and method of manufacturing the same
US20170288003A1 (en) * 2016-03-31 2017-10-05 Samsung Display Co., Ltd. Display device
CN110164916A (zh) * 2018-12-05 2019-08-23 京东方科技集团股份有限公司 显示面板、显示设备及制造显示面板的方法
CN110429118A (zh) * 2019-07-31 2019-11-08 云谷（固安）科技有限公司 显示面板及其制备方法和显示装置
CN110611047A (zh) * 2019-08-29 2019-12-24 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US20200006701A1 (en) * 2018-06-29 2020-01-02 Samsung Display Co., Ltd. Display panel and display device including display panel
CN110649177A (zh) * 2019-09-24 2020-01-03 云谷（固安）科技有限公司 显示面板的制备方法、显示面板及显示装置
KR20200002051A (ko) * 2018-06-28 2020-01-08 삼성디스플레이 주식회사 디스플레이 장치
US20200067017A1 (en) * 2018-08-24 2020-02-27 Samsung Display Co., Ltd. Display apparatus
CN110867475A (zh) * 2019-11-26 2020-03-06 京东方科技集团股份有限公司 电致发光显示基板及其制备方法、电致发光显示装置
CN110911421A (zh) * 2019-11-29 2020-03-24 京东方科技集团股份有限公司 用于有机发光显示面板的背板及制作方法、显示面板
CN111081732A (zh) * 2018-10-19 2020-04-28 乐金显示有限公司 显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148856A1 (en) * 2015-11-20 2017-05-25 Samsung Display Co., Ltd Organic light-emitting display and method of manufacturing the same
US20170288003A1 (en) * 2016-03-31 2017-10-05 Samsung Display Co., Ltd. Display device
KR20200002051A (ko) * 2018-06-28 2020-01-08 삼성디스플레이 주식회사 디스플레이 장치
US20200006701A1 (en) * 2018-06-29 2020-01-02 Samsung Display Co., Ltd. Display panel and display device including display panel
US20200067017A1 (en) * 2018-08-24 2020-02-27 Samsung Display Co., Ltd. Display apparatus
CN111081732A (zh) * 2018-10-19 2020-04-28 乐金显示有限公司 显示装置
CN110164916A (zh) * 2018-12-05 2019-08-23 京东方科技集团股份有限公司 显示面板、显示设备及制造显示面板的方法
CN110429118A (zh) * 2019-07-31 2019-11-08 云谷（固安）科技有限公司 显示面板及其制备方法和显示装置
CN110611047A (zh) * 2019-08-29 2019-12-24 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110649177A (zh) * 2019-09-24 2020-01-03 云谷（固安）科技有限公司 显示面板的制备方法、显示面板及显示装置
CN110867475A (zh) * 2019-11-26 2020-03-06 京东方科技集团股份有限公司 电致发光显示基板及其制备方法、电致发光显示装置
CN110911421A (zh) * 2019-11-29 2020-03-24 京东方科技集团股份有限公司 用于有机发光显示面板的背板及制作方法、显示面板

Also Published As

Publication number Publication date
CN115836588A (zh) 2023-03-21
US20230276667A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
WO2020026417A1 (ja) 表示装置及びその製造方法
CN113508641B (zh) 显示装置
WO2020065710A1 (ja) 表示装置
WO2021161465A1 (ja) 表示装置
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2021079412A1 (ja) 表示装置
CN113615318B (zh) 显示装置
WO2020039555A1 (ja) 表示装置
WO2022018799A1 (ja) 表示装置
WO2019187121A1 (ja) 表示装置
WO2021176508A1 (ja) 表示装置
WO2022113333A1 (ja) 表示装置
WO2021149108A1 (ja) 表示装置
WO2022018846A1 (ja) 表示装置
WO2020194427A1 (ja) 表示装置及びその製造方法
WO2022064562A1 (ja) 表示装置
WO2019142261A1 (ja) 表示装置及びその製造方法
WO2021205603A1 (ja) 表示装置及びその製造方法
WO2022269756A1 (ja) 表示装置
WO2022064710A1 (ja) 表示装置
WO2023073781A1 (ja) 表示装置
WO2021260901A1 (ja) 表示装置及びその製造方法
WO2021131022A1 (ja) 表示装置
WO2022201487A1 (ja) 表示装置
WO2021171422A1 (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20946115

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20946115

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP